[go: up one dir, main page]

TWI442375B - And a semiconductor integrated circuit for display control - Google Patents

And a semiconductor integrated circuit for display control Download PDF

Info

Publication number
TWI442375B
TWI442375B TW096139857A TW96139857A TWI442375B TW I442375 B TWI442375 B TW I442375B TW 096139857 A TW096139857 A TW 096139857A TW 96139857 A TW96139857 A TW 96139857A TW I442375 B TWI442375 B TW I442375B
Authority
TW
Taiwan
Prior art keywords
circuit
data
memory
display
address
Prior art date
Application number
TW096139857A
Other languages
English (en)
Other versions
TW200837712A (en
Inventor
Masaru Iizuka
Sosuke Tsuji
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of TW200837712A publication Critical patent/TW200837712A/zh
Application granted granted Critical
Publication of TWI442375B publication Critical patent/TWI442375B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Controls And Circuits For Display Device (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

顯示控制用半導體積體電路
本發明關於進行顯示裝置之驅動控制的顯示控制用半導體積體電路，該顯示裝置為內藏RAM(隨機存取記憶體)用於記憶顯示資料者，關於例如驅動液晶顯示面板的液晶控制驅動器之有效技術。
近年來，作為行動電話或PDA(personal digital assistance)等之攜帶型電子機器之顯示裝置，通常使用多數個顯示畫素以矩陣狀配列成2次元的點矩陣型液晶面板。於機器內部搭載進行該液晶面板之顯示控制的半導體積體電路化的液晶顯示控制裝置(液晶控制器)，或於該控制裝置之控制下驅動液晶面板的液晶驅動器或內藏有液晶控制器及液晶驅動器的液晶顯示驅動控制裝置(液晶控制驅動器)。
習知液晶控制驅動器(包含液晶控制器)，係於晶片內部內藏有RAM用於記憶顯示資料，該內藏RAM之記憶容量，通常依驅動之液晶面板之顯示畫面之尺寸決定，和泛用記憶體比較為較小、且不具備救濟缺陷位元之所謂冗長電路。
內藏RAM之記憶容量依液晶面板之顯示畫面尺寸決定的理由在於，液晶控制驅動器即使將內藏RAM之容量設定為記憶液晶面板之一畫面分之顯示資料的大小，RAM 之佔有晶片面積之比率較大，因此增大記憶容量即直接關連到晶片成本之增加。另外，具備記憶一畫面分顯示資料之容量的內藏RAM，RAM具有之缺陷引起之良品率降低不致於成為問題因而設置冗長電路之必要性低，而且可以迴避設置冗長電路引起之晶片尺寸之增大。
另外，於液晶控制驅動器，內藏RAM之記憶容量設定為記憶液晶面板之一畫面分顯示資料大小者，係揭示於例如專利文獻1。
專利文獻1：特開2000－347646號公報
本發明為減低液晶控制驅動器之晶片尺寸、降低晶片成本，採用微細化製程、將內藏RAM構成為高密度化。但是，將內藏RAM構成為高密度化時，缺陷變為容易發生，RAM缺陷引起之良品率降低成為問題。
於是針對泛用RAM採用之冗長電路引起之記憶體缺陷救濟技術之使用，而能提升良品率加以檢討。但是，泛用RAM採用之冗長電路係個別設置：控制電路用於選擇正常記憶體行或列；及控制電路用於選擇和缺陷位元置換用的預備行或列(冗長記憶體)；因此存取正常行或列時，及存取預備行或列時，讀出速度等之動作特性互異之故，記憶體周邊電路之時序設計變為困難。另外，泛用RAM採用之記憶體缺陷救濟技術之中，除具有溶斷(fuse)等 之可程式化(寫入)元件而記憶被救濟行或列之位址的電路(以下稱溶斷電路)之外，另須具備溶斷電路用於記憶救濟或不救濟、亦即使用或不使用預備之記憶區域。依據該溶斷電路之狀態，產生使預備行或列設為有效或無效之控制信號而供給之。另外，泛用RAM之冗長電路之中，設置多數預備行或列時，需要供給選擇信號用以指定使用之任一行或列。因此泛用RAM採用之記憶體缺陷救濟技術直接適用於液晶控制驅動器時，冗長電路及配線之佔有面積變大而有礙於晶片尺寸之縮小。
另外，液晶控制驅動器，係由記憶陣列讀出顯示資料，輸出至次段電路時，字元線單位之救濟無須對應於液晶顯示裝置之顯示位置，僅需變更選擇之位址即可，但資料線之救濟時須對應於顯示裝置之顯示位置，而替換資料之位置，因此泛用RAM之記憶體缺陷救濟技術無法直接適用於液晶控制驅動器。
本發明目的在於提供，在內藏有記憶體用於記憶顯示資料的液晶控制驅動器等之顯示控制用半導體積體電路中，該記憶體包含之缺陷位元之救濟技術。
本發明之上述及其他目的可由以下說明及圖面加以理解。
本發明之代表性概要簡單說明如下。
亦即，在內藏有RAM用以記憶顯示資料的液晶控制 驅動器等之顯示控制用半導體積體電路中，可進行該記憶體包含之缺陷位元之救濟。
圖1為本發明之顯示控制用半導體積體電路之一例的液晶控制驅動器。
圖1所示液晶控制驅動器200，係內藏有RAM之記憶體(以下稱顯示記憶體)用以記憶在點矩陣型液晶顯示面板被圖形顯示的資料，其之寫入電路或讀出電路連同輸出液晶顯示面板之驅動信號的驅動器，係於1個半導體基板上以半導體積體電路構成。
液晶控制驅動器200具備控制部201，用以依據外部微處理器或微電腦(以下稱微電腦)等之指令而控制晶片內部全體。另外具備：脈衝產生器202，其依據外部之振盪信號或外部端子連接之振盪子之振盪信號而產生晶片內部之基準時脈；及時序控制電路203，其依據該基準時脈而產生時序信號俾供給晶片內部之各種電路之動作時序。
另外具備：系統介面204，其介由系統匯流排(未圖式)在其和微電腦等之間主要進行指令或靜止顯示資料等之資料之傳送/接收；及外部顯示介面205，其介由顯示資料匯流排(未圖式)主要接受應用處理器等之動畫資料或水平/垂直同步信號HSYNC、VSYNC。
另外，液晶控制驅動器200具備：顯示記憶體206，其以位元映射方式記憶顯示資料；及位元轉換電路207， 其進行來自微電腦之RGB之寫入資料之位元之排列替換等之位元處理。另外具備：寫入資料閂鎖電路208，用於取入經位元轉換電路207轉換之顯示資料或介由外部顯示介面205被輸入之顯示資料加以保持；讀出資料閂鎖電路209，用於保持由顯示記憶體206讀出之顯示資料；及位址產生電路210，用於產生相對於顯示記憶體206之選擇位址。
顯示記憶體206，係由以下構成：包含多數記憶格及字元線、位元線(資料線)的記憶陣列；及可讀寫之RAM，其具有位址解碼器，用於解碼位址產生電路210所供給之位址而產生選擇記憶陣列內之字元線或位元線的信號；又，顯示記憶體206具有：放大由記憶格讀出之信號的感測放大器，或對應於寫入資料而對記憶陣列內之位元線施加特定電壓的寫入驅動器等。雖未特別限制，本實施例中，記憶陣列之構成微具有172800位元組之記憶容量，藉由17位元之位址信號可以列(18位元)單位進行資料之讀寫。
另外具備：閂鎖電路212，可將由顯示記憶體206讀出之顯示資料依序閂鎖；選擇器電路213，可將該閂鎖之顯示資料選擇性傳送至後段電路；及邏輯電路214，可取入藉由該選擇器電路213被選擇性傳送之顯示資料。於邏輯電路214包含：為防止因為該選擇器電路213所選擇性傳送之顯示資料而引起之液晶劣化而需要形成交流驅動資料的交流化電路，或保持該交流化電路所形成資料的閂鎖 電路等。另外具備：液晶驅動位準產生電路216，用於產生液晶顯示面板之驅動用的多數位準之電壓；灰階電壓產生電路217，依據液晶驅動位準產生電路216產生之電壓，產生必要之灰階電壓而產生適合彩色顯示或灰階顯示的波形信號；及γ調整電路218，用於設定灰階電壓據以補正液晶顯示面板之γ特性。
於邏輯電路214後段設有源極線驅動電路215，可由灰階電壓產生電路217供給之灰階電壓中選擇和邏輯電路214之輸出資料對應之電壓，而輸出被施加於液晶顯示面板之信號線(源極線)的電壓(源極線驅動信號)sout。
另外設有：閘極線驅動電路219，可輸出被施加於液晶顯示面板之選擇線(閘極線，亦稱共通線)的電壓(閘極線驅動信號)Gout；及移位暫存器等構成之掃描資料產生電路220，其產生掃描資料而將液晶顯示面板之閘極線1條條依序驅動至選擇位準。
另外設有：內部基準電壓產生電路221，其產生內部基準電壓；及電壓調整器222，其將外部供給之3.3V或2.5V之電壓Vcc降壓而產生之1.5V之內部邏輯電路之電源電壓Vdd。又，於圖1，SEL1、SEL2為資料選擇器，分別藉由時序控制電路203輸出之切換信號被控制，選擇性通過多數輸入信號之其中之任一。
於控制部201設有以下等之暫存器：控制暫存器CTR，其控制液晶控制驅動器200之動作模態等之晶片全體之動作狀態；或指標IXR，用於記憶控制暫存器CTR或顯示 記憶體206之參照用指標資訊。在外部微電腦等指定執行之指令而對指標暫存器IXR進行寫入時，控制部201產生和指定之指令對應之控制信號而加以輸出。
藉由上述構成之控制部201之控制，在液晶控制驅動器200依據微電腦等之指令或資料對圖外之液晶顯示面板進行顯示時，係將顯示資料依序寫入顯示記憶體206而進行描繪處理。另外，由顯示記憶體206週期性讀出顯示資料而進行讀出處理，產生被施加於液晶顯示面板之源極線的信號加以輸出之同時，產生依序被施加於閘極線的信號加以輸出。
系統介面204，係在和微電腦等系統控制裝置之間對顯示記憶體206進行描繪時，進行必要的對暫存器之設定資料或顯示資料等之信號之傳送/接收。此實施例中構成為，對應於IM3－1及IM0/ID端子之狀態，作為80系介面而可選擇18位元、16位元、9位元、8位元之並列輸出入或序列輸出入之任一。
於液晶控制驅動器200設有：救濟電路230，其和顯示記憶體206對應，進行救濟其內部之缺陷位元；及救濟資訊設定電路240，其以包含缺陷位元的被救濟記憶體行之位址為救濟資訊加以保持。救濟資訊設定電路240，雖未特別限定，可以設為溶斷電路，用於記憶被救濟記憶體行或列之位址。依據設於救濟資訊設定電路240之救濟資訊，救濟電路230使包含顯示記憶體206之缺陷位元的區域，以字元線單位或位元線單位替換為冗長區域。於顯 示記憶體206，和記憶顯示資料之正常記憶區域獨立設有救濟用區域(預備之記憶區域)206a。該救濟用區域206a包含：字元線救濟用之字元線救濟區域及位元線救濟用之位元線救濟區域。救濟電路230之冗長救濟，在介由寫入資料閂鎖電路208將顯示資料寫入顯示記憶體206時、介由讀出資料閂鎖電路209將顯示記憶體206之記憶資料讀出至系統側時、以及介由閂鎖電路212讀出顯示記憶體206之記憶資料時，係分別依據救濟資訊設定電路240之救濟資訊進行。由顯示記憶體206讀出顯示資料、將其輸出至次段之閂鎖電路212時，字元線單位之救濟無須對應於液晶顯示裝置之顯示位置，僅變化選擇位置即可，但資料線之救濟需要對應於液晶顯示裝置之顯示位置而需要替換資料之位置，該資料之位置之替換如下被進行。
圖2為上述液晶控制驅動器200之主要部分以其和液晶顯示裝置間之關係表示之圖。
圖2之液晶顯示裝置100，雖未特別限定，以7畫素×7畫素之8色表示。1畫素由紅(R)、綠(G)、藍(B)之3點構成。於液晶顯示裝置100被供給來自上述液晶控制驅動器200之源極線驅動信號Sout。又，於液晶顯示裝置100被供給來自上述液晶控制驅動器200之閘極線驅動信號Gout，但其被省略。
顯示記憶體206包含：多數記憶格以陣列形狀配列而成之記憶格陣列206b；解碼輸入之位址信號，產生用以驅動字元線至選擇位準之信號的位址解碼器及字元線驅動器 206c。於記憶格陣列206b設有救濟區域206a，該救濟區域206a包含字元線救濟用之字元線救濟區域及位元線救濟用之位元線救濟區域。
如圖2所示，圖1之救濟資訊設定電路240包含：可設定字元線之救濟資訊的救濟資訊設定電路240a及可設定資料線之救濟資訊的救濟資訊設定電路240b。又，如圖2所示，圖1之救濟電路230包含：字元線救濟電路230a，其依設定於救濟資訊設定電路240a之救濟資訊進行字元線之救濟；及資料線救濟電路230b，其依設定於救濟資訊設定電路240之救濟資訊進行資料線之救濟。
選擇器電路213，係配置於顯示記憶體206之輸出資料之傳送路徑上，配置於閂鎖電路212與邏輯電路214之間，具有使正常記憶區域之輸出資料，對應於救濟電路之控制信號而選擇性替換為預備之記憶區域之輸出資料的功能。閂鎖電路212包含：和顯示記憶體206之正常記憶區域對應之多數閂鎖器；及和資料線救濟區域對應之多數閂鎖器；該多數閂鎖器分別連結於顯示記憶體206之資料輸出端子。顯示記憶體206之輸出端子所輸出之資料，係介由對應之閂鎖器傳送至後段之選擇器電路213。
選擇器電路213包含：和多數閂鎖器對應之多數選擇器，該多數閂鎖器係和顯示記憶體206之正常記憶區域對應。於圖2，該多數選擇器包含以「－」、「＋」表示的2個輸入端子，傳送至該2個輸入端子之資料係選擇性被傳送至後段之邏輯電路214。該選擇動作，係由資料線救濟 電路230b輸出之資料線救濟信號加以控制。於多數選擇器之中以「－」表示的輸入端子，被傳送由閂鎖電路212對應之閂鎖器所輸出之資料。
圖3為圖2所示構成之冗長救濟之模樣。
如圖3所示，於動作試驗，於顯示記憶體206之正常記憶區域，判斷×箭頭之位置為不良時，將包含該不良位置的資料線救濟之對象位置90、亦即傳送用位址add2所對應之區域為不良的意旨設定於救濟資訊設定電路240b。進行該救濟資訊設定之後，依據資料線救濟電路230b輸出之資料線救濟信號加以控制選擇器電路213之動作，如此則，可以取代包含該不良位置的資料線救濟之對象位置90(傳送用位址add2所對應之區域)所輸出之資料，改為使資料線救濟區域(傳送用位址add7所對應之區域)所輸出之資料被選擇性傳送至邏輯電路214。亦即，於選擇器電路213，傳送用位址add0、add1、add3、add4、add5、add6所對應之閂鎖器，其之被傳送至以「－」表示的輸入端子之資料，係選擇性被傳送至邏輯電路214，傳送用位址add2所對應之閂鎖器(以80表示)，其之被傳送至以「＋」表示的輸入端子之資料，亦即來自傳送用位址add7所對應之資料線救濟區域之資料，係選擇性被傳送至邏輯電路214。如上述說明，依據來自資料線救濟電路230b之資料線救濟信號加以控制選擇器電路213之動作，如此則，可以取代包含該不良位置的資料線救濟之對象位置90(傳送用位址add2所對應之區域)之輸出資料 ，改為使資料線救濟區域(傳送用位址add7所對應之區域)之輸出資料被選擇性傳送至邏輯電路214，而進行資料線救濟。
又，使用字元線救濟用區域進行救濟較佳時，救濟資訊被設定於救濟資訊設定電路240a，於字元線救濟電路230a，在位址產生電路210之輸出位址和被設訂於救濟資訊設定電路240a之救濟資訊一致時，取代正常記憶區域之字元線，改為使字元線救濟用區域之字元線被驅動至選擇位準而進行字元線單位之救濟。
依據上述例可獲得以下之作用效果。
由記憶陣列讀出顯示資料，輸出至次段電路時，字元線單位之救濟無須對應於液晶顯示裝置100之顯示位置，僅需變更選擇之位址即可，資料線之救濟時則須對應於顯示裝置之顯示位置，而產生資料位置替換之必要性。相對於此，於圖2之構成中，藉由設置選擇器電路213，使上述資料位置之替換被進行，因此可以容易進行資料線之救濟。
(2)於泛用RAM採用之冗長電路，係個別設置：選擇正常記憶體行或列的控制電路；及選擇和缺陷位元置換用的預備行或列(冗長記憶體)的控制電路；因此存取正常之記憶體行或列時，及存取預備之記憶體行或列時，讀出速度等之動作特性互異之故，記憶體周邊電路之時序設計變為困難。相對於此，依上述例，選擇正常記憶體行或列的控制電路，及選擇和缺陷位元置換用的預備行或列( 冗長記憶體)的控制電路無須構成為獨立之個別電路，因此顯示記憶體206之周邊電路之時序設計變為容易。
圖4為上述液晶控制驅動器200之主要部分之另一構成例方塊圖。
圖4之構成，其和圖2之構成之大差異為：使顯示記憶體206之輸出資料，於構成為三狀態(H(高)位準、L(低)位準、高阻抗)電路之一例的時脈反相器(clocked inverter)電路312接收，於時脈反相器電路312與邏輯電路214之間設有位址共通之資料匯流排D－BUS，以及設有傳送用位址控制之傳送用位址控制電路250。
時脈反相器電路312包含和顯示記憶體206之輸出端子對應配置之多數時脈反相器。於該多數時脈反相器，依據1畫素對應之資料大小之各個被分配傳送用位址add0~add7。同樣，邏輯電路214包含多數邏輯電路，於該多數邏輯電路，依據1畫素對應之資料大小之各個被分配傳送用位址ADD0~ADD6。時脈反相器電路312及邏輯電路214係分別藉由傳送用位址進行分時控制，藉由該分時控制，使時脈反相器電路312之輸出信號介由資料匯流排D－BUS被傳送至邏輯電路214。
由傳送用位址控制電路250對邏輯電路214供給傳送用位址信號313，由傳送用位址控制電路250對時脈反相器電路312介由資料線救濟電路230b供給傳送用位址信號314。藉由傳送用位址信號313，進行傳送用位址ADD0~ADD6之分時控制，藉由傳送用位址信號314，進行傳 送用位址add0~add7之分時控制。又，於資料線救濟電路230b，依據設定於救濟資訊設定電路240b之救濟資訊進行傳送用位址之替換。例如91所示位置設為資料線救濟之對象時，如圖5所示，資料線救濟之對象位置91所對應之傳送用位址add2，於資料線救濟電路230b，被替換為資料線救濟區域所對應之傳送用位址add7。因此，於上述分時控制，由時脈反相器電路312依傳送用位址add0、add1、add7、add3、add4、add5、add6之順序將資料輸出至資料匯流排D－BUS。此時，於邏輯電路214，依傳送用位址ADD0、ADD1、ADD2、ADD3、ADD4、ADD5、ADD6之順序由資料匯流排D－BUS進行資料取入。被傳送至邏輯電路214。如上述說明，於自時脈反相器電路312至邏輯電路214之分時傳送中，係取代來自資料線救濟之對象位置91之輸出資料，改為使來自資料線救濟區域之輸出資料被傳送至邏輯電路214，依此而進行資料線救濟。
依據上述例可獲得以下之作用效果。
(1)記憶陣列讀出顯示資料，輸出至次段電路時，字元線單位之救濟無須對應於顯示裝置之顯示位置，僅需變更選擇之位址即可，但資料線之救濟時則須對應於顯示裝置之顯示位置，而產生資料位置替換之必要性。相對於此，於圖4之構成中，係使顯示記憶體206之輸出資料，於時脈反相器電路312接收，於該時脈反相器電路312與邏輯電路214之間設有位址共通之資料匯流排D－BUS，另 外設有傳送用位址控制之傳送用位址控制電路250，如此則，如此則，可以取代包含顯示記憶體206之缺陷的區域所對應之時脈反相器，改為使上述預備之記憶區域所對應之時脈反相器遷移至資料輸出狀態，依此而使上述資料位置之替換被進行，可以容易進行資料線之救濟。
(2)依圖4之構成，不需要圖2之選擇器電路213，可縮小晶片面積。
圖6為上述液晶控制驅動器200之主要部分之另一構成例。
圖6之液晶控制驅動器200，其和圖4之構成之大差異為：顯示記憶體206被區塊分割，伴隨著配置周邊電路。雖未特別限定，顯示記憶體206被分割為左區塊206L與右區塊206R。對應於左區塊206L而配置時脈反相器電路312L、資料匯流排D－BUSL、邏輯電路214L以及位址解碼器及字元線驅動器206CL。對應於右區塊206R而配置時脈反相器電路312R、資料匯流排D－BUSR、邏輯電路214R以及位址解碼器及字元線驅動器206CR。左區塊206L與右區塊206R，係設為較2之n次方之位址空間小的記憶區域。其中，上述n設為除了0以外之正整數(1、2、3、、、、)。設為如此之理由在於，確保左區塊206L與右區塊206R中之資料線救濟區域之傳送用位址，將其分配給上述預備之記憶區域所對應之上述時脈反相器。亦即，將左區塊206L與右區塊206R設為較2之n次方之位址空間小的記憶區域時(本例中設為較22 小的3)， 如圖8所示，可確保3位元位址A2、A1、A0之中僅著眼於下位位址A1、A0時之模擬的未活用位址「11」、「10」。於資料線救濟電路230b，可藉由未活用位址「11」選擇左區塊206L中之資料線救濟區域，可藉由未活用位址「10」選擇右區塊206R中之資料線救濟區域。
例如，於圖6，91L、91R所示位置設為資料線救濟之對象時如下被救濟。亦即，資料線救濟電路230b，係依救濟資訊設定電路240b之救濟資訊，取代位址「010」改為選擇左區塊206L側之「11」。因此，於分時傳送中，係如圖7所示，取代左區塊206L側之傳送用位址add2，改為使add3對應之時脈反相器活化。另外，取代右區塊206R側之傳送用位址add1，改為使add3對應之時脈反相器被活化。
依據上述例可獲得以下之作用效果。
(1)即使顯示記憶體206被區塊分割情況下，使左區塊206L、右區塊206R之輸出資料於時脈反相器電路312L、312R被接收，於該時脈反相器電路312L、312R與邏輯電路214L、214R之間設置資料匯流排D－BUSL、D－BUSR，另外設置傳送用位址控制之傳送用位址控制電路250，如此則，可以取代包含左區塊206L、右區塊206R之缺陷的區域所對應之上述時脈反相器，改為使上述預備之記憶區域所對應之上述時脈反相器遷移至資料輸出狀態，依此而使上述資料位置之替換被進行，和圖4之情況同樣可以容易進行資料線之救濟。
圖9為上述液晶控制驅動器200之主要部分之另一構成例方塊圖。
圖9之液晶控制驅動器200，其和圖6之構成之大差異為：資料匯流排D－BUS並未對應於左區塊206L、右區塊206R被分割。
由資料線救濟電路230b被供給至時脈反相器電路312L、312R之傳送位址信號，係如圖11所示設為3位元構成(A2、A2、A0)，其中A0位元為「0」時時脈反相器電路312L被選擇，A0位元為「1」時時脈反相器電路312R被選擇。A1、A2設為著眼之位元，藉由該A1、A2使時脈反相器電路312L或312R之各個時脈反相器被活化。
圖10為邏輯電路214L、214R之傳送位址與時脈反相器電路312L、312R之傳送位址間之關係。
91L、91R所示位置被設為資料線救濟之對象。此時，藉由資料線救濟電路230b之控制，取代資料線救濟91L對應之時脈反相器之傳送用位址add4，改為選擇傳送用位址add6，如此而使左區塊206L之資料線救濟區域被使用。取代資料線救濟91R對應之時脈反相器之傳送用位址add3，改為選擇傳送用位址add7，如此而使右區塊206R之資料線救濟區域被使用。
依據上述例可獲得以下之作用效果。
(1)即使顯示記憶體206被區塊分割情況下，使左區塊206L、右區塊206R之輸出資料藉由時脈反相器電路 312L、312R加以接收，於該時脈反相器電路312L、312R與邏輯電路214L、214R之間設置資料匯流排D－BUS，另外設置傳送用位址控制之傳送用位址控制電路250，如此則，可以取代包含左區塊206L、右區塊206R之缺陷的區域所對應之上述時脈反相器，改為使上述預備之記憶區域所對應之上述時脈反相器遷移至資料輸出狀態，依此而使上述資料位置之替換被進行，和圖4之情況同樣可以容易進行資料線之救濟。
(2)資料匯流排D－BUS並未對應於左區塊206L、右區塊206R被分割，因此邏輯電路214L、214R之傳送用位址ADD0~ADD5對應之資料之並列可以任意變更。
圖12為上述液晶控制驅動器200之主要部分之另一構成例方塊圖。
圖12之液晶控制驅動器200，其和圖4之構成之大差異為：於邏輯電路214側配置邏輯電路側資料匯流排D－BUS－1，於時脈反相器電路312側配置時脈反相器電路側資料匯流排D－BUS－2，於邏輯電路側資料匯流排D－BUS－1與時脈反相器電路側資料匯流排D－BUS－2之間配置邏輯電路97。邏輯電路97之處理包含轉換顯示彩色用的彩色轉換處理、或變更文字大小的倍角處理等。
依據上述例可獲得以下之作用效果。
(1)在邏輯電路側資料匯流排D－BUS－1與時脈反相器電路側資料匯流排D－BUS－2之間配置邏輯電路97時，和圖6之構成同樣，可以取代包含顯示記憶體206之缺陷 的區域所對應之上述時脈反相器，改為使上述預備之記憶區域所對應之上述時脈反相器遷移至資料輸出狀態，依此而使上述資料位置之替換被進行，可以容易進行資料線之救濟。
(2)在邏輯電路側資料匯流排D－BUS－1與時脈反相器電路側資料匯流排D－BUS－2之間配置邏輯電路97，因此，可以對顯示資料同時進行彩色轉換處理、或倍角處理等影像處理。
圖13為上述液晶控制驅動器200之主要部分之另一構成例方塊圖。
圖13之液晶控制驅動器200，其和圖4之構成之大差異為將內外部位址轉換為內部位址。介由介面87取入字元線位址信號或資料線位址信號。字元線位址信號被傳送至字元線位址控制電路88。於救濟資訊設定電路240c設定字元線救濟資訊，字元線救濟電路230a係依於救濟資訊設定電路240c被設定之字元線救濟資訊，進行字元線救濟。介由介面87由外部被取入之資料線位址信號A2、A1、A0，係介由資料線位址控制電路89被傳送至內部位址轉換電路86。內部位址轉換電路86，係將輸入之資料線位址信號A2、A1、A0，轉換為內部位址信號a1、a0及區塊選擇信號m0。內部位址信號a1、a0及區塊選擇信號m0，係被傳送至配置於後段之資料線救濟電路230c。資料線救濟電路230c，係比較由內部位址轉換電路86傳送來之資料線位址信號，與於救濟資訊設定電路被設定之救 濟資訊，一致時進行對顯示記憶體206之資料寫入位址之替換而進行資料線救濟。區塊選擇信號m0，係被傳送至寫入用時序控制電路203b。寫入用時序控制電路203b，係依據區塊選擇信號m0，進行對顯示記憶體206之資料寫入時之區塊選擇。寫入用之資料，係介由寫入資料閂鎖電路208被取入。
設有傳送用時序控制電路203a，該傳送用時序控制電路203a，係依據介由介面(未圖式)被傳送之控制信號來控制傳送時序。設有傳送用位址控制電路250，該傳送用位址控制電路250，係和來自傳送用時序控制電路203a之時序控制信號同步產生傳送用位址信號，用於使邏輯電路214L、214R之各邏輯電路選擇性設為寫入狀態。資料線救濟電路230b，係比較由傳送用位址控制電路250傳送來的傳送用位址信號與被設訂於救濟資訊設定電路240b的救濟資訊，一致時，為進行資料線救濟而進行傳送用位址信號之替換以使時脈反相器電路312L、312R之各個時脈反相器活化。又，91L、91R所示位置被設為資料線救濟之對象時，藉由分時傳送而進行資料之替換，係和圖6之構成同樣，因此省略詳細說明。
圖14為外部位址(資料線位址A2、A1、A0)與內部位址之對應關係說明圖。不進行內部位址轉換，僅以外部看到之位址進行控制時，於各個區塊，add0~add2對應之A2、A1、A0係依各個區塊而不同。相對於此，於圖13之構成進行內部位址轉換時，區塊內之內部位址(a0、a1) 係被重複。另外，依據外部位址，ADD2與ADD3(左區塊之add2與右區塊之add0)呈現連續，於液晶控制驅動器200之製造中顯示記憶體206之處理變為容易。
依據上述例可獲得以下之作用效果。
(1)於左區塊206L、右區塊206R，可以取代包含缺陷的區域所對應之上述時脈反相器，改為使上述預備之記憶區域所對應之上述時脈反相器遷移至資料輸出狀態，依此而使上述資料位置之替換被進行，和圖4、6、9之情況同樣可以容易進行資料線之救濟。
(2)藉由進行內部位址轉換，使區塊內之內部位址(a0、a1)被重複，如此則，越是多區塊時，具有控制、佈局設計、檢證變為容易之優點。另外，資料線救濟區域(冗長區域)對應之位址，於任一區塊均為相同，因此救濟資訊之處理變為容易。例如無須救濟時設定救濟資訊為「11」，進行區塊左端之資料線救濟時之救濟資訊設為「00」即可，可實現救濟資訊之單純化。
圖15為上述液晶控制驅動器200之主要部分之另一構成例方塊圖。
圖15之液晶控制驅動器200，其和圖4之構成之大差異為：在時脈反相器電路312與資料匯流排D－BUS之間設有位址移位用的位址移位器85。亦即91所示位置設為資料線救濟之對象時，雖未特別限定，該位址移位器85係依設定於救濟資訊設定電路240b之救濟資訊，使上述資料線救濟對象對應之時脈反相器設為非選擇狀態，存在 於該時脈反相器右側之時脈反相器被選擇。此時，因上述資料線救濟對象對應之時脈反相器設為非選擇狀態，因此1畫素1畫素被進行移位，資料線救濟區域所對應之時脈反相器被選擇，而進行資料線之救濟。又，如圖16所示，介由資料匯流排D－BUS進行資料之分時傳送。
圖17為上述液晶控制驅動器200之主要部分之另一構成例方塊圖。
圖17之液晶控制驅動器200，其和圖2之構成之大差異為：依設定於救濟資訊設定電路240b之救濟資訊，藉由選擇器電路213使選擇資料被移位。選擇器電路213中之各個選擇器，係使其對應之時脈反相器之輸出資料，及其鄰接之時脈反相器之輸出資料選擇性傳送至源極線驅動電路215。91所示位置設為資料線救濟之對象而進行資料線之救濟時，藉由選擇器電路213，使91所示位置對應之時脈反相器(傳送位址add1對應者)之輸出設為非選擇狀態，選擇資料被1畫素1畫素地進行移位而進行資料線之救濟。又，於該構成中，和救濟之資料線無關，自時脈反相器212至邏輯電路間之資料傳送路徑之長度大略相等，因此無須考慮上述資料傳送路徑之延長時間之變動。
以上依據實施形態說明本發明，但本發明不限定於上述實施形態，在不脫離其要旨情況下可做各種變更實施。
以上說明主要以適用於液晶控制驅動器，該液晶控制驅動器為用於產生本發明背景之利用領域的液晶面板用驅動信號者，之例加以說明，但本發明不限定於此，亦適用 於驅動有機EL顯示面板等之液晶以外之顯示裝置之驅動用的顯示控制用半導體積體電路。
(發明效果)
本發明之代表性效果簡單說明如下。
亦即顯示控制用半導體積體電路之構成為包含：顯示記憶體，具有記憶區域，可將顯示裝置之顯示資料記憶於上述記憶區域；預備之記憶區域，設於記憶上述顯示資料之正常之記憶區域以外；救濟電路，藉由將包含上述顯示記憶體之缺陷的區域替換為上述預備之記憶區域而可進行缺陷救濟；及選擇器電路，設於上述顯示記憶體之輸出資料的傳送路徑，用於使上述正常之記憶區域的輸出資料，對應於上述救濟電路之控制信號而選擇性替換為上述預備之記憶區域的輸出資料。
依據上述手段，選擇器電路，係設於上述顯示記憶體之輸出資料的傳送路徑，可使上述正常之記憶區域的輸出資料，對應於上述救濟電路之控制信號而選擇性替換為上述預備之記憶區域的輸出資料。依此而達成：在內藏有記憶體用以記憶顯示資料的液晶控制驅動器等之顯示控制用半導體積體電路中，可進行該記憶體包含之缺陷位元之救濟，的本發明之目的。
又，構成為包含：顯示記憶體，具有記憶區域，可將顯示裝置之顯示資料記憶於上述記憶區域；預備之記憶區域，設於記憶上述顯示資料之正常之記憶區域以外；救濟 電路，藉由將包含上述顯示記憶體之缺陷的區域替換為上述預備之記憶區域而可進行缺陷救濟；資料匯流排，用於使上述顯示記憶體之輸出資料傳送至後段電路；多數三狀態電路，對應於上述顯示記憶體之資料輸出端子而設，分別可以將上述顯示記憶體之資料輸出端子的輸出資料供給至上述資料匯流排；邏輯電路，用於取入介由上述資料匯流排而由上述顯示記憶體被傳送之資料；及控制電路，用於使上述多數之三狀態電路以分時方式依序遷移至資料輸出狀態；上述救濟電路，係取代包含上述顯示記憶體之缺陷的區域所對應之上述三狀態電路，改使上述預備之記憶區域所對應之上述三狀態電路遷移至資料輸出狀態。
依上述手段，控制電路係使上述多數之三狀態電路以分時方式依序遷移至資料輸出狀態。此時，上述救濟電路，係取代包含上述顯示記憶體之缺陷的區域所對應上述三狀態電路，改使上述預備之記憶區域所對應上述三狀態電路遷移至資料輸出狀態。依此而達成：在內藏有記憶體用以記憶顯示資料的液晶控制驅動器等之顯示控制用半導體積體電路中，可進行該記憶體包含之缺陷位元之救濟，的本發明之目的。
又，可構成為：設定除了0以外之正整數為n時，藉由上述顯示記憶體分別被區隔為較2之n次方位址空間小的多數記憶區域而確保未活用位址，上述未活用位址被分配於上述預備之記憶區域所對應之上述三狀態電路，據此而取代包含上述顯示記憶體之缺陷的區域所對應之上述三 狀態電路，使上述預備之記憶區域所對應上述三狀態電路遷移至資料輸出狀態用的位址控制被進行。
又，可構成為：在藉由上述顯示記憶體分別被區隔為較2之n次方位址空間小的記憶區域而形成的多數區塊(mat)間，上述資料匯流排被共有而構成。
又，可構成為上述資料匯流排包含：第1資料匯流排，連結於上述三狀態電路之輸出端子；及第2資料匯流排，連結於上述邏輯電路之輸出端子；上述第1資料匯流排與上述第2資料匯流排之間，係介由可對輸入資料進行特定邏輯運算的邏輯電路而可以進行資料之處理。
又，可構成為包含內部位址轉換電路，可將外部供給之位址信號轉換為內部位址信號及區塊選擇信號，藉由上述區塊選擇信號進行區塊選擇，使用上述內部位址信號使上述預備之記憶區域所對應上述三狀態電路遷移至資料輸出狀態用的位址控制被進行。
又，顯示控制用半導體積體電路構成為包含：顯示記憶體，具有記憶區域，可將顯示裝置之顯示資料記憶於上述記憶區域；預備之記憶區域，設於記憶上述顯示資料之正常之記憶區域以外；救濟電路，藉由將包含上述顯示記憶體之缺陷的區域替換為上述預備之記憶區域而可進行缺陷救濟；資料匯流排，用於使上述顯示記憶體之輸出資料傳送至後段電路；多數三狀態電路，對應於上述顯示記憶體之資料輸出端子而設，分別可以將上述顯示記憶體之資料輸出端子的輸出資料供給至上述資料匯流排；邏輯電路 ，用於取入介由上述資料匯流排而由上述顯示記憶體被傳送之資料；及位址移位器，被配置於上述多數三狀態電路與上述邏輯電路之間的資料傳送路徑，藉由對應於救濟資訊而進行上述三狀態電路之選擇用位址的移位，據此而取代包含上述顯示記憶體之缺陷的區域所對應之上述三狀態電路，改使上述預備之記憶區域所對應之上述三狀態電路遷移至資料輸出狀態。
依上述手段，位址移位器，係藉由對應於救濟資訊而進行上述三狀態電路之選擇用位址的移位，據此而取代包含上述顯示記憶體之缺陷的區域所對應之上述三狀態電路，改使上述預備之記憶區域所對應之上述三狀態電路遷移至資料輸出狀態。依此而達成：在內藏有記憶體用以記憶顯示資料的液晶控制驅動器等之顯示控制用半導體積體電路中，可進行該記憶體包含之缺陷位元之救濟，的本發明之目的。
上述選擇器，可在和上述傳送路之資料鄰接的資料傳送路以可移位的方式被配置。
又，上述三狀態電路可適用時脈反相器(clocked inverter)。
85‧‧‧位址移位器
86‧‧‧內部位址轉換電路
87‧‧‧介面
88‧‧‧字元線位址控制電路
89‧‧‧資料線位址控制電路
97‧‧‧邏輯電路
100‧‧‧液晶顯示裝置
200‧‧‧液晶控制驅動器
201‧‧‧控制部
202‧‧‧脈衝產生器
203‧‧‧時序控制電路
204‧‧‧系統介面
205‧‧‧外部顯示介面
206‧‧‧顯示記憶體
206a‧‧‧救濟用區域
206b‧‧‧記憶格陣列
206c‧‧‧字元線驅動器
206cr‧‧‧位址解碼器及字元線驅動器
206cl‧‧‧位址解碼器及字元線驅動器
207‧‧‧BGR電路
208‧‧‧寫入資料閂鎖電路
209‧‧‧讀出資料閂鎖電路
210‧‧‧位址產生電路
212‧‧‧閂鎖電路
213‧‧‧選擇器電路
214‧‧‧邏輯電路
214L‧‧‧邏輯電路
214R‧‧‧邏輯電路
215‧‧‧源極線驅動電路
216‧‧‧液晶驅動位準產生電路
217‧‧‧灰階電壓產生電路
218‧‧‧γ調整電路
219‧‧‧閘極線驅動電路
220‧‧‧掃描資料產生電路
221‧‧‧內部基準電壓產生電路
222‧‧‧電壓調整器
230‧‧‧救濟電路
230a、230b‧‧‧字元線救濟電路
240‧‧‧救濟資訊設定電路
240a、240b‧‧‧救濟資訊設定電路
250‧‧‧傳送用位址控制電路
312‧‧‧時脈反相器電路
312L‧‧‧時脈反相器電路
312R‧‧‧時脈反相器電路
D－BUS‧‧‧資料匯流排
Sout‧‧‧源極線驅動信號
add0、add1、add3、add4、add5、add6‧‧‧傳送用位址
ADD0~ADD6‧‧‧傳送用位址
IXR‧‧‧指標暫存器
CTR‧‧‧控制暫存器
圖1為本發明之顯示控制用半導體積體電路之一例的液晶控制驅動器之構成例方塊圖。
圖2為上述液晶控制驅動器之主要部分之構成例方塊 圖。
圖3為上述液晶控制驅動器之主要部分之另一構成例方塊圖。
圖4為上述液晶控制驅動器之主要部分之另一構成例方塊圖。
圖5為圖4所示構成之傳送用位址之說明圖。
圖6為上述液晶控制驅動器之主要部分之另一構成例方塊圖。
圖7為圖6所示構成之傳送用位址之說明圖。
圖8為圖6所示構成之虛擬的未活用位址之確保說明圖。
圖9為上述液晶控制驅動器之主要部分之另一構成例方塊圖。
圖10為圖9所示構成之傳送用位址之說明圖。
圖11為圖9所示構成之虛擬的未活用位址之確保說明圖。
圖12為上述液晶控制驅動器之主要部分之另一構成例方塊圖。
圖13為上述液晶控制驅動器之主要部分之另一構成例方塊圖。
圖14為圖13所示構成之外部位址與內部位址之對應關係說明圖。
圖15為上述液晶控制驅動器之主要部分之另一構成例方塊圖。
圖16為圖15所示構成之傳送用位址之說明圖。
圖17為上述液晶控制驅動器之主要部分之另一構成例方塊圖。
100‧‧‧液晶顯示裝置
200‧‧‧液晶控制驅動器
206‧‧‧顯示記憶體
206b‧‧‧記憶格陣列
206c‧‧‧字元線驅動器
210‧‧‧位址產生電路
212‧‧‧閂鎖電路
213‧‧‧選擇器電路
214‧‧‧邏輯電路
215‧‧‧源極線驅動電路
230‧‧‧救濟電路
230a、230b‧‧‧字元線救濟電路
240‧‧‧救濟資訊設定電路
240a、240b‧‧‧救濟資訊設定電路
312‧‧‧時脈反相器電路
D－BUS‧‧‧資料匯流排
Sout‧‧‧源極線驅動信號
add0、add1、add3、add4、add5、add6‧‧‧傳送用位址
ADD0~ADD6‧‧‧傳送用位址

Claims (6)

  1. 一種顯示控制用半導體積體電路，其特徵為包含：顯示記憶體，具有記憶區域，可將顯示裝置之顯示資料記憶於上述記憶區域；預備之記憶區域，設於記憶上述顯示資料之正常之記憶區域以外；救濟電路，藉由將包含上述顯示記憶體之缺陷的區域，替換為上述預備之記憶區域，而可進行缺陷救濟；資料匯流排，用於使上述顯示記憶體之輸出資料傳送至後段電路；多數三狀態電路，對應於上述顯示記憶體之資料輸出端子而設，分別可以將上述顯示記憶體之資料輸出端子的輸出資料供給至上述資料匯流排；邏輯電路，用於取入介由上述資料匯流排而由上述顯示記憶體被傳送之資料；及控制電路，用於使上述多數之三狀態電路以分時方式依序遷移至資料輸出狀態；上述救濟電路，係取代包含上述顯示記憶體之缺陷的區域所對應之上述三狀態電路，改使上述預備之記憶區域所對應之上述三狀態電路遷移至資料輸出狀態。
  2. 如申請專利範圍第1項之顯示控制用半導體積體電路，其中，設定除了0以外之正整數為n時，藉由上述顯示記憶 體分別被區隔為較2之n次方之位址空間小的多數記憶區域而確保未活用位址，上述未活用位址被分配於上述預備之記憶區域所對應之上述三狀態電路，據此而取代包含上述顯示記憶體之缺陷的區域所對應之上述三狀態電路，使上述預備之記憶區域所對應上述三狀態電路遷移至資料輸出狀態用的位址控制被進行。
  3. 如申請專利範圍第1項之顯示控制用半導體積體電路，其中，在藉由上述顯示記憶體分別被區隔為較2之n次方之位址空間小的記憶區域而形成的多數區塊(mat)間，上述資料匯流排被共有而構成。
  4. 如申請專利範圍第3項之顯示控制用半導體積體電路，其中，上述資料匯流排包含：第1資料匯流排，連結於上述三狀態電路之輸出端子；及第2資料匯流排，連結於上述邏輯電路之輸入端子；上述第1資料匯流排與上述第2資料匯流排，係介由可對輸入資料進行特定邏輯運算的邏輯電路而可以進行資料之處理。
  5. 如申請專利範圍第3項之顯示控制用半導體積體電路，其中，包含內部位址轉換電路，可將外部供給之位址信號轉換為內部位址信號及區塊選擇信號，藉由上述區塊選擇信號進行區塊選擇，使用上述內部位址信號使上述預備之記憶區域所對應上述三狀態電路遷移至資料輸出狀態用的位 址控制被進行。
  6. 一種顯示控制用半導體積體電路，其特徵為包含：顯示記憶體，具有記憶區域，可將顯示裝置之顯示資料記憶於上述記憶區域；預備之記憶區域，設於記憶上述顯示資料之正常之記憶區域以外；救濟電路，藉由將包含上述顯示記憶體之缺陷的區域替換為上述預備之記憶區域而可進行缺陷救濟；資料匯流排，用於使上述顯示記憶體之輸出資料傳送至後段電路；多數三狀態電路，對應於上述顯示記憶體之資料輸出端子而設，分別可以將上述顯示記憶體之資料輸出端子的輸出資料供給至上述資料匯流排；邏輯電路，用於取入介由上述資料匯流排而由上述顯示記憶體被傳送之資料；及位址移位器，被配置於上述多數三狀態電路與上述邏輯電路之間的資料傳送路徑，藉由對應於救濟資訊而進行上述三狀態電路之選擇用位址的移位，據此而取代包含上述顯示記憶體之缺陷的區域所對應之上述三狀態電路，改使上述預備之記憶區域所對應之上述三狀態電路遷移至資料輸出狀態。
TW096139857A 2006-10-30 2007-10-24 And a semiconductor integrated circuit for display control TWI442375B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006293766A JP2008111921A (ja) 2006-10-30 2006-10-30 表示制御用半導体集積回路

Publications (2)

Publication Number Publication Date
TW200837712A TW200837712A (en) 2008-09-16
TWI442375B true TWI442375B (zh) 2014-06-21

Family

ID=39331839

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096139857A TWI442375B (zh) 2006-10-30 2007-10-24 And a semiconductor integrated circuit for display control

Country Status (5)

Country Link
US (1) US7979755B2 (zh)
JP (1) JP2008111921A (zh)
KR (1) KR20080039272A (zh)
CN (1) CN101174404B (zh)
TW (1) TWI442375B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201237831A (en) * 2011-03-11 2012-09-16 Raydium Semiconductor Corp Liquid crystal display driver and display device having the same
KR102305502B1 (ko) * 2014-12-22 2021-09-28 삼성디스플레이 주식회사 스캔라인 드라이버 칩 및 이를 포함하는 디스플레이 장치
KR20190064098A (ko) * 2017-11-30 2019-06-10 에스케이하이닉스 주식회사 반도체 장치, 및 그의 리페어 동작방법
US10978028B2 (en) * 2018-09-17 2021-04-13 Apple Inc. Correction for defective memory of a memory-in-pixel display

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5716487A (en) * 1980-04-11 1982-01-27 Ampex Computer graphic system
JP3083547B2 (ja) * 1990-07-12 2000-09-04 株式会社日立製作所 半導体集積回路装置
US5383162A (en) * 1991-08-26 1995-01-17 Hitachi, Ltd. Semiconductor memory device
JPH06275095A (ja) * 1993-03-18 1994-09-30 Fujitsu Ltd 半導体記憶装置及び冗長アドレス書込方法
DE69518163T2 (de) * 1994-11-15 2001-03-22 Cirrus Logic, Inc. Schaltungen, systeme und verfahren zur diagnose von fehlerhaften zellen in einer speichereinrichtung
JP3631277B2 (ja) * 1995-01-27 2005-03-23 株式会社日立製作所 メモリモジュール
JP2710235B2 (ja) * 1995-08-30 1998-02-10 日本電気株式会社 欠陥救済判定回路
JP3476646B2 (ja) * 1997-03-07 2003-12-10 シャープ株式会社 半導体記憶装置
US6085288A (en) * 1997-04-14 2000-07-04 International Business Machines Corporation Dual cache directories with respective queue independently executing its content and allowing staggered write operations
JPH117761A (ja) * 1997-06-13 1999-01-12 Toshiba Corp 画像用メモリ
TW518547B (en) * 1999-03-08 2003-01-21 Matsushita Electric Industrial Co Ltd Liquid crystal display and its inspecting method
US6157584A (en) * 1999-05-20 2000-12-05 Advanced Micro Devices, Inc. Redundancy circuit and method for semiconductor memory
JP2000347646A (ja) 1999-06-07 2000-12-15 Hitachi Ltd 表示制御装置および表示システム
JP3863330B2 (ja) * 1999-09-28 2006-12-27 株式会社東芝 不揮発性半導体メモリ
JP4316085B2 (ja) * 1999-12-28 2009-08-19 株式会社東芝 半導体集積回路装置及び集積回路システム
JP2001085644A (ja) * 2000-07-12 2001-03-30 Hitachi Ltd 半導体装置の製造方法
US6567323B2 (en) * 2001-02-27 2003-05-20 Texas Instruments Incorporated Memory circuit redundancy control
US6966012B1 (en) * 2001-06-22 2005-11-15 Artisan Components, Inc. Memory column redundancy circuitry and method for implementing the same
JP2003068093A (ja) * 2001-08-28 2003-03-07 Mitsubishi Electric Corp 半導体記憶装置
JP4270832B2 (ja) * 2002-09-26 2009-06-03 株式会社東芝 不揮発性半導体メモリ
JP2004233742A (ja) * 2003-01-31 2004-08-19 Renesas Technology Corp 表示駆動制御装置および表示装置を備えた電子機器
JP4427361B2 (ja) * 2004-03-16 2010-03-03 株式会社東芝 不揮発性半導体メモリ
US6991947B1 (en) * 2004-03-22 2006-01-31 Tushar Gheewala Hybrid semiconductor circuit with programmable intraconnectivity
CN100365494C (zh) * 2004-12-20 2008-01-30 凌阳科技股份有限公司 具修复断线功能的薄膜晶体管液晶显示器及高阻抗侦测电路

Also Published As

Publication number Publication date
JP2008111921A (ja) 2008-05-15
TW200837712A (en) 2008-09-16
US20080104457A1 (en) 2008-05-01
US7979755B2 (en) 2011-07-12
KR20080039272A (ko) 2008-05-07
CN101174404B (zh) 2011-10-05
CN101174404A (zh) 2008-05-07

Similar Documents

Publication Publication Date Title
CN101030360B (zh) 显示控制半导体集成电路
TWI431601B (zh) And a semiconductor integrated circuit for display control
JP2554785B2 (ja) 表示駆動制御用集積回路及び表示システム
TWI442375B (zh) And a semiconductor integrated circuit for display control
US7605434B2 (en) Semiconductor memory device to which test data is written
JP6524749B2 (ja) 記憶装置、表示ドライバー、電気光学装置及び電子機器
JPH09115298A (ja) 半導体記憶装置
US7698607B2 (en) Repairing microdisplay frame buffers
JP2009128603A (ja) 表示駆動回路
TW201631589A (zh) 半導體記憶裝置以及資料寫入方法
US6683602B1 (en) Display control apparatus and electronic appliance
KR100809715B1 (ko) 고정 컨트롤 데이터 생성회로 및 이를 구비하는디스플레이용 구동회로
US7111263B2 (en) Process for designing and manufacturing semi-conductor memory components, in particular DRAM components
KR100234415B1 (ko) 액정표시장치 컨트롤러 램
JP2005174533A (ja) 半導体装置、電子機器、ｉｃカード及び半導体装置の駆動方法
US7743291B2 (en) Semiconductor memory device
KR0150856B1 (ko) 반도체기억장치 및 그 데이터리드방법
JPWO2007011037A1 (ja) データの回転またはインターリーブ機能を有する半導体メモリ装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees