[go: up one dir, main page]

TWI441340B - 無需利用附加遮罩來製造的積體有肖特基二極體的平面ｍｏｓｆｅｔ及其佈局方法 - Google Patents

無需利用附加遮罩來製造的積體有肖特基二極體的平面ｍｏｓｆｅｔ及其佈局方法 Download PDF

Info

Publication number
TWI441340B
TWI441340B TW097132283A TW97132283A TWI441340B TW I441340 B TWI441340 B TW I441340B TW 097132283 A TW097132283 A TW 097132283A TW 97132283 A TW97132283 A TW 97132283A TW I441340 B TWI441340 B TW I441340B
Authority
TW
Taiwan
Prior art keywords
region
schottky
gate
layer
power device
Prior art date
Application number
TW097132283A
Other languages
English (en)
Other versions
TW200929550A (en
Inventor
Bhalla Anup
Original Assignee
Alpha & Omega Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha & Omega Semiconductor filed Critical Alpha & Omega Semiconductor
Publication of TW200929550A publication Critical patent/TW200929550A/zh
Application granted granted Critical
Publication of TWI441340B publication Critical patent/TWI441340B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/146—VDMOS having built-in components the built-in components being Schottky barrier diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H10D8/605—Schottky-barrier diodes  of the trench conductor-insulator-semiconductor barrier type, e.g. trench MOS barrier Schottky rectifiers [TMBS]

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

無需利用附加遮罩來製造的積體有肖特基二極體的平面 MOSFET及其佈局方法
本發明涉及一種半導體功率裝置，尤其涉及一種改良和新穎的將碳化矽混合肖特基管積體到平面MOSFET(金屬氧化物半導體場效應電晶體)之上的製造流程和裝置結構，該製程在提高高頻功率轉換、橋式電路(H-bridge)和同步整流電路應用時，不需要附加的遮罩。改良的體區二極體恢復性能在不影響積體MOSFET肖特基裝置佈局的基礎上，導致了在功率電路上較低的損耗和較低的電壓振盪。
為了減少半導體功率裝置的功率損耗，同時增加其轉換速度，人們渴望進一步減小導通電阻和閘極電容。肖特基二極體設置在諸如金屬氧化物矽場效應電晶體(MOSFET)之類的半導體功率裝置之上的積體體已經被應用。除了將肖特基二極體積體到溝道型MOSFET裝置上的裝置結構和製造方法之外，也需要將肖特基二極體積體到平面MOSFET裝置上。將肖特基二極體積體到平面MOSFET裝置可以積體改進體區二極體的恢復性能，從而導致了功率電路上較低的損耗和較低的電壓振盪。但是，製造具有積體的肖特基二極體的平面MOSFET裝置的傳統方法通常需要附加的遮罩用來在MOSFET單元之間的肖特基區域中構成肖特基二極體。因此，實施具有肖特基二極體的平面MOSFET裝置就必然需要高昂的製造成本和複雜的製程。由於上述原因，仍然需要改進製造MOSFET裝置的製程，從而利用新穎改良的裝置結構來積體肖特基二極 體，從而獲得簡化的製程。
第1A圖和第1B圖顯示了標準MOSFET裝置，該裝置積體了肖特基二極體從而省略了體區二極體，因此改進了MOSFET二極體的性能。在MOSFET裝置性能上的改進增強了橋式電路和同步整流電路的應用。特別地，第1A圖顯示了具有積體接面勢壘控制肖特基(JBS)區域的MOSFET，該積體JBS可以是具有散佈在肖特基觸點之間的具有PN接面網格的肖特基二極體陣列，一旦閾值反向偏置電壓被應用時，該PN接面會夾斷肖特基觸點下方的溝道區域，從而就可抑制大反向漏電流的形成，由於耗散層引起的遮罩效應也改進了擊穿電壓，但是，由於系列電阻的增加抵消了一部分上述優點，而且，因為積體JBS區域中的PN接面佔據了大量的表面區域，考慮到實際操作時，就需要減少全部的肖特基觸點區域來用於增加正向傳導，在這種情況下，由於全部肖特基觸點區域的減少就導致了通路正向壓降的增加。在第1B圖中，積體溝道MOS勢壘肖特基(TMBS)管被實施，該積體TMBS包含散佈在MOS溝道間的肖特基二極體陣列。位於外延層或漏區中台型部分上多數電荷載流子之間的電荷耦合，以及位於溝道絕緣邊牆上的金屬，共同引起了肖特基觸點下電場級數的重新排布，由此，就改善了擊穿電壓並減少了反向漏電流。
美國專利4675713公開了一種利用源極肖特基接面作為體區觸點的製造半導體功率裝置的方法。美國專利4983535公開了一種製造方法來製造DMOS裝置，該裝置的源極上具有位於體區頂部的耐火金屬肖特基勢壘。但 是，該種裝置仍然存在需要利用較高勢壘高度的金屬的限制。該裝置的性能不能滿足需要更低電阻和更高驅動電流的應用場合。
第2圖是本專利申請的相同發明人提出的一種改進的DMOS，該DMOS具有改進的結構，特別是，通過沿溝道邊牆進行植入摻雜，毗鄰閘極溝道和毗鄰源極的區域就生成了具有反孔的源極體區觸點。通過沉積高勢壘高度的金屬到源極體區觸點溝道的底部來形成作為積體肖特基觸點的積體肖特基二極體。一較低勢壘高度金屬隨後被沉積覆蓋在之前的高勢壘高度金屬上，從而為源極和體區提供了歐姆觸點。如第2圖所示的DMOS提供了在沒有晶片有源區損耗的基礎上在每個單元上積體肖特基管的較優方式來形成諸如傳統方法中的肖特基管。但是，在關閉狀態下要達到合適的較低漏電流所需要的高勢壘高度金屬會產生不利之處，那就是為了滿足肖特基歐姆觸點和源極體區歐姆觸點的需要而同時沉積高勢壘高度金屬和較低勢壘高度金屬會產生較高的成本。
此外，在第1A圖、第1B圖和第2圖中所示的裝置結構仍然受到如第1C圖和第1D圖中所示的P+袋狀區域的底角處易被擊穿特性的限制，在體區型摻雜(P+袋狀)區域的底角處容易發生擊穿是由於P+袋狀區域的底角附近PN接面的曲率半徑較小所致。此外，如第1D圖所示的是一條突變摻雜分佈反轉曲線，第1D圖比較了沿第1C圖中所示的兩條垂線A-A’和B-B’發生的從JBS的P+袋狀區到MOSFET體區的摻雜曲線的變化。
因此，在功率半導體裝置設計和製造領域中，仍然需要提供新的製造方法和裝置結構來形成半導體功率裝置，由此上述提到的問題和限制就可得到解決。
本發明的一個方面是為積體了肖特基二極體的平面MOSFET提供一種新穎改良的製程和結構。新的結構和製程的實施中無需附加的遮罩，如此一來，用大大降低的成本就可以獲得具有改進的體區二極體恢復性能、以及功率電路上的低損耗和低電壓振盪的半導體功率裝置。
本發明的另一方面是提供一種積體了肖特基二極體的MOSFET裝置的佈局結構，FET和肖特基區域被安排在最佳的佈局結構上，如此一來，就獲得了較高的單元密度和改進的裝置性能。
本發明的另一方面是提供積體了肖特基二極體的半導體功率裝置來提高該裝置的擊穿電壓，特別地，本發明的一個方面是為了保證性能的改進，在不改變積體了肖特基二極體的MOSFET裝置佈局的情況下，解決了P+袋狀區域的底角處易擊穿的問題。
本發明的另一個方面是在具有改良的摻雜級的肖特基區域上形成接面勢壘控制肖特基(JBS)整流器，從而在不影響MOSFET單元性能的情況下提高擊穿電壓，進一步該JBS整流器被應用在袋狀封閉單元結構、塊狀封閉單元結構、環形封閉單元結構和六角形封閉單元結構中。
本發明的另一個方面是利用形成具有底部週邊閘極流道的梳狀閘極和不運行所有圍繞著晶片的週邊閘極匯流 排，從而在最大化的肖特基區域上形成JBS整流器。
在本發明的較佳實施例中公開了一種位於第一傳導特性半導體基底之上的半導體功率裝置，該裝置具有作為底部電極的底層和覆蓋在底層之上的外延層，該外延層具有和底層一樣的傳導特性。該半導體功率裝置進一步包含若干FET功率單元，每個單元包含一個圍繞著閘極的具有第二傳導特性的FET體區，每一個FET體區都圍繞著摻雜了具有第一傳導特性離子的源極區域，每一個FET體區都進一步包含與摻雜了第二傳導特性離子的源極區域相鄰的體區觸點區域，該源極區域的摻雜濃度高於該FET體區。若干肖特基二極體被設置在FET體區之間，從而組成了半導體基底頂表面附近的摻雜JBS區域，從而組成了外延層位於FET體區之間的接面勢壘肖特基管(JBS)。肖特基觸點金屬層被設置在頂表面，從而組成了連接源極和體區觸點區域的歐姆觸點，同時覆蓋了FET體區之間的外延層，由此組成了肖特基接面。為了提高肖特基二極體的性能，在FET體區之間的外延層還包含摻雜淺層。
此外，本發明公開了一種製成具有有源單元區的半導體功率裝置的方法，所述的有源單元區包含若干功率電晶體單元和一個接面勢壘控制肖特基(JBS)區域，所述的JBS區域包含若干肖特基二極體。該方法還包含以下步驟，即，將體區型摻雜離子穿過金屬觸點開口植入到外延層內，形成圍繞著JBS P+袋狀區域的反摻雜區域，從而降低PN接面附近的突變反轉摻雜曲線，進而阻止肖特基區域發生過早的擊穿。
在閱讀了下文通過附圖進行說明的較佳實施例的具體描述之後，本發明的各個方面和優點對於本領域內的普通技術人員來說就是毫無疑問和顯而易見的了。
如第3A圖和第3B圖所示的是提供MOSFET裝置修改功能的JBS區域的側面截面示意圖，第3A圖顯示了體區型淺摻雜離子的空白植入。對於N溝道MOSFET裝置來說，摻雜濃度為5×1011 /cm2 ~5×1012 /cm2 的硼離子被植入到外延層中，植入能量為40-500Kev，最好為80-300Kev。體區型離子的空白植入補償並降低了外延層的一部分的摻雜濃度，從而提高了外延層的擊穿電壓。在第3B圖中，利用較高的擴散溫度(範圍從1000攝氏度到1150攝氏度，持續1到3小時)將體區型摻雜物擴散到比後續步驟中形成的MOSFET體區的深度較淺的深度處，植入的體區型摻雜離子補償了外延層部分的摻雜，並且在外延層內生成了N-區域。上述植入不會明顯影響MOSFET的擊穿和其他的性能參數，因為P-植入不會超出具有較高體區型離子濃度的MOSFET的P型體區的摻雜濃度和範圍。體區型摻雜物的植入也可以在對肖特基區域清掃之後再進行，也就是在對肖特基形成的氧化刻蝕之後進行。因為在接下來的裝置製造階段中，基本沒有步驟能夠產生較高的熱量來進一步延展P-區域，所以在此時，最好產生大量的能量用於在表面生成較寬的平坦反摻雜n-區域。第3C圖顯示了在擴散之前沿垂線C-C’的摻雜曲線，第3D圖顯示了在體區型摻雜物擴散過程之後的摻雜曲線。在擴散之後，N-區的摻雜物沿 垂直方向發生了平滑的變化，從而形成了肖特基接面勢壘。在N-區域較低的外延層摻雜物濃度改進了N-區域的擊穿電壓。第3E圖是具有肖特基接面區域的MOSFET的橫截面示意圖，該肖特基接面區域形成在第3A圖和第3B圖所示的步驟之後。該肖特基接面勢壘被淺摻雜的N-區域圍繞，且外延層的上部也形成了一個N-區域，由於較低的載流子濃度導致了該區域擊穿電壓的提高。此外，雖然穿過P+肖特基袋狀區域的摻雜曲線仍可能發生突變，但是N-區濃度的降低也有助於降低P+/N-接面處的電場，因此肖特基區域的所有擊穿電壓都得到了提高。淺摻雜體區型摻雜物的植入不會影響MOSFET的有源單元，因為台型區域的摻雜曲線並沒有受到影響。設置在JBS區域上的反摻雜區域具有減少範圍從20%到80%的外延摻雜濃度，在此，有源單元區域上的功率電晶體單元的性能參數並未受到影響。
第4A圖是本發明的另一個較佳實施例的橫截面示意圖。當觸點植入通過觸點開口進行時，能量級約為240kev~360kev的低摻雜高能量P-型摻雜離子的植入被同時進行，該摻雜濃度足夠低，例如濃度為0.1×1012 /cm2 ~2×1012 /cm2 的硼離子，就可以克服外延摻雜並且生成如第4A圖所示的P-/N-接面。外延層頂表面附近圍繞著P+肖特基袋狀區域的P-區域已經足以提升JBS區域的擊穿電壓。同時，高能量體區摻雜物植入的計量要足夠低，例如，大約是典型體區植入摻雜物的十分之一，因此，除了諸如閾值電壓的肖特基擊穿電壓以外，MSOFET裝置的性能都未受到影響，仍然保持一致。第4B圖是MOSFET裝置在擊 穿電壓調整之後沿體區型摻雜區域處垂直方向的摻雜曲線與MOSFET體區摻雜曲線的對比。如第4B圖中所示，在肖特基P+袋狀區域的P型摻雜濃度的傾斜度已經從突然反轉改變為緩慢變化，從而極大地減小了肖特基袋狀區域中穿過PN接面的電場，此外，還極大地減小了邊緣電場，結果，由於突變摻雜分佈和銳角造成的過早擊穿也被消除了。
如第5A圖至第5K圖所示的是一系列橫截面示意圖，用於說明如第4A圖所示的MOSFET裝置的製造步驟。在第5A圖中，一溝道遮罩(未顯示)作為第一層遮罩用於生成一氧化硬膜206，然後該溝道遮罩被移除。如第5B圖所示，執行溝道刻蝕過程，在位於基底205之上的外延層210上打開若干溝道209。在第5C圖中，進行犧牲氧化，然後進行氧化刻蝕來移除溝道邊牆的受損表面，從而使邊牆平滑，接著進行閘極氧化來生長閘極氧化層215，之後往溝道中沉積多晶矽層220。
在第5D圖中，進行毯式多晶矽回刻蝕來回刻蝕多晶矽層220，對多晶矽層220的回刻蝕沒有利用遮罩，直到將其刻蝕到比氧化硬膜206的頂表面略低的位置。第5E圖中，硬膜206被刻蝕，然後進行氧化物再生長，從而在頂表面上形成氧化物層225。第5F圖中，一體區遮罩(未顯示)被用於將體區型摻雜植入體區，然後進行擴散程式將體區230擴散到外延層210中。第5G圖中，源極遮罩232被用於進行源極摻雜植入來形成源極區域240。第5H圖中，源極遮罩232被移除，然後進行源極驅動，將被體區230包圍的源區240擴散到外延層210中，接著LTO/BPSG(低溫 氧化/磷氧化)絕緣層245形成在MOSFET裝置的頂部。在第5I圖中，一觸點遮罩(未顯示)被用於打開若干觸點開口249，然後進行濃度為13×1013 /cm2 的體區型重摻雜植入，從而在肖特基區域上形成觸點增強體區型摻雜區域250和若干接面勢壘肖特基P+袋狀區域260，接著通過絕緣層進行能量級約為240kev至360kev的低劑量高能量P-型摻雜離子植入，從而形成如第4A圖所示的圍繞著P+袋狀區域260的體區淺摻雜區域270，所述的劑量要足夠低，例如，0.1×1012 /cm2 ~2×1012 /cm2 的硼離子，就可以克服外延摻雜從而生成P-/N-接面。
在第5J圖中，一肖特基啟動遮罩被用於從肖特基區域上移除部分絕緣層245。在第5K圖中，一金屬層280形成在頂表面，金屬遮罩(未顯示)被用於將金屬層圖案化到源極金屬280-S和閘極金屬280-G上，然後形成並圖案化一鈍化層285，從而完成整個MOSFET裝置的製造流程。
JBS可以形成在MOSFET晶片上的一個區域或者若干區域上，也可以形成在整個宏觀的單元結構上，該單元結構包含如第8圖中所示的若干MOSFET晶片和一個JBS區域，每一個JBS區域可以進一步在不同的佈局中形成若干JBS二極體。第6A圖是側截面示意圖，第6B圖至第6E圖是本發明中JBS的P+袋狀區域160佈局的若干俯視圖。被P+袋狀區域分散開的肖特基勢壘接面區域的不同形狀被應用在MOSFET裝置中。第6B圖至第6E圖顯示了肖特基接面勢壘區域被分別形成為條狀封閉單元結構、塊狀封閉單元結構、環形封閉單元結構和六角形封閉單元結構中。
第7圖是MOSFET裝置300的俯視圖，該裝置中利用形成具有底部週邊閘極流道的梳狀閘極282-G和不運行所有圍繞著晶片的週邊閘極匯流排，使肖特基區域得到最大化。第8圖是MOSFET裝置的俯視圖，該裝置中肖特基區域形成在一個宏觀的單元結構中。
第9A圖至第9C圖是三種積體了肖特基二極體裝置的FET獨立單元的側面橫截面示意圖，以作為本發明的另外三種實施例。第9A圖中的積體了肖特基裝置的FET是形成在N-基底305上的，該積體了肖特基裝置的FET包含一平面FET區域，該平面FET區域由P-體區310組成，該體區310位於絕緣閘極325相對應的兩側，並且包圍著N+源極區域315和重摻雜體區P+觸點區域320，該絕緣閘極325穿過其兩側的體區的第一部份310a到達源極區域315後，形成在基底的頂部。肖特基區域330設置在覆蓋著金屬傳導層335的FET上的P-體區的第二部份310b的中間。在第9A圖中，肖特基金屬直接接觸肖特基區域330。在第9B圖中，一勢壘控制層340被快速植入到金屬傳導層335下方來改變勢壘高度。在第9C圖中，一肖特基金屬層350由金屬傳導層335下方的窄帶隙材料薄層組成，從而形成了具有低注入效率和低Vbi電壓的接面。如第9A圖至第9C圖所示的DMOS裝置提供了在每一個單元上積體肖特基管的優勢。圍繞著P+觸點植入區域320的P型體區310進一步提供了與第4圖所示的外延層頂表面附近圍繞著P+肖特基袋狀區域的P-區域同樣的功能，因此，JBS區域的擊穿電壓就得到了提高。
第10A圖至第10E圖說明了製造本發明中積體了肖特基管的MOSFET的步驟。在第10A圖中，利用在包含N-外延層705的半導體基底的頂部圖案化一厚氧化層來形成肖特基硬膜715，該N-外延層705覆蓋著N+基底層704，厚氧化層715是通過沉積形成的，並且具有足夠的厚度來阻擋後續製程中的離子植入，在一個實施例中，該硬膜氧化層的厚度從3000Å到1μm。第10B圖中，生長一薄閘極介電層718，例如，熱氧化層，然後沉積厚度等於硬膜層715的摻雜閘極多晶矽層725，從而阻擋後續的離子植入，利用閘極遮罩來圖案化閘極多晶矽層725，從而形成覆蓋在閘極介電層718上的閘極多晶矽層725。在第10C圖中，利用作為植入阻擋層的硬膜715和閘極多晶矽層725來進行P型植入，然後採用驅動製程在升高的溫度中形成P型體區710，在一個實施例中，採用60kev的能量進行摻雜濃度為5×1013 /cm2 ~7×1013 /cm2 的硼離子植入，然後在1100℃的溫度中進行30分鐘的驅動程式。在第10D圖中，源極遮罩728隨後形成在表面頂部，通過遮罩728和閘極多晶矽層725之間的溝道進行N+摻雜植入，為了確保閘極多晶矽層725和源極730之間存在重迭，優選使用角度植入，在一個實施例中，用摻雜濃度為4×1015/cm2 的砷離子在80Kev的能量級進行源極植入，源極遮罩728被移除，然後自對準第10E圖中所示的硬膜715和閘極多晶矽層725進行P+垂直植入。應用在不同能量級的多種植入來形成深P+區域，就可避免電解質雙極打開引起的閉鎖效應，同時在表面上具有良好的歐姆觸點，在一個較佳的實施例中，進行 120kev能量下濃度為1×1015 /cm2 的硼離子植入，然後進行30kev能量下濃度為1×1015 /cm2 的二次硼離子植入來形成P+區域735。在第10F圖中，一BPSG層740被沉積到整個表面，然後利用高溫使其熔流來形成足夠平滑的表面，該高溫熔流過程也可以啟動源極區域730和P+區域735。一觸點遮罩742被用於刻蝕未被遮罩覆蓋的BPSG區域，同時硬膜層715被刻蝕來暴露出如第10G圖中所示的觸點開口745。如申請日為2007年8月8日的相關專利申請No.11/890,851中所描述的，可進行超淺香農植入或者窄帶隙材料層的應用步驟來形成肖特基勢壘調整層，從而來調整勢壘接面的高度和寬度。在專利申請No.11/890,851中公開的內容與本發明是一體的。該專利申請中，諸如Ti/TiN的肖特基勢壘金屬層747被沉積到表面來形成具有源極和體區的歐姆觸點，並且形成位於體區中間區域上的肖特基接面750。如第10H圖所示，肖特基二極體形成在每一個MOSFET單元之間。將金屬沉積到源極觸點和閘極觸點的刻蝕金屬層中，並且按照需要沉積了鈍化層之後，接著進行標準化DMOS製程。
第11圖是根據上述製程生產出的肖特基FET裝置的俯視圖，該裝置具有直線佈局結構，在同一方向上具有若干平行的閘極多晶矽層725條柱，沿著閘極條柱的每個側面具有源極區域730、體區710和重摻雜體區735。在FET區域中間是肖特基區域750，該肖特基區域750也具有平行條柱結構。重摻雜體區P+型區域735為肖特基區域提供了JBS肖特基袋，從而在反向偏置時夾斷肖特基接面。低摻雜P 區710圍繞著肖特基袋狀區域735，有助於減少肖特基袋狀區域中穿過PN接面的電場，此外，也很好地減少了邊緣電場，因此就消除了由於突變摻雜分佈和銳角引起的易擊穿現象。對FET來說，該佈局有效地利用了區域，但是P+和P型體區僅僅沿肖特基觸點條狀區的兩側分佈，且夾斷過程可能被認為是無效的。
第12A圖是俯視圖，用來說明包含了FET區域和具有減小的肖特基漏電流的肖特基區域的肖特基裝置的單元佈局。如第12A圖所示，閘極條柱進一步包含沿閘極條柱長度方向的交替的窄閘極部分825’和寬閘極部分825，每一個閘極條柱上的窄閘極部分自對準相鄰閘極條柱上的窄閘極部分，從而在兩個窄閘極部分之間留下了寬空區835’，在兩個寬閘極部分之間留下了窄空區835。在一個實施例中，肖特基觸點區域830被設置在窄閘極部分825’的旁邊，並且被體區810圍繞。在另一個實施例中，形成在寬空區835’內的寬肖特基觸點區域連接著形成在窄空區835內的窄肖特基觸點區域(未顯示)。在另一個實施例中，源區815僅僅沿著寬閘極部分825的兩側設置。在另一個實施例中，源區815沿著窄閘極部分和寬閘極部分的兩側設置(未顯示)。第12B圖是FET區域中沿A-A’方向的橫截面示意圖，第12C圖是肖特基區域上沿B-B’方向的橫截面示意圖。在第12B圖中，窄空區835位於兩個寬閘極部分825之間。在一個實施例中，窄空區835中的兩個體區合併在一起形成一個連續的體區810和一個沒有為肖特基觸點留下空區的重摻雜體區820。在第12C圖中，在肖特基區域具有窄 多晶矽閘極825’，被體區810圍繞的肖特基觸點區域830之間具有寬空區835’。在一個實施例中，區域上的體區合併在窄閘極825’之下，因此在該區域上沒有形成FET。在另一個實施例中，窄閘極和閘極條柱之間的空區的寬度被優化，以致在窄閘極下方的兩個體區之間留出空區，從而在該區域上形成有源FET(未顯示)。根據上述實施例，如第9B圖所示，超淺N-勢壘控制層可被快速植入到肖特基金屬層之下，或者如第9C圖所示，窄帶隙金屬層可被形成在肖特基金屬層之下，從而提供前述有利的裝置性能。作為第12A圖中佈局結構的替代，第12D圖是另一種佈局結構，其中，閘極條柱825’上的窄閘極部分自對準相鄰閘極條柱上的寬閘極部分825，肖特基區域和FET區域的排布方法採用植入混合交錯排布結構，而不是第12A圖中所示的統一交叉平行陣列結構。在一個實施例中，形成在沿窄閘極部分825’兩側的肖特基觸點區域連接著沿著寬閘極部分825兩側形成的窄肖特基觸點區域。在另一個實施例中，肖特基觸點區域830設置在被體摻雜區(未顯示)圍繞的窄閘極部分825’的旁邊。如第12A圖和第12D圖所示的佈局可能犧牲某些FET區域來提供完全封閉的P+區域和P型體區來圍繞著肖特基二極體區域，因此，在應用反向肖特基二極體偏壓的時候，可以提供更好的夾斷效果。
第13A圖和第13B圖是另一種具有封閉單元結構的肖特基FET裝置的俯視圖和橫截面示意圖。該封閉單元佈局包含六角形、正方形或者環形晶片佈局結構。該封閉單元結構提供了圍繞著每一個肖特基接面觸點的環形P+和P型 體區，因此，在應用反向肖特基二極體偏壓的時候，可以提供更好的夾斷效果。
根據上述附圖和描述，本發明還公開了一種設置在第一傳導型的半導體基底之上的半導體功率裝置，該半導體功率裝置具有作為底部電極的底層和覆蓋在底層上具有同樣傳導型的外延層，該半導體功率裝置進一步包含若干FET功率單元，該FET功率單元包含設置在閘極端部下方具有第二傳導型的FET體區，每一個FET體區圍繞著摻雜有第一傳導型離子的源區，每一個FET體區還進一步包含源區附近摻雜有第二傳導型離子的重體區摻雜肖特基觸點區域，其摻雜濃度高於FET體區的摻雜濃度。若干肖特基二極體設置在FET體區中間，從而組成位於半導體基底頂表面附近的摻雜JBS區域，並組成含有設置在FET體區之間的外延層的接面勢壘肖特基(JBS)。一肖特基觸點金屬層被設置在FET體區之間的頂表面上，從而組成了連接肖特基觸點區域的歐姆觸點，該肖特基觸點區域被包圍在體區內，並且覆蓋著FET體區之間的外延層，該FET體區之間的外延層進一步包含一淺摻雜層區域，從而提高了肖特基二極體的性能。在一個實施例中，所述的淺摻雜層區域進一步包含離子濃度高於外延層的摻雜有第一傳導型離子的淺摻雜區域。在另一個實施例中，所述的淺摻雜層進一步包含摻雜有第二傳導型離子的淺香農摻雜層，從而調整肖特基二極體的勢壘高度。在另一個實施例中，所述的功率裝置進一步包含一設置在淺摻雜層區域之上的窄帶隙金屬層，從而實現低注入效率和低Vbi接面，從而起到准肖 特基管的作用(請解釋准肖特基管的意義)。在另一個實施例中，淺摻雜層進一步包含一P-型香農淺摻雜區域，用於調整位於N-型傳導性半導體基底上的肖特基二極體的勢壘高度。在另一個實施例中，半導體功率裝置進一步包含一個二維交替分佈，覆蓋著多晶矽閘極的閘極條柱平行設置在肖特基觸點金屬條柱的附近，該肖特基觸點金屬覆蓋著FET體區之間的外延區域。在另一個實施例中，該二維佈局進一步包含FET區域和肖特基區域，所述的FET區域具有位於寬多晶矽閘極之間的更窄肖特基觸點金屬，所述的肖特基區域具有位於寬肖特基觸點金屬之間的更窄多晶矽閘極，該FET區域和肖特基區域排布在上述若干交替的條柱之上，自對準地穿過若干閘極條柱和肖特基觸點金屬條柱。在另一個實施例中，半導體功率裝置進一步包含一個二維佈局，肖特基區域被覆蓋著多晶矽閘極的FET區域所圍繞，其中，肖特基區域組成了封閉的單元，該封閉單元具有設置在肖特基區域中心部分上的肖特基觸點金屬，利用覆蓋著圍繞肖特基區域的多晶矽閘極上的絕緣層將肖特基區域同多晶矽閘極進行絕緣。在另一個實施例中，肖特基區域組成了環形封閉單元。在另一個實施例中，肖特基區域組成了正方形封閉單元。在另一個實施例中，肖特基區域組成了多邊形封閉單元。
雖然本發明根據較佳實施例進行了描述，但是不應將上述實施例的公開理解為對本發明的限制，在閱讀了上述公開之後，各種變化和修改對於本領域內的技術人員來說就是顯而易見的了，因此，隨附的權利要求應被認為是覆 蓋了所有在本發明實質精神和範圍之內所作的變化和修改。
JBS‧‧‧接面勢壘控制肖特基
TMBS‧‧‧溝道MOS勢壘肖特基
209‧‧‧溝道
206‧‧‧硬膜
210‧‧‧外延層
205‧‧‧基底
215‧‧‧閘極氧化層
220‧‧‧多晶矽層
225‧‧‧氧化物層
230‧‧‧被體區
232‧‧‧源極遮罩
240、815‧‧‧源區
245‧‧‧絕緣層
249、745‧‧‧觸點開口
250‧‧‧觸點增強體區型摻雜區域
160、260‧‧‧P+袋狀區域
270‧‧‧體區淺摻雜區域
285‧‧‧鈍化層
280-G‧‧‧閘極金屬
280-S‧‧‧源極金屬
MOSFET‧‧‧金屬氧化物半導體場效應電晶體
282-G‧‧‧梳狀閘極
305‧‧‧N-基底
310‧‧‧P-體區
310a‧‧‧體區的第一部分
310b‧‧‧體區的第二部份
315、730‧‧‧源極區域
320‧‧‧P+觸點區域
325‧‧‧絕緣閘極
330‧‧‧肖特基區域
335‧‧‧金屬傳導層
350‧‧‧肖特基金屬層
340‧‧‧勢壘控制層
704‧‧‧N+基底層
705‧‧‧N-外延層
710‧‧‧P型體區
715‧‧‧肖特基硬膜
718‧‧‧閘極介電層
725‧‧‧閘極多晶矽層
726‧‧‧開孔
728‧‧‧源極遮罩
735‧‧‧P+區域
742‧‧‧觸點遮罩
747‧‧‧金屬層
750‧‧‧肖特基接面
810‧‧‧體區
820‧‧‧重摻雜體區
825‧‧‧寬閘極部分
825’‧‧‧窄閘極部分
830‧‧‧肖特基觸點區域
835‧‧‧窄空區
835’‧‧‧寬空區
第1A圖是具有積體接面勢壘控制肖特基區域的傳統溝道型MOSFET功率裝置的橫截面示意圖；第1B圖是具有積體溝道型MOS勢壘控制肖特基(TMBS)的傳統溝道型MOSFET功率裝置的橫截面示意圖；第1C圖是具有積體JBS區域的傳統溝道型MOSFET功率裝置的橫截面示意圖，所述的JBS區域在體區型摻雜(P+袋狀)區域的底角處具有易擊穿點；第1D圖是沿著第1A圖和第1B圖中P+袋狀區域以及MOSFET體區的垂直方向的摻雜濃度曲線圖，用來解釋擊穿易發生的原因；第2圖是本專利申請的相同發明人提出的一種改進的DMOS的橫截面示意圖；第3A圖和第3B圖是本發明中MOSFET裝置進行擴散操作之前和之後的側截面示意圖；第3C圖和第3D圖是本發明中MOSFET裝置進行體區型輕摻雜擴散製程之前和之後的摻雜曲線圖；第3E圖是本發明中MOSFET裝置的側截面示意圖，該裝置在MOS台型區域未受影響的情況下改進了肖特基區域上的擊穿電壓；第4A圖是本發明中另一種具有改進的擊穿電壓的MOSFET的橫截面示意圖；第4B圖是第4A圖的摻雜曲線圖；第5A圖至第5K圖是一系列描述製程的橫截面示意 圖，該製程提供第4A圖中所示的溝道型MOSFET裝置；第6A圖是接面勢壘肖特基(JBS)整流器的側截面示意圖；第6B圖至第6E圖是顯示JBS整流器被應用在條狀封閉單元結構、塊狀封閉單元結構、環形封閉單元結構和六角形封閉單元結構中的俯視圖；第7圖是MOSFET裝置的俯視圖，通過不運行所有圍繞著晶片的週邊閘極匯流排，並且形成具有底部週邊閘極流道的梳狀閘極，從而得到最大化的肖特基區域；第8圖是MOSFET裝置的俯視圖，該裝置中的肖特基區域形成在宏觀單元結構中；第9A圖至第9C圖是本發明中肖特基裝置的其他三種實施例的橫截面示意圖；第10A圖至第10H圖是一系列描述製程的橫截面示意圖，該製程提供如圖9A中所示的溝道型MOSFET裝置；第11圖是說明本發明中肖特基裝置佈局的俯視圖；第12A圖是說明本發明中肖特基裝置另一種佈局的俯視圖；第12B圖和第12C圖是第12A圖中所示的FET區域和肖特基二極體區域橫穿兩個不同區域的橫截面示意圖；第12D圖是說明本發明中肖特基裝置另一種佈局的俯視圖；第13A圖和第13B圖分別是本發明的實施例中具有封閉單元佈局的肖特基裝置的俯視圖和橫截面示意圖。

Claims (17)

  1. 一種設置在具有第一傳導型半導體基底上的半導體功率裝置，該半導體功率裝置具有作為底部電極的底層，以及覆蓋在所述底層上且與所述底層具有同樣傳導型的外延層，所述半導體功率裝置包含若干FET單元，每個FET單元進一步包含：從頂表面延伸到所述外延層的具有第二傳導型的體區；被所述體區圍繞的具有第二傳導型的重摻雜體區；設置在所述外延層頂表面上的絕緣閘極，其覆蓋在所述體區的第一部分上；設置在所述外延層頂表面上的勢壘控制層，其靠近所述的體區，且遠離所述的絕緣閘極；一金屬傳導層覆蓋著外延層的頂表面和重摻雜體區，所述的金屬傳導層覆蓋著體區的第二部分和所述的重摻雜體區並且延伸到勢壘控制層，從而形成肖特基接面二極體。
  2. 如申請專利範圍第1項所述的半導體功率裝置，其特徵在於，進一步包含：被體區圍繞的具有第一傳導型的源區，該源區緊鄰從頂表面延伸到所述外延層的重摻雜體區，並且從頂表面延伸到所述外延層中比體區底部位置淺的位置。
  3. 如申請專利範圍第2項所述的半導體功率裝置，其特徵在於，所述的重摻雜體區從頂表面延伸入所述的外延層中比所述源極底部還深的位置。
  4. 如申請專利範圍第1項所述的半導體功率裝置，其特 徵在於，所述勢壘控制層進一步包含一包含了第一傳導型離子摻雜的淺摻雜層，該淺摻雜層的離子濃度高於所述外延層的離子濃度。
  5. 如申請專利範圍第4項所述的半導體功率裝置，其特徵在於，所述的淺摻雜層進一步包含一具有第二傳導型離子摻雜的淺香農摻雜區域，用於調整所述肖特基接面二極體的勢壘高度。
  6. 如申請專利範圍第1項所述的半導體功率裝置，其特徵在於，所述的勢壘控制層進一步包含一窄帶隙金屬層。
  7. 如申請專利範圍第1項所述的半導體功率裝置，其特徵在於，所述的半導體功率裝置進一步包含一個二維佈局，包含若干平行排布在一個方向上的閘極條柱，體摻雜區域沿著每個閘極條柱的兩側分佈，肖特基觸點金屬覆蓋著FET體區之間的勢壘控制層。
  8. 如申請專利範圍第7項所述的半導體功率裝置，其特徵在於，所述的閘極條柱進一步包含沿著閘極條柱長度方向交替的窄閘極部分和寬閘極部分，肖特基觸點區域設置在被某一體摻雜區域隔開的窄閘極部分的旁邊。
  9. 如申請專利範圍第8項所述的半導體功率裝置，其特徵在於，一對肖特基觸點區域被設置在每個窄閘極部分的兩側，該窄閘極部分被某一體摻雜區域隔開。
  10. 如申請專利範圍第8項所述的半導體功率裝置，其特徵在於，所述的沿著閘極條柱長度方向交替的窄閘極部分和寬閘極部分分別自對準相鄰閘極條柱上的窄閘極部分和寬閘極部分。
  11. 如申請專利範圍第8項所述的半導體功率裝置，其特徵在於，所述的沿著閘極條柱長度方向交替的窄閘極部分和寬閘極部分分別自對準相鄰閘極條柱上的窄閘極部分和寬閘極部分。
  12. 如申請專利範圍第1項所述的半導體功率裝置，其特徵在於，所述的半導體功率裝置進一步包含一個二維佈局，其中肖特基區域被覆蓋著多晶體矽閘極的FET區域的體區圍繞，其中，所述肖特基區域組成封閉的單元，利用覆蓋在圍繞著肖特基區域的所述多晶矽閘極上的絕緣層將所述肖特基觸點金屬和多晶矽閘極隔離開來。
  13. 如申請專利範圍第10項所述的半導體功率裝置，其特徵在於，所述的肖特基區域組成環形封閉單元。
  14. 如申請專利範圍第9項所述的半導體功率裝置，其特徵在於，所述的肖特基區域組成正方形封閉單元。
  15. 如申請專利範圍第9項所述的半導體功率裝置，其特徵在於，所述的肖特基區域組成多邊形封閉單元。
  16. 一種製造積體肖特基MOSFET半導體裝置的方法，其特徵在於，包含以下步驟：提供具有第一傳導型的半導體基底；在半導體基底的頂部圖案化一電介質層，從而形成肖特基硬膜；在半導體基底頂部未被肖特基硬膜覆蓋的部分形成一閘極介電層；形成一閘極多晶矽層，該閘極多晶矽層覆蓋所述的閘極介電層，並且利用閘極遮罩對其圖案化； 穿過該肖特基硬膜和該閘極多晶矽層之間的開孔，在半導體基底的頂表面上形成具有第二傳導型的體區；穿過該肖特基硬膜和該閘極多晶矽層之間的開孔，在半導體基底的頂表面上形成具有第二傳導型的重摻雜體區；提供源極遮罩和具有第一傳導型的植入離子，從而在所述的若干體區上形成源區；移除源區遮罩；形成覆蓋頂表面的電解質層；應用一觸點掩模來刻蝕觸點開口，從而暴露部分源區、部分重摻雜體區、部分體區和位於體區之間的部分基底表面；沉積一金屬層，從而穿過暴露的源區和重摻雜體區上的觸點開口來形成歐姆觸點，在體區之間的基底表面上形成肖特基觸點。
  17. 如申請專利範圍第16項所述的方法，其特徵在於，進一步包含如下步驟：立即在位於體區之間的金屬層的下方形成一肖特基勢壘控制層。
TW097132283A 2007-10-01 2008-08-22 無需利用附加遮罩來製造的積體有肖特基二極體的平面ｍｏｓｆｅｔ及其佈局方法 TWI441340B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/906,476 US8110869B2 (en) 2005-02-11 2007-10-01 Planar SRFET using no additional masks and layout method

Publications (2)

Publication Number Publication Date
TW200929550A TW200929550A (en) 2009-07-01
TWI441340B true TWI441340B (zh) 2014-06-11

Family

ID=40547861

Family Applications (2)

Application Number Title Priority Date Filing Date
TW097132283A TWI441340B (zh) 2007-10-01 2008-08-22 無需利用附加遮罩來製造的積體有肖特基二極體的平面ｍｏｓｆｅｔ及其佈局方法
TW102143902A TWI544648B (zh) 2007-10-01 2008-08-22 無需利用附加遮罩來製造的積體有肖特基二極體的平面ｍｏｓｆｅｔ及其佈局方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW102143902A TWI544648B (zh) 2007-10-01 2008-08-22 無需利用附加遮罩來製造的積體有肖特基二極體的平面ｍｏｓｆｅｔ及其佈局方法

Country Status (3)

Country Link
US (1) US8110869B2 (zh)
CN (1) CN101404283B (zh)
TW (2) TWI441340B (zh)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183628B2 (en) * 2007-10-29 2012-05-22 Unisantis Electronics Singapore Pte Ltd. Semiconductor structure and method of fabricating the semiconductor structure
JP5317343B2 (ja) 2009-04-28 2013-10-16 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
US8598650B2 (en) * 2008-01-29 2013-12-03 Unisantis Electronics Singapore Pte Ltd. Semiconductor device and production method therefor
JP5612268B2 (ja) * 2008-03-28 2014-10-22 株式会社東芝 半導体装置及びｄｃ−ｄｃコンバータ
TWI376752B (en) * 2008-04-22 2012-11-11 Pfc Device Co Mos pn junction schottky diode and method for manufacturing the same
JP5526496B2 (ja) * 2008-06-02 2014-06-18 サンケン電気株式会社 電界効果半導体装置及びその製造方法
GB2466261A (en) * 2008-12-17 2010-06-23 Qinetiq Ltd Semiconductor device and fabrication method
US8188538B2 (en) 2008-12-25 2012-05-29 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US8188484B2 (en) 2008-12-25 2012-05-29 Rohm Co., Ltd. Semiconductor device
JP5356970B2 (ja) * 2009-10-01 2013-12-04 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
CN102074508A (zh) * 2009-11-24 2011-05-25 上海华虹Nec电子有限公司 功率mos晶体管内集成肖特基二极管的工艺方法
JP2011134910A (ja) 2009-12-24 2011-07-07 Rohm Co Ltd ＳｉＣ電界効果トランジスタ
WO2011111662A1 (ja) 2010-03-08 2011-09-15 日本ユニサンティスエレクトロニクス株式会社 固体撮像装置
US8487357B2 (en) 2010-03-12 2013-07-16 Unisantis Electronics Singapore Pte Ltd. Solid state imaging device having high sensitivity and high pixel density
US8853770B2 (en) * 2010-03-16 2014-10-07 Vishay General Semiconductor Llc Trench MOS device with improved termination structure for high voltage applications
US8928065B2 (en) * 2010-03-16 2015-01-06 Vishay General Semiconductor Llc Trench DMOS device with improved termination structure for high voltage applications
CN102214603B (zh) * 2010-04-06 2013-09-04 科轩微电子股份有限公司 具有肖特基二极管的功率半导体结构及其制造方法
CN102263059B (zh) * 2010-05-25 2013-09-18 科轩微电子股份有限公司 整合肖特基二极管与功率晶体管于基材的制造方法
JP5066590B2 (ja) 2010-06-09 2012-11-07 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置とその製造方法
JP5087655B2 (ja) 2010-06-15 2012-12-05 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
US8877596B2 (en) * 2010-06-24 2014-11-04 International Business Machines Corporation Semiconductor devices with asymmetric halo implantation and method of manufacture
JP5729331B2 (ja) 2011-04-12 2015-06-03 株式会社デンソー 半導体装置の製造方法及び半導体装置
CN102931215B (zh) * 2011-08-11 2015-02-04 上海华虹宏力半导体制造有限公司 集成有低漏电肖特基二极管的igbt结构及其制备方法
US8564034B2 (en) 2011-09-08 2013-10-22 Unisantis Electronics Singapore Pte. Ltd. Solid-state imaging device
US8669601B2 (en) 2011-09-15 2014-03-11 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device having pillar-shaped semiconductor
DE102011054091B4 (de) 2011-09-30 2018-08-16 Pierburg Gmbh Abdichtungsanordnung für ein in einer Bohrung eines Abgaskanalgehäuses angeordnetes Abgasventil
US8916478B2 (en) 2011-12-19 2014-12-23 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US8772175B2 (en) 2011-12-19 2014-07-08 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US8748938B2 (en) 2012-02-20 2014-06-10 Unisantis Electronics Singapore Pte. Ltd. Solid-state imaging device
US8723317B2 (en) * 2012-09-14 2014-05-13 Force Mos Technology Co., Ltd. Trench metal oxide semiconductor field effect transistor with embedded schottky rectifier using reduced masks process
TWI521718B (zh) * 2012-12-20 2016-02-11 財團法人工業技術研究院 接面位障蕭特基二極體嵌於金氧半場效電晶體單元陣列之整合元件
JP6213006B2 (ja) 2013-07-19 2017-10-18 富士通セミコンダクター株式会社 半導体装置
US9331197B2 (en) 2013-08-08 2016-05-03 Cree, Inc. Vertical power transistor device
US20150084063A1 (en) * 2013-09-20 2015-03-26 Cree, Inc. Semiconductor device with a current spreading layer
US10868169B2 (en) * 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode
US10600903B2 (en) 2013-09-20 2020-03-24 Cree, Inc. Semiconductor device including a power transistor device and bypass diode
US9318597B2 (en) 2013-09-20 2016-04-19 Cree, Inc. Layout configurations for integrating schottky contacts into a power transistor device
DE102014203851B4 (de) * 2014-03-03 2021-11-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Schaltungsanordnung
US9093568B1 (en) * 2014-04-16 2015-07-28 Infineon Technologies Ag Semiconductor diode
JP6365165B2 (ja) * 2014-09-18 2018-08-01 富士電機株式会社 半導体装置の製造方法
US9583482B2 (en) * 2015-02-11 2017-02-28 Monolith Semiconductor Inc. High voltage semiconductor devices and methods of making the devices
US10354879B2 (en) * 2016-06-24 2019-07-16 Cree, Inc. Depletion mode semiconductor devices including current dependent resistance
DE112017004237B4 (de) * 2016-08-25 2023-12-14 Mitsubishi Electric Corporation Halbleitereinheit
CN108172622A (zh) * 2018-01-30 2018-06-15 电子科技大学 功率半导体器件
US10680095B2 (en) * 2018-06-15 2020-06-09 Semiconductor Components Industries, Llc Power device having super junction and schottky diode
CN109560142B (zh) * 2018-10-29 2021-11-30 厦门市三安集成电路有限公司 新型碳化硅结势垒肖特基二极管及其制作方法
US11069772B2 (en) 2018-12-14 2021-07-20 General Electric Company Techniques for fabricating planar charge balanced (CB) metal-oxide-semiconductor field-effect transistor (MOSFET) devices
CN109768092A (zh) * 2019-03-01 2019-05-17 重庆平伟实业股份有限公司 一种功率半导体器件制造方法及功率半导体器件
CN111081759B (zh) * 2019-12-10 2022-07-15 深圳第三代半导体研究院 一种增强型碳化硅mosfet器件及其制造方法
TWI739252B (zh) * 2019-12-25 2021-09-11 杰力科技股份有限公司 溝槽式mosfet元件及其製造方法
CN111755520B (zh) * 2020-06-02 2021-10-08 西安电子科技大学 一种集成jbs的碳化硅umosfet器件
US11581215B2 (en) * 2020-07-14 2023-02-14 Newport Fab, Llc Body-source-tied semiconductor-on-insulator (SOI) transistor
US12295155B2 (en) * 2020-07-14 2025-05-06 Newport Fab, Llc Asymmetric halo-implant body-source-tied semiconductor-on-insulator (SOI) device
CN114400258A (zh) * 2022-01-17 2022-04-26 海科(嘉兴)电力科技有限公司 集成结势垒肖特基二极管的平面型功率mosfet器件
CN118571943A (zh) * 2024-07-31 2024-08-30 珠海格力电子元器件有限公司 Mosfet器件及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1558506A (en) * 1976-08-09 1980-01-03 Mullard Ltd Semiconductor devices having a rectifying metalto-semicondductor junction
US5818084A (en) * 1996-05-15 1998-10-06 Siliconix Incorporated Pseudo-Schottky diode
JP2006080177A (ja) * 2004-09-08 2006-03-23 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2007059636A (ja) * 2005-08-25 2007-03-08 Renesas Technology Corp Ｄｍｏｓｆｅｔおよびプレーナ型ｍｏｓｆｅｔ

Also Published As

Publication number Publication date
TW201415645A (zh) 2014-04-16
TWI544648B (zh) 2016-08-01
CN101404283B (zh) 2010-12-08
CN101404283A (zh) 2009-04-08
TW200929550A (en) 2009-07-01
US8110869B2 (en) 2012-02-07
US20080029812A1 (en) 2008-02-07

Similar Documents

Publication Publication Date Title
TWI441340B (zh) 無需利用附加遮罩來製造的積體有肖特基二極體的平面ｍｏｓｆｅｔ及其佈局方法
US8836015B2 (en) Planar SRFET using no additional masks and layout method
US9087911B2 (en) Trench shield connected JFET
TWI453919B (zh) 用於快速開關的帶有可控注入效率的二極體結構
US7649223B2 (en) Semiconductor device having superjunction structure and method for manufacturing the same
KR101329997B1 (ko) 집적된 모스펫-쇼트키 소자 배치설계에 영향을 주지 않는 쇼트키 항복 전압 향상
US8105895B2 (en) Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout
CN100334731C (zh) 内含沟道型肖特基整流器的沟道型dmos晶体管
KR101396611B1 (ko) 반도체 장치
CN112614891A (zh) 具有增强的高频性能的金属氧化物半导体场效应晶体管
CN100576563C (zh) 超结半导体器件结构和方法
WO2003019623A2 (en) Trench dmos transistor with embedded trench schottky rectifier
CN107112276A (zh) 具有带锥形氧化物厚度的多晶硅填充渠沟的功率组件
US9093521B2 (en) Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout
JP2004259934A (ja) 高耐圧電界効果型半導体装置
TWI384625B (zh) 提高蕭特基崩潰電壓且不影響金氧半導體-蕭特基整合裝置之裝置佈局及方法
WO2018034818A1 (en) Power mosfet having planar channel, vertical current path, and top drain electrode
JP3998454B2 (ja) 電力用半導体装置
US9455249B2 (en) Planar srfet using no additional masks and layout method
CN115020240B (zh) 一种低压超结沟槽mos器件的制备方法及结构
CN115188812A (zh) 具有分离平面栅结构的金属氧化物半导体场效应晶体管
CN113964186A (zh) 一种肖特基超结半导体器件及其制造方法
CN116825846A (zh) 一种高可靠性半导体器件及其制造方法
CN114284360A (zh) 一种无泄漏肖特基超结半导体器件及其制造方法
HK1118949A (zh) 具有深槽電荷補償區的半導體器件及方法