TWI441179B

TWI441179B - 具放電路徑之雙埠ｓｒａｍ

Info

Publication number: TWI441179B
Application number: TW98137185A
Authority: TW
Inventors: Ming Chuen Shiau; Shih Ching Wang
Original assignee: Univ Hsiuping Sci & Tech
Priority date: 2009-11-03
Filing date: 2009-11-03
Publication date: 2014-06-11
Also published as: TW201117211A

Description

具放電路徑之雙埠SRAM

本發明係有關於一種寫入操作時降低電源電壓之雙埠靜態隨機存取記憶體(Static Random Access Memory，簡稱SRAM)，尤指一種可降低漏電流(leakage current)且能解決習知具單一位元線之雙埠SRAM寫入邏輯1困難之雙埠靜態隨機存取記憶體，同時即使於高記憶容量及/或高速操作時仍能具有高可靠性與高穩定性之寫入操作。

隨機存取記憶體在電腦工業中扮演著無可或缺的角色，主要有動態隨機存取記憶體(DRAM)及靜態隨機存取記憶體(SRAM)兩種。動態隨機存取記憶體(DRAM)具有面積小及價格低等優點，但操作時必須不時地更新(refresh)以防止資料因漏電流而遺失，而導致存在有高速化困難及消耗功率大等缺失。相反地，靜態隨機存取記憶體(SRAM)的操作則較為簡易且毋須更新操作，因此具有高速化及消耗功率低等優點。

目前以行動電話為代表之行動電子設備所採用之半導體記憶裝置，係以SRAM為主流。此乃由於SRAM待機電流小，適於連續通話時間、連續待機時間盡可能延長之手機。

靜態隨機存取記憶體(SRAM)主要包括一記憶體陣列(memory array)，該記憶體陣列係由複數列記憶體晶胞(a plurality of rows of memory cells)與複數行記憶體晶胞(a plurality of columns of memory cells)所組成，每一列記憶體晶胞與每一行記憶體晶胞各包括有複數個記憶體晶胞；複數條字元線(word line)，每一字元線對應至複數列記憶體晶胞中之一列；以及複數位元線對(bit line pairs)，每一位元線對係對應至複數行記憶體晶胞中之一行，且每一位元線對係由一位元線及一互補位元線所組成。

第1圖所示即是6T靜態隨機存取記憶體(SRAM)晶胞之電路示意圖，其中，PMOS電晶體P1和P2稱為負載電晶體(load transistor)，NMOS電晶體M1和M2稱為驅動電晶體(driving transistor)，NMOS電晶體M3和M4稱為存取電晶體(access transistor)，WL為字元線(word line)，而BL及BLB分別為位元線(bit line)及互補位元線(complementary bit line)，由於該SRAM晶胞需要6個電晶體，且驅動電晶體與存取電晶體間的電流驅動能力比(即單元比率(cell ratio))通常設定在2至3之間，而導致存在有高集積化困難及價格高等缺失。第1圖所示6T靜態隨機存取記憶體晶胞，於寫入操作時之HSPICE暫態分析模擬結果，如第2圖所示，其係以level 49模型且使用TSMC 0.35微米CMOS製程參數加以模擬。

用來減少6T靜態隨機存取記憶體(SRAM)晶胞之電晶體數之一種方式係揭露於第3圖中。第3圖顯示一種僅具單一位元線之5T靜態隨機存取記憶體晶胞之電路示意圖，與第1圖之6T靜態隨機存取記憶體晶胞相比，此種5T靜態隨機存取記憶體晶胞比6T靜態隨機存取記憶體晶胞少一個電晶體及少一條位元線，惟該5T靜態隨機存取記憶體晶胞在不變更PMOS電晶體P1和P2以及NMOS電晶體M1、M2和M3的通道寬長比的情況下存在寫入邏輯1相當困難之問題。茲考慮記憶晶胞左側節點A原本儲存邏輯0的情況，由於節點A之電荷僅單獨自位元線(BL)傳送，因此很難將節點A中先前寫入的邏輯0蓋寫成邏輯1。第3圖所示5T靜態隨機存取記憶體晶胞，於寫入操作時之HSPICE暫態分析模擬結果，如第4圖所示，其係以level 49模型且使用TSMC 0.35微米CMOS製程參數加以模擬，由該模擬結果可証實，具單一位元線之5T靜態隨機存取記憶體晶胞存在寫入邏輯1相當困難之問題。

接下來討論靜態隨機存取記憶體(SRAM)之單埠及雙埠架構，第1圖之6T靜態隨機存取記憶體(SRAM)晶胞即是單埠靜態隨機存取記憶體(SRAM)晶胞之一例，其係使用兩條位元線BL及BLB做讀寫的動作，也就是讀與寫均是經由同樣的一對位元線來達成，是以在同一時間內只能進行讀或寫的動作，因此，當欲設計具有同時讀寫能力之雙埠靜態隨機存取記憶體時，便需要多加入兩顆存取電晶體以及另一對位元線(請參考第5圖所示電路，其中WBL及WBLB為寫入用位元線對、RBL及RBLB為讀取用位元線對、WWL為寫入用字元線、RWL為讀取用字元線)，這使得記憶晶胞的面積大大地增加，如果我們能夠簡化記憶晶胞的架構，使得一條位元線負責讀取的動作，而另一條位元線負責寫入的動作，則在設計雙埠靜態隨機存取記憶體時，記憶晶胞便不需要多加入兩顆電晶體及另一對位元線，這樣記憶晶胞的面積便會減小許多。傳統的雙埠靜態隨機存取記憶體晶胞之所以不採用這種方法，是因為如前所述之無法達成寫入邏輯1的問題。

有鑑於此，本發明之主要目的係提出一種具放電路徑之雙埠SRAM，其能藉由寫入操作時降低電源電壓以有效避免習知具單一位元線之雙埠靜態隨機存取記憶體晶胞存在寫入邏輯1相當困難之問題。

本發明作之次要目的係提出一種具放電路徑之雙埠SRAM，其能有效降低待機模式時之漏電流。

本發明之再一目的係提出一種具放電路徑之雙埠SRAM，其即使於高記憶容量及/或高速操作時仍能具有高可靠性與高穩定性之寫入操作。

本發明提出一種具放電路徑之雙埠SRAM，其係包括一記憶體陣列，該記憶體陣列係由複數列記憶體晶胞與複數行記憶體晶胞所組成，每一列記憶體晶胞與每一行記憶體晶胞各包括有複數個記憶體晶胞(1)；複數個第一偏壓電路(2)，每一列記憶體晶胞設置一個第一偏壓電路(2)，該第一偏壓電路(2)係用以接收一待機模式控制信號(S)與一寫入用字元線(WWL)，該第一偏壓電路(2)僅於該待機模式控制信號(S)為代表待機模式(standby mode)之邏輯高位準或該寫入用字元線(WWL)為代表選定寫入狀態之邏輯高位準時，方將一低電源供應電壓(LV_DD )供應至該高電壓節點(VH)，除此之外，則將一高電源供應電壓(HV_DD )供應至該高電壓節點(VH)；一第二偏壓電路(3)，該第二偏壓電路(3)係用以接收該待機模式控制信號(S)之反相信號(為了便於說明起見，爾後稱該待機模式控制信號(S)之反相信號為一反相待機模式控制信號/S)，且於該反相待機模式控制信號(/S)為代表主動模式之邏輯高位準時，將接地電壓供應至該低電壓節點(VL)，而於該反相待機模式控制信號(/S)為代表待機模式之邏輯低位準時，則將較接地電壓為高之一電壓供應至該低電壓節點(VL)；以及複數個放電路徑(4)，每一列記憶體晶胞設置一個放電路徑(4)，當該寫入用字元線(WWL)為代表選定寫入狀態之邏輯高位準時，可藉由對應之放電路徑(4)所提供之放電路徑，以將儲存在該高電壓節點(VH)之電荷放電一預定時間，而當該待機模式控制信號(S)為代表待機模式之邏輯高位準時，則藉由對應之放電路徑(4)所提供之放電路徑，以將儲存在該高電壓節點(VH)之電荷放電另一預定時間。

根據上述之主要目的，本發明提出一種具放電路徑之雙埠SRAM，該具放電路徑之雙埠SRAM係包括一記憶體陣列，該記憶體陣列係由複數列記憶體晶胞與複數行記憶體晶胞所組成，每一列記憶體晶胞與每一行記憶體晶胞各包括有複數個記憶體晶胞(1)；複數個一第一偏壓電路(2)，每一列記憶體晶胞設置一個第一偏壓電路(2)；一第二偏壓電路(3)；以及複數個放電路徑(4)，每一列記憶體晶胞設置一個放電路徑(4)。

為了便於說明起見，第6圖所示之寫入操作時降低電源電壓之雙埠SRAM僅以一個記憶體晶胞(1)、一條寫入用字元線(WWL)、一條讀取用字元線(RWL)、一條寫入用位元線(WBL)、一條讀取用位元線(RBL)、一第一偏壓電路(2)、一第二偏壓電路(3)以及一放電路徑(4)做為較佳實施例來說明。該記憶體晶胞(1)係包括一第一反相器(由第一PMOS電晶體P1與第一NMOS電晶體M1所組成)、一第二反相器(由第二PMOS電晶體P2與第二NMOS電晶體M2所組成)、一寫入用選擇電晶體(MWS)、一讀取用選擇電晶體(MRS)、以及一反相電晶體(MINV)，其中，該第一反相器和該第二反相器係呈交互耦合連接，亦即該第一反相器之輸出(即節點A)係連接該第二反相器之輸入，而該第二反相器之輸出(即節點B)則連接該第一反相器之輸入，並且該第一反相器之輸出(節點A)係用於儲存SRAM晶胞之資料，而該第二反相器之輸出(節點B)則用於儲存SRAM晶胞之反相資料，該寫入用選擇電晶體(MWS)，係連接在該儲存節點(A)與寫入用位元線(WBL)之間，且閘極連接至寫入用字元線(WWL)；一讀取用選擇電晶體(MRS)，其一端連接至讀取用位元線(RBL)，另一端與反相電晶體(MINV)相連接，而閘極則連接至讀取用字元線(RWL)；而該反相電晶體(MINV)之一端與該讀取用選擇電晶體(MRS)相連接，另一端連接至接地，而閘極則連接至反相儲存節點(B)。

請再參考第6圖，該第一偏壓電路(2)係由一第三PMOS電晶體(P21)、一第四PMOS電晶體(P22)、一第三反相器(I23)、一第五PMOS電晶體(P24)、一第六PMOS電晶體(P25)以及四第三反相器(I26)所組成，該第三PMOS電晶體(P21)之源極、閘極與汲極係分別連接至該第五PMOS電晶體(P24)之汲極端、該寫入用字元線(WWL)與一高電壓節點(VH)；該第四PMOS電晶體(P22)之源極、閘極與汲極係分別連接至一低電源供應電壓(LV_DD )、該第三反相器(I23)之輸出端與該高電壓節點(VH)，該第三反相器(I23)之輸入端則用以接收該寫入用字元線(WWL)；該第五PMOS電晶體(P24)之源極、閘極與汲極係分別連接至一高電源供應電壓(HV_DD )、一待機模式控制信號(S)與該第三PMOS電晶體(P21)之源極端；該第六PMOS電晶體(P25)之源極、閘極與汲極係分別連接至該低電源供應電壓(LV_DD )、該第四反相器(I26)之輸出端與該高電壓節點(VH)，該第四反相器(I23)之輸入端則用以接收該待機模式控制信號(S)，並輸出一反相待機模式控制信號(/S)。再者，該第二偏壓電路(3)係由一第三NMOS電晶體(M31)以及一第四NMOS電晶體(M32)所組成，該第三NMOS電晶體(M31)之源極、閘極與汲極係分別連接至接地電壓、該反相待機模式控制信號(/S)與一低電壓節點(VL)，該第四NMOS電晶體(M32)之源極係連接至接地電壓，而閘極與汲極係連接在一起，並連接至該低電壓節點(VL)。

請參考第7圖，該放電路徑(4)係由一第五NMOS電晶體(M41)、一第六NMOS電晶體(M42)、一第七NMOS電晶體(M43)、一第八NMOS電晶體(M44)、一第七PMOS電晶體(P45)以及一延遲電路(D46)所組成，該第五NMOS電晶體(M41)之源極、閘極與汲極係分別連接至該第七PMOS電晶體(P45)之汲極、該寫入用字元線(WWL)與該高電壓節點(VH)；該第六NMOS電晶體(M42)之源極、閘極與汲極係分別連接至該第七PMOS電晶體(P45)之汲極、該待機模式控制信號(S)與該高電壓節點(VH)；該第七NMOS電晶體(M43)之源極、閘極與汲極係分別連接至接地端、該延遲電路(D46)之輸出端與該第五NMOS電晶體(M41)之源極和該第六NMOS電晶體(M42)之源極；該第八NMOS電晶體(M44)之源極、閘極與汲極係分別連接至接地電壓、該寫入用字元線(WWL)與該延遲電路(D46)之輸入端；該第七PMOS電晶體(P45)之源極、閘極與汲極係分別連接至該第一偏壓電路(2)中之該第四反相器(I26)之輸出端(即該反相待機模式控制信號/S)、該寫入用字元線(WWL)與該延遲電路(D46)之輸入端。

其中，當該寫入用字元線(WWL)為代表選定寫入狀態之邏輯高位準時，可藉由對應之放電路徑(4)所提供之放電路徑，以將儲存在該高電壓節點(VH)之電荷放電一預定時間，該預定時間係等於該延遲電路(D46)所提供之延遲時間再加上該第八NMOS電晶體(M44)傳遞邏輯低位準之傳遞延遲時間(propagation delay time)；而當該待機模式控制信號(S)為代表待機模式之邏輯高位準時，則藉由對應之放電路徑(4)所提供之放電路徑，以將儲存在該高電壓節點(VH)之電荷放電另一預定時間，該另一預定時間係等於該延遲電路(D46)所提供之延遲時間加上該第七PMOS電晶體(P45)之傳遞延遲時間再加上該第一偏壓電路(2)中之該第四反相器(I26)之下降傳遞延遲時間(fall propagation delay time)，在此值得注意的是，該延遲電路(D46)係由偶數個反相器串接而成，因此可藉由變更該偶數個反相器之數量以調整該延遲電路(D46)所提供之延遲時間，故當該寫入用字元線(WWL)為代表選定寫入狀態之邏輯高位準或該待機模式控制信號(S)為代表待機模式之邏輯高位準時，可藉由該放電路徑(4)所提供之放電路徑，以輕易地將該高電壓節點(VH)之電壓位準由該高電源供應電壓(HV_DD )之位準放電至略低於該低電源供應電壓(LV_DD )之位準，並藉由該第一偏壓電路(2)以精確地將該高電壓節點(VH)之電壓位準固定為該低電源供應電壓(LV_DD )所提供之電壓位準。

在此值得注意的是，本發明為了防止感測容限(sense margin)降低，於是將該讀取用字元線(RWL)於非選擇(nonselected)時之電壓位準設定成低於接地電壓(例如-0.5伏特)，亦即，該讀取用字元線(RWL)於讀取操作期間係設定為該高電源供應電壓(HV_DD )，而於讀取操作以外之期間則設定為低於接地電壓之電壓位準(例如-0.5伏特)，至於該寫入用字元線(WWL)於寫入操作期間係設定為該高電源供應電壓(HV_DD )，而於寫入操作以外之期間則設定為接地電壓。

茲依雙埠SRAM之工作模式說明第6圖之本發明較佳實施例的工作原理如下：

(I)主動模式(active mode)

此時該待機模式控制信號(S)為邏輯低位準，該邏輯低位準之待機模式控制信號(S)經該第一偏壓電路(2)中之該第四反相器(I26)反相後輸出邏輯高位準之該反相待機模式控制信號(/S)，該邏輯高位準之反相待機模式控制信號(/S)可使得第二偏壓電路(3)中之第三NMOS電晶體(M31)ON(導通)，於是可將該低電壓節點(VL)拉下至接地電壓。

而該邏輯低位準之待機模式控制信號(S)可使得該第一偏壓電路(2)中之第五PMOS電晶體(P24)ON(導通)，此時若該寫入用字元線(WWL)為代表非選定寫入狀態之邏輯低位準時，則使該第一偏壓電路(2)中之第三PMOS電晶體(P21)ON(導通)，於是可將高電源供應電壓(HVDD)供應至該高電壓節點(VH)；反之，若此時該寫入用字元線(WWL)為代表選定寫入狀態之邏輯高位準時，則使該第一偏壓電路(2)中之第三PMOS電晶體(P21)OFF(截止)，並使第四PMOS電晶體(P22)ON(導通)，於是可將該低電源供應電壓(LV_DD )供應至該高電壓節點(VH)。

接下來依雙埠SRAM晶胞之4種寫入狀態來說明第6圖之本發明較佳實施例如何完成寫入動作。

(一)節點A原本儲存邏輯0，而現在欲寫入邏輯0：

在寫入動作發生前(寫入用字元線WWL為接地電壓)，第一NMOS電晶體(M1)為ON(導通)，該高電源供應電壓(HV_DD )供應至該高電壓節點(VH)。因為第一NMOS電晶體(M1)為ON，所以當寫入動作開始時，寫入用字元線(WWL)由Low(接地電壓)轉High(高電源供應電壓HV_DD )。當寫入用字元線(WWL)的電壓大於第三NMOS電晶體(M3)(即存取電晶體)的臨界電壓時，第三NMOS電晶體(M3)由OFF(截止)轉變為ON(導通)，此時因為寫入用位元線(WBL)是接地電壓，所以會將節點A放電，而完成邏輯0的寫入動作，直到寫入週期結束。在此值得注意的是，該高電壓節點(VH)於寫入初期係具有該低電源供應電壓(LV_DD )之位準，而於寫入週期結束後則具有該高電源供應電壓(HV_DD )之位準。

(二)節點A原本儲存邏輯0，而現在欲寫入邏輯1：

在寫入動作發生前(寫入用字元線WWL為接地電壓)，第一NMOS電晶體(M1)為ON(導通)，該高電源供應電壓(HV_DD )供應至該高電壓節點(VH)。因為第一NMOS電晶體(M1)為ON，所以當寫入動作開始時，寫入用字元線(WWL)由Low(接地電壓)轉High(高電源供應電壓HV_DD )，節點A的電壓會跟隨字元線(WL)的電壓而上升。

當該寫入用字元線(WWL)的電壓大於該第三NMOS電晶體(M3)的臨界電壓時以及該放電路徑(4)中之該第五NMOS電晶體(M41)的臨界電壓時，該第三NMOS電晶體(M3)由OFF(截止)轉變為ON(導通)，此時因為寫入用位元線(WBL)是High(高電源供應電壓HV_DD )，並且因為第一NMOS電晶體M1仍為ON且節點B仍處於電壓位準為接近於該高電源供應電壓(HV_DD )之電壓位準的初始放電狀態，所以第一PMOS電晶體P1仍為OFF(截止)，而節點A則會快速充電至該第三NMOS電晶體(M3)之導通等效電阻(R_M3 )與該第一NMOS電晶體(M1)之導通等效電阻(R_M1 )所呈現之分壓電壓位準，該分壓電壓位準等於R_M1 /(R_M3 ＋R_M1 )乘以高電源供應電壓(HV_DD )所提供之電壓位準，此時由於該第三NMOS電晶體(M3)係工作於飽和區(saturation region)且該第一NMOS電晶體(M1)係工作於線性區(triode region)，因此該第三NMOS電晶體(M3)之導通等效電阻(R_M3 )會遠大於該第一NMOS電晶體(M1)之導通等效電阻(R_M1 )，於是節點A會呈現低的分壓電壓位準，其值約等於第4圖之習知5T靜態隨機存取記憶體晶胞在時間為25奈秒至30奈秒期間所模擬之0.52mV。

接著節點B逐步放電至較低電壓位準，該節點B之較低電壓位準會使得該第一NMOS電晶體(M1)之導通等效電阻(R_M1 )呈現較高的電阻值，該第一NMOS電晶體(M1)之該較高的電阻值會於節點A獲得較高電壓位準，該節點A之較高電壓位準又會經由第二反相器(由第二PMOS電晶體P2與第二NMOS電晶體M2所組成)，而使得節點B呈現更低電壓位準，該節點B之更低電壓位準又會經由第一反相器(由第一PMOS電晶體P1與第一NMOS電晶體M1所組成)，而使得節點A獲得更高電壓位準，依此循環，即可將節點A充電至高電源供應電壓(HV_DD )扣減該第三NMOS電晶體(M3)的臨界電壓或該低電源供應電壓(LV_DD )兩者中之較大者，而完成邏輯1的寫入動作。在此值得注意的是，由於該電壓節點(VH)於寫入初期係具有該低電源供應電壓(LV_DD )之位準，而於寫入週期結束後則具有該高電源供應電壓(HV_DD )之位準，因此，寫入週期結束後，該節點A會被充電至該高電源供應電壓(HV_DD )之位準。

(三)節點A原本儲存邏輯1，而現在欲寫入邏輯1：

在寫入動作發生前(寫入用字元線WWL為接地電壓)，第一PMOS電晶體(P1)為ON(導通)，該高電源供應電壓(HV_DD )供應至該電壓節點(VH)。當寫入用字元線(WWL)由Low(接地電壓)轉High(高電源供應電壓HV_DD )，且該寫入用字元線(WWL)的電壓大於第三NMOS電晶體(M3)的臨界電壓時，第三NMOS電晶體(M3)由OFF(截止)轉變為ON(導通)；待該低電源供應電壓(LV_DD )供應至高電源節點(V_DD )後，此時因為寫入用位元線(WBL)是High(高電源供應電壓HV_DD )，並且因為第一PMOS電晶體(P1)仍為ON，所以節點A的電壓會降低至高電源供應電壓(HV_DD )扣減該第三NMOS電晶體(M3)的臨界電壓或該低電源供應電壓(LV_DD )兩者中之較大者，直到寫入週期結束該高電源供應電壓(HV_DD )供應至電壓節點(VH)。

(四)節點A原本儲存邏輯1，而現在欲寫入邏輯0：

在寫入動作發生前(寫入用字元線WWL為接地電壓)，第一PMOS電晶體(P1)為ON(導通)，該高電源供應電壓(HV_DD )供應至電壓節點(VH)。當寫入用字元線(WWL)由Low(接地電壓)轉High(高電源供應電壓HV_DD )，且該寫入用字元線(WWL)的電壓大於第三NMOS電晶體(M3)的臨界電壓時，第三NMOS電晶體(M3)由OFF(截止)轉變為ON(導通)，此時因為寫入用位元線(WBL)是Low(接地電壓)，所以會將節點A放電而完成邏輯0的寫入動作，直到寫入週期結束。在此值得注意的是，該高電壓節點(VH)於寫入初期係具有該低電源供應電壓(LV_DD )之位準，而於寫入週期結束後則具有該高電源供應電壓(HV_DD )之位準。

緊接著依雙埠SRAM晶胞之二種儲存資料狀態說明第6圖之本發明較佳實施例如何完成讀取動作。

(一)節點A儲存邏輯0

在讀取動作發生前(讀取用字元線(RWL)為低於接地電壓之電壓位準，例如-0.5伏特)，寫入用字元線(WWL)為接地電壓，第二NMOS電晶體(M2)為OFF(截止)，第二PMOS電晶體(P2)為ON(導通)，節點B為High(高電源供應電壓HV_DD )。當讀取動作開始時，讀取用字元線RWL由低於接地電壓之電壓位準轉為High(高電源供應電壓HV_DD )，且當該讀取用字元線(RWL)的電壓大於該讀取用選擇電晶體(MRS)之臨界電壓時，讀取用選擇電晶體(MRS)由OFF(截止)轉變為ON(導通)，此時由於節點B為High，反相電晶體(MINV)為ON(導通)，因此，會在讀取用位元線(RBL)、讀取用選擇電晶體(MRS)、反相電晶體(MINV)、及接地間形成電流路徑，此電流路徑即會使讀取用位元線(RBL)之電壓位準降低，藉此即可感測出節點A係儲存邏輯0之資料，並完成邏輯0的讀取動作。

(二)節點A儲存邏輯1

在讀取動作發生前(讀取用字元線(RWL)為低於接地電壓之電壓位準(例如-0.5伏特))，寫入用字元線(WWL)為接地電壓，第二NMOS電晶體(M2)為ON(導通)，第二PMOS電晶體(P2)為OFF(截止)，節點B為Low(接地電壓)。當讀取動作開始時，讀取用字元線(RWL)由低於接地電壓之電壓位準轉為High(高電源供應電壓HV_DD )，且當該讀取用字元線(RWL)的電壓大於該讀取用選擇電晶體(MRS)之臨界電壓時，讀取用選擇電晶體(MRS)由OFF(截止)轉變為ON(導通)，此時由於節點B為Low(接地電壓)，反相電晶體(MINV)為OFF(截止)，因此，並不會在讀取用位元線(RBL)、讀取用選擇電晶體(MRS)、反相電晶體(MINV)、及接地間形成電流路徑，結果，讀取用位元線(RBL)之電壓位準能平穩地保持在High狀態，藉此即可感測出節點A係儲存邏輯1之資料，並完成邏輯1的讀取動作。

第6圖所示之本發明較佳實施例，於寫入操作時之HSPICE暫態分析模擬結果，如第8圖所示，其係以level 49模型且使用TSMC 0.35微米CMOS製程參數加以模擬，由該模擬結果可証實，本發明所提出之具放電路徑之雙埠SRAM，能藉由寫入操作時降低電源電壓，以有效避免習知具單一位元線之雙埠靜態隨機存取記憶體晶胞存在寫入邏輯1相當因難之問題。再者，本發明所提出之具放電路徑之雙埠SRAM，即使操作於具有高記憶容量及/或高速操作之靜態隨機存取記憶體時，仍可藉由本發明所提供之放電路徑(4)以有效提高寫入操作之可靠度與穩定度。

最後，說明本發明所提出之具放電路徑之雙埠SRAM如何藉由降低非選擇(nonselected)雙埠SRAM晶胞之漏電流(leaking current)，而達成降低讀取干擾及提高讀取可靠度之功效。於讀取操作期間，非選擇雙埠SRAM晶胞之讀取用選擇電晶體(MRS)係呈截止(OFF)狀態，但該讀取用選擇電晶體(MRS)截止時仍會有漏電流存在，該漏電流路徑係形成於讀取用位元線(RBL)、讀取用選擇電晶體(MRS)、反相電晶體(MINV)及接地之間，此漏電流路徑即會產生讀取干擾並降低讀取可靠度。本發明係藉由將該讀取用字元線(RWL)設定成低於接地電壓但高於產生閘極引發汲極洩漏(GIDL)電流之電壓位準(例如-0.5伏特)，以降低非選擇雙埠SRAM晶胞之漏電流。事實上電晶體截止時之漏電流(leaking current)主要是來自次臨界電流(subthreshold current)，於2005年3月8日第US6865119號專利案第3(A)及3(B)圖中，即揭露對於NMOS電晶體而言，閘源極電壓為-0.1伏特時之次臨界電流約為閘源極電壓為0伏特時之次臨界電流的1%，因此，藉由將該讀取用字元線(RWL)設定成低於接地電壓但高於產生閘極引發汲極洩漏(GIDL)電流之電壓位準，確實可大幅地降低非選擇雙埠SRAM晶胞之漏電流，並能謀求降低讀取干擾及提高讀取可靠度之功效。

(II)待機模式(standby mode)

此時該待機模式控制信號(S)為邏輯高位準，該邏輯高位準之待機模式控制信號(S)經該第一偏壓電路(2)中之該第四反相器(I26)反相後輸出邏輯低位準之該反相待機模式控制信號(/S)，該邏輯高位準之該待機模式控制信號(S)以及該邏輯低位準之該反相待機模式控制信號(/S)可使得第一偏壓電路(2)中之第五PMOS電晶體(P24)OFF(截止)，並使得第六PMOS電晶體(P25)ON(導通)，於是可將該低電源供應電壓(LV_DD )供應至該高電壓節點(VH)；此外，該邏輯低位準之該反相待機模式控制信號(/S)可使得第二偏壓電路(3)中之第三NMOS電晶體(M31)OFF(截止)，由於此時第二偏壓電路(3)中之第四NMOS電晶體(M32)仍為ON(導通)，於是可將該低電壓節點(VL)維持在該第四NMOS電晶體(M32)之臨界電壓的位準。

接下來說明本發明於待機模式(standby mode)時如何減少漏電流，請參考第9圖，第9圖表示了第6圖雙埠SRAM處於待機模式時所產生之各次臨界漏電流(subthreshold leakage current)I1、I2、I3和I4，其中假設雙埠SRAM晶胞中之儲存節點A為邏輯Low(接地電壓)，而反相儲存節點(B)為邏輯High(高電源供應電壓HV_DD )。請再參考第5圖之先前技藝與第9圖之本發明實施例，關於流經寫入用選擇電晶體(MWS)之漏電流I1之比較，由於待機模式時寫入用字元線(WWL)係為接地電壓，因此流經寫入用選擇電晶體(MWS)之漏電流I1與第5圖之先前技藝(先前技藝中之NMOS電晶體M3即相當於本發明較佳實施例中之該寫入用選擇電晶體MWS)具有相同的漏電流；關於流經第一PMOS電晶體(P1)之漏電流I2之比較，由於待機模式時該高電壓節點(VH)係具有低電源供應電壓(LV_DD )之電壓位準，該低電源供應電壓(LV_DD )之電壓位準係小於該高電源供應電壓(HV_DD )，因此可藉由降低汲極引發能障下跌(Drain-Induced Barrier Lowering，簡稱DIBL)效應以有效減少漏電流，結果流經第一PMOS電晶體(P1)之漏電流I2係小於第5圖之先前技藝者(先前技藝中之PMOS電晶體P1即相當於本發明實施例中之該第一PMOS電晶體P1)；關於流經第二NMOS電晶體(M2)之漏電流I3之比較，由於待機模式時該低電壓節點(VL)係維持在該第四NMOS電晶體(M32)之臨界電壓的位準，又因為該儲存節點A為邏輯Low(接地電壓)，根據本體效應(body effect)，第二NMOS電晶體(M2)之臨界電壓上升，又依2005年3月8日第US6865119號專利案第3(A)及3(B)圖之結果(該結果顯示，對於NMOS電晶體而言，閘源極電壓為-0.1伏特時之次臨界電流約為閘源極電壓為0伏特時之次臨界電流的1%)，因此流經該第二NMOS電晶體(M2)之漏電流I3係遠小於第5圖之先前技藝者(先前技藝中之NMOS電晶體M2即相當於本發明實施例中之該第二NMOS電晶體M2)；關於流經讀取用選擇電晶體(MRS)之漏電流I4，由於待機模式時該讀取用字元線(RWL)係設定成低於接地電壓(例如-0.5伏特)之電壓位準，又因為該反相電晶體(MINV)導通，於是可將該讀取用選擇電晶體(MRS)之源極電壓固定在該第四NMOS電晶體(M32)之臨界電壓的位準，因此根據本體效應(body effect)及依2005年3月8日第US6865119號專利案第3(A)及3(B)圖，結果可大幅減少流經該讀取用選擇電晶體(MRS)之漏電流I4。

本發明所提出之具放電路徑之雙埠SRAM與第5圖之先前技藝於待機模式時，在各種不同製程(TT、SS、FF)與溫度的HSPICE暫態分析模擬結果，如表1所示，其係以level 49模型且使用TSMC 0.35微米CMOS製程參數加以模擬，由該模擬結果可証實，本發明於待機模式(standby mode)時確實可有效減少漏電流。

【發明功效】

本發明所提出之具放電路徑之雙埠SRAM，具有如下功效：

(1)低讀取干擾及高讀取可靠度：由於本發明所提出之具放電路徑之雙埠SRAM於讀取操作時，係將讀取用字元線(RWL)於非選擇(nonselected)時之電壓位準設定成低於接地電壓(例如-0.5伏特)，結果，可藉由大幅地降低非選擇(nonselected)雙埠SRAM晶胞之漏電流，而有效達成降低讀取干擾及提高讀取可靠度等功效；

(2)低次臨界漏電流：由於本發明所提出之具放電路徑之雙埠SRAM於待機模式時，高電壓節點(VH)係為低電源供應電壓(LV_DD )之電壓位準，而低電壓節點(VL)係固定在該第四NMOS電晶體(M32)之臨界電壓的位準，且讀取用字元線(RWL)之電壓位準係固定在低於接地電壓(例如-0.5伏特)之電壓位準，因此本發明所提出之具放電路徑之雙埠SRAM亦具備低次臨界漏電流之功效；

(3)避免寫入邏輯1困難之問題：本發明所提出之具放電路徑之雙埠SRAM於寫入操作時，可藉由寫入操作時降低高電壓節點(VH)之電壓位準以有效避免習知具單一位元線之雙埠靜態隨機存取記憶體晶胞存在寫入邏輯1相當困難之問題；

(4)於高記憶容量及/或高速操作時仍具高寫入可靠度與高寫入穩定度：由於本發明所提出之具放電路徑之雙埠SRAM即使於高記憶容量及/或高速操作時，仍可藉由本發明所提供之放電路徑(4)以有效提高寫入操作之可靠度與穩定度。

雖然本發明特別揭露並描述了所選之較佳實施例，但舉凡熟悉本技術之人士可明瞭任何形式或是細節上可能的變化均未脫離本發明的精神與範圍。因此，所有相關技術範疇內之改變都包括在本發明之申請專利範圍內。

P1．．．第一PMOS電晶體

P2．．．第二PMOS電晶體

M1．．．第一NMOS電晶體

M2．．．第二NMOS電晶體

M3．．．第三NMOS電晶體

M4．．．第四NMOS電晶體

MWS．．．寫入用選擇電晶體

MRS．．．讀取用選擇電晶體

MINV．．．反相電晶體

WL．．．字元線

WWL．．．寫入用字元線

RWL．．．讀取用字元線

BL．．．位元線

BLB．．．互補位元線

WBL．．．寫入用位元線

RBL．．．讀取用位元線

A．．．儲存節點

B．．．反相儲存節點

HV_DD ．．．高電源供應電壓

LV_DD ．．．低電源供應電壓

S．．．待機模式控制信號

/S．．．反相待機模式控制信號

P21．．．第三PMOS電晶體

P22．．．第四PMOS電晶體

I23．．．第三反相器

P24．．．第五PMOS電晶體

P25．．．第六PMOS電晶體

I26．．．第四反相器

M31．．．第三NMOS電晶體

M32．．．第四NMOS電晶體

VH．．．高電壓節點

VL．．．低電壓節點

M41．．．第五NMOS電晶體

M42．．．第六NMOS電晶體

M43．．．第七NMOS電晶體

M44．．．第八NMOS電晶體

P45．．．第七PMOS電晶體

D46．．．延遲電路

1．．．SRAM晶胞

2．．．第一偏壓電路

3．．．第二偏壓電路

4．．．放電路徑

Vdd．．．電源電壓

第1圖係顯示習知6T靜態隨機存取記憶體晶胞之電路示意圖；

第2圖係顯示習知6T靜態隨機存取記憶體晶胞之寫入動作時序圖；

第3圖係顯示習知5T靜態隨機存取記憶體晶胞之電路示意圖；

第4圖係顯示習知5T靜態隨機存取記憶體晶胞之寫入動作時序圖；

第5圖係顯示習知雙埠靜態隨機存取記憶體晶胞之電路示意圖；

第6圖係顯示本發明較佳實施例所提出之具放電路徑之雙埠SRAM之電路示意圖；

第7圖係顯示本發明較佳實施例所提出之具放電路徑之雙埠SRAM之放電路徑的電路示意圖；

第8圖係顯示第6圖之本發明較佳實施例之寫入動作時序圖；

第9圖係顯示第6圖雙埠SRAM於待機模式時所產生之各次臨界漏電流。