[go: up one dir, main page]

TWI440945B - 用於邊緣場切換模式液晶顯示裝置之陣列基板及其製造方法 - Google Patents

用於邊緣場切換模式液晶顯示裝置之陣列基板及其製造方法 Download PDF

Info

Publication number
TWI440945B
TWI440945B TW099134050A TW99134050A TWI440945B TW I440945 B TWI440945 B TW I440945B TW 099134050 A TW099134050 A TW 099134050A TW 99134050 A TW99134050 A TW 99134050A TW I440945 B TWI440945 B TW I440945B
Authority
TW
Taiwan
Prior art keywords
common
electrode
passivation layer
contact hole
pad
Prior art date
Application number
TW099134050A
Other languages
English (en)
Other versions
TW201116912A (en
Inventor
Bo-Young Jung
In-Duk Song
Sung-Il Park
Dae-Lim Park
Original Assignee
Lg Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Display Co Ltd filed Critical Lg Display Co Ltd
Publication of TW201116912A publication Critical patent/TW201116912A/zh
Application granted granted Critical
Publication of TWI440945B publication Critical patent/TWI440945B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

用於邊緣場切換模式液晶顯示裝置之陣列基板及其製造方法
本發明係關於一種用於邊緣場切換(FFS)模式液晶顯示(LCD)裝置之陣列基板，尤其是能夠將像素電極和資料線間之寄生電容最小化的FFS模式LCD裝置的陣列基板，以及一種能夠降低生產成本之製造該陣列基板的方法。
現有的液晶顯示(LCD)裝置之技術係利用液晶分子的光學異向性和偏振性。液晶分子由於薄而長的形狀而具有明確的排列方向。液晶分子的排列方向可藉由施加於液晶分子上之電場控制。換句話說，當電場的強度或方向變化時，液晶分子的排列方向也隨之變化。由於入射光的折射係基於液晶分子的方向，而液晶分子的方向為液晶分子之光學異向性所導致，故可控制光透過率以顯示影像。
由於LCD裝置包括薄膜電晶體(thin film transistor，TFT)作為切換元件，稱為主動矩陣LCD(active matrix LCD，AM-LCD)裝置，具有高解析度和顯示動態影像的傑出特性，故AM-LCD裝置已經被廣泛使用。
AM-LCD裝置包括陣列基板、濾色片基板和置入在上述兩者之間的液晶層。陣列基板可包括像素電極和TFT，且濾色片基板可包括濾色片層和共同電極。該AM-LCD裝置由像素電極和共同電極之間的電場驅動以具有透射率和孔徑比的傑出特性。然而，由於AM-LCD裝置使用垂直電場，故AM-LCD裝置具有不良的視角。
面內切換(in-plane switching，IPS)模式LCD裝置可用於解決上述侷限。第1圖為現有技術中IPS模式LCD裝置之剖面圖。如第1圖所示，陣列基板和濾色片基板為分離且相對。陣列基板包括第一基板10，共同電極17和像素電極30。即使沒有顯示，陣列基板可包括TFT、閘極線、資料線等。濾色片基板包括第二基板9、濾色片層(圖中未示)等。液晶層11置入於第一基板10和第二基板9之間。由於共同電極17和像素電極30形成在第一基板10上的同一水平高度上，水平電場“L”在共同電極17和像素電極30之間產生。
第2A圖和第2B圖為現有技術中IPS模式LCD裝置的開啟/關閉情況的剖面圖。如第2A圖所示，當電壓施加於IPS模式之LCD裝置時，共同電極17和像素電極30上之液晶分子11a未改變。而共同電極17和像素電極30之間的液晶分子11b由於水平電場“L”水平分佈。當液晶分子隨水平電場排列時，IPS模式之LCD裝置具有寬視角的特性。第2B圖顯示當未施加電壓至IPS模式LCD裝置時的情況。因為在共同電極17和像素電極30之間沒有產生電場，所以液晶分子11的排列方式沒有變化。
已經介紹了具有額外優點的邊緣場切換(fringe field switching，FFS)模式LCD裝置。第3圖為顯示現有技術中FFS模式LCD裝置的陣列基板的一個像素區域的平面圖，且第4圖為沿第3圖IV-IV線之剖面圖。
參考第3圖和第4圖，閘極線60沿陣列基板50的基板51上的第一方向形成，且資料線70沿第二方向與閘極線交叉以定義像素區域P。包括閘電極62、閘極絕緣層64、半導體層66、源電極72和汲電極74的薄膜電晶體(TFT)Tr形成在閘極線60和資料線70的交叉部分。TFT Tr設置在像素區域P內定義之切換區域TrA中。TFT Tr連接至閘極線60和資料線70。即，閘電極62連接至閘極線60，且源電極72連接至資料線70。半導體層66包括無摻雜非晶矽主動層66a和摻雜非晶矽歐姆接觸層66b。
此外，連接至TFT Tr的汲電極74的像素電極76形成在像素區P內。鈍化層80為一絕緣層設置在像素電極76和TFT Tr上。具有板形的共同電極90設置在鈍化層80上。共同電極90包括複數個縫形孔92。孔92與像素電極76重疊。像素電極76覆蓋像素區P，且共同電極90覆蓋基板51的整個表面。
當在像素電極76和共同電極90上載入電壓，在像素電極76和共同電極90之間產生邊緣場，由該邊緣場驅動液晶分子。
如第4圖所示，在現有技術之FFS模式LCD裝置中，像素電極76靠近資料線70設置，從而像素電極76和資料線70之間產生寄生電容。問題係由寄生電容產生之閃爍現象。尤其是當像素電極76的尺寸增加從而提高孔徑比時，因為像素電極76和資料線70之間的距離進一步的降低，導致上述問題更嚴重。
因此，本發明旨在提供一種用於FFS模式LCD裝置之陣列基板及其製造方法，從而實際解決了現有技術中的侷限和不足導致的一個或多個問題。
本發明額外的特徵和優點將在後面的描述中闡釋，且部份從說明中可以瞭解，或可通過實踐本發明得以獲得。本發明的目的和其他優點可經由所寫的說明書中特別指出的結構、申請專利範圍以及所附圖式獲得和瞭解。
為了達成這些和其他優點並依據本發明的目的，如這裡具體而廣泛描述地，一種用於邊緣場切換模式液晶顯示裝置之陣列基板包括：一基板，包含一顯示區和在該顯示區週邊的一非顯示區；一閘極線，在該基板上且在該顯示區內；一共同焊墊，在該基板上且在該非顯示區內；一閘極絕緣層，在該閘極線和該共同焊墊上；一資料線，在該閘極絕緣層上且與該閘極線交叉以定義該顯示區內的一像素區；一薄膜電晶體，連接至該閘極線和該資料線且位於該像素區內；一第一鈍化層，在該資料線和該薄膜電晶體上；一共同電極，在該第一鈍化層上，且覆蓋該顯示區的整個表面；一第二鈍化層，在該共同電極上；以及一像素電極，在該第二鈍化層上且在每個像素區內具有板形，該像素電極連接至該薄膜電晶體且具有第一開口。
在本發明另一方面中，一種製造用於邊緣場切換模式液晶顯示裝置之陣列基板的方法包括：在一包含一顯示區和在該顯示區周邊的一非顯示區的基板上形成一閘極線和一共同焊墊，該閘極線設在該顯示區內且該共同焊墊設在該非顯示區內；在該閘極線和該共同焊墊上形成一閘極絕緣層；形成一資料線，其設在該閘極絕緣層上且交叉該閘極線以定義該顯示區內的一像素區、以及一在該像素區內的薄膜電晶體，該薄膜電晶體連接至該閘極線和該資料線；在該資料線和該薄膜電晶體上形成第一鈍化層；在該第一鈍化層上形成一共同電極，且覆蓋該顯示區的整個表面；在該共同電極上形成第二鈍化層；圖案化該第二鈍化層、該第一鈍化層和該閘極絕緣層以形成一曝露該共同焊墊的第一共同接觸孔；圖案化該第二鈍化層以形成一曝露該共同電極的第二共同接觸孔；圖案化該第二鈍化層和該第一鈍化層以形成一曝露該薄膜電晶體的一部分的汲極接觸孔；在該第二鈍化層上形成一像素電極且在每個像素區內具有板形，該像素電極通過該汲極接觸孔連接至該薄膜電晶體並具有第一開口；以及形成一連接圖案，用於將該共同電極連接至該共同焊墊並設在該第二鈍化層上。本發明另一方面中，一種用於邊緣場切換模式液晶顯示裝置之陣列基板包括：一基板，包含一顯示區和該顯示區周邊的一非顯示區；一閘極線和一連接至該基板上且在該顯示區內之該閘極線的閘電極；一第一共同焊墊，在該基板上且在該非顯示區內；一閘極絕緣層，在該閘極線、該閘電極和該第一共同焊墊上；一資料線及一與該閘極絕緣層上的該資料線連接的源電極，該資料線與該閘極線交叉以定義該顯示區內的一像素區；一第二共同焊墊，在該閘極絕緣層上且在該非顯示區內；一薄膜電晶體，連接至該閘極線和該資料線且位於該像素區內；一第一鈍化層，在該資料線、該第二共同焊墊和該薄膜電晶體上；一共同電極，在該第一鈍化層上且覆蓋該顯示區的整個表面；一第二鈍化層，在該共同電極上；一像素電極，在該第二鈍化層上且在每個像素區內具有板形，該像素電極連接至該薄膜電晶體且具有至少一個開口；一第一連接圖案，用於將該共同電極連接至該第一共同焊墊且設在該第二鈍化層上；一第二連接圖案，用於將該共同電極連接至該第二共同焊墊且設在該第二鈍化層上；以及一第三連接圖案，用於將該第一共同焊墊連接至該第二共同焊墊且設在該第二鈍化層上。
在本發明另一方面，一種製造用於邊緣場切換模式液晶顯示裝置之陣列基板的方法包括：在一包含一顯示區和在該顯示區週邊的一非顯示區的基板上形成一閘極線、一閘電極和一第一共同焊墊，該閘極線位於該顯示區內且該第一共同焊墊位於該非顯示區內；在該閘極線、該閘電極和該第一共同焊墊上形成一閘極絕緣層；形成一資料線，其設在該閘極絕緣層上且與該閘極線交叉以定義該顯示區內的一像素區、一第二共同焊墊，其設在該非顯示區內的該閘極絕緣層上、以及一在該像素區內的薄膜電晶體，該薄膜電晶體連接至該閘極線和該資料線；在該資料線、該第二共同焊墊和該薄膜電晶體上形成一第一鈍化層；在該第一鈍化層上形成一共同電極且覆蓋該顯示區的整個表面；在該共同電極上形成一第二鈍化層；形成一曝露一部分該共同電極的第一接觸孔、一曝露一部分該第一共同焊墊的第二接觸孔、一曝露另一部分該共同電極的第三接觸孔、一曝露一部分該第二共同焊墊的第四接觸孔、一曝露另一部分該第一共同焊墊的第五接觸孔、一曝露另一部分該第二共同焊墊的第六接觸孔、和一曝露一部分該薄膜電晶體的汲極接觸孔；以及形成一在該第二鈍化層上且在每個像素區內的像素電極和在該第二鈍化層上的第一至第三連接圖案，該像素電極通過該汲極接觸孔連接至該薄膜電晶體且具有至少一個開口，該第一連接圖案通過該第一和第二接觸孔將該共同電極連接至該第一共同焊墊，該第二連接圖案通過該第三和第四接觸孔將該共同電極連接至該第二共同焊墊，以及該第三連接圖案通過該第五和第六接觸孔將該第一共同焊墊連接至該第二共同焊墊。
可以理解的是前面的一般描述和後面的詳細描述為示例性和解釋性並意在提供對申請專利範圍所保護的本發明的進一步解釋。
本發明實施例將基於下面圖示詳細說明。
第5圖為本發明第一實施例中FFS模式LCD裝置的陣列基板的平面圖。
參考第5圖，FFS模式LCD裝置的陣列基板100包括基板101上的閘極線110、資料線130、薄膜電晶體(TFT)Tr、像素電極170、共同電極150和共同焊墊114。
閘極線110沿第一方向延伸，且資料線130沿第二方向延伸，從而閘極線110和資料線130互相交叉而定義像素區P。基板101分為顯示影像的顯示區和顯示區周邊的非顯示區。即，顯示區由最外層閘極線110和最外層資料線130圍繞。像素區P定義在顯示區內。
TFT Tr位於像素區P內並在閘極線110和資料線130的交叉部分。TFT Tr連接至閘極線110和資料線130。
TFT Tr包括閘電極112、閘極絕緣層(圖中未示)、半導體層(圖中未示)、源電極132和汲電極134。半導體層包括未摻雜非晶矽主動層(圖中未示)和摻雜非晶矽歐姆接觸層(圖中未示)。即，閘電極112連接至閘極線110，並且源電極132連接至資料線130。
共同電極150由透明導電材料，即銦錫氧化物(ITO)或銦鋅氧化物(IZO)形成。共同電極150覆蓋基板101顯示區的整個表面並包括第一開口152對應TFT Tr，從而避免共同電極150與源電極132和汲電極134的電干擾及共同電極150與像素電極170的電性連接。或者，共同電極150可覆蓋顯示區的整個表面而沒有與像素電極170電性連接。
在像素區P內的像素電極170通過汲極接觸孔162連接至TFT Tr的汲電極134。像素電極170利用絕緣材料的鈍化層(圖中未示)與共同電極150絕緣。每個像素區P內的像素電極170都具有板形。像素電極170具有複數個對應共同電極150的第二開口172。例如，每個第二開口172可具有矩形。共同電極150和像素電極170的每一個都由如銦錫氧化物(ITO)和銦鋅氧化物(IZO)的透明導電材料形成。
此外，用於將公共電壓施入共同電極150的共同焊墊114設在非顯示區內。共同電極150通過共同接觸孔154電性連接至共同焊墊114。第5圖顯示共同焊墊114設在兩個相鄰資料線130之間。或者，共同焊墊114可設在非顯示區的一面以避免共同焊墊114和資料線130之間的電干擾。
儘管沒有顯示，一閘極墊連接至閘極線110的一端，一資料墊連接至設在非顯示區內的資料線130。
第6圖為沿第5圖VI-VI線的剖面圖，並且第7圖為沿第5圖VII-VII線的剖面圖。
參考第5圖至第7圖，沿第一方向的閘極線110形成在基板101上且在顯示區內。該閘電極112連接至設在基板101上像素區P內之閘極線110。即，閘電極112自閘極線110延伸。此外，共同焊墊114設在基板101上且在非顯示區內。儘管沒有顯示，閘極墊設在閘極線110的一端。
在閘極線110上，設置閘電極112和共同焊墊114、絕緣材料的閘極絕緣層116。例如，閘極絕緣層116由如二氧化矽(SiO2 )和氮化矽(SiNx)的無機絕緣材料形成。例如，閘極絕緣層116之厚度大約3800埃。
在閘極絕緣層116上，設置半導體層120。半導體層120包括非摻雜非晶矽的主動層120a及摻雜非晶矽的歐姆接觸層120b。主動層120a的中心曝露通過歐姆接觸層120b。
在半導體層120上，設置互相分離的源電極132和汲電極134。主動層120a的中心部分也曝露通過源電極132和汲電極134之間。
閘電極112、閘極絕緣層116、半導體層120、源電極132和汲電極134構成TFT Tr。
在閘極絕緣層116上，沿第二方向也設置資料線130。資料線130交叉閘極線110，從而定義像素區P。資料線130連接至TFT Tr的源電極132。即，資料線130自源電極132延伸。儘管沒有顯示，資料墊在資料線130的一端形成。
設置第一鈍化層140用於覆蓋TFT Tr和資料線130。例如，第一鈍化層140由一有機絕緣材料形成，例如光壓克力或苯環丁烯(benzocyclobutene，BCB)，或一無機絕緣材料，例如氧化矽或氮化矽形成。例如，該第一鈍化層140由無機絕緣材料形成，且厚度約4000埃。共同接觸孔154曝露共同焊墊114通過第一鈍化層140和閘極絕緣層116而形成。即該第一鈍化層140和閘極絕緣層116具有共同接觸孔154以曝露共同焊墊114。
在第一鈍化層140上，設置透明導電材料的共同電極150。共同電極150通過共同接觸孔154接觸共同焊墊114。共同電極150具有板形且覆蓋包括像素區P的顯示區的整個表面。共同電極150具有對應TFT Tr的第一開口152以避免與像素電極170的電性連接和與TFT Tr的電干擾。
第二鈍化層160設在共同電極150上。例如，第二鈍化層160由有機絕緣材料，例如光壓克力或苯環丁烯(BCB)，或無機絕緣材料，例如氧化矽或氮化矽形成。例如，第二鈍化層160由無機絕緣材料形成並具有大約2000埃的厚度。曝露汲電極134的汲極接觸孔162通過第二鈍化層160和第一鈍化層140而形成。亦即，第一鈍化層140和第二鈍化層160具有曝露汲電極134的汲極接觸孔162。
在第二鈍化層160上，設置透明導電材料的像素電極170。像素電極170通過汲極接觸孔162接觸汲電極134從而像素電極170電性連接至TFT Tr。像素電極170具有對應共同電極150的第二開口172。像素電極170利用兩者之間的第二鈍化層160交疊共同電極150，從而邊緣場在像素電極170和共同電極150之間產生。
在本發明中FFS模式LCD裝置的上述陣列基板100上，像素電極170利用第一和第二鈍化層140和160與資料線130隔離，從而可減少像素電極170和資料線130之間的寄生電容。此外，像素電極170和資料線130之間的共同電極150用作隔牆，從而可進一步減少像素電極170和資料線130之間的寄生電容。
再者，由於第一鈍化層140具有大於第二鈍化層160的厚度，共同電極150和資料線130或/及共同電極150和TFT Tr之間的電干擾可降低。而且，由於第二鈍化層160具有小於第一鈍化層140的厚度，共同電極150和像素電極170之間的電場增強。
下面簡述上面陣列基板100的製造方法。
在基板101上，通過第一光罩製程形成閘極線110、閘電極112和共同焊墊114。閘極線110、閘電極112和共同焊墊114的每一個都由金屬材料形成。
然後，在閘極線110、閘電極112和共同焊墊114上形成閘極絕緣層116。
接著，經由第二光罩製程在閘極絕緣層116上形成包括主動層120a和歐姆接觸層120b的半導體層120。
然後，以第三光罩製程形成資料線130、源電極132和汲電極134。
接著，形成無機絕緣材料或有機絕緣材料的第一鈍化層140。進而，通過第四光罩製程，第一鈍化層140和閘極絕緣層116圖案化以形成曝露共同焊墊114的共同接觸孔154。
然後，通過第五光罩製程，在第一鈍化層140上形成第一透明導電材料層，且圖案化第一透明導電材料層以形成共同電極150，其通過共同接觸孔154接觸共同焊墊114。由於將去除非顯示區內並對應TFT Tr的第一透明導電層，因此需要第五光罩製程。
接著，通過第六光罩製程，形成無機絕緣材料或有機絕緣材料的第二鈍化層160。進而，第二鈍化層160和第一鈍化層140圖案化以形成曝露汲電極134的汲極接觸孔162。
然後，通過第七光罩製程，在第二鈍化層160上形成第二透明導電材料層，且該第二透明導電材料層圖案化以形成通過汲極接觸孔162接觸汲電極134並包括第二開口172的像素電極170。
通過上面第一至第七光罩製程，獲得第5圖所示的陣列基板100。即需要七個光罩製程製造陣列基板100。由於每個光罩製程需要形成PR(光阻)層的步驟、使用曝光光罩曝露PR層的步驟、顯影PR層以形成PR圖案的步驟、使用PR圖案作為一蝕刻光罩以蝕刻目標層的步驟、以及剝離PR圖案的步驟，因此光罩製程數量的增加產生製造成本和處理時間上面的缺點。
為了進一步解決這些問題，引入本發明中的第二實施例的陣列基板。第8圖為本發明第二實施例中FFS模式LCD裝置的陣列基板的平面圖。
參考第8圖，FFS模式LCD裝置的陣列基板200包括基板201上的閘極線210、資料線230、TFT Tr、像素電極270、共同電極250、共同焊墊214、連接圖案274。
閘極線210沿第一方向延伸，且資料線230沿第二方向延伸，從而閘極線210和資料線230互相交叉以定義像素區P。基板201分為顯示影像的顯示區和顯示區周邊的非顯示區。換句話說，顯示區由最外層閘極線210和最外層資料線230圍繞。像素區P定義在顯示區內。
TFT Tr設在像素區P內並在閘極線210和資料線230的交叉部分。
TFT Tr包括閘電極212、閘極絕緣層(圖中未示)、半導體層(圖中未示)、源電極232和汲電極234。半導體層包括未摻雜非晶矽主動層(圖中未示)和摻雜非晶矽歐姆接觸層(圖中未示)。亦即閘電極212連接至閘極線210，並且源電極232連接至資料線230。
共同電極250由透明導電材料製成，即銦錫氧化物(ITO)或銦鋅氧化物(IZO)。共同電極250覆蓋基板201顯示區的整個表面並包括對應TFT Tr的第一開口252以避免共同電極250與源電極232和汲電極234的電干擾及共同電極250與像素電極270的電性連接。或者，共同電極250可覆蓋顯示區的整個表面而沒有與像素電極270電性連接。
在像素區P內的像素電極270通過汲極接觸孔262連接至TFT Tr的汲電極234。像素電極270利用絕緣材料的鈍化層(圖中未示)與共同電極250絕緣。每個像素區P內的像素電極270都具有板形。像素電極270具有複數個對應共同電極250的第二開口272。例如，每個第二開口272可具有矩形。每一共同電極250和像素電極270都由如銦錫氧化物(ITO)和銦鋅氧化物(IZO)的透明導電材料形成。
此外，施加公共電壓於共同電極250的共同焊墊214位於非顯示區內。設置連接圖案274將共同電極250連接至共同焊墊214。連接圖案274的一端通過第一共同接觸孔264連接共同焊墊214，連接圖案274另一端通過第二接觸孔266連接至共同電極250。第8圖顯示了共同焊墊214位於兩個相鄰資料線230之間。或者，共同焊墊214可位於非顯示區的一面從而避免共同焊墊214和資料線230之間的電干擾。
儘管沒有顯示，連接至閘極線210的閘極墊和連接至資料線230的資料墊位於非顯示區內。
第9圖為沿第8圖IX-IX線的剖面圖，並且第10圖為沿第8圖X-X線的剖面圖。
參考第8圖至第10圖，沿第一方向的閘極線210形成在基板201上且在顯示區內。連接至閘極線210的閘電極212設在像素區P內且在基板201上。即閘電極212自閘極線210延伸。此外，共同焊墊214設在基板201上且在非顯示區內。儘管沒有顯示，閘極墊設在閘極線210的一端。
在閘極線210上，設置閘電極212、共同焊墊214、和絕緣材料的閘極絕緣層216。例如，閘極絕緣層216由如二氧化矽(SiO2 )和氮化矽(SiNx)的無機絕緣材料形成。例如，閘極絕緣層216厚度大約3800埃。
在閘極絕緣層216上，設置半導體層220。半導體層220包括非摻雜非晶矽的主動層220a及摻雜非晶矽的歐姆接觸層220b。主動層220a的中心通過歐姆接觸層220b曝露。
在半導體層220上，設置互相分離的源電極232和汲電極234。主動層220a的中心部分也通過源電極232和汲電極234之間的空間曝露。
閘電極212、閘極絕緣層216、半導體層220、源電極232和汲電極234構成TFT Tr。
在閘極絕緣層216上，也沿第二方向設置資料線230。資料線230交叉閘極線210，從而定義像素區P。資料線230連接至TFT Tr的源電極232。即資料線230自源電極232延伸。儘管沒有顯示，資料墊形成在資料線230的一端。
第一鈍化層240用於覆蓋TFT Tr和資料線230。例如，第一鈍化層240由有機絕緣材料，例如光壓克力或苯環丁烯(BCB)，或無機絕緣材料，例如氧化矽或氮化矽形成。例如，第一鈍化層240由無機絕緣材料形成並具有大約4000埃的厚度。
在第一鈍化層240上，設置透明導電材料的共同電極250。共同電極250具有板形，且覆蓋包括有像素區P顯示區的整個表面。共同電極250具有對應TFT Tr的第一開口252以避免表面與像素電極270的電性連接和與TFT Tr的電干擾。
第二鈍化層260設在共同電極250上。例如，第二鈍化層260由有機絕緣材料，例如光壓克力或苯環丁烯(BCB)，或無機絕緣材料，例如氧化矽或氮化矽形成。例如，第二鈍化層260由無機絕緣材料形成並具有大約2000埃的厚度。
曝露汲電極234的汲極接觸孔262通過第二鈍化層260和第一鈍化層240形成。亦即第一鈍化層240和第二鈍化層260具有曝露汲電極234的汲極接觸孔262。此外，曝露共同焊墊214的第一共同接觸孔264通過第二鈍化層260和第一鈍化層240形成，且曝露共同電極250的第二共同接觸孔266通過第二鈍化層260形成。亦即第一鈍化層240和第二鈍化層260具有曝露共同焊墊214的第一共同接觸孔264，且第二鈍化層260具有曝露共同電極250的第二共同接觸孔266。
在第二鈍化層260上，設置透明導電材料的像素電極270。像素電極270通過汲極接觸孔262接觸汲電極232從而像素電極270電性連接至TFT Tr。像素電極270具有對應共同電極250的第二開口272。像素電極270利用兩者之間的第二鈍化層260交疊共同電極250，從而邊緣場在像素電極270和共同電極250之間產生。
此外，在第二鈍化層260上，設置透明導電材料的連接圖案274。連接圖案274的一端通過第一共同接觸孔264連接至共同焊墊214，且連接圖案274的另一端通過第二共同接觸孔266連接至共同電極250。結果，共同電極250利用連接圖案274電性連接至共同焊墊214。
在本發明中FFS模式LCD裝置的上述陣列基板200中，像素電極270利用第一鈍化層240和第二鈍化層260自資料線230分離，從而像素電極270和資料線230之間的寄生電容可減少。此外，像素電極270和資料線230之間的共同電極250用作隔牆，從而像素電極270和資料線230之間的寄生電容可進一步減少。
再者，由於第一鈍化層240具有大於第二鈍化層260的厚度，共同電極250和資料線230或/及共同電極250和TFT Tr之間的電干擾可降低。而且，由於第二鈍化層260具有小於第一鈍化層240的厚度，共同電極250和像素電極270之間的電場增強。
再者，通過下面說明的六個光罩製程製造陣列基板200，可以減低生產成本和處理時間。
第11A圖至第11F圖為顯示沿第8圖IX-IX線部分的製造方法的剖面圖，且第12A圖至第12F圖為顯示沿第8圖X-X線的部分的製造方法的剖面圖。
如第11A圖和第12A圖所示，第一金屬層(圖中未示)利用沉積第一金屬材料在基板201上形成。第一金屬層通過第一光罩製程圖案化以形成閘極線210、閘電極212和共同焊墊214。儘管沒有顯示，閘極墊形成於閘極線210的一端。第一金屬材料為低阻抗金屬，如鋁(Al)、鋁合金、鉬(Mo)、銅(Cu)或銅合金。閘極線210、閘電極212和共同焊墊214顯示具有單層結構。或者，閘極線210、閘電極212和共同焊墊214可具有雙層結構或三層結構。例如，閘極線210、閘電極212和共同焊墊214可具有鋁合金的下層和鉬的上層。
然後，閘極絕緣層216以沉積無機絕緣材料，如氧化矽或氮化矽，形成在閘極線210、閘電極212、共同焊墊214和閘極墊上。
接著，如第11B圖和第12B圖所示，經由沉積非摻雜非晶矽和沉積摻雜非晶矽依序在閘極絕緣層216上形成非摻雜非晶矽層(圖中未示)和摻雜非晶矽層(圖中未示)。非摻雜非晶矽層和摻雜非晶矽層通過第二光罩製程圖案化以由非摻雜非晶矽層形成非摻雜非晶矽圖案218以及由摻雜非晶矽層形成摻雜非晶矽圖案219。非摻雜非晶矽圖案218和摻雜非晶矽圖案219對應至閘電極212。
然後，如第11C圖和第12C圖所示，第二金屬層(圖中未示)由沉積第二金屬材料在摻雜非晶矽圖案219(第11B圖)和閘極絕緣層216上形成。第二金屬層利用第三光罩製程圖案化以形成資料線230、源電極232和汲電極234。資料線230交叉閘極線210，從而定義像素區P並自源電極232延伸。源電極232和汲電極234設在摻雜非晶矽圖案219上並互相分隔從而曝露摻雜非晶矽圖案219(第11B圖)的中心。儘管沒有顯示，資料墊形成在資料線230的一端。第二金屬材料為低阻抗金屬，如鋁(Al)、鋁合金、鉬、銅或銅合金。圖中顯示具有單層結構的資料線230、源電極232和汲電極234。或者，資料線230、源電極232和汲電極234可具有雙層結構或三層結構。例如，資料線230、源電極232和汲電極234可具有鋁合金的下層和鉬的上層。
接著，使用源電極232和汲電極234作為蝕刻遮罩蝕刻通過源電極232和汲電極234之間的空間曝露的摻雜非晶矽圖案219(第11B圖)的中心，從而形成歐姆接觸層220b。曝露非摻雜非晶矽圖案218(第11B圖)的中心，從而主動層220a形成在歐姆接觸層220b的下面。主動層220a和歐姆接觸層220b構成半導體層220。
然後，如第11D圖和第12D圖所示，第一鈍化層240通過沉積如氧化矽或氮化矽的無機絕緣材料，或塗覆如光壓克力或BCB的有機絕緣材料形成在資料線230、源電極232和汲電極234上。第一鈍化層240具有大約4000埃的厚度。
接著，第一透明導電材料層(圖中未示)經由沉積第一透明導電材料在第一鈍化層240上形成。第一透明導電材料層通過第四光罩製程圖案化以形成覆蓋顯示區基板201的整個表面的共同電極250。共同電極250可具有對應TFT Tr的第一開口252(第8圖)。對應汲極接觸孔262的一部分第一透明導電材料層應去除以避免共同電極250與像素電極270的電性連接。第一透明導電材料包括ITO或IZO。
然後，如第11E圖和第12E圖所示，第二鈍化層260經由沉積如氧化矽或氮化矽的無機絕緣材料，或塗覆如光壓克力或BCB的有機絕緣材料形成在共同電極250上。第二鈍化層260具有大約2000埃的厚度。第二鈍化層260由第五光罩製程圖案化從而形成曝露共同電極250的第二共同接觸孔266。此外，第二鈍化層260和第一鈍化層240由第五光罩製程圖案化以形成曝露汲電極234的汲極接觸孔262。再者，第二鈍化層260、第一鈍化層240和閘極絕緣層216由第五光罩製程圖案化從而形成曝露共同焊墊214的第一共同接觸孔264。
接著，如第11F圖和第12F圖所示，第二透明導電材料層(圖中未示)由沉積如ITO或IZO的第二透明導電材料形成在第二鈍化層260上。第二透明導電材料層由第六光罩製程圖案化以形成包括第二開口272和連接圖案274的像素電極270。即連接圖案274由與像素電極270相同的材料形成並位於相同的層。
每個像素區P內的像素電極270具有板形，且第二開口274交疊共同電極250以產生邊緣場。像素電極270通過汲極接觸孔262接觸汲電極234，從而像素電極270電性連接至TFT Tr。
如上所述，連接圖案274的一端通過第一共同接觸孔264接觸共同焊墊214，且連接圖案274的另一端通過第二共同接觸孔266連接至共同電極250。結果，共同電極250利用連接圖案274電性連接至共同焊墊214。
第13圖為本發明第三實施例中FFS模式LCD裝置的陣列基板的平面圖。參考第13圖，FFS模式LCD裝置的陣列基板300包括基板301上的閘極線310、資料線330、TFT Tr、像素電極370、共同電極350、第一共同焊墊314、第二共同焊墊336、第一連接圖案374、第二連接圖案376和第三連接圖案378。基板301包括顯示影像的顯示區DR和顯示區DR周邊的非顯示區NDR。複數個像素區P定義在顯示區DR內。閘極線310、資料線330、TFT Tr、像素電極370、和共同電極350設在顯示區DR內，且第一和第二共同焊墊314和336設在非顯示區NDR內。
閘極線310沿第一方向延伸，且資料線330沿第二方向延伸，從而閘極線310和資料線330互相交叉以定義像素區P。TFT Tr設在像素區P內並在閘極線310和資料線330的交叉部分。TFT Tr連接至閘極線310和資料線330。TFT Tr包括閘電極312、閘極絕緣層(圖中未示)、半導體層(圖中未示)、源電極332和汲電極334。半導體層包括未摻雜非晶矽主動層(圖中未示)和摻雜非晶矽歐姆接觸層(圖中未示)。亦即，閘電極312連接至閘極線310，並且源電極332連接至資料線330。
共同電極350由透明導電材料，即銦錫氧化物(ITO)或銦鋅氧化物(IZO)形成。共同電極350覆蓋基板301的顯示區DR的整個表面。儘管沒有顯示，共同電極350包括對應TFT Tr的第一開口從而避免共同電極350與源電極332和汲電極334的電干擾及共同電極350與像素電極370的電性連接。或者，共同電極350可覆蓋顯示區DR的整個表面而沒有與像素電極370電性連接。
在像素區P內的像素電極370通過汲極接觸孔(圖中未示)連接至TFT Tr的汲電極334。像素電極370利用絕緣材料的鈍化層(圖中未示)自共同電極350絕緣。每個像素區P內的像素電極370都具有板形。像素電極370具有複數個對應共同電極350的第二開口372。例如，每個第二開口372可具有矩形。共同電極350和像素電極370的每一個都由如銦錫氧化物(ITO)和銦鋅氧化物(IZO)的透明導電材料形成。
此外，用於將公共電壓施入共同電極350的第一和第二共同焊墊314和336設在非顯示區NDR內。在第13圖中，第一共同焊墊314置於非顯示區NDR的上部，而第二共同焊墊336置於非顯示區NDR的右部。亦即，第一共同焊墊314平行於閘極線310延伸，而第二共同焊墊336平行於資料線330延伸。然而，第一和第二共同焊墊314和336的位置沒有限制。
設置用於連接共同電極350至第一共同焊墊314的第一連接圖案374、用於連接共同電極350至第二共同焊墊336的第二連接圖案376、以及用於連接第一共同焊墊314至第二共同焊墊336的第三連接圖案378。第一連接圖案374的一端通過第一共同接觸孔363連接至共同電極350，而第一連接圖案374的另一端通過第二共同接觸孔364連接至第一共同焊墊314。第二連接圖案376的一端通過第三共同接觸孔365連接至共同電極350，而第二連接圖案376的另一端通過第四共同接觸孔366連接至第二共同焊墊336。第三連接圖案378的一端通過第五共同接觸孔367連接至第一共同焊墊314，而第三連接圖案378的另一端通過第六共同接觸孔368連接至第二共同焊墊336。
儘管沒有顯示，連接至閘極線210的閘極墊和連接至資料線230的資料墊設在非顯示區內。
在本發明的第三實施例中，存在兩個共同焊墊314和336、以及兩個共同焊墊314和336電性連接。因此，減少了電阻從而防止信號延遲問題。
第14圖為沿第13圖XIV-XIV線的剖面圖，並且第15圖為沿第13圖XV-XV線的剖面圖。
參考第13圖至第15圖，沿第一方向的閘極線310形成在基板301上且在顯示區內。連接至閘極線310的閘電極312設在像素區P內且在基板301上。即閘電極312自閘極線310延伸。此外，第一共同焊墊314設在基板301上且在非顯示區NDR內。儘管沒有顯示，閘極墊設在閘極線310的一端。
在閘極線310上，設置閘電極312和第一共同焊墊314、絕緣材料的閘極絕緣層316。例如，閘極絕緣層316由如氧化矽和氮化矽的無機絕緣材料形成。例如，閘極絕緣層316之厚度大約3800埃。
在閘極絕緣層316上，設置半導體層320。半導體層320包括非摻雜非晶矽的主動層320a及摻雜非晶矽的歐姆接觸層320b。主動層320a的中心通過歐姆接觸層320b曝露。
在半導體層320上，設置互相分隔的源電極332和汲電極334。主動層320a的中心部分也於通過源電極332和汲電極334之間的空間曝露。
閘電極312、閘極絕緣層316、半導體層320、源電極332和汲電極334構成TFT Tr。
在閘極絕緣層316上，沿第二方向設置資料線330。資料線330交叉閘極線310，從而定義像素區P。資料線330連接至TFT Tr的源電極332。即資料線330自源電極332延伸。儘管沒有顯示，資料墊在資料線330的一端形成。
此外，第二共同焊墊336設在閘極絕緣層316且在非顯示區NDR內。即第二共同焊墊336設在與資料線330相同的層且由與之相同的材料形成。第二共同焊墊336與第一共同焊墊314分隔。
第一鈍化層340用於覆蓋TFT Tr、資料線330和第二共同焊墊336。例如，第一鈍化層340由有機絕緣材料，例如光壓克力或苯環丁烯(BCB)，或無機絕緣材料，例如氧化矽或氮化矽形成。例如，第一鈍化層340由無機絕緣材料形成並具有大約4000埃的厚度。
在第一鈍化層340上，設置透明導電材料的共同電極350。共同電極350具有板形，並覆蓋包括像素區P的顯示區整個表面。共同電極350具有對應TFT Tr的第一開口(圖中未示)從而避免與像素電極370的電性連接和與TFT Tr的電干擾。
第二鈍化層360位於共同電極350上。例如，第二鈍化層360由有機絕緣材料製成，例如光壓克力或苯環丁烯(BCB)，或無機絕緣材料，例如氧化矽或氮化矽形成。例如，第二鈍化層360由無機絕緣材料形成並具有大約2000埃的厚度。
曝露汲電極334的汲極接觸孔362通過第二鈍化層360和第一鈍化層340形成。即第一鈍化層340和第二鈍化層360具有曝露汲電極334的汲極接觸孔362。此外，曝露共同電極350的一部分的第一共同接觸孔363和曝露共同電極350的另一部分的第三共同接觸孔365通過第二鈍化層360形成。曝露第一共同焊墊314的一部分的第二共同接觸孔364和曝露第一共同電極314的一部分的第五共同接觸孔367通過閘極絕緣層316、第一鈍化層340和第二鈍化層360形成。曝露第二共同焊墊336一部分的第四共同接觸孔366和曝露第二共同焊墊336另一部分的第六共同接觸孔368通過第一和第二鈍化層340和360形成。即第二鈍化層360具有分別曝露共同電極350的一端和另一端的第一和第三共同接觸孔363和365。閘極絕緣層316、第一鈍化層340和第二鈍化層360具有分別曝露第一共同焊墊314的一端和另一端的第二和第五共同接觸孔364和367。第一和第二鈍化層340和360具有分別曝露第二共同焊墊336的一端和另一端的第四和第六共同接觸孔366和368。
在第二鈍化層360上，設置透明導電材料的像素電極370。像素電極30通過汲極接觸孔362接觸汲電極332從而像素電極370與TFT Tr電性連接。像素電極370具有對應共同電極350的第二開口372。像素電極370利用兩者之間的第二鈍化層360交疊共同電極350，從而在像素電極370和共同電極350之間產生邊緣場。
此外，在第二鈍化層360上，設置由透明導電材料形成之第一至第三連接圖案374、376和378。
第一連接圖案374的一端通過第一共同接觸孔363連接至共同電極350，且第一連接圖案374的另一端通過第二共同接觸孔364連接至第一共同焊墊314。第二連接圖案376的一端通過第三共同接觸孔365連接至共同電極350，且第二連接圖案376的另一端通過第四共同接觸孔366連接至第二共同焊墊336。第三連接圖案378的一端通過第五共同接觸孔367連接至第一共同焊墊314，且第三連接圖案378的另一端通過第六共同接觸孔368連接至第二共同焊墊336。結果，共同電極350、第一共同焊墊314和第二共同焊墊336利用第一至第三連接圖案374，376和278互相電性連接。
在本發明中FFS模式LCD裝置的上述陣列基板300中，像素電極370利用第一和第二鈍化層340和360自資料線330分隔，從而像素電極370和資料線330之間的寄生電容可減少。此外，像素電極370和資料線330之間的共同電極350用作隔牆，從而像素電極370和資料線330之間的寄生電容可進一步減少。
再者，由於第一鈍化層340具有大於第二鈍化層360的厚度，共同電極350和資料線330或/及共同電極350和TFT Tr之間的電干擾可降低。而且，由於第二鈍化層360具有小於第一鈍化層340的厚度，共同電極350和像素電極370之間的電場增強。
再者，由於第一和第二共同焊墊314和336、第一至第三連接圖案374、376和378，可防止信號延遲。通過下面說明的六個光罩製程製造陣列基板300，可以減低生產成本和處理時間。
參考第13圖至第15圖，以下根據實施例3描述製造陣列基板的方法。
首先，第一金屬層(圖中未示)利用沉積第一金屬材料在基板301上形成。第一金屬層通過第一光罩製程圖案化以形成閘極線310、閘電極312和第一共同焊墊314。儘管沒有顯示，閘極墊形成於閘極線310的一端。第一金屬材料為低阻抗金屬，如鋁(Al)、鋁合金、鉬(Mo)、銅(Cu)或銅合金。
然後，閘極絕緣層316以沉積無機絕緣材料，如氧化矽或氮化矽，形成在閘極線310、閘電極312、共同焊墊314和閘極墊上。
接著，由非摻雜非晶矽和摻雜非晶矽依序沉積在閘極絕緣層316上形成非摻雜非晶矽層(圖中未示)和摻雜非晶矽層(圖中未示)。非摻雜非晶矽層和摻雜非晶矽層通過第二光罩製程圖案化以由非摻雜非晶矽層形成非摻雜非晶矽圖案(圖中未示)以及由摻雜非晶矽層形成摻雜非晶矽圖案(圖中未示)。非摻雜非晶矽圖案和摻雜非晶矽圖案219對應閘電極。
然後，第二金屬層(圖中未示)經由沉積第二金屬材料在摻雜非晶矽圖案和閘極絕緣層316上形成。第二金屬層利用第三光罩製程圖案化以形成資料線330、源電極332、汲電極334和第二共同焊墊336。儘管沒有顯示，資料墊形成在資料線330的一端。第二金屬材料為低阻抗金屬，如鋁(Al)、鋁合金、鉬、銅或銅合金。
接著，使用源電極332和汲電極334作為蝕刻遮罩蝕刻通過源電極332和汲電極334之間的空間曝露的摻雜非晶矽圖案的中心，從而形成歐姆接觸層320b。曝露非摻雜非晶矽圖案的中心，從而主動層320a形成在歐姆接觸層320b的下方。主動層320a和歐姆接觸層320b構成半導體層320。
然後，第一鈍化層340由沉積如氧化矽或氮化矽的無機絕緣材料，或塗覆如光壓克力或BCB的有機絕緣材料形成在資料線330、源電極332、汲電極334和第二共同焊墊336上。第一鈍化層340具有大約4000埃的厚度。
然後，第一透明導電材料層(圖中未示)藉由沉積第一透明導電材料形成在第一鈍化層340上。第一透明導電材料層由第四光罩製程圖案化以形成覆蓋基板301顯示區的整個表面的共同電極350。共同電極350可具有對應TFT Tr的第一開口(圖中未示)。對應汲極接觸孔362的一部分第一透明導電材料層將去除以避免共同電極350與像素電極370的電性連接。第一透明導電材料包括ITO或IZO。
然後，第二鈍化層360經由沉積如氧化矽或氮化矽的無機絕緣材料，或塗覆如光壓克力或BCB的有機絕緣材料形成在共同電極350上。第二鈍化層360具有大約3000埃的厚度。第二鈍化層360由第五光罩製程圖案化以形成分別曝露共同電極350部分的第一和第三共同接觸孔363和365。第二鈍化層360和第一鈍化層340由第五光罩製程圖案化以形成曝露汲電極334的汲極接觸孔362及分別曝露第二共同焊墊336的部分的第四和第六共同接觸孔336和368。再者，由第五光罩製程圖案化第二鈍化層360、第一鈍化層340和閘極絕緣層316，從而形成分別曝露第一共同焊墊314的第二共同接觸孔364和第五共同接觸孔367。
接著，第二透明導電材料層(圖中未示)經由沉積如ITO或IZO的第二透明導電材料形成在第二鈍化層360上。第二透明導電材料層由第六光罩製程圖案化以形成包括第二開口372和第一至第三連接圖案374、376和378的像素電極370。亦即第一至第三連接圖案374、376和378的每一個都由與像素電極370相同的材料形成並位於與之相同的層。如上所述，共同電極350、第一共同焊墊314和第二共同焊墊336通過第一至第三連接圖案374、376和378彼此電性連接。
在不脫離本發明精神或範圍的情況下，所屬領域中具通常知識者可對本發明作出各種變換和調整。因此，本發明所指涵蓋不超出本發明範圍之各種等效替換、變換和調整。
100．．．陣列基板
101．．．基板
110．．．閘極線
112．．．閘電極
114．．．共同焊墊
120．．．半導體層
116、216．．．閘極絕緣層
120a．．．主動層
120b．．．歐姆接觸層
130．．．資料線
132．．．源電極
134．．．汲電極
140、240．．．第一鈍化層
150．．．共同電極
152．．．第一開口
154．．．共同接觸孔
160、260．．．第二鈍化層
162．．．汲極接觸孔
170．．．像素電極
172．．．第二開口
200．．．陣列基板
201．．．基板
210．．．閘極線
214．．．共同焊墊
212．．．閘電極
218．．．非摻雜非晶矽圖案
219．．．摻雜非晶矽圖案
220、320．．．半導體層
220a．．．主動層
220b．．．歐姆接觸層
230．．．資料線
232．．．源電極
234．．．汲電極
250．．．共同電極
252．．．第一開口
262．．．汲極接觸孔
264．．．第一共同接觸孔
266．．．第二共同接觸孔
270．．．像素電極
272．．．第二開口
274．．．連接圖案
300．．．陣列基板
310．．．閘極線
301．．．基板
312．．．閘電極
316．．．閘極絕緣層
314．．．第一共同焊墊
320a．．．主動層
320b．．．歐姆接觸層
330．．．資料線
332．．．源電極
334．．．汲電極
336．．．第二共同焊墊
350．．．共同電極
370．．．像素電極
372．．．第二開口
363．．．第一共同接觸孔
364．．．第二共同接觸孔
365．．．第三共同接觸孔
366．．．第四共同接觸孔
367．．．第五共同接觸孔
368．．．第六共同接觸孔
374．．．第一連接圖案
376．．．第二連接圖案
378．．．第三連接圖案
所附圖式提供進一步理解本發明並且結合與構成本說明書的一部份，將本發明之實施例以及本發明的描述共同解釋本發明之原理。
圖式中：第1圖為現有技術中IPS模式LCD裝置的剖面圖；第2A圖和第2B圖為顯示現有技術中IPS模式LCD裝置的開啟/關閉情況的剖面圖；第3圖為顯示現有技術中FFS模式LCD裝置的陣列基板的一個像素區的平面圖；第4圖為沿第3圖IV-IV線的剖面圖；第5圖為本發明第一實施例中FFS模式LCD裝置的陣列基板的平面圖；第6圖為沿第5圖VI-VI線的剖面圖；第7圖為沿第5圖VII-VII線的剖面圖；第8圖為本發明第二實施例中FFS模式LCD裝置的陣列基板的平面圖；
第9圖為沿第8圖IX-IX線的剖面圖；
第10圖為沿第8圖X-X線的剖面圖；
第11A圖至第11F圖為顯示沿第8圖IX-IX線的部分製造的方法的剖面圖；
第12A至第12F圖為顯示沿第8圖X-X線的部分的製造方法的剖面圖；
第13圖為本發明第三實施例中FFS模式LCD裝置的陣列基板的平面圖；
第14圖為沿第13圖XIV-XIV線的剖面圖；以及
第15圖為沿第13圖XV-XV線的剖面圖。
100．．．陣列基板
101．．．基板
110．．．閘極線
112．．．閘電極
114．．．共同焊墊
130．．．資料線
132．．．源電極
134．．．汲電極
150．．．共同電極
152．．．第一開口
154．．．共同接觸孔
162．．．汲極接觸孔
170．．．像素電極
172．．．第二開口

Claims (31)

  1. 一種用於邊緣場切換模式液晶顯示裝置之陣列基板，包括：一基板，包含一顯示區和在該顯示區周邊的一非顯示區；一閘極線，在該基板上且在該顯示區內；一共同焊墊，在該基板上且在該非顯示區內；一閘極絕緣層，在該閘極線和該共同焊墊上；一資料線，在該閘極絕緣層上且交叉該閘極線以定義該顯示區內的一像素區；一薄膜電晶體，連接至該閘極線和該資料線且位於該像素區內；一第一鈍化層，在該資料線和該薄膜電晶體上；一共同電極，在該第一鈍化層上且覆蓋該顯示區的整個表面；一第二鈍化層，在該共同電極上；以及一像素電極，在該第二鈍化層上且在每個像素區內具有板形，該像素電極連接至該薄膜電晶體且具有至少一個開口，其中該共同焊墊設在該資料線的延伸方向上的非顯示區的一部分並且設在與該閘極線相同的層，以及其中該共同電極通過一共同接觸孔電性連接至該共同焊墊。
  2. 如申請專利範圍第1項所述之陣列基板，進一步包括一連接圖案，用於連接該共同電極至該共同焊墊且設在該第二鈍化層上。
  3. 如申請專利範圍第2項所述之陣列基板，其中該連接圖案的一端通過一曝露該共同焊墊的第一共同接觸孔接觸該共同焊墊，且該連接圖案的另一端通過一曝露該共同電極的第二共同接觸孔接觸該共同電極。
  4. 如申請專利範圍第3項所述之陣列基板，其中該第一共同接觸孔通過該閘極絕緣層、該第一鈍化層和該第二鈍化層形成，且該第二共同接觸孔通過該第一鈍化層和該第二鈍化層形成。
  5. 如申請專利範圍第2項所述之陣列基板，其中該連接圖案由與該像素電極相同的材料形成。
  6. 如申請專利範圍第2項所述之陣列基板，其中該共同電極、該像素電極和該連接圖案的每一個都由包括銦錫氧化物和銦鋅氧化物其中之一的透明導電材料形成。
  7. 如申請專利範圍第1項所述之陣列基板，其中該第一鈍化層具有大於該 第二鈍化層的厚度。
  8. 如申請專利範圍第7項所述之陣列基板，其中該第一鈍化層的厚度大約為4000埃，且該第二鈍化層的厚度大約為2000埃。
  9. 如申請專利範圍第1項所述之陣列基板，其中該共同電極包括一對應該薄膜電晶體的第一開口。
  10. 一種製造用於邊緣場切換模式液晶顯示裝置之陣列基板的方法，包括：在一包含一顯示區和在該顯示區周邊的一非顯示區的基板上形成一閘極線、一閘電極和一共同焊墊，該閘極線設在該顯示區內且該共同焊墊設在該非顯示區內；在該閘極線、該閘電極和該共同焊墊上形成一閘極絕緣層；形成一資料線，其設在該閘極絕緣層上且交叉該閘極線以定義該顯示區內的一像素區、以及一在該像素區內的薄膜電晶體，該薄膜電晶體連接至該閘電極和該資料線；在該資料線和該薄膜電晶體上形成一第一鈍化層；在該第一鈍化層上形成一共同電極且覆蓋該顯示區的整個表面；在該共同電極上形成一第二鈍化層；形成一曝露該共同焊墊的第一共同接觸孔、一曝露該共同電極的第二共同接觸孔和一曝露該薄膜電晶體一部分的汲極接觸孔；在該第二鈍化層上形成一像素電極且在每個像素區內具有板形，該像素電極通過該汲極接觸孔連接至該薄膜電晶體並具有至少一個開口；以及形成一連接圖案，用於連接該共同電極至該共同焊墊並設在該第二鈍化層上，其中該共同焊墊設在該資料線的延伸方向上的非顯示區的一部分並且設在與該閘極線相同的層。
  11. 如申請專利範圍第10項所述的方法，其中該連接圖案的一端通過該第一共同接觸孔接觸該共同焊墊，且該連接圖案的另一端通過該第二共同接觸孔接觸該共同電極。
  12. 如申請專利範圍第10項所述的方法，其中該連接圖案由與該像素電極相同的材料形成。
  13. 如申請專利範圍第10項所述的方法，其中該共同電極、該像素電極和 該連接圖案的每一個都由包括銦錫氧化物和銦鋅氧化物其中之一的透明導電材料形成。
  14. 如申請專利範圍第10項所述的方法，其中該第一鈍化層具有大於該第二鈍化層的厚度。
  15. 如申請專利範圍第14項所述的方法，其中該第一鈍化層的厚度大約為4000埃，且該第二鈍化層的厚度大約為2000埃。
  16. 如申請專利範圍第10項所述的方法，其中該形成該共同電極的步驟包括形成一對應該薄膜電晶體的第二開口。
  17. 如申請專利範圍第10項所述的方法，其中該形成一曝露該共同焊墊的第一共同接觸孔、一曝露該共同電極的第二共同接觸孔、以及一曝露該薄膜電晶體一部分的汲極接觸孔的步驟由單個光罩製程執行。
  18. 如申請專利範圍第10項所述的方法，其中該形成該像素電極和該連接圖案的步驟由單個光罩製程執行。
  19. 一種用於邊緣場切換模式液晶顯示裝置之陣列基板，包括：一基板，包含一顯示區和在該顯示區周邊的一非顯示區；一閘極線和一連接至在該基板上且在該顯示區內的該閘極線的閘電極；一第一共同焊墊，在該基板上且在該非顯示區內；一閘極絕緣層，在該閘極線、該閘電極和該第一共同焊墊上；一資料線及一在該閘極絕緣層上與該資料線連接的源電極，且該資料線與該閘極線交叉以定義該顯示區內的一像素區；一第二共同焊墊，在該閘極絕緣層上且在該非顯示區內；一薄膜電晶體，連接至該閘極線和該資料線且在該像素區內；一第一鈍化層，在該資料線、該第二共同焊墊和該薄膜電晶體上；一共同電極，在該第一鈍化層上且覆蓋該顯示區的整個表面；一第二鈍化層，在該共同電極上；一像素電極，在該第二鈍化層上且在每個像素區內具有板形，該像素電極連接至該薄膜電晶體且具有至少一個開口；一第一連接圖案，用於將該共同電極連接至該第一共同焊墊且設在該第二鈍化層上；一第二連接圖案，用於將該共同電極連接至該第二共同焊墊且設在該 第二鈍化層上；以及一第三連接圖案，用於將該第一共同焊墊連接至該第二共同焊墊且設在該第二鈍化層上。
  20. 如申請專利範圍第19項所述之陣列基板，其中第一連接圖案的一端通過一曝露該共同電極的第一接觸孔接觸該共同電極，且該第一連接圖案的另一端通過一曝露該第一共同焊墊的第二接觸孔接觸該第一共同焊墊。
  21. 如申請專利範圍第20項所述之陣列基板，其中該第一接觸孔通過該第二鈍化層形成，且該第二接觸孔通過該閘極絕緣層、該第一鈍化層和該第二鈍化層形成。
  22. 如申請專利範圍第19項所述之陣列基板，其中該第二連接圖案的一端通過一曝露該共同電極的第三接觸孔接觸該共同電極，且該第二連接圖案的另一端通過一曝露該第二共同焊墊的第四接觸孔接觸該第二共同焊墊。
  23. 如申請專利範圍第22項所述之陣列基板，其中該第三接觸孔通過該第二鈍化層形成，且該第四接觸孔通過該第一鈍化層和該第二鈍化層形成。
  24. 如申請專利範圍第19項所述之陣列基板，其中該第三連接圖案的一端通過一曝露該第一共同焊墊的第五接觸孔接觸該第一共同焊墊，且該第三連接圖案的另一端通過一曝露該第二共同焊墊的第六接觸孔接觸該第二共同焊墊。
  25. 如申請專利範圍第24項所述之陣列基板，其中該第五接觸孔通過該閘極絕緣層、該第一鈍化層和該第二鈍化層形成，且該第六接觸孔通過該第一鈍化層和該第二鈍化層形成。
  26. 如申請專利範圍第19項所述之陣列基板，其中該第一共同焊墊平行於該閘極線且該第二共同焊墊平行於該資料線。
  27. 如申請專利範圍第19項所述之陣列基板，其中該第一、第二和第三連接圖案由與該像素電極相同的材料形成。
  28. 如申請專利範圍第19項所述之陣列基板，其中該閘極線和該第一共同焊墊由與該閘電極相同的材料形成，且該資料線和該第二共同焊墊由與該源電極相同的材料形成。
  29. 一種製造用於邊緣場切換模式液晶顯示裝置之陣列基板的方法，包括：在一包含一顯示區和在該顯示區周邊的一非顯示區的基板上形成一閘極線、一閘電極和一第一共同焊墊，該閘極線設在該顯示區內且該第一共同焊墊設在該非顯示區內；在該閘極線、該閘電極和該第一共同焊墊上形成一閘極絕緣層；形成一資料線，其設在該閘極絕緣層上且交叉該閘極線以定義該顯示區類內的一像素區、一第二共同焊墊，其設在該非顯示區內該閘極絕緣層上、以及一在該像素區內的薄膜電晶體，該薄膜電晶體連接至該閘極線和該資料線；在該資料線、該第二共同焊墊和該薄膜電晶體上形成一第一鈍化層；在該第一鈍化層上形成一共同電極且覆蓋該顯示區的整個表面；在該共同電極上形成一第二鈍化層；形成一曝露一部分該共同電極的第一接觸孔、一曝露一部分該第一共同焊墊的第二接觸孔、一曝露其他部分該共同電極的第三接觸孔、一曝露一部分該第二共同焊墊的第四接觸孔、一曝露其他部分該第一共同焊墊的第五接觸孔、一曝露其他部分該第二共同焊墊的第六接觸孔、以及一曝露一部分該薄膜電晶體的汲極接觸孔；以及形成一在該第二鈍化層上且在每個像素區內的像素電極、以及在該第二鈍化層上的第一至第三連接圖案，該像素電極通過該汲極接觸孔連接至該薄膜電晶體並具有至少一個開口，該第一連接圖案通過該第一和第二接觸孔將該共同電極連接至該第一共同焊墊，該第二連接圖案通過該第三和第四接觸孔將該共同電極連接至該第二共同焊墊，以及該第三連接圖案通過該第五和第六接觸孔將該第一共同焊墊連接至該第二共同焊墊。
  30. 如申請專利範圍第29項所述的方法，其中該形成該第一接觸孔、該第二接觸孔、該第三接觸孔、該第四接觸孔、該第五接觸孔、該第六接觸孔和該汲極接觸孔的步驟由單個光罩製程執行。
  31. 如申請專利範圍第29項所述的方法，其中該形成該像素電極及該第一至第三連接圖案的步驟由單個光罩製程執行。
TW099134050A 2009-10-06 2010-10-06 用於邊緣場切換模式液晶顯示裝置之陣列基板及其製造方法 TWI440945B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090094694A KR101250319B1 (ko) 2009-10-06 2009-10-06 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법

Publications (2)

Publication Number Publication Date
TW201116912A TW201116912A (en) 2011-05-16
TWI440945B true TWI440945B (zh) 2014-06-11

Family

ID=43822933

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099134050A TWI440945B (zh) 2009-10-06 2010-10-06 用於邊緣場切換模式液晶顯示裝置之陣列基板及其製造方法

Country Status (4)

Country Link
US (1) US8379177B2 (zh)
KR (1) KR101250319B1 (zh)
CN (1) CN102033376B (zh)
TW (1) TWI440945B (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103270601B (zh) * 2010-12-20 2016-02-24 夏普株式会社 半导体装置和显示装置
US8659734B2 (en) * 2011-01-03 2014-02-25 Samsung Display Co., Ltd. Liquid crystal display and manufacturing method thereof
GB2489939A (en) * 2011-04-11 2012-10-17 Plastic Logic Ltd Control of capacitive coupling in pixel circuitry
JP2012255840A (ja) 2011-06-07 2012-12-27 Japan Display West Co Ltd 表示装置および電子機器
TWI456323B (zh) * 2011-09-22 2014-10-11 Hannstar Display Corp 液晶顯示器之單位畫素結構
KR101894328B1 (ko) * 2011-10-06 2018-09-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101905757B1 (ko) * 2011-11-17 2018-10-10 엘지디스플레이 주식회사 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101597929B1 (ko) * 2012-02-15 2016-02-25 샤프 가부시키가이샤 액정 디스플레이
CN104220926B (zh) * 2012-03-27 2016-10-05 夏普株式会社 半导体装置、半导体装置的制造方法和显示装置
TWI681233B (zh) * 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
US20140120657A1 (en) * 2012-10-30 2014-05-01 Apple Inc. Back Channel Etching Oxide Thin Film Transistor Process Architecture
KR102011274B1 (ko) * 2012-12-10 2019-08-19 삼성디스플레이 주식회사 표시 기판의 제조 방법
KR101988925B1 (ko) * 2012-12-10 2019-06-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR102104356B1 (ko) * 2012-12-24 2020-04-24 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR20140095797A (ko) * 2013-01-25 2014-08-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103197480B (zh) * 2013-03-22 2015-07-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板
TWI501015B (zh) * 2013-04-03 2015-09-21 Au Optronics Corp 畫素結構及其製作方法
KR102081598B1 (ko) * 2013-05-31 2020-02-26 엘지디스플레이 주식회사 네로우 베젤 타입 액정표시장치용 어레이 기판 및 이의 제조방법
KR102081827B1 (ko) 2013-07-02 2020-04-16 삼성디스플레이 주식회사 액정 표시 장치
CN103605244B (zh) * 2013-11-25 2016-03-30 深圳市华星光电技术有限公司 像素结构
US9711543B2 (en) 2013-11-29 2017-07-18 Lg Display Co., Ltd. Liquid crystal display and method for manufacturing the same
KR102068770B1 (ko) * 2013-11-29 2020-02-11 엘지디스플레이 주식회사 프린지필드 스위칭모드 어레이기판 및 그 제조방법
JP2015118193A (ja) * 2013-12-18 2015-06-25 株式会社ジャパンディスプレイ 液晶表示装置
WO2015092944A1 (ja) * 2013-12-19 2015-06-25 パナソニック液晶ディスプレイ株式会社 表示装置及び表示装置の製造方法
CN103943631A (zh) * 2013-12-26 2014-07-23 上海天马微电子有限公司 一种薄膜晶体管阵列基板及其制备方法、液晶显示器
KR102132445B1 (ko) * 2013-12-31 2020-07-09 엘지디스플레이 주식회사 액정 디스플레이 패널 및 이의 제조 방법
KR102201109B1 (ko) 2014-03-06 2021-01-11 삼성디스플레이 주식회사 표시 장치
KR102261760B1 (ko) 2014-07-29 2021-06-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN104299943A (zh) * 2014-09-16 2015-01-21 京东方科技集团股份有限公司 阵列基板及其制造方法和显示面板
CN104298020A (zh) * 2014-10-20 2015-01-21 京东方科技集团股份有限公司 应用于ads显示装置中的阵列基板
CN106292082A (zh) * 2015-05-15 2017-01-04 南京瀚宇彩欣科技有限责任公司 液晶显示屏的像素结构及其制造方法
CN105070687A (zh) * 2015-09-18 2015-11-18 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置
US10663821B2 (en) * 2015-11-06 2020-05-26 Sharp Kabushiki Kaisha Display board having insulating films and terminals, and display device including the same
KR102148491B1 (ko) 2015-12-14 2020-08-26 엘지디스플레이 주식회사 박막트랜지스터 기판
KR102494779B1 (ko) * 2015-12-22 2023-02-02 엘지디스플레이 주식회사 터치 겸용 액정 표시 장치
KR102454383B1 (ko) * 2015-12-28 2022-10-17 엘지디스플레이 주식회사 프린지 필드 스위칭 방식의 액정 표시장치
KR102560703B1 (ko) * 2016-04-29 2023-07-28 삼성디스플레이 주식회사 디스플레이 장치
US20180145096A1 (en) * 2016-11-23 2018-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR102329979B1 (ko) * 2017-05-18 2021-11-22 엘지디스플레이 주식회사 액정표시장치
KR102482006B1 (ko) * 2017-12-28 2022-12-27 엘지디스플레이 주식회사 표시장치
CN108598095A (zh) * 2018-05-23 2018-09-28 京东方科技集团股份有限公司 显示基板及其制作方法、检测方法
KR102643634B1 (ko) * 2018-12-04 2024-03-06 삼성디스플레이 주식회사 표시 패널
KR102664775B1 (ko) * 2019-08-28 2024-05-08 엘지디스플레이 주식회사 표시 장치
KR20230013666A (ko) * 2021-07-15 2023-01-27 삼성디스플레이 주식회사 표시 장치
CN114137771B (zh) * 2021-12-08 2023-08-01 Tcl华星光电技术有限公司 阵列基板及其制作方法
CN114779552B (zh) * 2022-04-26 2025-01-17 福州京东方光电科技有限公司 阵列基板、显示装置及阵列基板的检测方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100923707B1 (ko) * 1999-09-07 2009-10-27 가부시키가이샤 히타치세이사쿠쇼 액정표시장치
TW471181B (en) * 2000-12-27 2002-01-01 Ind Tech Res Inst Manufacturing method of wide view angle flat panel display cell
KR101159318B1 (ko) * 2005-05-31 2012-06-22 엘지디스플레이 주식회사 액정 표시 장치
JP4039444B2 (ja) 2005-07-15 2008-01-30 エプソンイメージングデバイス株式会社 液晶表示装置及び電子機器
JP4356750B2 (ja) 2007-01-25 2009-11-04 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
US7808595B2 (en) 2007-04-02 2010-10-05 Lg Display Co., Ltd. Array substrate for liquid crystal display device and manufacturing method of the same
JP2008275761A (ja) * 2007-04-26 2008-11-13 Hitachi Displays Ltd 液晶表示装置とその製造方法
JP4487318B2 (ja) * 2007-07-26 2010-06-23 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
TWI341033B (en) * 2007-10-31 2011-04-21 Au Optronics Corp Pixel structure and method for manufacturing the same

Also Published As

Publication number Publication date
KR20110037307A (ko) 2011-04-13
US20110080549A1 (en) 2011-04-07
US8379177B2 (en) 2013-02-19
KR101250319B1 (ko) 2013-04-03
CN102033376B (zh) 2013-06-19
TW201116912A (en) 2011-05-16
CN102033376A (zh) 2011-04-27

Similar Documents

Publication Publication Date Title
TWI440945B (zh) 用於邊緣場切換模式液晶顯示裝置之陣列基板及其製造方法
US8933460B2 (en) Array substrate for fringe field switching mode liquid crystal display device
CN102769013B (zh) 薄膜晶体管基板及其制造方法
US8053802B2 (en) Liquid crystal display device and method of fabricating the same
KR101294232B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및이의 제조 방법
US9768275B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
CN103033999B (zh) 薄膜晶体管基板和制造薄膜晶体管基板的方法
CN102096255B (zh) 液晶显示设备的阵列基板及其制造方法
US8803147B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of manufacturing the same
US8199301B2 (en) Horizontal electric field switching liquid crystal display device
KR20110076372A (ko) 액정표시장치용 어레이 기판의 제조방법
CN100476529C (zh) 面内切换型液晶显示装置用阵列基板的制造方法
US7528918B2 (en) Thin film transistor substrate of fringe field switching type and fabricating method thereof
US6791651B2 (en) Array substrate for IPS mode liquid crystal display device and fabricating method for the same
US7504661B2 (en) Thin film transistor substrate and fabricating method thereof
KR101953832B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20120043387A (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
KR20050060963A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR20080074356A (ko) 표시 기판 및 이의 제조 방법
KR101950826B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
KR101969428B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR101149938B1 (ko) 프린지 필드 스위치 타입의 박막 트랜지스터 기판 제조방법
KR20130064262A (ko) 박막트랜지스터 기판 및 그 제조 방법
KR20110018577A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20090043213A (ko) 박막 트랜지스터 기판 및 그 제조 방법