[go: up one dir, main page]

TWI440005B - 產生液晶顯示器的削角電壓的削角電路及其方法 - Google Patents

產生液晶顯示器的削角電壓的削角電路及其方法 Download PDF

Info

Publication number
TWI440005B
TWI440005B TW100109407A TW100109407A TWI440005B TW I440005 B TWI440005 B TW I440005B TW 100109407 A TW100109407 A TW 100109407A TW 100109407 A TW100109407 A TW 100109407A TW I440005 B TWI440005 B TW I440005B
Authority
TW
Taiwan
Prior art keywords
coupled
voltage
chamfering
type mos
mos transistor
Prior art date
Application number
TW100109407A
Other languages
English (en)
Other versions
TW201239858A (en
Inventor
Chun Cheng Hou
Original Assignee
Chunghwa Picture Tubes Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chunghwa Picture Tubes Ltd filed Critical Chunghwa Picture Tubes Ltd
Priority to TW100109407A priority Critical patent/TWI440005B/zh
Publication of TW201239858A publication Critical patent/TW201239858A/zh
Application granted granted Critical
Publication of TWI440005B publication Critical patent/TWI440005B/zh

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

產生液晶顯示器的削角電壓的削角電路及其方法
本發明係有關於一種產生液晶顯示器的削角電壓的削角電路及其方法,尤指一種可在任意時間點產生液晶顯示器的削角電壓的削角電路及其方法。
請參照第1圖,第1圖係為先前技術說明應用在GIP(gate in panel)面板的削角電路100的示意圖。如第1圖所示,削角電路100包含一位準調整器102與一削角單元104,其中削角電路100可內建在一電源IC內部。位準調整器102調整一輸入電壓LS_I的準位,以產生一第一電壓LS。削角單元104係耦接於位準調整器102,用以接收第一電壓LS,並根據第一電壓LS產生一削角電壓LS_O,其中削角電壓LS_O即為GIP面板所使用的薄膜電晶體的閘極電壓。請參照第2圖,第2圖係為說明輸入電壓LS_I、第一電壓LS及削角電壓LS_O的波形的示意圖,其中輸入電壓LS_I的準位係從0至高電壓VDD。如第2圖所示,削角電壓LS_O的放電時間是由一外接電容C決定,且一般說來,削角電壓LS_O係削到電壓VDDA。而削角電壓LS_O的放電斜率是由一外接電阻R決定,其中VEEG係為閘極低電壓以及VGH係為閘極高電壓。因此,先前技術係對薄膜電晶體的閘極電壓作削角,減輕GIP面板的閃爍現象及改善面板均勻度,以提高畫面品質。但先前技術的缺點是在第一電壓LS的負緣才會開始做削角的動作,無法在第一電壓LS的任意時間點做削角(例如在第一電壓LS正緣做削角)。
本發明的一實施例提供一種產生液晶顯示器的削角電壓的削角電路。該削角電路包含一位準調整器、一相位調整器、一相位比較器及一削角器。該位準調整器係用以調整一輸入電壓的準位,以產生一第一電壓;該相位調整器係耦接於該位準調整器,用以接收該第一電壓,並根據一相位調整訊號,調整該第一電壓的相位,以產生一第二電壓;該相位比較器係耦接於該位準調整器與該相位調整器,用以接收該第一電壓與該第二電壓,其中該相位比較器係用以比較該第一電壓與該第二電壓,以產生一比較結果;該削角器係耦接於該位準調整器、該相位調整器與該相位比較器,用以根據該第一電壓、該第二電壓與該比較結果,輸出該削角電壓。
本發明的另一實施例提供一種產生液晶顯示器的削角電壓的方法。該方法包含調整一輸入電壓的準位,以產生一第一電壓;根據一相位調整訊號,調整該第一電壓的相位,以產生一第二電壓;比較該第一電壓與該第二電壓,以產生一比較結果;根據該第一電壓、該第二電壓與該比較結果,輸出該削角電壓。
本發明提供一種產生液晶顯示器的削角電壓的削角電路及其方法。該削角電路及其方法係利用一位準調整器調整一輸入電壓的準位,以產生一第一電壓,利用一相位調整器調整該輸入電壓的相位,以產生一第二電壓,再利用一相位比較器比較該第一電壓的相位與該第二電壓的相位,以產生一比較結果。一削角器的第一削角單元與第二削角單元即可根據該第一電壓、該第二電壓與該比較結果,輸出一削角電壓。因此,本發明可在任意時間點上產生削角的動作,並可減輕一GIP面板的閃爍現象及改善該GIP面板均勻度,以提高畫面品質。
請參照第3圖,第3圖係為本發明的一實施例說明一種產生液晶顯示器的削角電壓的削角電路300的示意圖。削角電路300包含包含一位準調整器302、一相位調整器304、一相位比較器306及一削角器308。位準調整器302係用以調整一輸入電壓LS_I的準位,以產生一第一電壓LS;相位調整器304係耦接於位準調整器302,用以接收第一電壓LS,並根據一相位調整訊號PR_I,調整第一電壓LS的相位,以產生一第二電壓PS;相位比較器306係耦接於位準調整器302與相位調整器304,用以接收第一電壓LS與第二電壓PS,其中相位比較器306係用以比較第一電壓LS的相位與第二電壓PS的相位,以產生一比較結果PC;削角器308係耦接於位準調整器302、相位調整器304與相位比較器306,用以根據第一電壓LS、第二電壓PS與比較結果PC,輸出一削角電壓LS_O。
削角器308包含一第一傳輸閘3082、一第一削角單元3084、一第二削角單元3086、一第二傳輸閘3088及一第三傳輸閘3090。第一傳輸閘3082係耦接於相位調整器304與相位比較器306;第一削角單元3084係耦接於位準調整器302與第一傳輸閘3082;第二削角單元3086係耦接於位準調整器302與第一傳輸閘3082;第二傳輸閘3088係耦接於第一削角單元3084、第二削角單元3086及相位比較器306;第三傳輸閘3090係耦接於第一削角單元3084、第二削角單元3086及相位比較器306。
請參照第4圖,第4圖係為說明削角器308的示意圖。第一削角單元3084具有一第一端,耦接於位準調整器302,用以接收第一電壓LS,一第二端,耦接於第一傳輸閘3082,一第三端,耦接於位準調整器302,用以接收第一電壓LS,一第四端,耦接於第二傳輸閘3088,一第五端,用以接收一閘極低電壓VEEG,及一第六端,耦接於第三傳輸閘3090。第一削角單元3084包含一第一N型金氧半電晶體30842、一第二N型金氧半電晶體30844、一第一P型金氧半電晶體30846、一第三N型金氧半電晶體30848及一第二P型金氧半電晶體30850。第一N型金氧半電晶體30842具有一第一端,耦接於第一削角單元3084的第一端,一第二端,耦接於第一N型金氧半電晶體30842的第一端,及一第三端;第二N型金氧半電晶體30844具有一第一端,耦接於第一N型金氧半電晶體30842的第三端,一第二端,耦接於第一削角單元3084的第二端,及一第三端,耦接於第一削角單元3084的第六端;第一P型金氧半電晶體30846具有一第一端,耦接於第二N型金氧半電晶體30844的第三端,一第二端,耦接於第二N型金氧半電晶體30844的第二端,及一第三端;第三N型金氧半電晶體30848具有一第一端,耦接於第一P型金氧半電晶體30846的第三端,一第二端,耦接於第一削角單元3084的第三端,及一第三端,耦接於第一削角單元3084的第四端;第二P型金氧半電晶體30850具有一第一端,耦接於第二N型金氧半電晶體30844的第三端,一第二端,耦接於第一削角單元3084的第三端,及一第三端,耦接於第一削角單元3084的第五端。
如第4圖所示,第二削角單元3086具有一第一端,耦接於位準調整器302,用以接收第一電壓LS,一第二端,耦接於第三傳輸閘3090,一第三端,耦接於位準調整器302,用以接收第一電壓LS,一第四端,耦接於第一傳輸閘3082,一第五端,耦接於第二傳輸閘3088,及一第六端,用以接收閘極低電壓VEEG。第二削角單元3086包含一第四N型金氧半電晶體30862、一第三P型金氧半電晶體30864、一第四P型金氧半電晶體30866、一第五N型金氧半電晶體30868及一第五P型金氧半電晶體30870。第四N型金氧半電晶體30862具有一第一端,耦接於第二削角單元3086的第一端,一第二端,耦接於第二削角單元3086的第一端,及一第三端,耦接於第二削角單元3086的第二端;第三P型金氧半電晶體30864具有一第一端,耦接於第四N型金氧半電晶體30862的第三端,一第二端,耦接於第二削角單元3086的第三端,及一第三端;第四P型金氧半電晶體30866具有一第一端,耦接於第四N型金氧半電晶體30862的第三端,一第二端,耦接於第二削角單元3086的第三端,及一第三端;第五N型金氧半電晶體30868具有一第一端,耦接於第三P型金氧半電晶體30864的第三端,一第二端,耦接於第二削角單元3086的第四端,及一第三端,耦接於第二削角單元3086的第五端;第五P型金氧半電晶體30870具有一第一端,耦接於第四P型金氧半電晶體30866的第三端,一第二端,耦接於第二削角單元3086的第四端,及一第三端,耦接於第二削角單元3086的第六端。
如第4圖所示,第一傳輸閘3082具有一第一端,耦接於相位調整器304,用以接收第二電壓PS,一第二端,耦接於相位比較器306,用以接收比較結果PC,一第三端,耦接於第一削角單元3084的第二端,及一第四端,耦接於第二削角單元3086的第四端,其中第一傳輸閘3082係用以根據比較結果PC,傳送第二電壓PS至第一削角單元3084或第二削角單元3086。第一傳輸閘3082包含一第六N型金氧半電晶體30822及一第六P型金氧半電晶體30824。第六N型金氧半電晶體30822具有一第一端,耦接於第一傳輸閘3082的第一端,一第二端,耦接於第一傳輸閘3082的第二端,及一第三端,耦接於第一傳輸閘3082的第三端;第六P型金氧半電晶體30824具有一第一端,耦接於第一傳輸閘3082的第一端,一第二端,耦接於第一傳輸閘3082的第二端,及一第三端,耦接於第一傳輸閘3082的第四端。
如第4圖所示,第二傳輸閘3088具有一第一端,耦接於第一削角單元3084的第四端,一第二端,耦接於一外接電阻R,一第三端,耦接於相位比較器306,用以接收比較結果PC,及一第四端,耦接於該第二削角單元的第五端,其中第二傳輸閘3088係用以根據比較結果PC,將第一削角單元3084的第六端的電位或第二削角單元3086的第二端的電位透過外接電阻R放電至一電壓VDDA。第二傳輸閘3088包含一第七N型金氧半電晶體30882及一第七P型金氧半電晶體30884。第七N型金氧半電晶體30882具有一第一端,耦接於第二傳輸閘3088的第一端,一第二端,耦接於第二傳輸閘3088的第三端,及一第三端,耦接於第二傳輸閘3088的第二端;第七P型金氧半電晶體30884具有一第一端,耦接於第二傳輸閘3088的第四端,一第二端,耦接於第二傳輸閘3088的第三端,及一第三端,耦接於第二傳輸閘3088的第二端。
如第4圖所示,第三傳輸閘3090具有一第一端,耦接於第二削角單元3086的第二端,一第二端,耦接於相位比較器306,用以接收比較結果PC,一第三端,耦接於第一削角單元3084的第六端,及一第四端,用以輸出削角電壓LS_O,其中第三傳輸閘3090係用以根據比較結果PC,決定第一削角單元3084的第六端或第二削角單元3086的第二端輸出削角電壓LS_O。第三傳輸閘3090包含一第八P型金氧半電晶體30902及一第八N型金氧半電晶體30904。第八P型金氧半電晶體30902具有一第一端,耦接於第三傳輸閘3090的第一端,一第二端,耦接於第三傳輸閘3090的第二端,及一第三端,耦接於第三傳輸閘3090的第四端;第八N型金氧半電晶體30904具有一第一端,耦接於第三傳輸閘3090的第三端,一第 二端,耦接於3090第三傳輸閘的第二端,及一第三端,耦接於第三傳輸閘3090的第四端。
請參照第5A圖、第5B圖及表一,第5A圖係為說明當第一電壓LS的相位落後第二電壓PS時,削角電路300產生的削角電壓LS_O的示意圖,第5B圖及表一係為分段說明當第一電壓LS的相位落後第二電壓PS時,第一削角單元3084的動作的示意圖。
如第5A圖所示,當第一電壓LS落後第二電壓PS時間T1時,比較結果PC係為一邏輯高電位,且削角電壓LS_O根據第二電壓PS的負緣開始放電,並於第一電壓LS的負緣結束放電,亦即可藉由時間T1控制削角電壓LS_O的放電時間(削角的時間)。因為比較結果PC係為邏輯高電位,所以第六N型金氧半電晶體30822、第七N型金氧半電晶體30882及第八N型金氧半電晶體30904開啟,因此第一削角單元3084的第二端透過第一傳輸閘3082接收第二電壓PS、第一削角單元3084的第四端透過第二傳輸閘3088耦接於外接電阻R及第一削角單元3084的第六端透過第三傳輸閘3090輸出削角電壓LS_O。另外,削角電壓LS_O的放電斜率係由第一削角單 元3084的寄生電容與外接電阻R所決定。但因為第一削角單元3084的寄生電容很小,所以可藉由外接電阻R控制削角電壓LS_O的放電斜率。另外,在表一中,閘極高電壓VGH以“1”表示以及閘極低電壓VEEG以“0”表示。如第4圖、第5B圖及表一所示,在第5B圖的I區,第一電壓LS係為“0”以及第二電壓PS係為“1”,所以第一N型金氧半電晶體30842關閉、第二N型金氧半電晶體30844開啟、第一P型金氧半電晶體30846關閉、第三N型金氧半電晶體30848關閉及第二P型金氧半電晶體30850開啟。因為,第二P型金氧半電晶體30850開啟,所以削角電壓LS_O經由第一削角單元3084的第五端被下拉至“0”。在第5B圖的II區,第一電壓LS係為“1”以及第二電壓PS係為“1”,所以第一N型金氧半電晶體30842開啟、第二N型金氧半電晶體30844開啟、第一P型金氧半電晶體30846關閉、第三N型金氧半電晶體30848開啟及第二P型金氧半電晶體30850關閉。因為,第一N型金氧半電晶體30842開啟和第二N型金氧半電晶體30844開啟,所以削角電壓LS_O經由第一削角單元3084的第一端被上拉至“1”。在第5B圖的III區,第一電壓LS係為“1”以及第二電壓PS係為“0”,所以第一N型金氧半電晶體30842開啟、第二N型金氧半電晶體30844關閉、第一P型金氧半電晶體30846開啟、第三N型金氧半電晶體30848開啟及第二P型金氧半電晶體30850關閉。因為,第一P型金氧半電晶體30846開啟及第三N型金氧半電晶體30848開啟,所以削角電壓LS_O經由第一削角單元3084的第四端透過第二傳輸閘3088被外接電阻R放電至電壓VDDA。在第5B圖的IV區,第一 電壓LS係為“0”以及第二電壓PS係為“0”,所以第一N型金氧半電晶體30842關閉、第二N型金氧半電晶體30844關閉、第一P型金氧半電晶體30846開啟、第三N型金氧半電晶體30848關閉及第二P型金氧半電晶體30850開啟。因為,第二P型金氧半電晶體30850開啟,所以削角電壓LS_O經由第一削角單元3084的第五端被下拉至“0”。
請參照第6A圖、第6B圖及表二,第6A圖係為說明當第一電壓LS的相位領先第二電壓PS時,削角電路300產生的削角電壓LS_O的示意圖,第6B圖及表二係為分段說明當第一電壓LS的相位領先第二電壓PS時,第二削角單元3086的動作的示意圖。
如第6A圖所示,當第一電壓LS領先第二電壓PS時間T2時,比較結果PC係為一邏輯低電位,且削角電壓LS_O根據第一電壓LS的負緣開始放電,並於第二電壓PS的負緣結束放電,亦即可藉由時間T2控制削角電壓LS_O的放電時間(削角的時間)。因為比較結果PC係為邏輯低電位,所以第六P型金氧半電晶體30824、第七P型金氧半電晶體30884及第八P型金氧半電晶體30902開啟,因 此第二削角單元3086的第四端透過第一傳輸閘3082接收第二電壓PS、第二削角單元3086的第五端透過第二傳輸閘3088耦接於外接電阻R及第二削角單元3086的第二端透過第三傳輸閘3090輸出削角電壓LS_O。另外,削角電壓LS_O的放電斜率係由第二削角單元3086的寄生電容與外接電阻R所決定。但因為第二削角單元3086的寄生電容很小,所以可藉由外接電阻R控制削角電壓LS_O的放電斜率。另外,在表二中,閘極高電壓VGH以“1”表示以及閘極低電壓VEEG以“0”表示。如第4圖、第6B圖及表二所示,在第6B圖的I’區,第一電壓LS係為“1”以及第二電壓PS係為“0”,所以第四N型金氧半電晶體30862開啟、第三P型金氧半電晶體30864關閉、第四P型金氧半電晶體30866關閉、第五N型金氧半電晶體30868關閉及第五P型金氧半電晶體30870開啟。因為,第四N型金氧半電晶體30862開啟,所以削角電壓LS_O經由第二削角單元3086的第一端被上拉至“1”。在第6B圖的II’區,第一電壓LS係為“1”以及第二電壓PS係為“1”,所以第四N型金氧半電晶體30862開啟、第三P型金氧半電晶體30864關閉、第四P型金氧半電晶體30866關閉、第五N型金氧半電晶體30868開啟及第五P型金氧半電晶體30870關閉。因為,第四N型金氧半電晶體30862開啟,所以削角電壓LS_O經由第二削角單元3086的第一端被上拉至“1”。在第6B圖的III’區,第一電壓LS係為“0”以及第二電壓PS係為“1”,所以第四N型金氧半電晶體30862關閉、第三P型金氧半電晶體30864開啟、第四P型金氧半電晶體30866開啟、第五N型金氧半電晶體30868開啟及第五P型金氧半電晶體 30870關閉。因為,第三P型金氧半電晶體30864開啟及第五N型金氧半電晶體30868開啟,所以削角電壓LS_O經由第二削角單元3086的第五端透過第二傳輸閘3088被外接電阻R放電至電壓VDDA。在第6B圖的IV’區,第一電壓LS係為“0”以及第二電壓PS係為“0”,所以第四N型金氧半電晶體30862關閉、第三P型金氧半電晶體30864開啟、第四P型金氧半電晶體30866開啟、第五N型金氧半電晶體30868關閉及第五P型金氧半電晶體30870開啟。因為,第四P型金氧半電晶體30866開啟及第五P型金氧半電晶體30870開啟,所以削角電壓LS_O經由第二削角單元3086的第六端被下拉至“0”。
請參照第7圖,第7圖係為本發明的另一實施例說明一種產生液晶顯示器的削角電壓的方法之流程圖。第7圖之方法係利用第3圖的削角電路300說明,詳細步驟如下:步驟700:開始;步驟702:調整輸入電壓LS_I的準位,以產生第一電壓LS;步驟704:根據相位調整訊號PR_I,調整第一電壓LS的相位,以產生第二電壓PS;步驟706:比較第一電壓LS的相位是否領先第二電壓PS的相位,並產生比較結果PC;如果是,進行步驟708;如果否,跳至步驟710;步驟708:第二削角單元3086根據第一電壓LS、第二電壓PS與 比較結果PC,輸出削角電壓LS_O;步驟710:第一削角單元3084根據第一電壓LS、第二電壓PS與比較結果PC,輸出削角電壓LS_O。
在步驟702中,位準調整器302調整輸入電壓LS_I的準位,以產生第一電壓LS。在步驟704中,相位調整器304根據相位調整訊號PR_I,調整第一電壓LS的相位,以產生第二電壓PS。在步驟706中,相位比較器306比較第一電壓LS的相位與第二電壓PS的相位,以產生比較結果PC。在步驟708中,當第一電壓LS的相位領先第二電壓PS的相位時,第二削角單元3086根據比較結果PC透過第一傳輸閘3082接收第二電壓PS。然後第二削角單元3086根據第二電壓PS、第一電壓LS與比較結果PC,輸出削角電壓LS_O。在步驟710中,當第一電壓LS的相位落後第二電壓PS的相位時,第一削角單元3084根據比較結果PC透過第一傳輸閘3082接收第二電壓PS。然後第一削角單元3084根據第二電壓PS、第一電壓LS與比較結果PC,輸出削角電壓LS_O。
綜上所述,本發明所提供的產生液晶顯示器的削角電壓的削角電路及其方法,係利用位準調整器調整輸入電壓的準位,以產生第一電壓,利用相位調整器調整輸入電壓的相位,以產生第二電壓,再利用相位比較器比較第一電壓的相位與第二電壓的相位,以產生比較結果。削角器的第一削角單元與第二削角單元即可根據第一電壓、第二電壓與比較結果,輸出削角電壓。因此,本發明可在任意 時間點上產生削角的動作,並可減輕GIP面板的閃爍現象及改善GIP面板均勻度,以提高畫面品質。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
100、300‧‧‧削角電路
102、302‧‧‧位準調整器
104‧‧‧削角單元
304‧‧‧相位調整器
306‧‧‧相位比較器
308‧‧‧削角器
3082‧‧‧第一傳輸閘
3084‧‧‧第一削角單元
3086‧‧‧第二削角單元
3088‧‧‧第二傳輸閘
3090‧‧‧第三傳輸閘
30822‧‧‧第六N型金氧半電晶體
30824‧‧‧第六P型金氧半電晶體
30842‧‧‧第一N型金氧半電晶體
30844‧‧‧第二N型金氧半電晶體
30846‧‧‧第一P型金氧半電晶體
30848‧‧‧第三N型金氧半電晶體
30850‧‧‧第二P型金氧半電晶體
30862‧‧‧第四N型金氧半電晶體
30864‧‧‧第三P型金氧半電晶體
30866‧‧‧第四P型金氧半電晶體
30868‧‧‧第五N型金氧半電晶體
30870‧‧‧第五P型金氧半電晶體
30882‧‧‧第七N型金氧半電晶體
30884‧‧‧第七P型金氧半電晶體
30902‧‧‧第八P型金氧半電晶體
30904‧‧‧第八N型金氧半電晶體
C‧‧‧外接電容
LS‧‧‧第一電壓
LS_I‧‧‧輸入電壓
LS_O‧‧‧削角電壓
PC‧‧‧比較結果
PR_I‧‧‧相位調整訊號
PS‧‧‧第二電壓
R‧‧‧外接電阻
T1、T2‧‧‧時間
VDD‧‧‧高電壓
VEEG‧‧‧閘極低電壓
VGH‧‧‧閘極高電壓
VDDA‧‧‧電壓
700至710‧‧‧步驟
第1圖係為先前技術說明應用在GIP面板的削角電路系統的示意圖。
第2圖係為說明輸入電壓、第一電壓及削角電壓的波形的示意圖。
第3圖係為本發明的一實施例說明一種產生液晶顯示器的削角電壓的削角電路的示意圖。
第4圖係為說明削角器的示意圖。
第5A圖係為說明當第一電壓的相位落後第二電壓時,削角電路產生的削角電壓的示意圖。
第5B圖及表一係為分段說明當第一電壓的相位落後第二電壓時,第一削角單元的動作的示意圖。
第6A圖係為說明當第一電壓的相位領先第二電壓時,削角電路產生的削角電壓的示意圖。
第6B圖及表二係為分段說明當第一電壓的相位領先第二電壓時,第二削角單元的動作的示意圖。
第7圖係為本發明的另一實施例說明一種產生液晶顯示器的削角電壓的方法之流程圖。
300...削角電路
302...位準調整器
304...相位調整器
306...相位比較器
308...削角器
3082...第一傳輸閘
3084...第一削角單元
3086...第二削角單元
3088...第二傳輸閘
3090...第三傳輸閘
LS...第一電壓
LS_I...輸入電壓
LS_O...削角電壓
PC...比較結果
PR_I...相位調整訊號
PS...第二電壓
R...外接電阻
VDDA...電壓

Claims (8)

  1. 一種產生液晶顯示器的削角電壓的削角電路,包含:一位準調整器,用以調整一輸入電壓的準位,以產生一第一電壓;一相位調整器,耦接於該位準調整器,用以接收該第一電壓,並根據一相位調整訊號,調整該第一電壓的相位,以產生一第二電壓;一相位比較器,耦接於該位準調整器與該相位調整器,用以接收該第一電壓與該第二電壓,其中該相位比較器係用以比較該第一電壓與該第二電壓,以產生一比較結果;及一削角器,耦接於該位準調整器、該相位調整器與該相位比較器,用以根據該第一電壓、該第二電壓與該比較結果,輸出該削角電壓,其中該削角器包含:一第一傳輸閘,耦接於該相位調整器與該相位比較器;一第一削角單元,耦接於該位準調整器與該第一傳輸閘;一第二削角單元,耦接於該位準調整器與該第一傳輸閘;一第二傳輸閘,耦接於該第一削角單元、該第二削角單元及該相位比較器;及一第三傳輸閘,耦接於該第一削角單元、該第二削角單元及該相位比較器。
  2. 如請求項1所述之削角電路,其中該第一削角單元具有一第一端,耦接於該位準調整器,用以接收該第一電壓,一第二端, 耦接於該第一傳輸閘,一第三端,耦接於該位準調整器,用以接收該第一電壓,一第四端,耦接於該第二傳輸閘,一第五端,用以接收一閘極低電壓,及一第六端,耦接於該第三傳輸閘,其中該第一削角單元包含:一第一N型金氧半電晶體,具有一第一端,耦接於該第一削角單元的第一端,一第二端,耦接於該第一端,及一第三端;一第二N型金氧半電晶體,具有一第一端,耦接於該第一N型金氧半電晶體的第三端,一第二端,耦接於該第一削角單元的第二端,及一第三端,耦接於該第一削角單元的第六端;一第一P型金氧半電晶體,具有一第一端,耦接於該第二N型金氧半電晶體的第三端,一第二端,耦接於該第二N型金氧半電晶體的第二端,及一第三端;一第三N型金氧半電晶體,具有一第一端,耦接於該第一P型金氧半電晶體的第三端,一第二端,耦接於該第一削角單元的第三端,及一第三端,耦接於該第一削角單元的第四端;及一第二P型金氧半電晶體,具有一第一端,耦接於該第二N型金氧半電晶體的第三端,一第二端,耦接於該第一削角單元的第三端,及一第三端,耦接於該第一削角單元的第五端。
  3. 如請求項1所述之削角電路,其中該第二削角單元具有一第一 端,耦接於該位準調整器,用以接收該第一電壓,一第二端,耦接於該第三傳輸閘,一第三端,耦接於該位準調整器,用以接收該第一電壓,一第四端,耦接於該第一傳輸閘,一第五端,耦接於該第二傳輸閘,及一第六端,用以接收該閘極低電壓,其中該第二削角單元包含:一第四N型金氧半電晶體,具有一第一端,耦接於該第二削角單元的第一端,一第二端,耦接於該第一端,及一第三端,耦接於該第二削角單元的第二端;一第三P型金氧半電晶體,具有一第一端,耦接於該第四N型金氧半電晶體的第三端,一第二端,耦接於該第二削角單元的第三端,及一第三端;一第四P型金氧半電晶體,具有一第一端,耦接於該第四N型金氧半電晶體的第三端,一第二端,耦接於該第二削角單元的第三端,及一第三端;一第五N型金氧半電晶體,具有一第一端,耦接於該第三P型金氧半電晶體的第三端,一第二端,耦接於該第二削角單元的第四端,及一第三端,耦接於該第二削角單元的第五端;及一第五P型金氧半電晶體,具有一第一端,耦接於該第四P型金氧半電晶體的第三端,一第二端,耦接於該第二削角單元的第四端,及一第三端,耦接於該第二削角單元的第六端。
  4. 如請求項1所述之削角電路,其中該第一傳輸閘具有一第一端,耦接於該相位調整器,用以接收該第二電壓,一第二端,耦接於該相位比較器,用以接收該比較結果,一第三端,耦接於該第一削角單元的第二端,及一第四端,耦接於該第二削角單元的第四端,其中該第一傳輸閘係用以根據該比較結果,傳送該第二電壓至該第一削角單元或該第二削角單元,該第一傳輸閘包含:一第六N型金氧半電晶體,具有一第一端,耦接於該第一傳輸閘的第一端,一第二端,耦接於該第一傳輸閘的第二端,及一第三端,耦接於該第一傳輸閘的第三端;及一第六P型金氧半電晶體,具有一第一端,耦接於該第一傳輸閘的第一端,一第二端,耦接於該第一傳輸閘的第二端,及一第三端,耦接於該第一傳輸閘的第四端。
  5. 如請求項1所述之削角電路,其中該第二傳輸閘具有一第一端,耦接於該第一削角單元的第四端,一第二端,耦接於一外接電阻,一第三端,耦接於該相位比較器,用以接收該比較結果,及一第四端,耦接於該第二削角單元的第五端,其中該第二傳輸閘係用以根據該比較結果,將該第一削角單元的第六端的電位或該第二削角單元的第二端的電位透過該外接電阻放電至一電壓,該第二傳輸閘包含:一第七N型金氧半電晶體,具有一第一端,耦接於該第二傳輸閘的第一端,一第二端,耦接於該第二傳輸閘的第三端, 及一第三端,耦接於該第二傳輸閘的第二端;及一第七P型金氧半電晶體,具有一第一端,耦接於該第二傳輸閘的第四端,一第二端,耦接於該第二傳輸閘的第三端,及一第三端,耦接於該第二傳輸閘的第二端。
  6. 如請求項1所述之削角電路,其中該第三傳輸閘具有一第一端,耦接於該第二削角單元的第二端,一第二端,耦接於該相位比較器,用以接收該比較結果,一第三端,耦接於該第一削角單元的第六端,及一第四端,用以輸出該削角電壓,其中該第三傳輸閘係用以根據該比較結果,決定該第一削角單元的第六端或該第二削角單元的第二端輸出該削角電壓,該第三傳輸閘包含:一第八P型金氧半電晶體,具有一第一端,耦接於該第三傳輸閘的第一端,一第二端,耦接於該第三傳輸閘的第二端,及一第三端,耦接於該第三傳輸閘的第四端;及一第八N型金氧半電晶體,具有一第一端,耦接於該第三傳輸閘的第三端,一第二端,耦接於該第三傳輸閘的第二端,及一第三端,耦接於該第三傳輸閘的第四端。
  7. 一種產生液晶顯示器的削角電壓的方法,包含:調整一輸入電壓的準位,以產生一第一電壓;根據一相位調整訊號,調整該第一電壓的相位,以產生一第二電壓; 比較該第一電壓的相位與該第二電壓的相位,以產生一比較結果;及根據該第一電壓、該第二電壓與該比較結果,輸出該削角電壓;其中當該比較結果顯示該第一電壓的相位落後該第二電壓的相位時,一削角器的第一削角單元根據該第一電壓、該第二電壓與該比較結果,輸出該削角電壓。
  8. 如請求項7所述之方法,其中當該比較結果顯示該第一電壓的相位領先該第二電壓的相位時,該削角器的第二削角單元根據該第一電壓、該第二電壓與該比較結果,輸出該削角電壓。
TW100109407A 2011-03-18 2011-03-18 產生液晶顯示器的削角電壓的削角電路及其方法 TWI440005B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100109407A TWI440005B (zh) 2011-03-18 2011-03-18 產生液晶顯示器的削角電壓的削角電路及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100109407A TWI440005B (zh) 2011-03-18 2011-03-18 產生液晶顯示器的削角電壓的削角電路及其方法

Publications (2)

Publication Number Publication Date
TW201239858A TW201239858A (en) 2012-10-01
TWI440005B true TWI440005B (zh) 2014-06-01

Family

ID=47599649

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100109407A TWI440005B (zh) 2011-03-18 2011-03-18 產生液晶顯示器的削角電壓的削角電路及其方法

Country Status (1)

Country Link
TW (1) TWI440005B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI453719B (zh) * 2012-03-30 2014-09-21 Himax Tech Ltd 閘極驅動器
TWI475550B (zh) 2013-02-01 2015-03-01 Chunghwa Picture Tubes Ltd 產生削角訊號的掃描電路、液晶面板及產生削角訊號的方法
TWI559272B (zh) * 2013-10-16 2016-11-21 天鈺科技股份有限公司 閘極脈衝調變電路及其削角調變方法

Also Published As

Publication number Publication date
TW201239858A (en) 2012-10-01

Similar Documents

Publication Publication Date Title
TWI406502B (zh) 具有自動線性溫度調整功能之閘極驅動電路
US8692577B2 (en) Driver circuit
JP4834700B2 (ja) Cmos遅延の変動を低減する方法
US20100188124A1 (en) Power-on reset circuit
JP2002009608A (ja) 出力回路及び入力回路並びに半導体集積回路装置
TWI440005B (zh) 產生液晶顯示器的削角電壓的削角電路及其方法
CN109617533B (zh) 高反应速率的放大器电路以及相关的嵌位方法
TWI575491B (zh) 顯示裝置及閘極驅動電路之供應電壓的提供方法
CN103019295A (zh) 启动重置信号产生装置及方法
CN103677071A (zh) 半导体装置
US9696737B2 (en) Surge current compensating circuit and comparator module
CN111223435B (zh) 像素电路与像素驱动方法
TWI684089B (zh) 電壓調整電路
US8203383B2 (en) Reducing the effect of bulk leakage currents
JP7168574B2 (ja) 電子回路および電子機器
KR20140086675A (ko) 데이터 출력 회로
CN105939156B (zh) 输入缓冲电路
TWI857781B (zh) 高轉換效率之電源供應器
TWI473428B (zh) 高壓元件電路及其電壓過低鎖定電路
CN116169874A (zh) 一种pump电路
US8575977B1 (en) Low voltage supply comparator and a method to operate the comparator
TWI399713B (zh) 碳奈米管顯示器驅動電路及調整碳奈米管顯示器之輸出亮度的方法
TWI692200B (zh) 載帶芯片用開機關機重置電路及其工作方法
CN101833911B (zh) 碳纳米管显示器驱动电路及调整显示器的输出亮度的方法
US10705553B2 (en) Constant current circuit for suppressing transient variation in constant current

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees