TWI339511B - Digital to analog converter and conversion method - Google Patents
Digital to analog converter and conversion method Download PDFInfo
- Publication number
- TWI339511B TWI339511B TW96128171A TW96128171A TWI339511B TW I339511 B TWI339511 B TW I339511B TW 96128171 A TW96128171 A TW 96128171A TW 96128171 A TW96128171 A TW 96128171A TW I339511 B TWI339511 B TW I339511B
- Authority
- TW
- Taiwan
- Prior art keywords
- capacitor
- period
- parallel
- operational amplifier
- coupled
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 10
- 238000006243 chemical reaction Methods 0.000 title claims description 8
- 239000003990 capacitor Substances 0.000 claims description 158
- 102100036988 Cyclin-dependent kinase 2-interacting protein Human genes 0.000 claims description 12
- 101000737869 Homo sapiens Cyclin-dependent kinase 2-interacting protein Proteins 0.000 claims description 12
- 238000010586 diagram Methods 0.000 claims description 3
- 238000012937 correction Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims 2
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 101150075578 SWI2 gene Proteins 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000010977 jade Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
1339511 1 第9612817]號之專利說明書修正本 修正曰期:99.11.11 九、發明說明: 【發明所屬之技術領域】 本發明係有關於一種轉換器,特別是有關於一種數 位類比轉換器to analog converter ; DAC)。 【先前技術】 數位類比轉換器(digital to analog converter ; DAC) 係為必要介面電路,用以將信號由數位類型轉換至類 •比類型,特別是轉換至類比信處理類型(ana】〇g signal • Pr〇CeSSing d〇main)。在類比數位轉換器(ADC)的技術領域 . 中,數位類比轉換器也是一道關鍵。數位類比轉換器接 •收N位元的數位字元(dighal w〇rd)或資料,並將其轉換 • 成γ類比電壓信號。該類比電壓信號的範圍由零至一最 大電壓。該最大電壓係取決於數位類比轉換器所提供的 參考電壓。 # 關於數位類比轉換器對於語音信號的效能而言,三 角積分調變(delta sigma modulation)係經常被使用,用以 付知所需的總諧波失真(諧波成分比例)或是信號雜訊比 (signal to n〇ise rati0 ; S/N)等。根據三角積分調變,藉由 雜訊形成技得,使得在轉換時,可達到預定的功效。 【發明内容】 本發明提供一種數位類比轉換器,包括一第—電容 态、一第二電容器 '一第三電容器、一第四電容器、一 運算放大器以及複數開關。在一第一期間,第一電容器 0758-A32476TWF1 (20100914) -Ϊ339511 第96128171號之專利說明書修正本 修正曰期:99.11.1] 儲存一第一電壓,而第二電容器儲存一第二電壓。運算 放大器具有一正相輸入端、一反相輸入端、一正相輸出 端及一反相輸出端。第三電容器耗接於該反相輸入端及 該正相輸出端之間。第四電容器耦接於該正相輸入端及 該反相輸出端之間。在與該第一期間無交疊之一第二期 間,開關根據一數位信號,將該第一及第二電容器耦接 該運算放大器,其中當該第一電容器與該第三電容器並 聯時,該第二電容器與該第四電容器並聯,當該第一電 容器與該第四電容器並聯時,該第二電容器與該第三電 容器並聯。 本發明提供另一種數位類比轉換器,包括一第一電 容器、一第二電容器、一運算放大器、一第一開關群組 以及一第二開關群組。在一第一期間,第一電容器儲存 一第一電壓,而第二電容器儲存一第二電壓。運算放大 器具有一正相輸入端、一反相輸入端、一正相輸出端以 及一反相輸出端。在與該第一期間無交疊之一第二期 間,第一開關群組根據一數位信號,將該第一電容器並 聯該運算放大器,而第二開關群組根據該數位信號,將 該第二電容器並聯該運算放大器,其中,在該第二期間, 當該第一電容器耦接於該反相輸入端及該正相輸出端之 間時,該第二電容器耦接於該正相輸入端及該反相輸出 端之間,當該第一電容器耦接於該正相輸入端及該反相 輸出端之間時,該第二電容器耦接於該反相輸入端及該 正相輸出端之間。 0758-A32476TWFl(20100914) 6 第96】2817】號之專利說明書修正本 修正日期:99.]1.11 本發明另提供—種 法。在-第-期間,將—第二轉換器之轉換方 中,以及將一第二 1壓儲存於-第-電容器 第-期間存於—第二電容器中。在與該 第一及篆二 弟二期間,根據-數位信號,將节 弟及弟一電容器與1 匕將。亥 驟包含:當將兮Μ — ♦ A °。亚如’其中该並聯步 相浐入踹及Λ “谷器耦接於該運算放大器之一反 相輸入…正相輸出端 : 於該運算放大器之— ^弟一电奋克耦接 合將兮Μ—士6 相輸入端及一反相輸出端之間, 二L於,谷裔耦接於該運算放大器之該正相輪入端 放3= 端ί間時’將該第二電容器,接於該運算 反相輪入端及該正相輸出端之間。 為讓本發明之上述和其他目的、特徵、和優點 明顯易t重’下文特舉出較伟每 * *人 作詳細說明如下: 貝施例,並配合所附圖式, 【實施方式】 第1圖為本發明之數位類比轉換器之示意圖。如圖 所示’數位類比轉換器10包括,電容器CINP、CINN、 CF1、CF2、運算放大器11〇、開關則〜swi2。所有符 號為0P的節點相互轉接在一起。所有符號為〇N的節點 相互耗接在一起。 開關SW1〜SW4由時脈信號Φι控制。開關sw卜SW3 與電容器CINP串聯於參考電壓VREFp與共通模式電壓 Vcm之間。開關SW2' SW4與電容器CINN串聯於參考電 〇758-A32476TWF1(20100914) 7 1339511 修正日期:99.11.11 第96128Π1號之專利說明書修正本 壓VREFN與共通模式電壓VcM之間。 開關SW5〜SW8由時脈信號%及數位信號£)丨控 制。開關SW9〜SW12由時脈信號φ2及數位信號Dib控 制°數位信號Di係由三角積分調變器(delta_sjgma modnlator)120所產生。數位信號Di經過反相器13〇反相 後,便可產生數位信號Dib。在本實施例中,三角積分調 ’交斋120係產生單一位元(singie_bit)數位信號。 在第一時間,開關SW1〜SW4被導通,使得電容器 CINP所儲存的電荷為(VREFp_VcM)*CINp,而電容器αΝΝ 所儲存的電荷為(VREFN-Vcm)*CINn。 在第一期間,開關SW5、SW6、SW9及SW10根據 數位信號Di及Dib,將電容器CINp耦接至運算放大器 110。同樣地,開關SW1、SW8、swn及SW12根據數 位信號Di及Dib,將電容器CINn耗接至運算放大器π〇。 在本實施财,運算放M 11Q包括—正相輸入 :二:反相輸入端、一正相輸出端以及-反相輸出端。 电奋CF1耗接於反相輸人端及正相輸出端之間,而電 容器,接於正相輸入端及反相輸出端之間。 吵在弟二期間’根據數位信號〇丨,開關SW5及SW6 將電容器CINP耦接至運曾访士叫11Λ ,^ r 放大克】】〇之反相輸入端及正 相輸出端。因此,雷交哭、, Ρ亚聯電容器CF】。同樣地, 開關S W 7及S W 8柄撼者々乂λ γ丄„上 至運uDi,將電容器CINn耗接 主連异放大為ll〇之正相私λ山 ♦办。、,β 相輸入玄而及反相輸出端。因此’ 电合為CINn亚聯電容器CP)。 1 58-A324 76TWF1 (20100914) 1339511 修正日期:99.11.]丨 第96128171號之專利說明書修正本 在第二期間,根據數位信號Dib,開關SW9及sw】〇 馳接至運算放大器11G之正相輸入端及反 相輸出端。因此,電容器CINp並聯電容器cn。同樣地, 開關SWn及SW12根據數位信號Dib,將電容哭⑽ 麵接至?算放大器】10之反相輸入端及正相輸出端。因、 此’電谷器CINn並聯電容器CF1。 假設,時脈信號Φι或是%為高位準時,則可 相對應的開關,當時脈信號φ]或是%為低位準時’ 不導通相對應的開關。 、 ㈤^一^卜時脈信“為高位準’使得開關
:導通。因此,電容$ αΝρ所儲存的電荷為 (觀P-vCM)*CINp,而電容器 CIN (VREFN-VCMmNN。 子 ^ 何為 ^第二期間’時脈信號Φι為低位準,而時脈信 ^氏1玉數位信號^高位準’而數位信號⑽為 準蚪,則可導通開關SW5〜SW8而不導 _〜,4。因此,電容器CINp並聯電容器cn,而電容 並聯電容器CF2。正相輸出端的輸出信號係由儲 :-二:哪與電容器CF1的電荷所決定。也就是由 ΐ 一』間所得到的電荷(VREFp-vCM)*CINp再加上 二,t電容器C F1並聯後的電荷所決定。此時的二 广虎Φ2會一使電容器CF"皮充電。儲存在並聯的電容器 INp與電容器CF1的最終電荷即可決 出俨轳。& c ^ ]丨J,秀疋正相輸出端的輸 出U而反相輸出端的輸出信係由儲存在電容器CINi 0758-A32476TWFi(2〇i 00914) 1339511 第96128171號之專利說明書修正本 修正日期:99.11.11 與電容器CF2的電荷所決定。也就是由第二期間所得到 的電荷(VREFN-Vcm)*CINn再加上電容器CINn與電容器 CF2並聯後的電荷所決定。此時的時脈信號Φ2會使電容 器CF2被充電。儲存在並聯的電容器CINn與電容器CF2 的最終電荷即可決定反相輸出端的輸出信號。 同樣地,若時脈信號Φ2及數位信號Dib為高位準, 而時脈信號%及數位信號Di為低位準時,則可導通開 關SW9〜SW12而不導通SW卜SW4。因此,電容器CINP 並聯電容器CF2,而電容器CINn並聯電容器CF1。運算 放大器11 0的正相輸出端的輸出信號係由儲存在電容器 匸⑺〜與電容器CF1的電荷所決定。也就是由在第二期間 所得到的電荷(VREFN-Vcm)*CINn再加上電容器CINn與 電容器CF1並聯後的電荷所決定。此時的時脈信號Φ2 會使電容器CF1被充電。儲存在並聯的電容器CINn與電 容器CF1的最終電荷即可決定正相輸出端的輸出信號。 而反相輸出端的輸出信係由儲存在電容器CINp與電容器 CF2的電荷所決定。也就是由在第二期間所得到的電荷 (VREFP-Vcm)*CINp再加上電容器CINP與電容器CF2並 聯後的電荷所決定。此時的時脈信號Φ2會使電容器CF2 被充電。儲存在並聯的電容器CINP與電容器CF2的最終 電荷即可決定反相輸出端的輸出信號。
由上述可知,藉由控制數位信號D i,可使得電容器 CINP並聯電容器CF1,以及使電容器CINn並聯電容器 CF2。另外,藉由控制數位信號Dib,可使得電容器CINP 0758-A32476TWF1(20100914) 10 1339511 修正曰期:99.1].]] 第961281 7]號之專利說明書修正本 並%電谷器CF2,以及使電容器CINN並聯電容器cF 1。 第2圖為本發明之數位類比轉換器之另一實施例。 第2圖相似於第1圖,不同之處在於,數位類比轉換器 20具有截波器(chopper)功能,用以將運算放大器21〇的 閃爍雜訊(flicker n〇ise)調變至—較高的頻帶(知叫如^ band)。被調變的閃爍雜訊便可被濾除。如圖所示,開關 SW5〜SWi2由時脈信號%、^、數位信號及
Dlb控制。時脈信號與0ehb互為反相。 、數位類比轉換器20並不需要額外增加開關以達到 截波器的功能。只需將開關S W5〜s w丨2原本的控制邏輯 加上時脈信號Φε1ι、〇>ehb ’便可將戴波㈣功能加進數位 類比轉換器中。藉由數位電路可控制開關⑽,因而可 執行布林函數。同樣地,開關 SW6〜SW12亦可由數位電路所控制。$ 了執行截波功
j,、可將額外增加的數位電路整合於晶片(eh*)中,進而 卽省成本。 弟3圖為本發明之數位類比轉換器之另—實施例。 ^類比㈣E 3G用以處理多位^(_hi-bit)數位作 圖:,反相器331〜33n分別處理三角積分調^ 二所提供的數位信,以產生 所有符號為0?的節點均相互謝-起。 所有付號為ON的節點均相互減在一起。 在第,月間’開關SWl广及 脈信™制’用,容器⑽及㈣根^ 075S-A32476TWF1C20I00914) 1339511 修正日期:99.11.π 第96128171號之專利說明書修正本 考電壓VREFP以及共通模式電壓Vcm而充電,而電容器 CINN1及CINNn根據參考電壓VREFN以及共通模式電壓 Vcm而充電。 在第二期間’開關SW5PSW12,由數位信號' Dih及時脈信號φ2,用以使電容器αΝρ|並聯電容器 或CF2,以及使電容器CINni並聯電容器CF2或。 同樣地,開關SW5n〜SWl2n由數位信號Din、叫及時脈 信號%控制,用以使電容器CINpn並聯電容器cn或 CF2 ’以及使電容器C〖NNn並聯電容器CF2或CF1。 雖然本發明已以較佳實施例揭露如上,然其並非用 以限定本發明,任何所屬技術領域中具有通常知識者, 在不脫離本發明之精神和範圍内,當可作些許之更動與 潤飾,因此本發明之保、護範圍當視後附之中請專利範圍 所界定者為準。 【圖式簡單說明】 第1圖為本發明之數位類比轉換器之示意圖。 D圖為本發明之數位類比轉換器之另一實施例。 第3圖為本發明之數位類比轉換器之另—實施例。 【主要元件符號說明】 10、20 ' 30 :數位類比轉換器; 、ciNPn、cmN1、 CINP、CINn、CF1、CF2、CINP丨 CINNn :電容器; 1 Π 0、2 ] 0 :運算放大器; 0758-A32476TWF1 (201 〇〇914) 1339511 第9612817〗號之專利說明書修正本 120、320 :三角積分調變器; SW1 〜SW12、SW5n〜SW12n :開 Φ 2、Φ eh、Φ chb :時脈信號; Di、Dib、Di】〜Din、Dib广Dibn 331〜33η :反相器。 修正日期:99.11.11 關; :數位信號; 0758-A32476TWFl(20100914) 13
Claims (1)
- B59511 第96128171號之專利說明書修正本 修正日期:99.11.11 十、申請專利範圍: 1. 一種數位類比轉換器,包括: 一第一電容器,在一第一期間儲存一第一電壓; 一第二電容器,在該第一期間儲存一第二電壓; 一運算放大器,具有一正相輸入端、一反相輸入端、 一正相輸出端及一反相輸出端; 一第三電容器,耦接於該反相輸入端及該正相輸出 端之間; .一第四電容器,耦接於該正相輸入端及該反相輸出 端之間;以及 複數開關,在與該第一期間無交疊之一第二期間, 根據一數位信號,將該第一及第二電容器耦接該運算放 大器,其中當該第一電容器與該第三電容器並聯時,該 第二電容器與該第四電容器並聯,當該第一電容器與該 第四電容器並聯時,該第二電容器與該第三電容器並聯D 2. 如申請專利範圍第1項所述之數位類比轉換器, 更包括一三角積分(delta-sigma)調變器,用以產生該數位 信號。 3. —種數位類比轉換器,包括: 一第一電容器,在一第一期間儲存一第一電壓; 一第二電容器,在該第一期間儲存一第二電壓; 一運算放大器,具有一正相輸入端、一反相輸入端、 一正相輸出端以及一反相輸出端; 一第一開關群組,在與該第一期間無交疊之一第二 0758-A32476TWFl(20100914) 14 1339511 第96128171號之專利說明書修正本 修正日期:99.11.11 期間,根據一數位信號,將該第一電容器並聯該運算放 大器;以及 一第二開關群組,在該第二期間,根據該數位信號, 將該第二電容器並聯該運算放大器, 其中,在該第二期間,當該第一電容器耦接於該反 相輸入端及該正相輸出端之間時,該第二電容器耦接於 該正相輸入端及該反相輸出端之間,當該第一電容器耦 接於該正相輸入端及該反相輸出端之間時,該第二電容 ^ 器耦接於該反相輸入端及該正相輸出端之間。 4.如申請專利範圍第3項所述之數位類比轉換器, ' 更包括: ' 一第三電容器,在該第一期間,該第三電容器耦接 • 於該反相輸入端及該正相輸出端之間;以及 一第四電容器,在該第一期間,該第四電容器耦接 於該正相輸入端及該反相輸出端之間。 I 5.如申請專利範圍第4項所述之數位類比轉換器, 其中在該第二期間,該第三電容器並聯該第一電容器, 該第四電容器並聯該第二電容器。 6. 如申請專利範圍第4項所述之數位類比轉換器, 其中在該第二期間,該第三電容器並聯該第二電容器, 該第四電容器並聯該第一電容器。 7. 如申請專利範圍第3項所述之數位類比轉換器, 更包括一三角積分(delta-sigma)調變器,用以產生該數位 信號。 0758-A32476TWF1 (20100914) 1339511 第96128171號之專利說明書修正本 修正日期:99.11.11 8. —種用於數位類比轉換器之轉換方法,包括: 在一第一期間,將一第一電壓儲存於一第一電容器 中,以及將一第二電壓儲存於一第二電容器中;以及 在一與該第一期間無交疊之第二期間,根據一數位 信號,將該第一及第二電容器與一運算放大器並聯,其 中該並聯步驟包含: 當將該第一電容器耦接於該運算放大器之一反相輸 入端及一正相輸出端之間時,將該第二電容器耦接於該 運算放大器之一正相輸入端及一反相輸出端之間,當將 該第一電容器耦接於該運算放大器之該正相輸入端及該 反相輸出端之間時,將該第二電容器耦接於該運算放大 器之該反相輸入端及該正相輸出端之間。 9. 如申請專利範圍第8項所述之用於數位類比轉換 器之轉換方法,更包括: 在該第二期間,並聯一第三電容器與該第一電容 器;以及 在該第二期間,並聯一第四電容器與該第二電容器。 1 0.如申請專利範圍第9項所述之用於數位類比轉換 器之轉換方法,其中在該第一期間,該第三及該第四電 容器並聯該運算放大器,其中該第三電容器耦接於該運 算放大器之該反相輸入端及該正相輸出端之間,該第四 電容器耦接於該運算放大器之該正相輸入端及該反相輸 出端之間。 1 1.如申請專利範圍第8項所述之用於數位類比轉換 0758-A32476TWF1(201009I4) 16 修正日期·· 99.Π.Π 第96128Π1號之專利說明書修正本 角積分(delta-sigma)調變 。器之轉換方法,更包括利用一 為,產生該數位信號。 器之:第8項所述之用於數位類比轉換 器;2第二期間,並聯該第一電容器與一第三電容 5 t—期間’並聯該第二電容器與-第四電容器。 換器之12項所述™類比轉 端及間’將該第三電容器祕在該反相輸入 端及π玄正相輸出端之間;以及 端及’將該第四電容器純在該正相輸入 端及5亥反相輸出端之間。 如申請專利範圍第13項所述之用於數位類比轉 換益之轉換方法,更包括. 在該第二期間,並聯該第三電容器與該第一電容 器;以及 电谷 在該第一期間,並聯該第四電容器與該第二電容器。 0758-A32476TWFH20100914) 17 1339511 第96128171號之專利說明書修正本 修正日期:99.11.11 七、 指定代表圖: (一) 本案指定代表圖為:第1圖。 (二) 本代表圖之元件符號簡單說明: 10 :數位類比轉換器; CINP、CINn、CF1、CF2 :電容器; 110 :運算放大器; SW1〜SW12 :開關; 120 :三角積分調變器; Φ ,、Φ 2 :時脈信號; Di、Dib :數位信號。 八、 本案若有化學式時,請揭示最能顯示發明特徵的化學式: 0758-A32476TWF1 (20100914) 4
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US82127506P | 2006-08-03 | 2006-08-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200810369A TW200810369A (en) | 2008-02-16 |
| TWI339511B true TWI339511B (en) | 2011-03-21 |
Family
ID=39055083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW96128171A TWI339511B (en) | 2006-08-03 | 2007-08-01 | Digital to analog converter and conversion method |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN100553149C (zh) |
| TW (1) | TWI339511B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8009074B2 (en) * | 2010-01-12 | 2011-08-30 | Mediatek Inc. | Digital-to-analog converter and code mapping method applied to the digital-to-analog converter |
| CN101908885A (zh) * | 2010-06-30 | 2010-12-08 | 大连理工大学 | 双mcu控制多通道高速模拟信号采集器 |
| US8970415B2 (en) * | 2013-03-11 | 2015-03-03 | Microchip Technology Incorporated | Multi-level capacitive DAC |
| CN105075124B (zh) * | 2013-03-11 | 2018-11-06 | 密克罗奇普技术公司 | 使用n个电容器的4n+1层电容性dac |
| CN119315989B (zh) * | 2024-09-30 | 2025-06-03 | 上海维珈科技有限公司 | 差分模数转换器、转换方法及电子设备 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100190766B1 (ko) * | 1996-06-24 | 1999-06-01 | 김영환 | 고조파 왜곡을 감소시킨 스위치드 캐패시터 디지탈-아날로그변환기 |
| CN1127804C (zh) * | 1999-11-18 | 2003-11-12 | 合邦电子股份有限公司 | 数字模拟转换器的低动态误差取样/保持电路 |
| US6437720B1 (en) * | 2001-02-16 | 2002-08-20 | Conexant Systems, Inc. | Code independent charge transfer scheme for switched-capacitor digital-to-analog converter |
| DE10327621B4 (de) * | 2003-06-18 | 2009-10-15 | Infineon Technologies Ag | Schaltungsanordnung und Verfahren zur Reduzierung eines Anpassungsfehlers in einem Sigma-Delta-Modulator |
-
2007
- 2007-08-01 TW TW96128171A patent/TWI339511B/zh not_active IP Right Cessation
- 2007-08-03 CN CNB2007101402064A patent/CN100553149C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101119117A (zh) | 2008-02-06 |
| TW200810369A (en) | 2008-02-16 |
| CN100553149C (zh) | 2009-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8416116B2 (en) | Successive approximation analog-to-digital converter having auxiliary prediction circuit and method thereof | |
| CN110311677B (zh) | 一种基于新型电容开关切换算法的sar adc | |
| TWI339511B (en) | Digital to analog converter and conversion method | |
| CN101305518B (zh) | 具有颤振的模数转换器和将颤振施加到模数转换器的方法 | |
| US8599059B1 (en) | Successive approximation register analog-digital converter and method for operating the same | |
| US10250277B1 (en) | SAR-type analog-digital converter using residue integration | |
| WO2021077068A1 (en) | Analog-to-digital converter | |
| CN1376329A (zh) | 数字开关放大器的直流偏置校准 | |
| CN105591651A (zh) | 逐次逼近寄存器型模数转换器及其相关方法 | |
| EP2706666A1 (en) | Circuit for digitizing a sum of signals | |
| TW201114191A (en) | Successive approximation analog to digital converter and method thereof | |
| TW201731223A (zh) | 混合類比至數位轉換器 | |
| KR20190095580A (ko) | 3단 셀들을 사용하는 디지털-아날로그 변환을 위한 회로 및 방법 | |
| WO2021091947A8 (en) | Current operative analog to digital converter (adc) | |
| Lee et al. | A 0.6-V 12-bit set-and-down SAR ADC with a DAC-based bypass window switching method | |
| CN101783684A (zh) | 管线式模数转换器 | |
| CN104485960A (zh) | 一种用于逐次逼近型模数转换器三电平开关的方法及电路 | |
| JP2019165441A (ja) | 音声アナログ・デジタル変換器システム及び方法 | |
| TW202228404A (zh) | 具有隨機化的時間交錯式類比數位轉換器與訊號轉換方法 | |
| JPS63256020A (ja) | デジタル・アナログ変換装置 | |
| US8487792B2 (en) | Method of gain calibration of an ADC stage and an ADC stage | |
| US7663525B2 (en) | Digital to analog converter and conversion method | |
| TWI311403B (en) | Reference voltage generating circuit | |
| CN109039338B (zh) | 差分电容阵列及其开关切换方法 | |
| CN116915249A (zh) | 具有级间增益补偿的高精度逐次逼近型模数转换器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |