[go: up one dir, main page]

TWI334645B - Semiconductor memory device and method of manufacturing the same - Google Patents

Semiconductor memory device and method of manufacturing the same Download PDF

Info

Publication number
TWI334645B
TWI334645B TW096114526A TW96114526A TWI334645B TW I334645 B TWI334645 B TW I334645B TW 096114526 A TW096114526 A TW 096114526A TW 96114526 A TW96114526 A TW 96114526A TW I334645 B TWI334645 B TW I334645B
Authority
TW
Taiwan
Prior art keywords
layer
gate electrode
barrier
electrode pattern
high dielectric
Prior art date
Application number
TW096114526A
Other languages
English (en)
Other versions
TW200826282A (en
Inventor
Kyoung Hwan Park
Eun Seok Choi
Se Jun Kim
Hyun Seung Yoo
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200826282A publication Critical patent/TW200826282A/zh
Application granted granted Critical
Publication of TWI334645B publication Critical patent/TWI334645B/zh

Links

Classifications

    • H10P72/0422—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/681—Floating-gate IGFETs having only two programming levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H10D30/694—IGFETs having charge trapping gate insulators, e.g. MNOS transistors characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/037—Manufacture or treatment of data-storage electrodes comprising charge-trapping insulators

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

1334645 九、發明說明： 本申請案要求優先權保護，其根據在2006年12月4 曰申請之韓國專利申請案第2006-121512號，其所有內容 皆包含於其中以供參照。 【發明所屬之技術領域】 本發明大致上係關於一種半導體記憶體裝置及特別是 ~種矽氧氮氧矽（SON OS)型半導體記憶體裝置及其製造方 法。 【先前技術】 可根據儲存材料的型及儲存電荷之方法與結構來區分 快閃記憶體（亦即，非揮發記憶體裝置）。SONOS型快閃記 憶體裝置指的是具有矽氧氮氧矽結構的裝置。具有浮動閘 極結構的裝置進行操作，使得電荷被儲存在浮動閘極中。 該SONOS型裝置進行操作，使得電荷被儲存在氮化物層 中。但是，當在閘極圖案化處理期間蝕刻介電層時，在半 導體基板及該氮化物層上可能會產生接合（junction)缺陷。 【發明內容】 本發明揭露半導體記憶體裝置及其製造方法。執行離 子佈植處理及圖案化高介電層，以防止在半導體基板上發 生接合缺陷，其中當在閘極圖案化處理期間蝕刻高介電層 時，該半導體基板可能會遭到破壞。 本發明亦揭露在閘極電極及氮化物層之間形成的阻隔 氧化物層圖案。在進行離子佈植處理之後形成該高介電 層，藉以防止接合形成區域的缺陷。 1334645 根據本發明之一型態，一種半導體記憶體裝置，其包 含半導體基板，其內形成有被摻雜之接合。穿隧絕緣層形 成在該半導體基板上方，電荷儲存層形成在該穿隧絕緣層 上方’阻隔層形成在該電荷儲存層上方。該阻隔層包括阻 隔絕緣層圖案及在該阻隔絕緣層圖案周圍形成的高介電層 圖案’閘極電極圖案形成在該阻隔層上方。
根據本發明之另一型態，提供一種製造半導體記憶體 裝置的方法，該方法包含：在半導體基板上方形成穿隧絕 緣層、電荷儲存層、阻隔絕緣層及閘極電極圖案。執行第 一蝕刻處理來除去該阻隔絕緣層之角隅部分，以在該電荷 儲存層及該閘極電極圖案之間界定出凹部。在該閘極電極 圖案及該基板上形成高介電層，該高介電層塡滿由除去該 阻隔絕緣層之角隅部分所界定之凹部。執行第二蝕刻處 理，以除去該高介電層延伸超過該閘極電極圖案之邊緣以 外的部份》 【實施方式】 將參照附加的圖式來說明本專利之具體實施例。 第1A至1F圖係說明根據本發明之實施例製造半導體 記憶體裝置之方法的截面圖。 參照第1A圖，在包括隔離層（未圖示）之半導體基板 100上連續形成穿險（tunnel)絕緣層102、電荷儲存層104、 阻隔絕緣層1〇6、閘極電極108及硬遮罩層110。可使用氧 化物層來形成該穿隧絕緣層1〇2。可使用氮化物層來形成 該電荷儲存層1〇4。可使用低壓四乙基矽酸鹽（LPTEOS)、 1334645 高溫氧化物 （H TO)、ΡΕ-USG (未摻雜矽玻璃）及氮氧化物 其中之一，來形成爲厚度在大約50到大約1000埃 (angstrom)的該阻隔絕緣層106。使用其內摻雜有雜質的P 型多晶矽、TiN及TaN其中之一來形成該閘極電極108。 參照第1B圖，執行蝕刻處理來形成閘極圖案。透過蝕 刻處理來形成硬遮罩層圖案1 10a、閘極電極圖案108a和阻 隔絕緣層圖案106a。因此，暴露出該電荷儲存層104的一 部份。
參照第1 C圖，透過蝕刻處理來除去該阻隔絕緣層圖案 的角隅，以界定出在該閘極電極圖案108 a和該電荷儲存層 104之間的凹部，藉以形成寬度比該閘極電極圖案108a狹 窄的阻隔絕緣層圖案1 〇6b。可採取使用緩衝氧化物蝕刻劑 (BOE)或HF的濕式蝕刻處理來完成該蝕刻處理。在該蝕刻 處理期間，部分的該阻隔絕緣層l〇6b殘留在該閘極電極圖 案108a下方。該阻隔絕緣層圖案106b之寬度爲該閘極電 極圖案108a之寬度的大約1/20至大約1/2» 參照第1D圖，沿著該硬遮罩層圖案ll〇a來蝕刻部份 的電荷儲存層104，藉以形成電荷儲存層圖案l〇4a。該電 荷儲存層圖案l〇4a之寬度可實質上與該閘極電極圖案 l〇8a之寬度相同。形成該電荷儲存層圖案l(Ma的處理可與 第1B圖所示之形成該閘極電極圖案108a的處理同時執 行。可沿著該閘極圖案來蝕刻或不蝕刻該穿隧絕緣層1 〇2 » 較佳爲該穿隧絕緣層102殘留而用作爲在後續之離子佈植 處理中的屏蔽（screen)氧化物層。執行離子佈植處理，藉以 1334645 在與該閘極圖案相鄰之該半導體基板100中形成接合 (j unction) 1 1 2 〇 在執行該離子佈植處理之後，進行蝕刻該電荷儲存層 的處理。在一個實施例中，在沿著該閘極圖案而蝕刻該電 荷儲存層104之後，執行該離子佈植處理。
參照第1E圖，在該閘極圖案及該半導體基板1〇〇上形 成高介電層114。該高介電層114塡滿在該閘極電極圖案 l〇8a及該電荷儲存層圖案l〇4a之間所界定的空間。該高介 電層114之厚度的範圍係從該阻隔絕緣層圖案1〇 6b之大約 一半的厚度到大約相等的厚度。 用作爲該高介電質的材料包括Al2〇3、Hf02、Zr02、 Ti02或Ta2 05、或者該等之組合物。以具有良好階梯覆蓋 性的原子層沉積（ALD)法來形成該高介電層114，且能塡滿 已除去之該阻隔絕緣層1 0 6的空間。 參照第1F圖，除了在該閘極電極圖案108a和該電荷 儲存層圖案l〇4a之間的該高介電層以外，爲了除去其他的 高介電層而執行蝕刻處理。使用濕式蝕刻法來執行該蝕刻 處理，以除去在該電荷儲存層圖案104 a和該穿隧絕緣層 102彼此接觸之角隅部分所殘留的該高介電層。因此，該 剩餘的高介電層圖案114a圍繞著該阻隔絕緣層圖案 l〇6b，因而形成阻隔層116。當維持定電容量時，該高介 電材料具有優良的漏電流特性。 雖然可以只使用高介電材料來形成該阻隔層116，但 就製程的觀點看來，並不容易獲得所需的外形（profile)。 1334645 爲了形成該閘極圖案而執行乾式蝕刻處理，該高介電層具 有極不易被乾式蝕刻所蝕刻的化學特性。另外，如果透過 該乾式蝕刻法來執行該蝕刻處理，就變得不容易獲得垂直 的閘極外形。這是因爲在該電荷儲存層10 4a和該穿隧絕緣 層102的蝕刻選擇性方面有所差異。因此，該接合112很 有可能遭受破壞，造成該裝置的劣化。
因此，根據本實施例，在透過執行離子佈植處理而在 該半導體基板100中形成該接合112之後，在該阻隔層116 中形成該高介電層圖案114a。因此可防止該破壞接合112 的缺陷。此外，執行該濕式蝕刻處理來形成該高介電層圖 案1 1 4a。所以可輕易地除去位於該閘極之側壁的高介電材 料。 如上所述，根據本實施例，在進行離子佈植處理以後， 執行用以形成阻隔層的圖案化處理。因此可形成接合，其 能防止對半導體基板造成損害並且實現穩定的操作。 雖然已參照具體實施例做出了上述說明，但仍可理解 到熟習本項技術領域者只要不悖離本專利及後述之申請專 利範圍的精神及範圍，即可進行本專利之變化及修改。 【圖式簡單說明】 第1 A至1 F圖係說明根據本發明之實施例製造半導體 記憶體裝置之方法的截面圖。 【主要元件符號說明】 半導體基板 1〇2 穿隧絕緣層 1334645
1 04 電荷儲存層 104a 電荷儲存層圖案 1 06 阻隔絕緣層 106a、 106b 阻隔絕緣層圖案 1 08 閘極電極 108a 閘極電極圖案 110 硬遮罩層 110a 硬遮罩層圖案 112 接合 114 高介電層 114a 高介電層圖案 116 阻隔層 -ίο-

Claims (1)

1334645 . *卜月/日修正替換頁 第096 1 1 45 26號「半導體記憶體裝置及其製造方法」專利案 (2010年10月i日修正） 十、申請專利範圍： 1·—種半導體記憶體裝置，其包含： 半導體基板，其內形成有複數被摻雜之接合； 穿隧絕緣層，形成在該半導體基板上方； 電荷儲存層，形成在該穿隧絕緣層上方； 阻隔層，形成在該電荷儲存層上方，該阻隔層包括阻 隔絕緣層圖案及在該阻隔絕緣層圖案周圍形成的高介電 層圖案；以及 閘極電極圖案，形成在該阻隔層上方；其中，該阻隔 絕緣層圖案之寬度係小於該電荷儲存層之寬度。 2. 如申請專利範圍第1項之半導體記憶體裝置，其中，該 阻隔層之寬度不超過該閘極電極圖案之寬度的約1/2。 3. 如申請專利範圍第1項之半導體記憶體裝置，其中，在 二相鄰的被摻雜之接合之間具備該閘極電極圖案。 4. 一種製造半導體記憶體裝置的方法，該方法包含： 在半導體基板上方形成穿隧絕緣層、電荷儲存層、阻 隔絕緣層及閘極電極圖案； 執行第一蝕刻處理來除去該阻隔絕緣層之角隅部分， 以在該電荷儲存層及該閘極電極圖案之間界定出凹部； 在該閘極電極圖案及該半導體基板上方形成高介電 層，該高介電層塡滿由除去該阻隔絕緣層之角隅部分所 界定之凹部；以及 1334645 _ ♦丨口月ί日修正替換頁 執行第二蝕刻處理’以除去該高介電層延伸超過該閘 極電極圖案之邊緣以外的部份》 5. 如申請專利範圍第4項之方法，其中，使用LPTEOS、 HTO、PE-USG及氮氧化物層其中之一來形成該阻隔絕緣 層。 6. 如申請專利範圍第4項之方法，其中，該阻隔絕緣層係 形成爲厚度在大約50到大約1〇〇〇埃（angstrom) * 7. 如申請專利範圍第4項之方法，其中，該方法更包含： 在於該閘極電極圖案上方形成該高介電層之前，在該半 導體基板上執行離子佈植處理。 8. 如申請專利範圍第7項之方法，其中，更包含： 在該閘極電極圖案上方形成硬遮罩圖案；以及 在執行該離子佈植處理之前，使用該硬遮罩圖案來蝕 刻該電荷儲存層。 9. 如申請專利範圍第7項之方法，其中，更包含： 在執行該離子佈植處理之後，沿著該閘極電極圖案來蝕 刻該電荷儲存層。 10. 如申請專利範圍第4項之方法，其中，使用其內摻雜有 雜質的P型多晶矽、TiN及TaN其中之一來形成該閘極 電極圖案。 11. 如申請專利範圍第4項之方法，其中，使用濕式飩刻處 理來執行該第一蝕刻處理，使用B0E或HF溶液來執行 該濕式鈾刻處理。 12. 如申請專利範圍第4項之方法，其中，更包含在該閘極 -2- 1334645 ______ 伽月f日修正替換頁 « · _____ 電極圖案上方形成硬遮罩圖案，其中使用該硬遮罩圖案 來執行該第二蝕刻處理。 ' 13.如申請專利範圍第4項之方法，其中，在執行該第一蝕 刻處理之後所剩餘的該阻隔絕緣層之寬度不超過該閘極 電極圖案之寬度的大約1/2« 14. 如申請專利範圍第4項之方法，其中，該高介電層之厚 度的範圍係從該阻隔絕緣層之大約一半的厚度到大約相 等的厚度。 15. 如申請專利範圍第4項之方法，其中，使用Al2〇3、H fO 2、 Zr02、Ti02或Ta20 5其中之一或該等之組合物來形成該 高介電材料。 16. 如申請專利範圍第4項之方法，其中，藉由原子層沉積 法來形成該高介電層。 17. 如申請專利範圍第4項之方法，其中，使用濕式蝕刻處 理來執行該第二蝕刻處理。 18. —種製造半導體記億體裝置的方法，該方法包含： 在半導體基板上方形成穿隧絕緣層； 在該穿隧絕緣層上方形成電荷儲存層； 在該電荷儲存層上方形成阻隔絕緣層； 在該阻隔絕緣層上方形成閘極電極圖案； 蝕刻該阻隔絕緣層的一部分，使得在該電荷儲存層及 該閘極電極圖案之間界定出凹部： 在該閘極電極圖案及該半導體基板上形成高介電層， 以塡滿在該電荷儲存層及該閘極電極圖案之間的該凹 -3- 1334645 ..· 月I日2正替疫頁 部；以及 蝕刻該高介電層，使得該高介電層的一部分殘留在該 電荷儲存層及該閘極電極圖案之間的該凹部中。 19.如申請專利範圍第18項之方法，其中，該高介電層塡滿 在該電荷儲存層及該閘極電極圖案之間的該凹部，使該 高介電層環繞該阻隔絕緣層。 20 .如申請專利範圍第1 8項之方法，其中，蝕刻該阻隔絕緣 層之步驟更包含蝕刻該阻隔絕緣層之角隅部。 -4-
TW096114526A 2006-12-04 2007-04-25 Semiconductor memory device and method of manufacturing the same TWI334645B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060121512A KR101005638B1 (ko) 2006-12-04 2006-12-04 반도체 메모리 소자 및 제조방법

Publications (2)

Publication Number Publication Date
TW200826282A TW200826282A (en) 2008-06-16
TWI334645B true TWI334645B (en) 2010-12-11

Family

ID=39474716

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096114526A TWI334645B (en) 2006-12-04 2007-04-25 Semiconductor memory device and method of manufacturing the same

Country Status (5)

Country Link
US (1) US20080128789A1 (zh)
JP (1) JP2008141153A (zh)
KR (1) KR101005638B1 (zh)
CN (1) CN101197395B (zh)
TW (1) TWI334645B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5425378B2 (ja) * 2007-07-30 2014-02-26 スパンション エルエルシー 半導体装置の製造方法
JP4599421B2 (ja) * 2008-03-03 2010-12-15 株式会社東芝 半導体装置及びその製造方法
CN103887310B (zh) * 2012-12-19 2016-05-11 旺宏电子股份有限公司 非挥发性记忆体及其制作方法
KR102197480B1 (ko) * 2014-09-29 2020-12-31 에스케이하이닉스 주식회사 이미지 센서 및 그 구동방법
CN114765184B (zh) * 2021-01-13 2025-08-19 联华电子股份有限公司 存储器结构及其制造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4764898A (en) * 1984-12-13 1988-08-16 Nippon Telegraph And Telephone Corporation Vortex memory device
JPH11274327A (ja) * 1998-03-23 1999-10-08 Oki Electric Ind Co Ltd 不揮発性記憶装置及び不揮発性記憶装置の製造方法
US6140676A (en) * 1998-05-20 2000-10-31 Cypress Semiconductor Corporation Semiconductor non-volatile memory device having an improved write speed
US20020106852A1 (en) * 2000-10-30 2002-08-08 Yue-Song He Lowered channel doping with source side boron implant for deep sub 0.18 micron flash memory cell
US6465306B1 (en) * 2000-11-28 2002-10-15 Advanced Micro Devices, Inc. Simultaneous formation of charge storage and bitline to wordline isolation
KR100456580B1 (ko) * 2001-06-28 2004-11-09 삼성전자주식회사 비휘발성 반도체 메모리 장치의 부유 트랩형 메모리 소자
US6639271B1 (en) * 2001-12-20 2003-10-28 Advanced Micro Devices, Inc. Fully isolated dielectric memory cell structure for a dual bit nitride storage device and process for making same
US7323422B2 (en) * 2002-03-05 2008-01-29 Asm International N.V. Dielectric layers and methods of forming the same
JP3637332B2 (ja) * 2002-05-29 2005-04-13 株式会社東芝 半導体装置及びその製造方法
KR100480619B1 (ko) * 2002-09-17 2005-03-31 삼성전자주식회사 프로그램 및 소거 특성이 개선된 ｓｏｎｏｓ ｅｅｐｒｏｍ및 그 제조방법
US6815764B2 (en) * 2003-03-17 2004-11-09 Samsung Electronics Co., Ltd. Local SONOS-type structure having two-piece gate and self-aligned ONO and method for manufacturing the same
KR100885910B1 (ko) * 2003-04-30 2009-02-26 삼성전자주식회사 게이트 적층물에 ｏｈａ막을 구비하는 비 휘발성 반도체메모리 장치 및 그 제조방법
KR101004814B1 (ko) * 2003-10-22 2011-01-04 매그나칩 반도체 유한회사 비휘발성 메모리 소자의 제조 방법
US7161203B2 (en) * 2004-06-04 2007-01-09 Micron Technology, Inc. Gated field effect device comprising gate dielectric having different K regions
US7446371B2 (en) * 2004-10-21 2008-11-04 Samsung Electronics Co., Ltd. Non-volatile memory cell structure with charge trapping layers and method of fabricating the same
KR100699830B1 (ko) * 2004-12-16 2007-03-27 삼성전자주식회사 이레이즈 효율을 개선하는 비휘발성 메모리 소자 및 제조방법
US7132337B2 (en) * 2004-12-20 2006-11-07 Infineon Technologies Ag Charge-trapping memory device and method of production
US7642585B2 (en) * 2005-01-03 2010-01-05 Macronix International Co., Ltd. Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
KR100674943B1 (ko) * 2005-01-15 2007-01-26 삼성전자주식회사 Ｓｂ，Ｇａ 또는 Ｂｉ가 도핑된 반도체 메모리 소자 및 그제조 방법
US7436018B2 (en) * 2005-08-11 2008-10-14 Micron Technology, Inc. Discrete trap non-volatile multi-functional memory device
US20070075385A1 (en) * 2005-10-04 2007-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall SONOS gate structure with dual-thickness oxide and method of fabricating the same
US7521317B2 (en) * 2006-03-15 2009-04-21 Freescale Semiconductor, Inc. Method of forming a semiconductor device and structure thereof
KR100812933B1 (ko) * 2006-06-29 2008-03-11 주식회사 하이닉스반도체 Ｓｏｎｏｓ 구조를 갖는 반도체 메모리 소자 및 그것의제조 방법
US7579238B2 (en) * 2007-01-29 2009-08-25 Freescale Semiconductor, Inc. Method of forming a multi-bit nonvolatile memory device

Also Published As

Publication number Publication date
CN101197395A (zh) 2008-06-11
TW200826282A (en) 2008-06-16
US20080128789A1 (en) 2008-06-05
KR101005638B1 (ko) 2011-01-05
JP2008141153A (ja) 2008-06-19
CN101197395B (zh) 2010-06-02
KR20080050787A (ko) 2008-06-10

Similar Documents

Publication Publication Date Title
CN109155313B (zh) 用于形成三维存储器器件中的结构增强型半导体插塞的方法
TWI608595B (zh) 具有整合式高ｋ金屬閘邏輯裝置且無金屬抹除閘之非揮發性分離閘記憶體單元，及其製作方法
CN111418063A (zh) 具有集成高k金属控制栅的非易失性分裂栅存储器单元及制造方法
CN110140211A (zh) 三维存储器件及其制作方法
JP5603688B2 (ja) 不揮発性メモリセルのフローティングゲート形成方法
CN102237264A (zh) 制造半导体器件的方法
JP2021535627A (ja) 三次元メモリデバイスおよびその製作方法
TWI647822B (zh) 三維非揮發性記憶體及其製造方法
TWI334645B (en) Semiconductor memory device and method of manufacturing the same
CN111244104A (zh) Sonos存储器及其制作方法
KR101060619B1 (ko) 반도체 장치의 소자분리막 제조방법 및 이를 이용한 비휘발성 메모리 장치 제조방법
TWI395290B (zh) 快閃記憶體及其製造方法
TWI466177B (zh) 半導體結構及其製造方法
CN100414687C (zh) 与非型快闪存储器件的制造方法
CN110071113A (zh) 三维非易失性存储器及其制造方法
US20110104881A1 (en) Method of reducing wordline shorting
KR100671603B1 (ko) 플래시 메모리 소자의 제조 방법
TW201624622A (zh) 非揮發性記憶胞、ｎａｎｄ型非揮發性記憶體及其製造方法
JP7566262B2 (ja) 不揮発性メモリデバイス
JP4599421B2 (ja) 半導体装置及びその製造方法
KR100733055B1 (ko) 전하 트랩형 비휘발성 메모리 장치 및 그 제조 방법
JP2010272675A (ja) 半導体記憶装置
TWI559455B (zh) 非揮發性記憶體的製造方法
TWI292939B (en) Method of fabricating contact and non-volatile memory
US20080305594A1 (en) Method for fabricating non-volatile memory

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees