TWI333281B - Semicinductor device and active matrix display device - Google Patents

Description

1333281 九、發明說明： . 【發明所屬之技術領域】 . 本發明係關於半導體裝置（device)，特別係關於主動 式矩陣（8(：1：丨乂6-11^11^乂）型顯示裝置中所使用的半導體裝 置（device)。 【先前技術】 近年，半導體裝置（device)中，就將影像顯示的顯示 ^ 裝置（device)領域，已取代習知的CRT，改為使用以省能 源（energy)、省空間（space)為特長的液晶顯示裝置、有機 電激發光（EL : electroluminescence)顯示裝置等平面 (panel)顯示器（flat-panel display)裝置，且正急遽普及 中。該等顯示裝置（device)係在基板上設置複數電極、配 線及元件’具體而言，廣泛採取將掃描配線、信號配線、 以及具有閘極（gate)電極與源極（source)/沒極（drain)電 _ 極的薄膜電晶體（TFT)等開關（swi tching)元件設置呈陣列 (array )狀，並對各顯示像素施加獨立於電極的影像信號之 主動式矩陣（active-matrix)型TFT陣列（array)基板。 專利文獻1係揭示在電氣光學元件為使用液晶的液晶 顯示裝置（device)中，所用的主動式矩陣（active_matrix) 型TFT陣列（array)基板。此種主動式矩陣（active niatrix) 型TFT陣列（array)基板係在供形成電極或配線的i種以上 金屬膜、及像素電極及/或影像信號的輪出入端子部處，設 置由ITO、IZ0等構成的透明電極層。一般，將在複數地方 2185-8809-PF;Ahddub 5 丄 "又置將該金屬膜與透明電極層進行電氣式_接的連接部。 者為防止隨液晶顯示裝置（device)的大型化、高 顯示像素數的增加）’所造成的掃描配線' 信號配 、 力長化、窄配線寬化，而導致出現信號延遲現象， „線的材料便渴求如A1 t類的電氣性低電阻。但 疋田金屬膜係使用A1的情況，並無法與由IT〇或IZ〇等 構成的透明電極層之間獲得良好的電氣性接觸(⑽―。 特 所以，如專利文獻2與3所揭示，一般將採取在金 屬膜與透明電極層的連接部處，形成Ti、er、M。等高融點 金屬膜，並透過該高融點金屬臈，在A1與透明電極層間獲 得良好電氣性接觸（c〇ntact)特性的方法。 【專利文獻1】日本專利特開平丨〇_268353號公報 【專利文獻2】曰本專利特開平3_129326號公報 【專利文獻3】日本專利特開2000-77666號公報 【發明内容】 (發明所欲解決之課題） 然而，如專利文獻2、3,當將A1與高融點金屬進行 積層形成時，將出現必需施行高融點金屬膜形成步驟的問 題。此外，依照高融點金屬膜的種類，在為施行圖案化 (patterning)的钱刻（etching)步驟中，將有因餘刻 (etching)液中的腐钱電位差異，而有積層配線圖案 (pattern)的端部出現反推拔（taper)狀、或屋簷狀的情 泥’導致在上層所形成的膜將發生覆蓋不良狀況的問題。 2185-8809-PF;Ahddub 6 1333281 本發明係為解決如上述問題而完成，目的在於提供一 *種在未透過高融點金屬膜的情況下，可使由以A1為主成分 之金屬膜所形成電極或配線、與透明電極層進行直接接觸 的半導體裝置（device)。 (解決課題之手段） 本發明的半導體裝置（device)係至少在絕緣基板上包 括：半導體層、電氣式耦接於上述半導體層的A1合金膜、 _ 以及直接接觸於上述A1合金膜的透明電極層；之半導體裝 置（device)’其中’上述Ai合金膜係含有從Fe、Co、Ni 中選擇1種以上的元素’且合計0.5〜l〇m〇i%，而其餘則實 質由A1構成。 (發明效果） 根據本發明將可提供在未透過高融點金屬膜的情況 下，便使由以A1為主成分之金屬膜所形成電極或配線、與 透明電極層進行直接接觸的半導體裝置（device)。 【實施方式】 習知在A1膜與I TO或IZ0膜的電氣式連接部處，無法 獲得良好接觸（contact)特性的理由，主要理由可認為係在 二者界面處形成具電氣式絕緣性A1的氧化物a 1 Οχ之緣故 (例如「第47次應用物理學關係聯合講演會講演預稿集 (2000.3 青山學院大學）31a-YA-9，ρρ866(2000).依 XPS 施 行的ΙΤ0/Α1Ν界面反應層評估」）。本發明者等試驗的利用 濺鍍（sputtering)法形成約200nm厚的金屬Α1膜、及約 2185-8809-PF;Ahddub 7 1333281 lOOrnn厚的ITO膜，並使用歐傑（Auger)電子分光分析法、 X射線光電子分光法及穿透式電子顯微鏡，詳細調查界面 附近。結果確認到厚度5〜10nm程度的A1氧化物（ΑΙΟχ)將 形成一樣的層狀，而其將阻礙電氣導通。此種現象在以IT〇 膜為ΙΖ0膜的情況亦同。 本發明者等經深入鑽研的結果發現，藉由在A1中添加 適當的元素，便可獲得良好的電氣性接觸（c〇ntac1;)特性。 以下，針對本發明的半導體裝置（device)，就液晶顯 示裝置中所使用的TFT主動式矩陣（active_matrix)基板 為貫施形態一例進行說明。但是’當然本發明並不僅侷限 於以下的實施形態》此外，為將說明明確化，以下的記載 及圖式係經適當地省略及簡略化。 [實施形態1 ] 第1圖所示係本實施形態1的TFT主動式矩陣 (active-matrix)基板中，影像顯示區域的一像素份俯視 鲁 圖。第2圖所示係第1圖中的χ-χ’切剖圖，以及在tft主 動式矩陣（active-matrix)基板的影像顯示區域外側，所形 成信號輸入端子部的剖視圖（第丨圖中，該部分並未圖 示）。信號輸入端子部係圖示著輸入掃描信號的閘極（gate) 端子、及輸入影像信號的源極（source)端子。 第1圖與第2圖中的TFT主動式矩陣（active_matrix) 基板係包括.透明絕緣基板1、閘極（gate)電極2、輔助電 容器共通電極3、閘極（gate)配線4、閘極（gate)端子5、 閘極（gate)絕緣膜6、半導體主動膜7、歐姆接觸（ohm i c 2185-8809-PF;Ahddub 8 1333281 contact)膜 8、源極（source)電極 9、汲極（drain)電極 10、 源極（source)配線11、TFT通道（channel)部· 12、層間絕 緣膜13、像素没極（drain)接觸洞（contact hole)14、閘 極（gate)端子接觸洞（contact hole)15、源極（source)端 子接觸洞（contact hole)16、像素電極17、閘極（gate)端 子塾（pad)18、及源極（source)端子墊（pad)19。 透明絕緣基板1係可使用諸如：玻璃（glass)基板、石 英玻璃（glass)等透明絕緣基板。絕緣性基板1的厚度係可 為任意，但因削薄液晶顯示裝置的厚度，最好設定在1. lmm 厚以下。若絕緣性基板1過薄，將依各種成膜或製程 (process)的熱經歷而導致基板出現畸變狀況，因而將發生 圖案化（patterning)精度降低等不良情形，所以，絕緣性 基板1的厚度必需經考慮所採取的製程（pr〇cess)之後再 行選擇。此外’當絕緣性基板i係由諸如玻璃（glass)等脆 性破壞材料構成的情況，最好預先對基板端面施行圓邊， 俾防止因從端面脫落（chipping)所產生的異物混入。另 外’最好在透明絕緣基板1其中一部分設置缺口，俾可將 基板方向特定的狀態，藉此便可將各製程（process)中的基 板處理方向進行特定，俾使製程（process)管理趨於容易。 閉極（gate)電極2、輔助電容器電極3、閘極（gate) 配線4、及閘極（gate)端子5係形成於透明絕緣基板1上。 閘極（gate)電極2、輔助電容器電極3、閘極（gate)配線4、 及閘極（gate)端子5係由同一金屬膜構成。該金屬膜係可 使用厚度1〇〇〜5〇〇nm程度的A1合金。 2185-8809-PF;Ahddub 9 1333281 . 開極（gate)絕緣膜6係形成於透明絕緣基板i、閘極 .(gate)電極2、辅助電容器電極3、閘極（gate)配線4、及 閘極（gate)端子5上。閘極（gate)絕緣膜6係可使用厚度 300〜60〇nm程度的氮化矽膜（以^、氧化矽膜（si〇x)、氮氧 化矽膜（Si〇xNy)、及該等的積層膜。當膜厚較薄的情況時， 因為在閘極（gate)配線與源極（s〇urce)配線的交又部處容 易發生短路現象，因而最好設定在閘極（gate)配線4或輔 助電容器電極3等的膜厚以上。反之，當膜厚較厚的情況 時，TFT的ON電流將變小，顯示特性將降低。 半導體主動膜7係形成於閘極（gate )絕緣膜6上。半 導體主動膜7係可使用厚度100〜3〇〇nm程度的非晶矽（a_si) 膜或多晶矽（p-Si)膜。當膜較薄的情況時，當施行後述的 歐姆接觸（ohmic 〇〇討狀〇膜8之乾式蝕刻（dry etcMng) 時將容易發生消失狀況。反之，當膜較厚的情況時，m 的ON電流將變小》 • 另外，當半導體主動膜7係使用a-Si膜的情況時，就 從使TFT呈導通狀態的閘極（gate)電壓之TFT臨限電壓 控制性與可靠度的觀點，最好將閘極（gate)絕緣膜6靠 a-Si膜的界面設定為^心或Si〇xNy。另一方面當半導體 主動膜7係使用P-Si膜的情況時，就從TFT的Vth控制性 及可靠度之觀點，最好將閘極（gate)絕緣膜6靠p_Si膜的 界面設定為Si Οχ或Si 〇xNy。 歐姆接觸（ohmic contact)膜8係形成於半導體主動膜 7上。歐姆接觸（ohmic⑶肘“”膜8係可使用在厚度 2l85-8809-PF;Ahddub 10 1333281 * 20~70nm程度的a-Si或p-Si中，經微量摻雜入p的η型 - a-Si 膜、η 型 p-Si 膜。 源極（source)電極9及汲極（drain)電極1〇係形成於 歐姆接觸（ohmic contact)膜8上，經由其而連接於半導體 主動膜7。此外，源極（source)電極9係經由源極（source) 配線11延伸至源極（source)端子（未圖示）〇源極（source) 電極9、沒極（drain)電極10及源極（source)配線11係由 同一金屬膜構成。該金屬膜係可使用厚度1〇〇〜50 Onm程度 ®的A1合金。 層間絕緣膜13係形成於源極（source)電極9、没極 (drain)電極10、及源極（source)配線11等之上。層間絕 緣膜13係可使用與閘極（gate)絕緣膜6相同的材料。 像素電極17、閘極（gate)端子墊（pad)18及源極 (source)端子墊（pad)19係形成於層間絕緣膜13上。像素 電極17、閘極（gate)端子塾（pad) 18及源極（source)端子 _ 墊（Pad) 19係由同一透明導電性薄膜構成。像素電極17係 經由像素汲極（drain)接觸洞（contact hole) 14，而電氣式 耦接於汲極（drain)電極10。閘極（gate)端子墊（pad)18係 經由閘極（gate)端子接觸洞（contact hole)15，電氣式麵 接於閘極（gate)端子5。源極（source)端子墊（pad) 1 9係經 由源極（source)端子接觸洞（contact hole)16，而電氣式 耦接於源極（source)端子11 ^透明導電性薄膜係可使用諸 如：In2〇3、Sn〇2、In2〇3 與 Sn〇2 的混合物 IT0、In2〇3 與 ZnO 的混合物IZO、In2〇3與Sn〇2與ZnO的混合物ITZ0等，特 2185-8809-PF;Ahddub 11 別就從化學穩定性的觀點，最好為 其次，針對本實施形態…FT…矩陣 (lve'matrlx)基板之製造方法進行敘述。另外，以下所 說明的例子係為典型物，在合致於本發明主旨的前提下， 當然亦可採取其他的製造方法。 在表面經潔淨化的絕緣性基板1上，利用賤鑛 (spimenng)、真空蒸鍵等方法，形成供諸如閘極（抑⑷

電極2、辅助電容器電極3、閉極(陳)配線4、及閉極(gate) 端子5等形成用的第一 Ai合金膜。 其次，利用第.1光學微影製程（Photolithography Pr〇CeSS)(照相步驟），對上述Μ合金膜施行圖案化 (patterning)，而形成閘極（gate)電極2、辅助電容号電 極3、閑極（邮）配線4、及閉極（gate)端子5等。光學微 影製程（photolithography process)係如下述。將 TFT 主

動式矩陣（active-matrix)基板洗淨後，便將感光性光阻劑 (resist)施行塗佈、乾燥。接著，通過已形成既定圖案 (pattern)的光罩圖案（pattern)施行曝光’並施行顯影， 便照相製版式的在TFT主動式矩陣（active_matrix)基板 上，形成經轉印著光罩圖案（paUern)的光阻（resist)。然 後’使感光性光阻劑（resist)加熱硬化後，便施行蝕刻 (etching) ’並將感光性光阻劑（resist)剝離。當感光性光 阻劑（resist)與TFT主動式矩陣（active-matrix)基板間 之潤濕性較差的情況時’便於塗佈前施行UV洗淨、或 HMDS(六曱基二石夕氮烧）蒸氣塗佈等處理。 2185-8809-PF;Ahddub 12 1333281 再者’若感光性光阻劑（resist)與TFT主動式矩陣 (active-matrix)基板間之密接性較差，並發生剝離狀況 時，便可適當施行加熱硬化溫度的高溫化或加熱硬化時間 的長時間化等處理。上述A1合金膜的蝕刻（etching)係可 使用蝕刻劑（etchant)施行濕式蝕刻（wet etching)處理。 此外’該A1合金膜的蝕刻（etching)最好依圖案邊緣 (pattern edge)形成推拔（taper)形狀的方式施行蝕刻 (etching)’俾可防止因與其他配線間之梯度而造成短路狀 況的發生。其中，所謂「推拔（taper)形狀」係指依截面呈 梯形狀的方式’對圖案邊緣（pattern edge)施行蝕刻 (etching)。在同步驟中，雖有敘述將形成閘極（gate)電極 2、閘極（gate)配線4、輔助電容器電極3、及閘極（gate) 端子部5’惟並不僅侷限於此，亦可形成其他在tft主動 式矩陣（active-matrix)基板的製造上所必要的各種標記 (mark)類與配線。 其次，利用電漿（plasma)CVD法連續形成供形成：由 SiNx、SiOx、Si〇xNy等構成的閘極（gate)絕緣膜6、由a-si 或p-Si構成的半導體主動膜7、及由η型a-Si或η型p-Si 構成的歐姆接觸（ohmic contact)膜8用的薄膜《當半導體 主動膜7係使用a-Si膜的情況時，因為閘極（gate)絕緣膜 6界面附近的成膜速率（rate)將減小，上層部的成膜速率 (rate)將變大’因而將可在較短成膜時間内進行較大的移 動度’將可獲得OFF時的漏（leak)電流較小之TFT。上述 SiNx 膜、Si〇x 膜、Si〇xNy 膜、a-Si 膜、p-Si 膜、η 型 a-Si 2185-8809-PF;Ahddub 13 1333281 ，膜、Π型P-Si膜係可使用周知氣體（SiH<、〇3、H2、n〇2、 .PHa、Nz或該等的混合氣體），並利用乾式蝕刻（dry etching) 施行圖案（pattern)形成。 ，、人，利用第2光學微影製程（ph〇t〇 1 ithography process)，對半導體主動膜7與歐姆接觸（〇hmic⑺討扣士） 膜8，至少圖案化（patterning)呈形成TFT部的部分。閘 極（gate)絕緣膜6係橫跨整體殘留著。半導體主動膜7與 歐姆接觸（ohmic contact)膜8係除TFT部所形成的部分之 外’使交叉部的耐電壓變大之觀點，最好源極（s〇urce)配 線、閘極（gate)配線4、及辅助電容器電極3亦圖案化 (patterning)殘留著平面交叉的部分。此外，最好TFT部 的半導體主動膜7及歐姆接觸（〇hm i c contact)膜8，將依 連續形狀殘留至源極（source)配線下方，因為源極（s〇urce) 電極將不會跨越半導體主動膜7與歐姆接觸（〇hmic contact)膜8的梯度，俾使梯度部處的源極（s〇urce)電極 • 不易發生斷線狀況。半導體主動膜7與歐姆接觸（ohmic contact)膜8的蝕刻（etching)係可使用周知氣體組成（例 如SF6與Ο,的混合氣體、或eh與〇2的混合氣體）施行乾式 蝕刻（dry etching)。 其次’利用激鍍（sputtering)等方法形成供形成源極 (source)電極9與汲極（drain)電極1〇用的A1合金膜。利 用第3光學微影製程（photolithography process)，從該 A1合金膜形成源極（source)配線11(參照第1圖）、源極 (source)端子（未圖示）、源極（source)電極9及没極 2185-8809-PF;Ahddub 14 1333281 . (drain)電極 ι〇。 • 其次’施行歐姆接觸（ohmic contact)膜8的蝕刻 (etching)。利用該製程（pr〇cess)便將τη部的歐姆接觸 C ohm ic contact)膜8中央部去除，而裸露出半導體主動膜 7。I姆接觸（ohmic con tact)膜8的蝕刻（etching)係使用 周知氣體組成（例如SFe與〇2的混合氣體、或CF4與〇2的混 合氣體）施行乾式蝕刻（dry etching)。 _ 其次’利用電漿（plasma )CVD法形成供形成由Si Nx、 S i Οχ、S i 〇xNy等構成層間絕緣膜13用的膜。利用第4光學 微影製程（photolithography process)，從該膜形成層間 絕緣膜13。使用如第2圖所示，在像素汲極（drain)接觸 洞（contact hole)14、閘極（gate)端子接觸洞（contact hole)15、及源極（source)端子接觸洞（c〇ntact 等所對應部分處’經開鑿開口的遮光光罩（未圖示），施行 均勻曝光。經上述曝光步驟後，便使用顯影液施行顯影。 % 然後’接觸洞（contact hole)所對應的區域領域，便利用 蝕刻（etching)步驟而形成開口部，並裸露出汲極（drain) 電極10等。 其次’利用濺鍍（sputtering)法、真空蒸鍍法、塗饰 法等方法’形成供形成像素電極17、閘極（gate)端子塾 (pad)18、及源極（source)端子墊（pad)i 9等用的透明導電 性薄膜。為能降低與A1合金膜間的接觸電阻，最好採用賤 鍍（sputtering)法。利用第 5 光學微影製程 (photol ithography process) ’從透明導電性薄膜形成像 2185-8809-PF;Ahddub 15 1333281 素電極17、閘極（gate)端子墊（pad)18、及源極（s〇urce) *端子墊（Pad)19等。透明導電性薄膜的蝕刻（etching)係可 •依照所使用的材料，而施行周知的濕式蝕刻（wet etch 1 ng)(例如當透明導電性薄膜係由結晶化丨το構成的 情況時，便由鹽酸與硝酸混合而成的水溶液）^當透明導電 性薄膜係I TO的情況時’亦可採用周知氣體組成（例如H J、 HBr)的乾式蝕刻（dry etching)施行蝕刻（etching)。 依此所製得的TFT主動式矩陣（active_matrix)基 ^ 板，係與彩色濾光片或具有反電極的對向基板（未圖示）， 隔著間隙子（spacer)進行貼合，並在其間注入液晶。將挾 持著該液晶層的液晶面板（panel)安裝於背光單元 (backlight unit)上，便製得液晶顯示裝置。 (實施例1) 針對本實施形態1的具體實施例進行說明。本實施例 1的第1金屬膜[閘極（gate)電極2、輔助電容器電極3、 φ 閘極（gate)配線4、閘極（gate)端子5]、及第2金屬膜[汲 極（drain)電極9、源極（source)電極1〇]，係使用在純A1 中，添加3.0mol%Ni的Al-3.0mol%Ni合金膜。透明導電性 膜[像素電極17、閘極（gate)端子墊（pad) 18、源極（source) 端子墊（pad)19]係使用IT0膜》另外，A1合金膜的組成係 將絕緣基板上所形成的A1合金膜’溶解於例如王水等酸性 藥液中，並利用 ICPCInductively Coupled Plasma)發光 分光分析法施行測定。I CP發光分光分析裝置係使用精工 儀器（Seiko Instruments)公司製 SPS-1200AR 型。 2185-8809-PF;Ahddub 16 !333281 - 像素没極（drain)接觸洞（contact hole) 14中，像素 . 電極17與汲極（drain)電極1〇的連接部之接觸電阻值，係 • 接觸洞（contact h〇le)開口面積每50# m2為約ι〇Ω。閘極 (gate)端子部接觸洞（contact hole)15中，閘極（gate)端 子墊（pad〇18與閘極（gate)端子5的接觸電阻值、及源極 (source)端子部接觸洞（contacth〇le)16 中，源極（s〇urce) 端子墊（pad) 19與源極（source)端子u的連接部接觸電阻 值，亦是接觸洞（contact hole)開口面積每50" 為約 零 10Ω。 當第2金屬膜係使用習知純a 1膜的情況時，接觸電阻 值係接觸洞（contact hole)開口面積每5〇私y為約 100ΜΩ。換言之，本實施例1的接觸電阻值係習知純Αι膜 的1/107，屬於極良好的數值。 其次’針對本實施例〗的接觸電阻值能獲得特別低值 的理由進行探討。利用濺鍍（sputtering)法，製成在基板 _ 上依序積層著厚度約50nm的Al-3.0mol%Ni合金膜、厚度 約20nm的IT0膜之分析試料，並詳細調查々卜…膜與ιτ〇 膜的界面構k。以下，為求說明上的便利，便將由上層的 IT0膜、與下層的A1_Ni膜所構成的薄膜 記為 「ITO/Ai-Ni」。 針對上述分析試料，使用X射線光電子分光分析，調 查深度方向分佈（prof ile) ^ χ射線光電子分光分析裝置係 使用ULVAC-PHI公司製Quantum2〇〇〇。分析條件係設定為 束線源Αΐ-Κα線、光束徑i〇〇M m、輸出20kV-l〇〇w。 17 2185-8809-PF；Ahddub 1333281 第3圖所示係上述分析試料I TO/A1 -N i在界面附近處 的Al(2p軌道成分）、〇(ls軌道成分）、In(3d軌道成分）、 Sn(3d執道成分）及Ni(2p軌道成分），利用X射線光電子 分光分析所獲得的深度方向分佈（prof i le)。第3圖中，橫 轴係濺鑛（sputtering)時間，縱轴係上述元素的 mol%(atomic%)濃度。本實施例在X射線光電子分光分析 中，利用濺锻（sputtering)對試料施行蝕刻（etching)，並 利用施行表面分析而獲得深度分佈（p r 〇 f i 1 e )。所以，橫軸 的濺鍍（sputter)時間係對應於距上層IT0表面的深度。 如第3圖所示，在錢鑛（sputter)時間較短的區域中， 上層I TO膜構成元素的In、0及Sn將多數存在，而隨濺鑛 (5?111^61')時間的增加，下層八1-?^膜構成元素的人1及“ 將多數存在。 將In最大濃度一半的深度（圖中a)、與A1最大濃度 一半的深度（圖中B)之間的區域，定義為「界面層」。此 外，較圖中A更靠上層的區域定義為rIT〇膜」’將較圖 中Β更靠下層的區域定義為「Αΐ—Ni膜」。另外，將界面 層罪I TO膜側的區域定義為「IT〇附近界面層」，將同一 界面層靠Α1-Νι膜側的區域定義為rA1_Ni附近界面層」。 由第3圖得知，在界面層中〇濃度將增加。此現象表 示在界面層將存在有氧化Α1(Α1〇χ)β因為氧化A1係屬於絕 緣體，因而若氧化A1存在於整體界面，應該會阻礙到電氣 導通然而，實際上如上述，本實施例j的像素汲極 接觸洞（contact hole)14中’像素電極17與汲極(drain) 2185-8809-PF;Ahddub 18 電極10的連接部電阻值，將可獲得遠較低於習知例的低接 觸電阻值。 在此，針對深度方向的4處（IT〇膜、ιτ〇附近界面層、 AHi附近界面層及Α1，膜），就川21)執道成分）、Ni(2p 軌道成刀）' In(3d執道成分）及Sn(3d執道成分）的鍵結狀 態’使用X射線光電子光譜進行調查。結果如第4⑷〜⑷ 圖所示。第4(a)圖所示係IT〇膜的上述各元素鍵結狀態， 第4(b)圖所示係ιτο附近界面層的上述各元素鍵結狀態， 第4(c)圖所示係、Al-Ni μ近界面層#上述各元素鍵結狀 態’第4(d)圖所不係A1_Ni膜的上述各元素鍵結狀態。 ιτο膜係僅檢測到氧化In(In〇〇及氧化&(就）（第參 照4(a)圖）。no附近界面層係檢測到氧化ai(ai⑹、^、 Ni 氧化 In(InOx)及氧化 sn(sn〇x)(參照第 4(b)圖）eAi_Ni 附近界面層係檢測到氧化AUA10O、A1、Ni、氧化

In(InCK)、In、氧化 Sn(SnO〇及 Sn(參照第 4(c)圖）。Al-Ni 膜係僅檢測到A1及Ni(參照第4(d)圖另外，第4圖中， 氧化A卜氧化In、氧化Sn均簡便地分別表示為ai〇、丨⑽、

SnO ° 第5圖所示係從第4圖所示結果，示意圖示m膜、 ιτο附近界面層、A1—Ni附近界面層及A1_Ni臈的構造。如 第5圖所示’當使在Αι中添加Ni的A〗_Ni膜、與ιτ〇膜 相接觸時，在界面層中，除絕緣體的氧化A1之外，尚有存 在具導電性的Al、、氧化In、In、氧化如及如。換言 之，氧化A1並未存在於整體界面，在氧化Ai未存在的地 2185-8809-PF;Ahddub 19 1333281 , 方，將藉由上述導電性物質朝界面層深度方向連續存在， •而在1τ〇膜與A1_Ni膜之間形成導電路徑，判斷將^獲得 . 良好的電氣性接觸（contact)特性。 [實施形態2 ] 其次，針對不同於上述實施形態i的TFT主動式矩陣 (active-matrix)基板之實施形態進行說明。另外，以下的 說明中’就與上述實施形態1為相同的構成構件，便賦予 相同的元件編號，並適當地省略說明。 籲 第6圖所示係本實施形態2的TFT主動式矩陣 (active-matrix)基板之影像顯示區域中，一像素份的俯視 圖。第7圖所示係第6圖中的Y-Y’切剖圖，以及在TFT主 動式矩陣（active-matrix)基板的影像顯示區域外侧，所形 成的信號輸入端子部剖視圖（第6圖中，該部分並未圖 示）。本實施形態2的TFT主動式矩陣（active_matrix)* 板’係除以下不同處之外，其餘的基本構造均如同上述實 φ 施形態1的TFT主動式矩陣（active-matrix)基板。 上述實施形態1中，透明導電性膜[像素電極1 7、閘 極（gate)端子墊（pad) 18、源極（S0Urce)端子墊（pad) 19] 下層的第1金屬膜（閘極（gate)端子5)、與第2金屬膜[汲 極（drain)電極1 0、源極（source)端子11 ]，係經由接觸洞 (contact hole)[像素没極（drain)接觸洞（contact hole)14、閘極（gate)端子接觸洞（contac1： h〇le)15 及源 極（source)端子接觸洞（contact hole) 16]進行電氣式耦 接。而，本實施形態2則係與透明導電性膜上層的第2金 2185-8809-PF;Ahddub 20 1333281 .屬膜[汲極（drain)電極1〇、源極（source)端子Ha]，在未 • 經由接觸洞（contact hole)的情況下進行電氣式耦接。換 . 言之，本實施形態2與上述實施形態1係第2金屬膜與透 明導電性膜的電氣式連接上下關係將顛倒。所以，上述實 施形態1中，將第2金屬膜與層間絕緣膜13進行積層之 後，再於其上層形成透明導電性膜，相對於此，本實施形 態2不同之處在於：在第2金屬膜下層將形成透明導電性 膜。此外’本實施形態2不同之處在於：並未形成層間絕 ® 緣膜13’而是在透明導電性膜與第2金屬膜的上層，將形 成絕緣性保護（passivation)的保護膜20。且，不同之處 在於：閘極（gate)端子5與閘極（gate)端子墊（pad)18，將 利用由第2金屬膜所形成的連接膜21進行電氣式耦接。 本實施形態2的TFT主動式矩陣（active_matrix)基 板，係如第7圖所示，將具有下述接觸（c〇ntact)構造：汲 極（drain)電極10將電氣式搞接於由透明導電性膜構成的 _ 下層像素電極17,而連接膜20將電氣式耦接於由透明導 電性膜構成的下層閘極（gate)端子墊（pad)18，且源極 (source)端子11將電氣式耦接於由下層透明導電性膜構 成的源極（source)端子塾19。 (實施例2) 針對本實施形態2的具體實施例進行說明。本實施例 2的第1金屬膜[閘極（gate)電極2、輔助電容器電極3、 閘極（gate)配線4、閘極（gate)端子5]、及第2金屬膜[及 極（drain)電極9、源極（Source)電極1〇]，係使用在純A1 2185-8809-PF;Ahddub 21 1333281 - 中，添加3.〇mol%Ni的Al-3.0m〇l%Ni合金膜。透明導電性 •膜[像素電極Π、閘極（gate)端子墊（pad)18、源極（s〇urce) 端子墊（Pad)19]係使用ITO膜。 像素電極17與汲極（drain)電極1〇的連接部之電阻 值、閘極（gate)端子墊（pad)18與連接膜2〇的連接部之電 阻值、以及源極（source)端子墊（pad)19與源極（s〇urce) 端子1 la的連接部之電阻值，分別係每5〇 " m2為約丨〇 Ω。 該數值係習知純A1膜的1/1〇7，屬於極良好的數值。 籲 利用濺鍍（sPuttering)法，製成在基板上依序積層著 厚度約5〇nm的IT0膜、厚度約i〇nm的M_3. 〇m〇1%Ni合金 膜之分析試料，並如同實施例i般的詳細調查A卜N丨膜與 IT0膜的界面構造。以下，將由上層的A^Ni膜、與下層 的I TO膜所構成的薄膜，記為「a 1 丨/1 το」。 第8圖所示係上述分析試料a卜Ni/1 TO在界面附近處 的Al(2p軌道成分）、〇(ι3軌道成分）、In(3d軌道成分）、 φ Sn(3d軌道成分）及Ni(2p軌道成分），利用X射線光電子 刀光分析所獲得的深度方向分佈（pr〇 f i 1 e )。分析條件係同 實施例1。 如第8圖所示’在錢鑛（SpUuer)時間較短的區域中， 上層A卜Ni膜構成元素的A1及Ni將多數存在，而隨濺鍍 (sputter)時間的增加，下層丨τ〇膜構成元素的In、〇及 Sn將多數存在。其中，界面層、AhNi膜、IT〇膜的定義 係如同上述實施形態1。 由第8圖得知’如同上述實施形態1，在界面層中〇 2185-8809-PF;Ahddub 22 ο丄 '度將增加。此現象表示在ΙΤΟ媒與Α卜Ni膜之間存在的 界面層將存在有已氧化的氧化Μ層⑷⑹。在此，針對深 度方向的4處(A卜Ni膜、A1_Ni附近界面層、IT〇附近界 面層及ΙΤ〇膜），就Α1(2Ρ軌道成分）、Ni(2p軌道成分）、 In(3d軌道成分）及Sn(3d軌道成分）的鍵結狀態，使用χ 線光電子光譜進仃調查。結果如第9(心~⑷圖所示。第 圖所不係Α1 Νι膜的上述各元素鍵結狀態，帛9(匕）圖 所示係A卜Ni W近界面層的上述各元素鍵結狀態，第9(c) 圖所示係ITG附近界面層的上述各元素鍵結狀態第g(d) 圖所示係IT0膜的上述各元素鍵結狀態。 A卜Ni膜係除檢測到M與Ni之外，尚亦檢測到〜與 In(參照第9(a)圖）。A1-Ni附近界面層係檢測到Al、Ni、 及Sn(參，…第9(b)圖）。ιτο附近界面層係檢測到氧化 UAl〇x) Ni、氧化ιη(ϊη〇χ)、氧化Sn(Sn〇〇及如（參照第 9(c)圖IT0膜係僅檢測到氧化ΐη(ι池）及氧化

Sn(Sn〇〇(參照第9⑷圖）…卜1 9圖巾，亦是將氧化 A卜氧化In'氧化Sn均簡便地分別表示為αι〇、Μ、. 第i〇圖所示係從第9圖所示結果，示意圖示M_Ni 膜、A卜Ni附近界面層、IT〇附近界面層及^㈣的構造。 如第10圖所不’當使在八！中添加膜、盥ΙΤ〇 膜相接觸時’在界面層中，除絕緣體的氧化Al之外，、尚有 存在具導電性的M、Ni、氧化In、In、氧化如…換 言之’氧化A1並未存在於整體界面，在氧化M未存在的 地方’將藉由上述導電性物質朝界面層深度方向連續存 2l85-8809-PF;Ahddub 23 1333281 在’而在ITO膜與Al-Ni膜之間形成導電路徑，判斷將可 • 獲付良好的電氣性接觸（contact)特性。

上述實施例1與2均屬於透明導電性膜的較佳實施例 係使用ιτο膜，但是亦可取而代之，改為使用IZ〇膜、ITZ〇 膜。不管何種情況，連接部的電阻值均是接觸洞（c〇ntact hole)開口面積每50/Zm2為約1〇Ω，均可獲得與ιτ〇膜的 情況幾乎同等的良好數值。當使用ΙΖ〇膜的情況，確認到 界面層中將有In與Ni的存在。當使用117〇膜的情況，確 認在界面層中將有In、Sn及Ni的存在。 再者’上述實施例1與2中，第1金屬膜或/及第2金 屬膜的較佳實施例均係使用在純A1中添加3m〇i%Ni的 A1 Ni膜’但& Νι #添加量並不僅偈限於此。若添加 量達0.5πι〇1%以上，接觸電阻值將可降低至約ι〇〇〇ω以 下。因為Ni濃度越高，Α1，合金的電阻率值將越上升， 因而Ni濃度最好在10m〇1%以下…，祕Ni合金的電阻 率值係約0.25“ Ωπ)。此數值將較低於一般使用為配線材 料的純Cr或純Mo的電阻率值。 上述實施例上久Z [禾1贫屬膜或/及第2金 屬膜係由A1 - N i膜形成一js θ . 膜办成層，但是亦可設為僅在與透明導 電性膜間的界面部上形成M_Ni #，而其餘 低比電阻的A〗、Cu或該等的合金 更 刃13金等所形成膜的積層構造。 二下，AHi膜厚度最好設定在^以上。當低於_ 一成膜將容易不完全，而無法獲得足夠的接觸電阻。另 -方面，構成主體的金屬膜厚度係只要配合對裝置咖㈤ 24 2185-88〇9-PF；Ahddub 1333281

，便可 達較A1 -Ni單層構造更低配線電阻化。 所要求的ρ & —- 於 Al-Ni VLVIIIB 元素（Fe、c〇、Ru、Rh、Pd、Pt 對A1的添加元素並不僅侷限於Ni，亦可為與μ同族 等）。此情 況下，將可降低與IT〇膜間的接觸電阻值。添加元素並不 僅侷限於單1種’亦可2種以上。但是’當添加原子序較 大的Ru、Rh、Pd、Pt時，化學穩定性將降低。具體而言， 因為對驗性藥液的耐性將降低，因而在對光阻（r ^ s丨$ 士）施 行圖案化（patterning)的步驟中，俾必需注意鹼性顯影液 處理等事項。所以，若考慮製程（process)的高可靠度，對 A1的添加元素特別以j?e、c〇、Ni為佳。 對A1的添加元素亦可添加從n、C、Si中至少選擇1 種以上的元素。藉由上述元素的添加，便將抑制在界面處 的氧化A1形成，因而將可實現良好的電氣性接觸（c〇ntact) 馨 特性。該等元素的添加量最好合計5~15moI%。此外，若除 上述VIIB〜VIIIB元素之外，尚添加n、C、Si，便可獲得 更佳的效果。此情況下，亦是添加量最好合計5〜15ιπο1%。 不管何種情況，若低於5mo〗％，便無法獲得良好的電氣性 接觸（contact)特性’反之，若超過1 5mol%，則電阻率值 將超過0.25#Ωιη，將喪失對習知高融點金屬的優勢。另 外’所謂「良好的電氣性接觸（contact)特性」，係以低於 習知高融點金屬與I TO之接觸電阻的1 〇倍為指標。換言 之，習知高融點金屬與IT0的接觸電阻，若開口面積每 2185-8809-PF;Ahddub 25 1333281 第6圖係本實施形態2的TFT主動式矩陣 (active-matrix)基板俯視圖。 第7圖係本實施形態2的TFT主動式矩陣 (active-matrix)基板剖視圖。 第8圖係本實施形態2的A1 - N i合金/1 TO積層膜，利 用X射線光電子分光分析所獲得的深度方向分佈（profile) 圖。 第9(a)~(d)圖係本貫施形態2的Al~Ni合金/^◦積舞 膜界面之X射線光電子光譜圖。 第10圖係本實施形態2的A卜Ni合金/IT〇積層膜之 界面構造示意圖。 【主要元件符號說明】 1〜透明絕緣基板； 2〜閘極（gate)電極 4〜閘極（gate)配線 5〜閘極（gate)端子 7〜半導體主動膜； 13〜層間絕緣膜； 1 7〜像素電極； 21〜連接膜； 3~輔助電容器共通電極； 6〜閘極（gate)絕緣膜； 9〜源極（source)電極； 11〜才盈（source)酉己各氣; 10〜沒極（drain)電極； 12〜TFT 通道（channel)部； 20〜保護（passivation)膜； 18〜閘極（gate)端子墊（pad); 19~ 源極（source)端子墊（pad); 8〜歐姆接觸（〇hmic contact)膜； 15»•閘極（gate)端子接觸洞（contact h〇ie); 2185-8809-PF;Ahddub 27 1333281 14〜像素没極（drain)接觸洞（contact hole); 16~源極（source)端子接觸洞（contact hole)。 2185-8809-PF;Ahddub 28

Claims (1)

1333281 '‘第096114749號中文申請專利範圍修正本修正日期：99.7.27 十、申請專利範圍： ~ 1. 一種半導體裝置（device)，至少在絕緣基板上包 . 括：半導體層、電氣式耦接於該半導體層的Αι合金膜、以 及直接接觸於該A1合金膜的透明電極層； 其中，該A1合金膜係含有從Fe、Co、Ni中選擇1種 以上的元素，且合計0.5〜lOmol%，而其餘則實質由A1構 成， 該A1合金膜與該透明電極層的界面區域中，存在有構 成該透明電極層的導電性金屬氧化物，且該A〗合金膜或該 透明電極層中所含金屬元素的至少1種以上，以未被氧化 的狀態存在。 2. 如申請專利範圍第1項之半導體裝置（device)，其 中’該A1合金膜係含有從N、C、Si中選擇丨種以上的元 素，且合計5~15mol%。 3_如申清專利範圍第1或2項之半導體裝置 (device)’其中’該透明電極層係由]^2〇3或如〇2構成。 4. 如申请專利範圍第1或2項之半導體裝置 (device)，其中，該透明電極層係由匕心與Sn〇2的混合 物IT0構成。 5. 如申請專利範圍第1或2項之半導體裝置 (device)，其中，該透明電極層係由1112〇3與Zn〇的混合物 IZ0構成。 6. 如申請專利範圍第1或2項之半導體裝置 (device)，其中，該透明電極層係由In2〇3、Sn〇2及Zn〇的 2185-8809-PF1 29 1333.281 混合物ITZO構成。 7.如申請專利範圍冑！或2項之半導體裝置 (device)，其中，該透明電極層係利用濺鍍（sputtering) 法形成。 8. —種主動式矩陣（active-ma"trix)型顯示裝置，包括 申請專利範圍第1或2項之半導體裝置（device) » 2185-8809-PFl 30