TWI332151B - System and method for clock signal synchronization - Google Patents
System and method for clock signal synchronization Download PDFInfo
- Publication number
- TWI332151B TWI332151B TW94134435A TW94134435A TWI332151B TW I332151 B TWI332151 B TW I332151B TW 94134435 A TW94134435 A TW 94134435A TW 94134435 A TW94134435 A TW 94134435A TW I332151 B TWI332151 B TW I332151B
- Authority
- TW
- Taiwan
- Prior art keywords
- count
- clock signal
- generating
- value
- edge
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 86
- 230000008859 change Effects 0.000 claims description 47
- 230000004044 response Effects 0.000 claims description 34
- 230000000630 rising effect Effects 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 238000007405 data analysis Methods 0.000 claims description 2
- 241000282320 Panthera leo Species 0.000 claims 2
- 206010011469 Crying Diseases 0.000 claims 1
- 240000000731 Fagus sylvatica Species 0.000 claims 1
- 235000010099 Fagus sylvatica Nutrition 0.000 claims 1
- 238000013016 damping Methods 0.000 claims 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 230000008569 process Effects 0.000 description 48
- 238000004891 communication Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- VJBCNMFKFZIXHC-UHFFFAOYSA-N azanium;2-(4-methyl-5-oxo-4-propan-2-yl-1h-imidazol-2-yl)quinoline-3-carboxylate Chemical compound N.N1C(=O)C(C(C)C)(C)N=C1C1=NC2=CC=CC=C2C=C1C(O)=O VJBCNMFKFZIXHC-UHFFFAOYSA-N 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 235000017166 Bambusa arundinacea Nutrition 0.000 description 1
- 235000017491 Bambusa tulda Nutrition 0.000 description 1
- 241001330002 Bambuseae Species 0.000 description 1
- 235000015334 Phyllostachys viridis Nutrition 0.000 description 1
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000011425 bamboo Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
1332151 九、發明說明: 【發明所屬之技術領域】 本發明一般涉及用於信號校準的系統和 •々法,更且體地 ’涉及用於在資料通信中將震盪器的時鐘 " ▽题t號鎖定到資料 流程的系統和方法。 【先前技術】 常規的資料通信電路需要精確定時部件以給經由信號傳 輸匯流排連接到主機的外部設備提供參考頻率時於彳1號 這種通信電路中的精確定時部件通常包括晶體震盪^件。 基於内部的計時器調整晶體震盈元件的時鐘信號以^時鐘 信號與來自主機的輸入資料流程匹配。通常,計時器中的里 鎖相回路(phase lock 1〇叩,縮寫為PLL)或延時鎖定回 路(delay lock loop,縮寫為DLL)具有通過資料修整( data training)、相移、相位選擇等來調整和鎖定時鐘信 號的功能。晶體震盪器很昂貴。基於内部的計時器通常^ 要長修整序列來調整PLL或DLL,這種長修整序列可能不適 用於現代應用,諸如通用串列匯流排(USB)應用。 另-種用於料鐘信號鎖定到輸人資料流程的方法包括 由電流控制震盪器(ICO)或電壓控制震盪器(vc〇)生成 時鐘信號’分析至少兩個週期中的輸入資料流程的速率以 生成兩個或多個控制信號,然後回應於控制信號調整時鐘 信號的頻率。調整時鐘信號的頻率以類比方式操作,並且 -般包括至少兩個步帮··粗調步帮以及隨後的微調步驟。 1332151 或⑽疋兩要大日曰另面積的特定用途積體電 ,所以增加了通信電路的成本。該類比多步驟, 慢且複雜。類比調整電路的性 "祆緩 此勿又過私和溫度轡 呈, 響。可能需要複雜的處理和電路 的衫 整過程的性能和可靠性。 方案來心變化和提高調 因此’擁有一個節約成本的备 • 奉的系統和一個用於使時鐘信號
與資料信號校準的過程將是右刹 J ^ 竹疋有利的。人們期望系統簡單且 石夕區域咼效。人們還期望校準 x早過私快逮且可靠。系統和過 程不易受晶片製造過程和择 的 τ诔作條件的變化的影響也是有利 【發明内容】 本發明為解決上述問題,提出一種用於時鐘信號校準 的系統(101),其包括資料分析器(1⑷以及連接到Rc 震盈器(1G3)的校準時鐘信號發生器(1G5)。資料分析器 (104)生成數位控制信號,該數位控制信號表示RC震盪器 (103 )的參考i说在輸入權杖包的八位週期中的週期數。 校準信號時鐘發生器(1〇5)使用數位控制信號來將時鐘信 號鎖定到與權&包具有相同位元速帛的資訊包。 【實施方式】 下面參照附圖描述本發明的多個實施例’附圖中用相同 參考標號表示圖中相似結構或功能的部分。應該注意,附 圖的目的僅僅是幫助描述本發明的優選實施例。它們的目 1332151 的不是無遺漏地描述本發明或對本發明的範圍加以限制。
圖1是示出根據本發明的精確定時部件或時鐘信號校準 系統101的結構圖。舉例來說,圖1示出系統101是通用串列 匯流排(USB)設備100的一部分且用於生成與從主機(圖j 中未示出)經由USB匯流排110接收到的資訊包校準的時鐘 信號《在圖1中,元件102表示USB設備100的不同於時鐘信 號校準系統101的部分。元件1〇2,其也被稱作資料處理元 件’可以包括USB控制電路和USB設備100的其他部件。USB 控制電路,其有時也被稱作USB驅動器,用於控制在主機與 外部或從屬設備(例如USB設備100)之間經由USB匯流排11〇 的資料傳送。 USB設備1〇〇可以是經由USB匯流排110與主機通信的任何 類型的設備。USB設備1 〇〇的例子包括但不局限於:用於移 動在主電腦螢幕上的游標和向主電腦發出命令的USB滑鼠 、USB存儲設備(例如,USB硬碟驅動器、USB CD_R〇M、USB 可重寫CD、USB可重寫DVD、USB閃速記憶體等)、USB多媒體 設備(例如,USB CD播放器、USB DVD播放器、USB MP3播 放器等)。USB匯流排11〇連接在USB設備1〇〇與主機或主設備 之間。如本技術領域所公知的,USB匯流排11()包括四條導 線或電線,其中兩條是資料傳輸(D+ )線Π2和互補資料傳 輸(D-)線114,另兩條是電源線J丨5和地線丨丨7。根據本發 明的一實施例,時鐘信號校準系統1〇1構建在實現USB設備 100的部分或全部功能的積體電路晶片上。 時鐘信號校準系統101包括用作參考信號發生器的震盪 7 器103、資料序列分析器1〇4、以及校準時鐘信號發生器1〇5 。根據本發明,震盪器1 〇3提供參考頻率信號給資料序列分 析器104和校準時鐘信號發生器1〇5。資料序列分析器ι〇4 識別和分析輸入資料流程以及生成數位控制信號。回應於 來自資料序列分析器1〇4的數位控制信號和來自震盪器1〇3 的參考頻率信號,時鐘信號發生器1〇5生成與輸入資料流程 校準或鎖定到輸入資料流程的時鐘信號。在一具體實施例 中’ #號發生器1〇5包括如圖1所示的計數器1〇6和1〇8。下 文將參照圖3和圖4描述根據本發明的優選實施例的資料信 號序列分析器104和校準時鐘信號發生器1 的操作。 根據本發明的優選實施例,震盪器103是生成固定頻率信 號的阻容(RC)震盪器。與其他類型的震盪電路諸如晶體 震盪器、ICO、VC0等相比’ RC震盪器1〇3簡單且便宜。而且 ,RC震盪器1〇3足跡(f00i: print)很小,即它的矽區域很 高效。應該提到,雖然震盪器1〇3此處被描述為阢震盪器, 但目的不是為了對本發明的範圍進行限制。根據本發明, 其他類型的時鐘源,例如,另一晶片上的時鐘、晶體震盪 器、陶瓷震盪器、ICO、VC0等也可以作為系統101中的震盪 器 103。 圖2是不出根據本發明的USB通信協議中權杖包2〇〇的時 序圖。舉例來說,圖2示出根據USB 1.1版本協定在低速資 料傳輸過程中權杖包的前十位。對於USB丨版本協議中全 速資料傳輪,D +和D-線上的電壓電平與圖2所示的電壓電平 相反。權杖包200的前八位形成校準(sync )欄位,最後兩 1332151
位是權杖包200的資訊包識別字(pid)欄位部分。 D+線上的權杖包2〇〇的前十位是1〇1 〇101110。圖2還示出 對應於這樣數值的波210。波210中的沿代表權杖包200中位 值的變化。波210的上升沿201、203、205、和207對應D + 線上從低到高變化的電壓電平或從〇到1變化的位值。同樣 地,波210的下降沿202、204、206、和208對應D +線上從高
到低變化的電壓電平或從丨到〇變化的位值。在主機傳送權 杖包200之前,USB設備1〇〇處於空閒狀態,其中,d +線上 的電壓為對應於〇位元值的低電平,以及£)_線上的電壓為對 應於1位元值的高電平。波210中的上升沿201指示權杖包 200的到來。 圖3是示出根據本發明的用於數位化地分析資訊包的過 程300的流程圖。舉例來說,可以在資料序列分析器1 中 執行為料分析過程300,為如圖1所示時鐘信號發生器1 〇5 生成數位控制信號。
同時參照圖1、圖2和圖3 ’當第一次加電時,元件1 〇2傳 送重疋彳&號給資料序列分析器1 〇 4和校準時鐘信號發生器 105。在USB協議中,通過設置和D-線上電壓電平都為低 持續預定週期例如10毫秒(ms )來表示重定信號。回應於 重定信號,資料序列分析器1〇4在步驟301進行初始化。一 旦完成初始化,資料序列分析器1〇4就將數位控制信號設置 為預定的初始值。根據一具體實施例,數位控制信號有八 位元,預定的初始值為1 28。 在隨後的步驟302中,資料序列分析器1〇4檢測資訊包結 1332151
具體實施例,E0P由USB 束(ΕΟΡ )信號。根據本發明的一 匯流排上D+和D-線上的電壓電平在預定週期内例如等於或 大於一位週期的週期内都保持為低來指示。在E〇p信號之後 ,USB匯流排-般進入空閒狀態,等待主機發出資訊包。
當處於空間狀態時n驟303中資料序列分析器1〇4檢 測輸入包(incoming packet)。根據本發明的優選實施例 ,輸入包的開始由U S B匯流排的D+和D _線上電壓電平的變化 來指示。例如,波200中的上升沿2〇1 (圖2所示)表示D + 線中電壓電平從低到高的變化以及指示輸入包。 在檢測到輸入包之後,在步驟3〇4中資料序列分析器1〇4 試圖識別資訊包的類型。特別地,在步驟3〇4中資料序列分 析器104驗證輪入包是否是權杖包。在本發明的一具體實施 例中,資料序列分析器104回應資訊包滿足三個預置條件, 來識別輸入包為權杖包。第一個條件是在表示〇+線上的電 壓電平的波210中,第一下降沿(圖2中的沿2〇2)與第二上
升沿(圖2中的沿203)之間的持續時間或區間大致等於沿 203與第二下降沿(沿204 )之間的持續時間或區間。第二 個條件是在波210中,第一下降沿(沿2〇2 )與第二下降沿 (/。204 )之間的持續時間大致等於沿204與第三下降沿( 沿206 )之間的持續時間。第三個條件是在波21〇中第一 下降沿(沿202 )與第三下降沿(沿2〇6 )之間的持續時間 大致等於沿206與第四下降沿(沿2〇8 )之間的持續時間。 根據本發明,任何定時信號均可以用於測量持續時間。例 如,在本發明的優選實施例中,使用來自RC震盪器1〇3的參 1332151 考頻率信號用於時間測量。一般而言,參考頻率信號的頻 率越高’時間測量將越精確。根據一優選實施例,如果兩 個持續時間之間的差少於大約百分之十(10% ),則認為它 們大致相等。根據另一優選實施例’如果兩個持續時間之 間的差少於大約百分之五(5% ),則認為它們大致相等。 其他的標準屬於本發明的精神之内’也屬於本發明的範圍 之内。 根據本發明的一實施例,使用來自Rc震盪器1〇3的參考頻 率信號用於在過程300中測量時間和驗證條件。應該明白過 程300不局限於使用此處所述的參照步驟3〇4的條件來識別 輸入包。也可使用其他的方案用於識別輸入包。優選地, 資訊包識別不依賴對應于資訊包的波的第一沿,例如圖2 中的沿2(Π,這是因為資訊包的第一沿常常是不穩定的。 回應于輸入包不是權杖包,則過程3〇〇返回到步驟3〇3, 並等待隨後的輸入包。如果輸入包被識別為權杖包,則過 程300前進到步驟305。在步驟305中,過程⑽給數位控制 信號分配值。根據本發明的—具體實施例,過程剛分配的 值等於由RC震盪器103在權杖包的波21〇中的第一下降沿( 沿202)與第四下降沿(沿m)之間的區間持續時間中°生 成的參考頻率信號的週期數。該時間區間等於權杖包的位 週期的八倍。特別地,該時間區間占從權杖包2 _第二位 第十位的開始的持續時間。在下文參照圖4所述的 校準過程4附,該分配值用於生成與輸人包校準 的時知信號。根據數位控制信號如何用於生成 1332151 號,資料分析過程300在步驟305中可以給數位控制信號分 配不同的值。分配值優選地表示輸入包的資料率與參考頻 率信號之間的關係。另外,分配值優選地不依賴於第一沿 (例如波210中的沿201 )的時間,這是因為它可能是不穩 定的。
在給數位控制信號分配值之後,過程3〇〇返回到步驟3〇2 並等待新輸入包。回應于新輸入包,過程3〇〇重複步驟3〇3 、304和305,以識別資訊包,以及回應于資訊包為權杖包 ,則給數位控制信號分配值。根據本說明書的優選實施例 ’數位控制信號用於使時鐘信號與資料流程校準或鎖定到 資料流程。
圖4是示出根據本發明的用於數位化地使時鐘信號與資 訊包校準的過程400的流程圖。舉例來說,可以在校準時鐘 信號發生器105中執行過程400,以生成鎖定到經由圖1所示 USB匯流排110從主機發送的資料流程的時鐘信號。根據本 發明的一實施例,過程400通過使用資料序列分析器1〇4的 數位控制信號計算RC震盪器103的參考頻率信號的週期數 ,來數位化地生成與資料流程中的資訊包校準的時鐘信號 。在本發明的優選實施例中,在加電之後啟動過程400。一 旦啟動’就在步驟402中,回應於來自元件1〇2的重定信號 ,將校準時鐘信號發生器105 (圖1所示)中的計數器1〇6 和108初始化且設置為零。初始化之後,從檢測位元值變化 的步驟4 0 3開始重複執行過程4 0 0 ’如圖4所不和下文所述。 在一優選實施例中’過程400的週期時間等於RC震盪器103 1332151 考頻率信號的週期。參考頻率信號的頻率越高 將導致母個單位時間的週期越多和校準越精確。 在狀震盪器103的表考 . ^考么娩的母—週期的開始,過程400 在步驟403中檢查元件ι〇2 lnn a ^ 的仏旎電平,以查看USB設備 疋aL接收或等待來自主機的資訊包。如果_設備⑽ η或㈣主機的資訊包’則過程伽檢測在謂匯流排 110中ΙΗ或D-線上的電壓雷平早 軍十疋否有邊化。當仍6設備正從
主機接收資料流程時電壓電平中 宏电十宁的變化表明輸入資料流程 值的變化。被檢測的位可以是權杖包中的位或資料流 程中權杖包之後的任何其他資訊包中的位元。回應於檢測 到電壓電平的變化’過程彻在步浦〇生成校準時鐘信 2的週期的起始沿’例如上升沿。從而,使時鐘信號中當 月’J週期的起始沿與輸入包中位週期的開始校準或鎖定到輸 入包中位週期的開始。當在步驟4〇4中生成校準時鐘信號的 起始沿之後,過程400返回到步驟4〇2,計數器1〇6和1〇8復 位到零。過程4〇〇準備好下一個週期。 電壓電平不變表明位元值不變。這可對應兩種情況◊第 種情況是從過程400的前一個週期開始的時間推移不等 於輪入包的一位或多位的持續時間,這是因為輸入包中的 連續位可能有相同的位值。第二種情況是USB設備1〇〇正發 送輪出資料流程給主機。回應於此,計數器1〇6和1〇8的計 數在步驟406中加一。在隨後的步驟407中,過程4〇〇檢查計 數器106的計數Cm是否滿足等式(1):
Cl06 =Dx^/8 1332151 弋(1 )中,D疋上面參照圖3所述的過程goo中生 的數位控制信號的值,N是正整數。 不滿足等式⑴的計數Cl06表明從校準時鐘信號 ㈣始的時間推移不等於輸人或輸出資料流程的位週期的° 倍數。回應於此,過程伽在步驟4附檢查校準時鐘 發生器105中計數器1〇8的計數Ci〇8是否滿足等式(2): °』 Ci〇8 = £) /16 ^滿足等式(2)的計數cm表明從校準時鐘信號的起妒 開始的時間推移不等^料流程的位週期的—半。回應 於此,過程400返回到步驟4〇3以進行下一個週期。如果; 數一滿;^式⑺,則意味著從校準時鐘 門
:的時間推移等於資訊包的位元週期的-半。回;二: 過㈣0在步驟412為校準時鐘信號的#前週期生成中 如下降沿。從而’使時鐘信號中週期的中間沿與 =包令位元週期的中點校準或鎖定到資訊包令位元週期 到牛:4。匕成校準時鐘信號的中間沿之後,過程4〇。返回 二雜3以進行下—個週期。在另—實施例中,過程彻 ;括可選的步驟:當在步驟㈣為校準時鐘信號的當前週 ::士中間沿之後以及在返回到步細以進行下 狀則’將計數器108的計數復位為零。 準==Γ7,滿足等式⑴的計數—校 ;! 的起始沿開始的時間推移等於輸入或輸出資料 =的位週期㈣數。回應於此過程例在步驟川為校 蚧鐘信號的當前週期生成結束沿,例如另—上升沿。校 —個週 前職的結束沿也用作校準時鐘信號的下 中重定為裳起始沿。另外,計數器108的計數C1。8在步驟414 隨後在步驟415中,過程刪驗證計數〜是否
田已:滿足了等式⑴時,計數c"6不滿足等式(3 )則 :月從校準時鐘信號的起始沿開始的時間推移不等於資料 Ά的位週期的八倍。回應這種情況,過程400返回到步驟 403以進仃下—個週期。如果a”滿足等式(3),則從校準 時鐘信號的起始沿開始的時間推移等於輸人資料流程的位 、月的\倍回應於此,過程返回到開始步驟402並將 計數器1G6和;!〇8復位為零。在步驟402之後,時鐘信號校準 過程400前進到步驟4G3且為八位元週期的下_週期而重複 應及明白,根據本發明,校準時鐘信號不局限於由上述 的過程來生成。例如,步驟409不局限於驗證計數是否 滿足等式(2)。在另外的實施例中,過程4〇〇在步驟4⑽中 可以驗證數計數器1〇6的計數Cm是否滿足等式(4): (4) (5) ^*106 = Μ /16 或等式(5): C106 =Dx(2M + \)/\β 在等式(4)和(5)中,μ表示整數。在這些可選的實施 例中,校準時鐘信號發生器1〇5僅僅需要一個計數器,例如 計數器106。 1332151 " 另外’上面參照圖3所述的過程300不局限於將數位控制 L號的值D s又置為由震堡器1〇3在等於輸入權杖包的八個位 - 週期的持續時間内所生成的參考頻率信號的週期數。可將 數位控制信號的值D設置為等於由震盪器1〇3在等於輸入權 杖包的任意數量的位週期的持續時間内所生成的參考頻率 仏號的週期數。一般地,大值D優選地用於高精度的校準。 如上面參照圖2和圖3所述,時間的開始優選地不對應第一 位的開始’這是因為它可能不穩定。限制持續時間的結束 • I得其不超過權杖包的第十位也是優選的。這是因為權杖 包的前十位被預定並且在USB協議中容易識別。因此,八位 週期的持續時間由於它的大1)值、容易識別以及容易對是 • — 四、八、十六等的倍數的數進行二進位操作,從而是 . 優選的。 此處所述的過程4〇〇中生成的校準時鐘信號被鎖定到USB 〇又備100的70件102上的資料流程。校準時鐘信號能夠使元 件102適當地實施以下功能,諸如從主機讀取資料、記錄和 處理=貝料、向主機發送資料和命令等。如上面所指出的, USB設備1GG可以是USB滑鼠、USBDVD播放器、鬚㈣播放 益、USB可重寫光學記憶體、USB硬碟驅動器、USB閃速記憶 體印表機等。校準時鐘信號使元件能夠實施多種功能。 月白根據本發明的時鐘信號校準系統或過程可以用 於任何數位資料傳輸裝置。設備U)G僅僅是用於解釋目 的的例子。 到現在應該理解已提供了用於使時鐘信號與資料信號校 1332151
準或鎖定到資料信號的系統和過程。根據本發明的校準系 統可以包括簡單且節約成本的此震盪器和簡單的數位電路 。這種系統具有晶片尺寸小、操作可靠和成本高效的性質 。根據本發明的校準過程涉及數位操作可以在僅一次信號 交換中實現。所以,它簡單、快速、可靠以及不易受晶^ 製造過程和操作條件的變化的影響。
雖然上面已描述了本發明的具體實施例,但是它們目的 不是對树明的範圍加以限制。本發明包括那些對本領域 技術人員來說是顯而易見的對所述實施例的更改和變化。 例如,雖然本㈣書結合用於低速信號傳輸的則協定來描 隸準過程,但本發明也包括各種速度的各種資料傳輸協 疋中的時鐘信號校準系統和過程。 【圖式簡單說明】 圖1是示出根據本發明的時鐘信號校準系統的結構圖; 圖2是示出根據本發明的通用串列匯流排通信協定中權 杖包(token packet)的時序圖; 圖3是示出根據本發明的用於數位化地分析資訊包( packet )的過程的流程圖;以及 圖4是示出根據本發明的用於數位化地使時鐘信號與資 訊包权準的過程的流程圖。 1332151 _ 【主要元件符號說明】 101 ......時鐘信號校準系統 100..........串列匯流排(USB)設備 110......USB匯流排 102 .........USB設備元件 112.........資料傳輸(D+)線 114 ..........互補資料傳輸(D-)線 115 ..........電源線 117..........地線 103 ..........震盪器 104 ..........資料序列分析器 . 105..........校準時鐘信號發生器 106、108…計數器 % 18
Claims (1)
- 十、申請專利範圍: 1. 一種用於使時鐘信號與資料流程校準的方法,包括以下步 驟: 生成參考信號; 生成數值,其等於所述參考信號在包括所述資料流程中的 資訊包中預定數量的位週期的持續時間内的週期數; 通過由所述數值和所述預定數量計算所述參考信號在所述 資料流程驗週_的數,簡於所述參相_每個週 期的所述資料流程中位值的變化使用計數的方式來生成與所述 資料流程校準的時鐘信號。 如申請專利範圍第1項所诚的方沐 喟所述的方法,其中,所述生成參考信號 的步锁包括制阻容震MU來域震盈信號。 如申請祠翻第1項所述的方法,財,所述生纽值的步 驟包括生鱗於所述參考信齡纟所述痛絲巾賴述資訊 包中八位7〇週期崎續的所述獅數賴述數值。 如申請專利綱第3項所述的方法,其中,所述生成數值的步 驟包括生成料所述參考錢麵述資料流程巾的所述資訊包 中伙第—位元關始到第十位的開始的持續時間内的所述週期 數的所述數值。 如申睛專利範圍第1項所述的古、土 甘士 迅的方法,其中,所述生成數值的步 驟包括根據通財舰流排協定姻所述資概程巾的所述資 訊包為權杖包的步驟。 如申請專利範圍5項所述的方法,其中,所述朗所述資訊包 為權杖包的步驟包括分析所述資訊包的前十位元的步驟。 申明專利範圍第6項所述的方法,其中,所述分析所述資訊 包的前十位元的步驟包括分析在通用串列匯流排資料傳輸線上 的電壓電平。 如申請專利範圍第5項所述的方法,其中,所述識別所述資訊 匕為權杖包的步驟還包括比較表示所述資訊包中位元值變化的 故中的多個區間的步驟。 如申請專利範圍第8項 、所迷的方法,其中,所述比較波_多個 區間的步驟包括以下步驟: 第類3L的弟—沿與第二類型的第二沿之間的區間是 否大致等於所述第二類型的所述第 沿之間的區間; 斤述第类員型的所述第—沿與所述第一類型的所述第 二沿之__是否大鱗於所述第—麵的所述第二沿與所 述第-類型的第三沿之間的區間;以及 -驗也所迷弟一類型的所述第—沿與所述第一類型的所述第 二沿之間幢㈣增峨帛—_的·三沿與所 述第—類型的第四沿之間的區間。 10. •沿與所述第一類型的第二 如申請專利範圍第9項所述的方 其中,兩個彼此大致相等 、㈣區間包括兩個相差少於百分之十㈣間區間。 11. 如申請專利範圍第1項所述的方法, 的步驟包括以下步驟: 其中,所述生成時鐘信號 設置計數為零; 檢測所述資料流程中的位值的變化; 叫15112. 回應於所述位值的變化: 為所述時鐘信號的週期生成第一沿;以及 設置所述計數為零; 回應於所述位值不變: 將所述計數加一; 回應於所述計數等於所述數值,設置所述計數為零; 回應於所述計數等於所述數值的奇數倍除以所述預 定數量的兩倍’為所述時鐘信號的所述週期生成第二沿; 以及 回應於所述計數等於所述數值的倍數除以所述預定 數量’為所述時鐘信號的所述週期生成第三沿;以及 返回到所述檢測所述資料流程中的位元值的變化的步驟。 如申請專利範圍第11項所述的方法,其中: 所述為所述時鐘信號的週期生成第一沿的步驟包括生成所 逃時鐘信號的上升沿; 所述為所述時鐘信號的所述週期生成第二沿的步驟包括生 成所述時鐘信號的下降沿 ;以及 22 1332151, 所述為所述時鐘信號的所述週期生成第三沿的步驟包括生 成所述時鐘信號的上升沿。 13. 如申請專利細第η項所述的方法,其中,所述檢測所述資料 流程中的位元值的變化的步驟包括檢測在根據通用事列匯流排 協定的所«概財在歡包之後的:纽包巾的所述位元值 的變化。 14. 如申請專利範圍第i項所述的方法,其中,所述生成時鐘信號 的步驟包括以下步驟: 設置第-計數和第二計數為零; 檢測所述資料流程中的位值變化; 回應於檢測到所述位值變化,生成所述時鐘信號的第一 沿’並設置所述第—計數和所述第二計數為零; 回應於未檢測酬軌值變化: 將所述第—計數加一,以及將所述第二計數加一; 回應於所述第二計數等於所述數值除以所述預定數 里的兩倍’生成所述時鐘信號的第二沿; 23 回應於所述第一計數等於所述數值的倍數除以所述 預疋數置,生成所述時鐘信號的第三沿,以及設置所述第 二計數為零;以及 回應於所述第一計數等於所述數值,設置所述第—計 數和所述第二計數為零;以及 返回到所驗酬述資槪財驗元值變化的步帮。 如申睛專利範圍第14項所述的方法,其中: α所述生成所述時鐘信號的第—沿的步驟包括為所述時鐘信 號的週期生成起始沿; 所述生成所述時鐘信號的第二沿的姆包括為所述時齡 號的所述週期生成中間沿;以及 D 所述生成所物編帛三_靖料所述 號的所述週期生成結束沿。 ° 如申明糊_ 15項所述的方法,其中,為所述時讀信說的 戶斤述遇期生成結束沿還包括為所述時鐘信號的隨後週 始沿。 起 17.I33215L 如申請專利範圍第1項所述的方法 的步驟包括以下步驟: 將計數復位為零; 檢測所述資料流程中的位值的變化; 回應於所述位值的變化:生成所述時鐘信號的起始沿;以及 返回到所鱗計數重絲零的步驟;以及 回應於所述位值不變: 將所述計數加一;’其中’所述生成時鐘信號 回應於所述計數等於所述數值的倍數除以所述預定 數量: 生成所述時鐘信號的結束沿; 回應於所述計數等於所述數值’返回到所述將計 數重定為零的步驟;以及 返回到所述檢測所述資料流程中的位元值的變 化的步驟; 25 1332151 回應於所述計數等於所述數值的倍數除以所述預疋 數量的兩倍: 生成所述時鐘信號的中間沿;以及 返回到所述檢測所述資料流程中的位元值的變 化的步驟;以及 返回到所述檢測所述資料流程中的位元值的變化的 步驟。 18. 如申請專利範圍第17項所述的方法’其中,所述檢測所述資料 流程中的位元值的變化的步驟包括檢測所述資料流程中接著權 杖包之後的隨後的資訊包中的所述位元值。 19. 如申請專利範圍第17項所述的方法,其中: 所述生成所述時鐘信號的起始沿的步驟包括生成所述時鐘 信號的上升沿; 所述生成所述時鐘信號的中間沿的步驊包括生成所述時鐘 信號的下降沿;以及 所述生成所述時鐘信號的結束沿的步驟包括生成所述時鐘 信號的上升沿。 26 1332151. 2〇.辦請專利範圍第17項所述的方法,其中,所述生成所述時鐘 信號的結束沿的步驟包括為所述時鐘魏的當前獅生成所述 、’、。束W及為職時鐘錢的賴的職生成起始沿。 21.—種時鐘信號校準系統(1〇1),包括: 資料登錄匯流排(11〇); 參考信號發生H⑽),祕生賴賴率信號; 數^貝料刀析盗(104) ’其連接到所述資料登錄匯流排 (11〇)和連接到所述參考信號發生器⑽),所述數位資料 分析器⑽)用於生成數值,所述數值等於所述參考信號發生 器⑽)的所述固摘率信號在占所述資料登錄匯流排⑴〇) 上的資料流程中的資訊包令預定數量的位週期的持續時間内的 週期數;以及 ♦ 數位校準時雜號發生器咖),其連接到所述資料登錄 匯流排⑽)、連接到所述參考信號發生器⑽)、以及連 接到所述數位資料分析器⑽),所述數位校準時鐘信號發生 器(圖齡_於所述數位資料分析器⑽)的所述數值, 以及回應於所述固定頻率信號的每個週期的所述資料流程中位 27 1332151 值的變化使用計數的方式生成與所述資料流程校準的時鐘信 號。 22. 如申請專利範圍第21項所述的時鐘信號校準系統(ι〇ι),其 中,所述數位校準時鐘信號發生器(1〇5)包括計數器(1〇6), 用於以等於所述參考信號發生器(1〇3)的所述固定頻率信號的 頻率的速率計數。 23. 如申請專利範圍第22項所述的時鐘信號校準系統(1〇1),其 中,所述數位校準時鐘信號發生器(1〇5)用於通過執行包括以 下步驟的校準方法來生成所述時鐘信號: 設置所述計數器(106)的計數為零; 檢測所述資料流程中的位值的變化;回應於所述位值的變化: 為所述時鐘信號的週期生成第一沿;以及 設置所述計數為零; 回應於所述位值不變: 將所述計數加一; 回應於所述計數等於所述數值,設置所述計數為零; 28 1332151 回應於所述計數等於所述數值的奇數倍除以所述預 定數量的兩倍,為所述時鐘信號的所述週期生成第二沿; 以及 - 回應於所述計數等於所述數值的倍數除以所述預定 數量,為所述時鐘信號的所述週期生成第三沿;以及- 返回到所述檢測所述資料流程中的位元值的變化的步驟。 2^ 如申請專利範圍第22項所述的時鐘信號校準系統(1〇1 ),其 中’所述數位校準時鐘信號發生器(105)用於通過執行包括以 . 下步驟的校準方法來生成所述時鐘信號: ' 設置所述計數器(106)的計數為零; 檢測所述資料流程中的位值的變化; Φ 回應於所述位值的變化: 生成所述時鐘信號的起始沿;以及 返回到所述將所述計數器(106)的計數設置為零的 步驟;以及 回應於所述位值不變: · 將所述計數加一; 29 1332151 回應於所述計數等於所述數值的倍數除以所述預定 數量: - 生成所述時鐘信號的結束沿; 回應於所述計數等於所述數值’返回到所述將所 述計數器(106)的計數設置為零的步驟;以及 返回到所述檢測所述資料流程中的位元值的變 化的步驟; 回應於所述計數等於所述數值的倍數除以所述預定 - 數量的兩倍,生成所述時鐘信號的中間沿;以及 \ 返回到所述檢測所述資料流程中的位元值的變化的 步鱗。 ® 25.如申請專利範圍第22項所述的時鐘信號校準系統(101 ),其 中,所述數位校準時鐘信號發生器(105)還包括第二計數器 (108),以及用於通過執行包括以下步驟的校準方法來生成所 述時鐘信號: 設置所述什數器(106)的第一計數為零. 設置所述第二計數器(108)的第二計數為零. 30 檢測所述資料流程中的位值變化; 喊於檢卿職錄變化,生賴轉餘號的第一 沿,以及設置所述第一計數和所述第二計數為零; 回應於未檢測到所述位值變化·· 將所述第一計數加一,以及將所述第二計數加一; • 回應於所述第二計數等於所述數值除以所述預定數 量的兩倍,生成所述時鐘信號的第二沿; 回應於所述第一計數等於所述數值的倍數除以所述 預疋數1,生成所述時鐘信號的第三沿,以及設置所述第 二計數為零;以及 回應於所述第一計數等於所述數值,設置所述第一計 •鮮7所述第二計數鱗;以及 返回到所述檢測所述資料流程中的位元值變化的步驟。 26. —種用於從主機接收資料和向主機發送資料的設備(1〇〇),包 括: 連接到所述主機的資料處理元件(1〇2);以及 數位校準單元(101),其包括: 31 震蓋器(103); 數位資料分析器(104),其連接到所述資料處理元 件(102)和連接到所述震盪器(1〇3),所述數位資料分 析Is (104)用於生成控制信號,所述控制信號的值等於所 述震盪器(103)的固定頻率信號在占所述資料處理元件 (102 )上寊料流程中的資訊包中預定數量的位週期的持續 時間内的週期數;以及 數位校準時鐘信號發生器(105),其連接到所述資 料處理元件(102)、連接到所述震盪器(1〇3)、以及連 接到所述數位資料分析器(1〇4) ’所述數位校準時鐘信號 發生器(105)用於回應於所述控制信號,以及回應於所述 固疋頻率信號的每個週期的所述資料流程中位值的變化使 用计數的方式生成與所述資料流程校準的時鐘信號。 如申請專利範圍第26項所述的設備(100),其中,所述資料 處理το件(102)用於移動經由通用串列匯流排連接到其上的主 電腦的螢幕上的游標’以及向所述主電腦發出命令。 如申請專利範圍第27項所述的設備(100),其中所述數位校 準時鐘仏號發生器(1〇5)包括計數器(1〇6),以及用於通過 32 執行权準方法來生成所述時鐘信號,所述校準方法包括以下步 設置所述計數器(106)的計數為零; 檢測所述資料流程令的位值的變化; 回應於所述位值的變化: # 為所述時鐘信號的週期生成第一沿;以及 設置所述計數為零; 回應於所述位值不變: . 將所述計數加一; 回應於所述計數等於所述控制信號的職值,設置所 述計數為零; 回應於所述計數等於所述控制信號的所述值的奇數 倍除以所賴定數量的兩倍,為所述時鐘信號的所述週期 生成第二沿;以及 回應於所述計數等於所述控制信號的所述值的倍數 除以所述預定數量’為所述時鐘钤。 15旎的所述週期生成第三 沿;以及 33 1332151 返回到所述檢測所述資料流程中的位元值的變化的步驟。 29.如申請專利範圍第27項所述的設備(100),其中,所述數位 校準時鐘信號發生器(105)包括計數器(106),以及用於通 過執行校準方法來生成所述時鐘信號,所述校準方法包括以下 步驟: • 設置所述計數器(106)的計數為零; 檢測所述資料流程中的位值的變化; 回應於所述位值的變化: - 生成所述時鐘信號的起始沿;以及 返回到所述設置所料織(1⑹的計數為零的步 驟;以及 回應於所述位值不變·· 將所述計數加—; 賴於職賴料崎_信賴所述值的倍數 除以所述預定數量: 生成所述時崎_結束沿; 回應於所述計數等於所述控制信號的所述值,返 回到所述設置所述計數器(106)的計數為零的步驟; 以及 返回到所述檢測所述資料流程中的位元值的變 化的步驟; 回應於所述計數等於所述控制信號的所述值的倍數 除以所述預定數量的兩倍’生成所述時鐘信號的中間沿; 以及 返回到所述檢測所述資料流程中的位元值的變化的 步驟。 如申請專利範圍第27項所述的設備(100),其中,所述數位校 準時鐘信號發生器(105)包括第一計數器(106)和第二計數 器(1〇8),以及用於通過執行校準方法來生成所述時鐘信號, 所述校準方法包括以下步驟: 設置所述第一計數器(106)的第一計數為零; 設置所述第二計數器(108)的第二計數為零; 檢測所述資料流程中的位值變化; 回應於檢測到所述位值變化: 生成所述時鐘信號的第一沿; 設置所述第—計數器(106)的第—計數;以及 設置所述第二計數器⑽)的第二計數為零; 回應於未檢測到所述位值變化:將所述第-計數器⑽)的所述第—計數加一; 將所述第二計數器(108)的所述第二計數加一; 回應於所述第二計鮮於所述控制贿的所述值除 以所述預定數量的兩倍: 生成時鐘信號的第二沿;回應於所卿-計鮮於所述控梅號輯述值的 倍數除以所述預定數量: 生成所述時鐘信號的第三沿;以及 5又置所述第二計數哭f 105?、 λ* r數-C108)的所述第二計數為 零; 回應 ;所处第梢等於所述控輪號的所述值: 36 1332151 f* · l ψ 設置所述第一計數器(106)的所述第一計數為 零;以及 設置所述第二計數器(108)的所述第二計數為 零;以及 返回到所述檢測所述資料流程中的位元值變化的步驟。37
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW94134435A TWI332151B (en) | 2005-10-03 | 2005-10-03 | System and method for clock signal synchronization |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW94134435A TWI332151B (en) | 2005-10-03 | 2005-10-03 | System and method for clock signal synchronization |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200715131A TW200715131A (en) | 2007-04-16 |
| TWI332151B true TWI332151B (en) | 2010-10-21 |
Family
ID=45074697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW94134435A TWI332151B (en) | 2005-10-03 | 2005-10-03 | System and method for clock signal synchronization |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI332151B (zh) |
-
2005
- 2005-10-03 TW TW94134435A patent/TWI332151B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW200715131A (en) | 2007-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104901687B (zh) | 时钟频率校准方法和系统 | |
| CN103842835B (zh) | 自主式通道级老化监控装置和方法 | |
| US7791330B2 (en) | On-chip jitter measurement circuit | |
| US8589717B1 (en) | Serial peripheral interface | |
| TWI444835B (zh) | A master controller for correcting the sampling phase, a semiconductor device, and a method for correcting the same | |
| US6560716B1 (en) | System for measuring delay of digital signal using clock generator and delay unit wherein a set of digital elements of clock generator identical to a set of digital elements of delay unit | |
| US8359489B2 (en) | Frequency calibration circuit for automatically calibrating a frequency generated by an oscillator and method thereof | |
| US7886085B2 (en) | Removable memory device, phase synchronizing method, phase synchronizing program, medium recording the same, and host terminal | |
| JPH0431451B2 (zh) | ||
| US8634506B2 (en) | Frequency calibration circuit for automatically calibrating frequency and method thereof | |
| CN101646986A (zh) | 基于usb的同步和定时系统 | |
| CN104283556A (zh) | 时钟延迟检测电路及利用时钟延迟检测电路的半导体装置 | |
| KR20180069565A (ko) | 반도체 장치, 반도체 시스템 및 트레이닝 방법 | |
| CN100547933C (zh) | 用于时钟信号同步的系统和方法 | |
| TW201547182A (zh) | 用於校正在無晶體器件中以電容器為基礎的振盪器之系統及方法 | |
| US7656979B2 (en) | Data communication device | |
| JP6685480B1 (ja) | 熱検出システム及び方法 | |
| TWI332151B (en) | System and method for clock signal synchronization | |
| US20090167317A1 (en) | Apparatus And Method For Test, Characterization, And Calibration Of Microprocessor-Based And Digital Signal Processor-Based Integrated Circuit Digital Delay Lines | |
| US7886176B1 (en) | DDR memory system for measuring a clock signal by identifying a delay value corresponding to a changed logic state during clock signal transitions | |
| TWI625618B (zh) | 可程式化接腳位準的控制電路 | |
| CN110534142B (zh) | 同步电路及与同步电路相关的方法 | |
| CN109032023B (zh) | 一种fpga内部dcm、pll的内建自测方法 | |
| CN106201956B (zh) | 自动更正非晶体振荡器的时钟的装置及其方法 | |
| TWI695376B (zh) | 記憶體裝置及其資料讀取方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |