TWI331855B - Image sensor using auto-calibrated ramp signal for improved image quality and driving method thereof - Google Patents

Description

21733pif.doc 六、發明說明： 【發明所屬之技術領域】

本揭露内容是關於一種影像感測器及其驅動方法’且 更特定言之是關於一種使用單斜度類比數位轉換器 (single-slope analog-to-digital converter，ADC )之 CMOS 影像感測器（CIS)型影像感測器及其驅動方法。 【先前技術】 CMOS影像感測器（image sensor)普遍用於攜帶型相 機（portable camera)、數位相機（digital still camera)、網 路相機（web camera)及其類似物中以將影像轉換為數位 訊號。自CMOS影像感測器中輸出之數位影像訊號可包括 多種彩色訊號。數位影像訊號經處理以驅動諸如液晶顯示 器的顯示設備。 CMOS影像感測器使用相關二重取樣（CDS ) (correlated double sampling )方法，並使用斜坡訊號（ra卿 signal)以自根據CDS方法取樣之重設訊號（resetsignal) 與影像訊號（image signal)間的差產生數位訊號。亦即， CMOS影像感測器檢取基於外部光照而變化之重設訊號與 影像訊號間的差’並產生-對應於該差之數位碼（出幽 code)。在減照贿件下，触鄉決於斜魏號之斜度 (slope)而變化。為在相同之照明條件下保持相同之光度 或亮度’當由CMOS影像感·所獲得之影像顯示於一顯 不設備上時，斜坡訊號須恆定。 類比内建式自校正⑽c) (built_inselfcai細㈣ 21733pif.doc 機制已習知地用於可測試性設計（design for testability, DFT)中’並可用於恆定地提供顯著影響影像品質之斜坡 訊號。在習知之類比BISC機制中，使用類比比較器適應 性地校正斜坡訊號以與類比目標電壓一致。藉由習知機制 能夠在一定程度上對用於斜坡訊號校正之製造過程、類比 目標電壓、以及放大器之偏移中的變化進行校正。然而， 歸因於斜坡訊號校正中所使用之時脈訊號（clock Signai) 的頻率變化、斜坡訊號雜訊及其類似物，斜坡訊號不斷地 圍繞目標電壓波動，從而導致自CMOS影像感測器輸出之 數位影像訊號的訊號雜訊比（SNR)的惡化並限制了 BISC 操作。 【發明内容】 根據本發明之一例示性實施例，影像感測器包含一主 動式像素感測器（APS)( active pixel sensor)陣列、一第 一類比數位轉換器（ADC) (analog-to-digital converter)、 以及一斜坡訊號產生器（ramp signal generator )。APS陣列 包括配置於二維矩陣中的多個像素，其中APS陣列為APS 陣列之每一選定行產生一重設訊號以及一影像訊號。第一 ADC包括一包含為APS陣列之每一行而配置之CDS電路 的相關二重取樣（CDS)電路陣列，其中第一 ADC自一訊 號產生一數位碼，所述訊號對應於CDS電路使用一斜坡訊 號而產生之重設訊號與影像訊號間的差。斜坡訊號產生器 產生斜坡訊號，並且更使用斜坡訊號來產生反饋參考碼， 且其中斜坡訊號產生器將所述反饋參考碼與一數位目標碼 相比較並基於比較結果來校正斜坡訊號。 21733pif.doc 斜坡訊號產生器可相對於四個顏色通道中之每一者的 顏色以一適應性方式對所產生之斜坡訊號的反饋進行校 正，或可相對於兩個顏色通道中之兩個部分以一適應性方 式對所產生之斜坡訊號的反饋進行校正。 斜坡訊號產生器可包含：一第二ADC，其回應所產生 之斜坡訊號的一反饋而產生對應於類比參考電壓的反饋參 考碼；一目標追蹤單元，其將數位目標碼與參考碼相比較 並基於比較結果而產生一類比斜坡輸入訊號；以及一斜坡 產生器，其回應於斜坡輸入訊號而產生斜坡訊號。 根據本發明之一例示性實施例，一驅動影像感測器之 方法包括：自一主動式像素感測器（APS)陣列之選定行 的每一像素中產生一重設訊號以及一影像訊號，所述主動 式像素感測器（APS)陣列包括配置於二維矩陣中的多個 像素’在一為APS陣列之每一行所配置之相關二重取樣 CDS)電路中’藉由使用斜坡訊號而產生對應於重設訊 號與影像訊號間之差的訊號；在包括CDS電路之第一類比 數位轉換器（ADC)中自對應於重設訊號與影像訊號間之 ，的訊號中產生-數位碼；藉由自第二ADC使用斜坡訊 號之反饋而產生對應於類比參考電壓之—反饋參考碼，所 述^饋參考⑦疋數位碼；並將數位目標碼與反饋參考碼相 2 ’並基於比較結果而產生斜坡訊號，其中基於使用反 二：考媽而進行之比較來校正所述斜坡訊號，類比參考電 =由在兩個電源間φ聯連接之電阻器所分_兩個不同 電壓，且數位目標碼_來㈣斜坡訊號之斜度。 21733pif.doc 【實施方式】 在下文中將參看隨附圖式來詳細描述本發明之例示性 實施例。在圖式之描述中類似參考數字指代相似或相同元 件。 圖1展示根據本發明之一例示性實施例的CMOS影像 感測器100。參看圖1，影像感測器100包括主動式像素感 測盗（APS)陣列11〇、列驅動器（r〇w driver) 、斜坡 訊號產生器140、以及第一類比數位轉換器（ADC) 150。 第一 ADC 150包括相關二重取樣（CDS)電路陣列130、 計數器（counter) 151、以及鎖存電路陣列（latch circuit array) 152。雖然未圖示於圖1中’然而第一 ADC 15〇可 包括斜坡訊號產生器140。 列驅動器120自列解碼器（c〇iumn dec〇(jer)(未圖示） 接收一控制訊號。行解碼器（未圖示）對儲存於鎖存電路 陣列152中之像素資料的輪出進行控制。影像感測器1〇〇 可包括-控制單元（未圖示），其產生用於斜坡訊號產生器 140以及包括CDS電路陣列13〇之第一 ADC 15〇的總時序 控制訊號。 圖2展示根據本發明之一例示性實施例的圖丨iAps 陣列110的彩色滤光器圖案。影像感測器動彳為彩色影 像感測器。如圖2中所示，彩色遽光器（c〇1〇rfilter)安裝 於APS P車列11〇之二階矩陣型像素（咖⑽沉此腿恤 type pixel)上以便僅接受財顏色之光。至少制三種類 21733pif.doc 型之彩色濾光器。彩色濾光器陣列可以拜耳圖案（Bayer pattern)配置’其中紅r與綠Gr濾光器之兩色圖案以及 綠Gb與藍B濾光器之兩色圖案用於交替之行中。為了增 強焭度解析度（luminance resolution)，綠 G (Gr 與 Gb) 濾光器可使用於每一行中，而紅R與藍B濾光器可使用於 交替行中。 在具有圖2之像素結構的影像感測器1〇〇中，APS陣 列110使用光電二極體（photodiode)以偵測光，並將光轉 換為電訊號以產生一影像訊號。自APS陣列110輸出之影 像訊號包含紅R、綠Gr與Gb、以及藍B類比訊號。第一 ADC 150根據CDS機制將自APS陣列110輸出之類比訊 號轉換為數位訊號。 圖3展示根據本發明之一例示性實施例的圖丨iCDS 電路陣列130之每一行的單元CDS電路300。參看圖3， 單元CDS電路300包括開關S1至S4、電容器（capacitor) Cl至C3、第一放大器（ampiifier) AMP1、以及第二放大 器 AMP2。 APS陣列11〇包括用於每一像素之光電二極體^ APS 陣列110自回應於由列驅動器120產生之行選擇訊號SEL 而順序選擇之像素中的每一者輸出由光電二極體所偵測之 重設訊號VRES以及影像訊號VSIG至單元CDS電路 300。單元CDS電路300藉由使用一斜坡訊號VRAMP而 產生一對應於影像訊號VSIG與重設訊號VRES間之差的 訊號VCDS。舉例而言，當重設訊號VRES自APS陣列110 21733pif.do< 輸入至單元CDS電路300中時’開關S1至S4全部接通。 虽將由位於APS陣列110之每一像素中的光電二極體所偵 測到的影像訊號VSIG輸入至CDS電路3〇〇中時，僅接通 開關S1與S2。影像訊號VSIG相對於重設訊號vres之 資訊儲存於電容器C1與C2中。 圖4展示根據本發明之一例示性實施例在圖丨之類比 數位轉換器中產生一數位碼（digital code)的方法。參看 圖4，斜坡訊號VRAMP藉由斷開開關S1、S3、以及S4 並接通開關S2而啟動。自斜坡訊號啟動時開始， 隨著斜坡訊號VRAMP回應於第一放大器AMp丨之比較操 作而増加，第一放大器AMP1之輸入歸因於電容器與 C2之耦合效應而增加。當第一放大器ΑΜρι之輸入變得 大於第一放大器AMP1之邏輯臨限電壓（VTH)時，CDS 電路300之輸出電壓VDS被自邏輯“低”觸發至“高，，位 準。產生於APS陣列110中之重設訊號VRES與影像訊號 VSIG間的差愈大，則對CDS電路300之輸出訊號VCDS 的觸發（triggering)愈慢。 在本發明之一例示性實施例中，第一 ADC 15〇使用單 斜度架構。第一 ADC 150自斜坡訊號VRAMP啟動時開始 計數時脈脈衝，並將計數器151之數位輸出碼用作對應^ 用以觸發CDS電路300之輸出電壓VDS之定時的參g時 脈計數（reference clock count) 〇 參看圖1與圖3，包括於第一 ADC 150中的鎖存電路 陣列152接收每一行之CDS電路300的輸出。當斜坡訊號 1331855 21733pif.doc VRAMP啟動並增加時，計數器i51開始計數時脈脈衝數 目直至CDS電路陣列130之輸出訊號VCDS被自邏輯 “低”觸發至“高”。鎖存電路陣列152之每一行電路儲 存計數器151之一數位計數值。此操作為每一水平掃描週 期執行，其中由列驅動器120所產生之行選擇訊號;5£]^選 擇APS陣列110之每一行。儲存於鎖存電路陣列152中的 數位訊號可在下一階段中於一處理器中加以處理以驅動諸 如液晶顯示( LCD )(liquid crystal display )的顯示器裝 置。 根據本發明之一例示性實施例，斜坡訊號產生器14〇 對CDS電路陣列130中所使用之斜坡訊號VRAMp的斜度 進行自動校正。由於電容器之電容值、電阻器（resist〇r) 之電阻值、以及放大器之偏移可歸因於過程變化而在晶片 間變化，因此自類比數位轉換器輸出之數位值在相同昭明 條件下可不同’且在下中諸如自動白平衡（AWB) (automatic white balance )以及自動曝光（AE )(灿〇脱如 exposure)之過程的效能可惡化。然而，根據本發明之例 示性實施例’藉由適麟部條件之變化而可靠地提供斜坡 訊號VRAMP ’並能夠以最佳品質顯示一影像。 圖5是根據本發明之-例示性實施例之圖i之斜坡訊 號產生器140的方塊圖。參看圖5，斜坡訊號產生器14〇 包括第二ADC 142、目標追縱單元（如㈣响） 143、以及斜坡產生器144。 第二ADC M2包括CDS電路142-1與鎖存電路 21733pif.doc 142-2。此外，第二ADC 142可包括諸如圖1之計數器⑸ 的計數器以將一計數值提供至鎖存電路142-2。計數器可 為一共同計數器，其能夠為第一 ADC 150與第二ADc 142 所通用。在本發明之一例示性實施例中，第二ADC 142使 用單斜度架構。 CDS電路142-1可與圖3所示之CDS電路具有實質上 相同之結構。鎖存電路142-2可與圖1之鎖存電路陣列152 的鎖存電路具有實質上相同之結構。CDS電路142-1對類 比參考電壓DELTA、或VLOW與VHIGH進行取樣，且在 每一校正過程中，反饋斜坡訊號VRAMP之斜度發生變化 直至其收斂為一目標斜度。自斜坡訊號VRAMp啟動時開

始’第二ADC 142使用反饋斜坡訊號VRAMP，並當CDS 電路142-1之輸出電壓被觸發時將計數器（例如，共同計 數器151)之數位輸出碼作為反饋參考碼SCD儲存在鎖存 電路142-2中。可由能帶隙參考電路產生使用於cds電路 142-1中的類比參考電壓VL〇 w與VHIGH。類比參考電壓 VLOW與VHIGH可以是由在兩個電源間串聯連接之電阻 器所分隔的兩個不同電壓。 目標追蹤單元143將數位目標碼TGT與反饋參考碼 SCD相比較以基於比較結果而產生類比斜坡輸入訊號 RAMPIN。斜坡產生器144基於類比斜坡輸入訊號 RAMPIN而產生斜坡訊號VRAMP。將斜坡訊號VRAMP 反饋至第一 ADC 150及第二ADC 142。第二ADC可為内 建式自校正（BISC)型單斜度（single-slope) ADC。數位 1331855 21733pif.doc 目標碼（digital target code) TGT自諸如影像訊號處理器 (ISP)之下一階段處理器輸入至目標追縱單元143。下一 階段處理器可執行諸如AE與AWB之功能，此等功能控 制感測器增益以達到最佳影像品質。訊號雜訊比（SNR) 可藉由控制影像感測器之類比增益來改善。根據本發明之 一例示性實施例，在包括結合圖1所描述之第一 ADC 15〇 的影像感測器中，自下一階段處理器輸入數位目標碼TGT 以藉由控制斜坡訊號VRAMP之斜度來控制類比增益。 圖6是根據本發明之一例示性實施例之圖5之目標追 縱單元143與斜坡產生器144的方塊圖。參看圖6，目標 追蹤單元143包括比較器510、鎖定單元520、遞增/遞減 (U/D)计數器（up/down (U/D) counter) 530、以及數位 類比轉換器（DAC ) 540。斜坡產生器144包括開關560、 放大器570、電容器580 '以及電阻器590 » 比較器510產生一符號訊號sign，其指示自下一階 段處理器輸入之數位目標碼TGT與由第二ADC 142所產 生之反饋參考碼SCD間哪一者之值較大。鎖定單元520 比較數位目標碼TGT與參考碼SCD，並基於比較結果而 禁用或啟用一待輸出之輸入時脈訊號Clk»稍後將參考圖 7而於此揭露内容中描述鎖定單元52〇。 圖6之U/D計數器530與自鎖定單元52〇輸出之啟用 時脈訊號CLK0同步，並回應於符號訊號SIGN而遞增或 遞減計數。當自鎖定單元520輸出之時脈訊號clk〇被禁 用時，U/D計數器530仍保持先前之狀態。在本發明之一 12 1331855 21733pif.doc 例示性實施例中，當符號訊號SIGN為邏輯高時，U/D計 數器530控制DAC 540以增加執行積分函數之斜坡產生器 144的積分電流（integral current) Iin ’且當符號訊號SIGN 為邏輯低時，U/D計數器5.30控制DAC 540以減少積分電 流Iin。可根據DAC 540之結構以及斜坡產生器144之基礎 類比電壓VBASE而基於符號訊號SIGN來判定是使用遞 增計數還是遞減計數。DAC 540將U/D計數器530之計數 值轉換為類比訊號，使用經轉換之訊號而產生斜坡輸入訊 ® 號1^]^1>11^，並將所產生之訊號提供至斜坡產生器144。 在斜坡產生器144中，放大器570回應於基礎類比電 壓VBASE之一輸入以及斜坡輸入訊號RAMPIN而操作以 輸出斜坡訊號VRAMP。斜坡輸入訊號RAMPIN經由電阻 器590而產生積分電流Iin。開關560與電容器580電連接 於放大器570之輸入與輸出節點之間。只要邏輯位準為 低’開關560控制斜坡訊號VRAMP之啟用時間。根據自 下一階段處理器輸入之數位目標碼TGT，斜坡訊號產生器 _ 140之斜坡訊號VRAMP的斜度發生變化，其導致圖1之 第一 ADC 150的類比增益變化。舉例而言’當斜坡產生器 144之積分電流Iin增加時，斜坡訊號VRAMP的斜度如圖 4之虛線42所示增加，由此減少第一 ADC 15〇之增益。 另一方面，當積分電流Iin減少時，斜坡訊號VRAMp的斜 度如圖4之虛線43所示減少，由此增加第一 ADC 15〇之 增益。 圖7疋根據本發明之一例示性實施例之圖6之鎖定單 13 21733pif.doc 元520的一實例的方塊圖。參看圖7，鎖定單元520包括 減法器（subtractor) 521、NZ 檢查單元（NZ check unit) 522、WZ檢查單元（WZ check unit) 523、狀態控制單元 (state control unit) 524、多工器（multiplexer) 525、反 相器（inverter) 526、以及 AND 邏輯閘（AND logic gate) 527。 減法器521將數位目標碼TGT自參考碼SCD減去。 NZ檢查單元522產生一訊號AEB，此訊號AEB根據減法 結果SUB[0:9]是否存在於NZ中而被有選擇性地啟動。舉 例而言’若如圖8所示，減法結果SUB[0:9]存在於NZ中， 則NZ檢查單元522之輸出訊號AEB為邏輯高（1)，且若 反之則NZ檢查單元522之輸出訊號AEB為邏輯低（〇)。 WZ檢查單元523產生一訊號AEBDZ，此訊號AEBDZ 根據減法結果SUB[0:9]是否存在於WZ中而被有選擇性地 啟動。舉例而言，若如圖8所示，減法結果SUB[0:9]存在 於WZ中’則WZ檢查單元523之輸出訊號AEBDZ為邏 輯咼（1 )’且若反之則WZ檢查單元523之輸出訊號AEBDZ 為邏輯低（〇)。 狀態控制單元524基於檢查單元522之輪出訊號AEB 以及wz檢查單元523之輸出訊號AEBDZ而產生一狀態 控制訊號。多工器525基於狀態控制訊號而選擇性地輸出 檢查單元522之輸出訊號AEB抑或WZ檢查單元523之輸 出訊號AEBDZ。反相器526將多工n 525之輸出反相。 AND邏輯527輪出對反相器526之輸出及輸入時脈訊號 1331855 21733pif.doc CLK進行之AND運算的結果CLKO。AND邏輯閘527美 於反相器526之輸出而輸出禁用時脈訊號或啟用時脈訊 號。 。 如圖7所示，狀態控制單元524包括第一Nand邏輯 閘（NAND logic gate )524-1、第二反相器 524-2、第二 NANd 邏輯閘524-3、以及正反器（flop-flop) 524-4。 第一 NAND邏輯閘524-1輸出在WZ檢查單元523與 待反饋之狀態控制訊號間進行之NAND運算的結果。第二 反相器524-2將檢查單元522之輸出反相。第二NAND邏 輯閘524-3輸出對第一 NAND邏輯閘524-1及第二反相器 524-2進行之NAND運算的結果。正反器（flip-flop ) 524-4 同步於輸入時脈訊號CLK而將第二NAND邏輯524-3之 輸出作為狀態控制訊號輸出。 狀態控制單元524之操作總結於表1中。 [表1]

轉變1 ί条件 目前狀態 下一狀態 狀態轉變 AEB AEBDZ 0 0 0 0 未鎖定+未鎖定 0 0 1 0 鎖定今未鎖定 0 1 0 0 未鎖定未鎖定 0 1 1 1 鎖定+鎖定 1 0 0 X 不老慮 1 0 1 X 不者慮 _ 1 1 0 1 未鎖. 1 1 1 1 鎖定今鎖定 參看圖8與表1，若AEB為“〇”，AEBDZ為“0’’ 15 1331855 21733pif.doc 且目前狀態為“〇，，（未鎖定），則減法器52 S卿:9]存在於WZ之外且下一狀態料“〇”（= 定為T，处腿為“〇” ，且目前狀態為 鎖定），則減法器521之減法結* SUB[〇:9存 :，，之外且下一狀態變為“〇”（未鎖定)。若aeb在為 則Hr為“1”，且目前狀料“G”（未鎖定）， 則減法盗521之減法結果SUB[〇:9]存在於NZ與wz之間 巧巧近NZ且下-狀恕仍為〇 (未鎖定）。若為 〇 ，AEBDZ為“Γ，且目前狀態為“Γ (鎖定）， 則減法器521之減法結果SUB[〇:9]存在於wz中且 態仍為“Γ (鎖定）。若AEB為“！”，AEBDZ為丫， 且目前狀態為“G”（未鎖定），則減法器521之減法結果 SUB[0:9]存在於Nz+且下一狀態變為“Γ (鎖定）。若

^ΕΒ為τ，ΑΕΒ〇Ζ為“Γ，且目前狀態為“〗，，（鎖 疋則減法器521之減法結果SUB[〇:9]繼續存在於Νζ 中’此乃—理想之操作狀態且下-狀態仍為“Γ (鎖定）。 在圖8中，ΑΕΒΒ是ΑΕΒ之反相，且AEBDZB是AEBDZ 之反相。 圖9展示根據本發明之一例示性實施例的電路9〇〇， 其中待輸出至圖6之比較器510的目標碼分別輸入至四個 通道。圖10展示根據本發明之一例示性實施例的電路 1000 ’此電路1000是用於劃分圖6之U/D計數器530的 一，出以使得輪出可分別輸人至四個if道中。斜坡訊號產 生盗140能夠相對於四個顏色通道之每/色彩以適應性方 1331855 21733pif.doc 式校正斜坡訊號VRAMP。 電路900可自下一階段處理器接收用於四個顏色通道 之Gr ' R、B、以及Gb的不同目標碼910至940，並回應 於輸出至比較器510之訊號（未圖示）而切換開關911至 941。在比較器510中將穿過開關911至941之目標褐TGT1 至TGT4與反饋參考碼SCD進行比較。如圖1〇中之虛線 框所指示之U/D計數器530經組態為四個U/D計數器 1010、1020、1030、以及1040，其回應於自比較器510輸 出之符號訊號SIGN並同步於在不同時間自鎖定單元520 輸出之啟用時脈訊號（enabled clock signal) CLK0而分別 對每一通道執行遞增/遞減計數。 用於每一通道之U/D計數器1〇1〇、1〇2〇、1030、以及 1040的數位碼輸出至圖6之DAC 540，同時開關1011至 1041回應於控制訊號（未圖示）而被切換。dac 540將一 輸出數位計數值轉換為類比訊號，並藉由在不同時間產生 斜坡輸入訊號RAMPIN而將所轉換之訊號提供至斜坡產 生器144。將參考圖11與圖π來描述通道分組控制方法 (channel grouping control method )。 圖11展示根據本發明之一例示性實施例的電路 1100 ’其中待輸出至圖6之比較器510的目標碼被分別輸 入至兩個通道。圖12展示根據本發明之一例示性實施例的 電路1200，此電路丨2〇〇用於劃分圖6之U/D計數器530 的輸出以使得輸出可分別輸入至兩個通道中。斜坡訊號產 生益140可反饋相對於兩個顏色通道中之兩個部分而加以 17 1331855 21733pif.doc 適應性校正的職職VRAMp ; _，包含顏 ⑶的士第一部分以及包含顏色R與B的第二部分 ” 電路11GG可自下-階段處理器接㈣於兩

不同目標碼1110至112〇,並回應^ 汛唬^未圖不）而切換開關1111至1121以輸出至圖6之 比較器510。在比較n 510令將穿過開關】出幻⑵ 目標碼TGT1與TGT2與反饋參考碼SCD進行比較。如圖 12中之虛線框所指示之U/D計數器53〇經組態為兩個聰 计數益1210與1220，其回應於自比較器51〇輸出之符號 訊號SIGN並同步於在不同時間自鎖定單元52〇輪出之啟 用時脈訊ECLK0而分別對每一通道執行遞增/遞減計數。 用於每-通道之U/D計數器1210與122〇的數位碼輸 出至圖6之DAC 540’而開關1211至1221回應於控制訊 號（未圖示）而被切換。DAC 540將輸出數位計數值轉換 為類比訊號，並藉由在不同時間產生斜坡輸入訊號 RAMPIN而將所轉換之訊號提供至斜坡產生器144。

如上文所述，在根據本發明之一例示性實施例的影像 感測器100中’斜坡訊號產生器140將數位目標碼TGT與 參考碼SCD相比較，基於比較結果而產生斜坡訊號 VRAMP ’並將斜坡訊號vramP反饋至第一 ADC 150中 之CDS電路陣列13〇以及斜坡訊號產生器14〇中之第二 ADC 142。在本發明之一例示性實施例中，斜坡訊號 VRAMP經連續校正以使得對應於參考類比電壓VL 〇 w與 VHIGH之數位反饋參考碼SCD可與自下一階段處理器輸 18 1331855 21733pif.doc 入之數位目標碼TGT —致。可基於針對四個顏色通道或二 個顏色通道分別加以控制之類比增益而針對每一顏色適應 性校正斜坡訊號VRAMP。 在根據本發明之一例示性實施例的影像感測器中，藉 由針對外部條件變化做出調適而自動校正斜坡訊號，且影 像訊號在相同照明條件下在任何時間皆能以恆定亮度輸 出。在根據本發明之一例示性實施例的影像感測器中，使 用一類比增益而不是數位增益，且SNR被改善。在根據本 蒙發明之一例示性實施例的影像感測器中，歸因於對每一通 道之正確的增益控制，可使得對AE、AWB、以及閃爍移 除（flickerremoval)之程式設計達到最佳化。 雖然已出於說明之目的參考隨附圖式詳細描述本發明 之例不性實施例’然而應瞭解本發明性過程與裝置不應被 理解為限定於此。任何正當熟習此技藝者應顯見，在不脫 離本發明之範的前提下當可對前述例示性實施例作出些 許潤飾，本發明之範疇當視由後附之申請專利範圍以及包 • 含其中之申請專利範圍的均等物所界定者為準。 【圖式簡單說明】 當一般熟習此技藝者參看隨附圖式閱讀對例示性實施 例之把述後將輕易理解本發明。 圖1展示根據本發明之一例示性實施例之影像感測器 的方塊圖。 圖2展示根據本發明之一例示性實施例的圖i之主動 式像素感測器陣列的彩色濾光器圖案。 19 1331855 21733pif.doc J 3展示根據本發明之-例示性實施例的圖1之CDS 電路^中每—行的單元相關二重取樣（C間電路。 數展7F根據本發明之"'例示性實施例在® 1之_比 數位轉換，t產生一數位碼的方法。 5疋根據本發明之—例示性實施例的圖1之斜破訊 说產生器的方塊圖。 "时圖6疋根據本發明之一例示性實施例的圖5之目樺追 蹤單兀及斜坡產生器的方塊圖。 圖7疋根據本發明之一例示性實施例的圖6之鎖定單 元的方塊圖。 圖8疋說明根據本發明之一例示性實施例的圖7之鎖 定單元之操作的狀態圖。 圖9展示根據本發明之一例示性實施例的電路，其中 待輸出至圖6之比較器510的目標碼分別輸入四個通道。 圖丨〇展示根據本發明之一例示性實施例的用於將圖6 之遞增/遞減（U/D)計數器530之輸出劃分入四個通道的 電路。 _ 圖Η展示根據本發明之一例示性實施例的電路，其中 待輸出至圖6之比較器510的目標碼分別輸入兩個通道中。 圖12展示根據本發明之一例示性實施例的電路，其用 於劃分圖6之U/D計數器530之輸出以使得所述輸出能夠 分別輸入至兩個通道中。 【主要元件符號說明】 42'43 :虛線 20 1331855

21733pif.doc 100 影像感測器 110 主動式像素感測器（APS)陣列 120 列驅動器 130 相關二重取樣（CDS)電路陣列 140 斜坡訊號產生器 142 第二 ADC 142-1 : CDS 電路 142-2 :鎖存電路 • 143 :目標追蹤單元 144 :斜坡產生器 150:第一類比數位轉換器（ADC) 151 :計數器 152 :鎖存電路陣列 300 :單元CDS電路 510 :比較器 520 :鎖定單元 φ 521 :減法器 522 : NZ檢查單元 523 : WZ檢查單元 524 :狀態控制單元 524-1 :第一 NAND邏輯閘 524-2 :第二反相器 524-3 :第二NAND邏輯閘 524-4 :正反器 21 1331855 21733pif.doc 525 :多工器 526 :反相器 527 : AND邏輯閘 530 :遞增/遞減（U/D)計數器 540 :數位類比轉換器（DAC) 560、9U、921、93卜 94卜 l〇n、1021、1031、1041、 11U、112卜 12U、122卜 S1-S4 :開關 570、AMP1、AMP2 :放大器 580、C1-C3 :電容器 590 :電阻器 900、1000、1100、1200 :電路 910、920、930、940、1110、1120 :目標碼 1010、1020、1030、1040、1210、1220 : U/D 計數器 AEB :輸出訊號 AEBDZ、VCDS :訊號 B :藍 CLK :輸入時脈訊號 CLK0 :啟用時脈訊號 DELTA、VHIGH、VLOW :類比參考電壓

Gb :綠 lin .積分電流 R :紅 RAMPIN :類比斜坡輸入訊號 SCD :反饋參考碼 22 1331855 21733pif.doc SEL :選擇訊號 SIGN :符號訊號 SUB[0:9]:減法結果 TGT :數位目標碼 TGT1-TGT4 :數位目標石馬1-4 VBASE :基礎類比電壓 VDS :輸出電壓 VRAMP :斜坡訊號 • VRES :重設訊號 VSIG :影像訊號 23

Claims (1)

1331855 __ 21733Pifdoc 艿年4月f曰修正本 七、申請專利範圍： 1.一種影像感測器，其包含： 主動式像素感測器（APS)陣列，其包括配置於二維 矩陣中的多個像素，其中所述APS陣列為所述APS陣列 之每一選定行產生重設訊號以及影像訊號； 第一類比數位轉換器（ADC)，其包括含有為所述APS 陣列之母一行而配置之CDS電路的相關二重取樣（CDS ) 電路陣列，其中所述第一 ADC自一訊號中產生數位碼， 所述訊號對應於由所述CDS電路使用斜坡訊號而產生之 籲 所述重設訊號與所述影像訊號間的差；以及 斜坡訊號產生器，其產生所述斜坡訊號，並且更使用 所述斜坡訊號來產生反饋參考碼，且其中所述斜坡訊號產 生器將所述反饋參考碼與數位目標碼相比較並基於比較結 果來校正所述斜坡訊號。 2·如申請專利範圍第1項所述之影像感測器，其中所 述APS陣列以拜耳圖案配置著。 3.如申請專利範圍第2項所述之影像感測器，其中所 鲁 述斜坡訊號產生器相對於四個顏色通道中之每一者的顏色 以適應性方式對所產生之所述斜坡訊號的所述反饋進行校 正。 4·如申請專利範圍第2項所述之影像感測器，其中所 述斜坡訊號產生器相對於兩個顏色通道中之第一部分與第 二部分以適應性方式對所產生之所述斜坡訊號的所述㈣ 進行校正。 24 1331855 21733pif.doc 、5.如中請專利範圍第4項所述之影像感測器 ，其中所 述第-部/刀包3 Gr與Gb顏色且所述第二部分包含 顏色。 6.如申明專利圍第i項所述之影像感測器，其中所 述斜坡訊號產生器包含： 第一 ADC’其喊於所產生之所述斜坡訊號之反饋而 產生對應於類比參考電壓之所述反饋參考碼； 目払追蹤單元，其將所述數位目標碼與所述反饋參考 碼相比較並基=峨結果喊生類比斜坡輸人訊號；以及 斜坡產生器’其回應於所述類比斜坡輸入訊號而產生 所述斜坡訊號。 、、7.如巾請專利範圍第6項所述之影像感卿，其中所 ^類比參考電料之^者產纽能帶隙參考纽中的電阻 器之間’所述能帶隙參考電路包含串聯連接於兩個電源間 之電阻器。 8.如申請專利範圍第7項所述之影像感測器，其中所 述目標追蹤單元包含： 、 比較β ’其產生符號訊號以指出所述數位目標碼與所 述反饋參考碼間哪一者之值較大； 鎖定單元’其基於所述比較結果而禁用或啟用輸入時 脈訊號； 計數器’其與自所述鎖定單元輸出之啟用時脈訊號同 步地回應於所述符號訊號而執行遞增/遞減計數；以及 數位類出轉換器（DAC)，其將計數值轉換為類比訊 25 11331855 21733pif.doc 號並產生經轉換之訊號以作為所述斜坡輸入訊號。 9.如申請專利範圍第8項所述之影像感測器，其中所 述鎖定單元具有遲滯功能，其中當所述比較結果存在於第 一區域或包括所述第一區域之第二區域中時，輸出所述禁 用時脈喊’並當崎比較結果轉在於所述第—區域或 所述第二區域中時’輸出所述啟用時脈訊號。 ,10.如申請專利範圍第9項所述之影像感測器，其中所 述鎖定單元包含：

減法器，其將所述數位目標碼自所述參考碼減去； 、第區域檢查單元，其產生根據減法結果是否存在於 所述第-區域中而選擇性地被啟動的訊號； 第二區域檢查單元，其產生根據所述減法結果是否存 於包括所述第-區域之所述第二區域中而選擇性地被啟 動的訊號；以及 狀態控制單元，其基於所述第一區域檢查單元與所述 第-區域檢查單元之輸出而產生狀態控制訊號，

㈣輸人時脈訊肋狀舰狀g㈣訊號而 述鎖===利範圍第9項所述之影像感測器，其中所 器，其將所述數位目標碼自所述參考碼減去； 區域=第其應於所述減法結果以選擇所述第〆 域搞，弟二區域而執行比較；以及 反饋早7〇 ’其接收先前之比較結果的反饋並判定所述 26 1331855 21733pif.doc 比較結果是與所述第一區域比較還是與所述第二區域比 較， 其中所述輸入時脈訊號基於所述比較結果而被禁用 或啟用。 12. —種驅動影像感測器之方法，其包含： 自主動式像素感測器（APS)陣列之選定行的每一像 素產生重設訊號以及影像訊號’此主動式像素感測器 (APS)陣列包括配置於二維矩陣中的多個像素； 在為所述APS陣列之每一行所配置之相關二重取樣 (CDS)電路中，藉由使用斜坡訊號而產生對應於所述重 設訊號與所述影像訊號間之差的訊號； 在包括所述CDS電路之第一類比數位轉換器（ADC) 中自對應於所述重設訊號與所述影像訊號間之所述差的訊 號中產生數位碼； 藉由自第二ADC使用所述斜坡訊號之反饋而產生對 應於類比參考電壓之反饋參考碼，所述反饋參考碼是數位 碼；以及 將數位目標碼與所述反饋參考碼相比較，並基於比較 結果而產生所述斜坡訊號， 其中基於使用所述反饋參考碼而進行之比較來校正 所述斜坡訊號，所述類比參考電壓是由在兩個電源間串聯 連接之電阻器所分隔的兩個不同電壓，且所述數位目標碼 被用來控制所述斜坡訊號之斜度。 13. 如申請專利範圍第12項所述之驅動影像感測器之 27 1331855 21733pif.doc 方法，其中所述APS陣列以拜耳圖案配置著。 14. 如申請專利範圍第13項所述之驅動影像感剛器之 方法，其中基於所述數位目標碼以及所述反饋參考瑪而相 對於四個顏色通道之顏色以適應性方式對所產生之所述斜 坡訊號的所述反饋進行校正。 15. 如申請專利範圍第13項所述之驅動影像感測器之 方法，其中基於所述數位目標碼以及所述參考碼而相對於 兩個顏色通道中之第一部分與第二部分以適應性方式對所 產生之所述斜坡訊號的所述反饋進行校正。 16. 如申請專利範圍第15項所述之驅動影像感測器之 方法’其中所述第一部分包含Gr與Gb顏色且所述第二部 分包含R與B顏色。 17. 如申請專利範圍第12項所述之驅動影像感測器之 方法，其進一步包含： 基於所述比較結果而產生類比斜坡輸入訊號；以及 回應於所述斜坡輸入訊號而藉由使用放大器以產生 所述斜坡訊號。 18. 如申請專利範圍第π項所述之驅動影像感測器之 方法，其進一步包含： 產生符號訊號以指出所述數位目標碼與所述參考碼 間哪一者之值較大； 基於所述比較結果而禁用或啟用輪入時脈訊號； 與啟用時脈訊號同步地回應於所述符號訊號而執行 遞増/遞減計數；以及 28 1331855 2l733pif.doc jM·數值轉換為類比訊號並產生經轉換之訊號作為 所述斜坡輸入訊號。 古、土 9^°申、:月專利範圍® 18項所述之驅動影像感測器之 一皮a，、中备所述比較結果存在於第一區域或包栝所述第 : 域中時’輪出所述禁用時脈訊號，並當所 二t交、.、σ果不存在於所述第一區域或所述第二區娀中時輪 出所述啟用時脈訊號。

20.如申請專利範圍第19項所述之驅動影像感測器之 方法，其進一步包含： 將所述數位目標碼自所述反饋參考碼減去； 產生跟據所述減法結果是否存在於所述第一區域中 而選擇性地被啟動的第—訊號； 產生根據所述減法結果是否存在於包括所述第一區 域之所述第二區域中而選擇性地被啟動的訊號； 基於所述第一訊號與所述第二訊號而產生狀態控制 訊號；以及

回應於所述狀態控制訊號而選擇性地輸出所述第一 訊號與所述第二訊號中之任一者。 21.如申請專利範圍第19項所述之驅動影像感測器之 方法，其進一步包含： 將所述數位目標碼自所述反饋參考碼減去； 藉由回應於所述減法結果以選擇所述第一區域或户斤 述第一區域而執行比較； 接收先前之比較結果的反饋並判定所述比較結果是 29 1331855 21733pif.doc 與所述第一區域比較還是與所述第二區域比較， 其中基於所述比較結果而禁用或啟用所述輸入時脈 訊號。