TWI329981B - Low noise amplifier with low current consumption - Google Patents

Description

1329981 九、發明說明： 【發明所屬之技術領域】 本發明係關於用於放大輸入訊祙 ., 訊旎及傳輸放大後的訊號 為輪出訊號的放大器電路，包含： -一個第一供電端點及一個第二 供電4點，用於以一 個第一供電電位及一組第供 矛併電電位個別供應給此電路。 •至少一條電流路徑’其係由 β 尔田第供電端點經由第一 偏昼電晶體、·一個第·一雷政筋針 . # I路郎點、一個輸入電晶體、-個 第—電路節點及一個第二偏壓電晶體，而流至第二供電端 點’其中-個輪入電晶體的控制終端載入該輸入訊號，且 其中該第二電路節點形成一個電阻排之中的饋送，其中在 電阻排末端，該輸出訊號係被提供以作為一個電壓降 且 -一個反饋級，用於致能該電流流經和輸人訊號相依 的電阻排，因此流經輪入電晶體的電流基本上係獨立於輸 入吼娩，其中該反饋級有一對為互補操作而耦合的電晶 體，其中互補操作具有為傳輸電流而設的中介輸出節點。 【先前技術】 如此之放大器已在例如w〇 2〇〇5/〇2971 1 A2案件被揭 路。例如，此案之圖7顯示一個由二組放大器電路分支對 稱地組成的放大器電路’其中放大器電路分支係用於放大 差動輸入訊號（輸入電位INp、INL)及傳輸該放大訊號作 為一個差動輸出訊號（輸出電位OPH、〇pl )。此放大器 1329981 電路係由一組第一供電電位 的方法來供電。

Vp〇s及一組第二供電電位COM 此顯示於圖中左邊部份的放大器分支，&含由第一 供電電位〜。s，經由-個輸入電晶體Ql5流至該第二供電 電位⑽的電路路徑，其中輸人電晶體的—個控制络端 栽入其中-組輸人電位，且其中，輸人電晶體的射極和電 阻排R2、R!、R3中的饋送相連結，其中在電阻排之末端， 輪出訊號係提供作為一個電壓降。 在圖之電流路徑之左邊所顯示的電路部份係形成一個 反饋級’使得電流經由和輸入訊號相依的電阻排流動，因 此流經輸入電晶體Q15的電流基本上係獨立於輸入訊號。 輸入電晶體的某J1作點因此有利地在放大器的操作中被保 持。使其能流經此電阻排所要求的電流被供應至一對電晶 體Q6、Q7 ’其為了以一個以和電阻排連結的中介輸出節 點來進行的互補操作而耦合。 【發明内容】 先前技術的放大器電路受一些缺點的影響。 第—項缺點在於此事實：先前技術的放大器使得所謂 的大型元件高度整合困難，因為雙極電晶體元件的使用， 其二者係因為較大型數位電路而較佳地以CMOS-技術產生 出。一個可理解的，以使用BiCM〇s技術做成的數位CM〇s 電路的雙極放大器電晶體的組合，會連帶有相當大的生產 成本。 1329981 -個進-步的先前技術之放大器電路的優點係它較高 .，_要求供電電壓（兩供電電位的差）。趨勢是朝向越 來越：的低供電電壓，特別是在積體電路的情況下。 取後’ &先前技術的放A器電路產生相較下之 消耗。 午 本發明的一個目標係進一步開發一個曾提及型態的放 大-電路，因此它的應用範圍延伸了且因此，特別地，能 籲同時達到有低電流消耗的低雜訊放大。 本目標係以-個放大器電路達到，其特性為具有二個 反饋級的互補輕合電晶體，以FET的方式設計，且在盆中 第一電路節點一方面經由—個第三偏壓電晶體連至第二供 電端點，及另-方面連接至二個互補輕合電晶體之一的_ 個間極端點。申請範圍範圍附屬項係關於有利的本發明進 一步發展。 =發明的放大電路中’係提供二個反饋級的設計為 ^ s(%效電晶體）的互補耦合電晶體，及為了第一電 卽點，其經由第二#I t a _ 田弟—偏壓電曰曰體，一方面連至第二供電節點， 及另一方面連至二個互補麵合電晶體之-的閘極端點。 、此以FETs做為互補輕合電晶體的設計，簡化了—個 :以CMOS技術生產的積體電路佈局中的放大器電路整 °進^地至反饋級的電流路徑的連接特性允呼需戈 電壓及電流的消耗大量減少。 接特…“ 在:個特別的實施财，料供設計為不同導電型的 的弟一及第二偏壓電晶體。在此，使這些電晶體的二 10 1329981 個通道終端之-直接連接至適當的 而這些電晶It Μ # w的供電鈿點亦係較佳的， 連接。 ，、鳊係和此輸入電晶體直接相 特別疋若第一和第二偏壓 群FE丁設舛y± 电日日體以不冋的導電型的— °十’使第三偏壓電晶體决 的，其中F£T ^窗 也由一個FET組成係較佳 ET和第二偏壓電晶體有相同的導電型。 在一個有利的進一步發展中 第三偏壓雷日m 係如供第一電路節點至 極端點的遠沾 堝莹電日日體至耦合電晶體的閘

較佳地Μ #㈣“體亦可以FET形成，該FET 較佳也#弟—偏壓電晶體有相同的導電型。 被提到的電晶體之偏壓 肝〜、才日匕們的控制輸入載入一 二=:其基本上獨立於輸入訊號，…位係較佳 、且 < 且減預定的設定電位提供且可由例如二組 供電電位來得f，丨，i φ # π 一 ，、中邊έ又疋電位係作為這些供電電位中 之間的電位。 $ $ Τ 設計所有的放大電路電晶體為FETS(如MOS_FETS) 及特別地，建構放大電路為·純CMOS €路係可能的。在這 樣的—個實施例中’係提供例如：第一偏壓電晶體、如果 需要的話則第四偏壓電晶體被提供、及以NMOS電晶體來 •又十的輸入電日日體及以pM〇s電晶體來設計的第二偏壓電 晶體。可選擇地，相反的型態（以PM〇s代替NM〇s及反 之亦然）也可提供給這些電晶體。 然而，在一個較佳的實施例中，輸入電晶體係以雙極 電晶體來設計，在此種狀況下，做為一個進一步的參考， 1329981 至少有些或全部其他電晶體係以FET來設計，特別是以 CMOS技術。 在此連接中’值得一提的係符合輸入電晶體要求的雙 極電晶體也到某種程度的可卩M〇s製程特別係相對較 小的結構寬度的M0S製程產生的「寄生元件（㈣⑽ element)」來得到。用雙極電晶體做為輸入電晶體基本的 優點k個互導（為減低雜訊係必要的）彳以一個低很多 的電晶體電流達到。再者，雙極電晶體的Ι/f雜訊在此點 係遠低於MOS電晶體的雜訊。 一個有不同導電型的互補耦合FET係一種較佳的選 擇，其中，在進一步的較佳選擇裏，二個通道終端的其中 一個連接到適當的供電端點及其他二個通道終端直接連接 到此互補對的輸出節點。 在—個特別的普遍可實行的實施例中，放大器電路被 設計為一個全（fuUy)差動放大器。為此目的，放大器電路 可^包含二個對稱地建立的放大器路徑，在其阻排在放 大器分支形成一個共通的部份，其中，二個放大器分支的 輸入電晶體的控制終端被供給以差動方式供給之輸入訊號 電位，且其中，輸出訊號係以壓降之差動形式供給 至共通電阻排。 在一個較佳的實施例中，一個低於3V的供給的電壓 被提供。 路應用即係它在一 電路係一組轉換輸 —組較佳的根據本發明的放大器電 種積體電路組態的配置，其中，放大器 12 1329981 出汛唬為數位訊號下游（d〇wnstrea⑷的類比—數位轉換 态，及在組態中一個數位訊號處理設備依次和由處理數位 ‘訊號的類比-數位轉換器向下游連接。在此處，此訊號處 里《又備可肐由CMOS電路組成且放大器電路也可以cM〇s 技術來生產（輸入電晶體除外較佳）。 本發明的放大器電路可形成更大的放大器配置的一個 β伤（例如前置放大器）。在如此一個放大器配置，也可 φ 已3 έ有可調式放大（例如可由數位訊號的方法來調整） 的放大器分段。 總結來說’ 一個普遍可應用的放大器電路由本發明提 供，即使有很低的輸入雜訊，本發明也收到低的饋電。因 為被控制的操作模式（「閉路」），放大特性的高線性能 被保證’其中有適當大迴路放大，即使有一個高放大器頻 見（例如大於100MHz )，則放大器電路的反饋級可保證 此線性。放大器電路的高度整合係可能的，沒有問題。 【實施方式】 如圖1中的放大器10形成一種較大的和CMOS技術 元全整合的積體電路配置的類比電路部份，其中配置亦具 有數位電路（未顯示）。 放大器1 0係用在線性放大一組差動輸入訊號（inp_ inn )’其以輸入電位inp、inn輸入及用在放大訊號傳輸， 其以一組輸出電位outp、〇utn的差動輸出訊號（〇utp-outn) 方式傳出。 13 ^29981 為了。此目的’放大器1G包含二個以互相對稱方式建構 的放大m(在圖中的左邊和右邊），#中分支也是經 由第-供電端點12由第一（正極）供電電位vdd供電及 經由第二供電端點14由第二（負極）供電電位的Vss供 電。 八 因為對稱結構，二個放大器分支（其中在圖中只有左 邊的放大器分支在下面有詳細描述）的其中一個的解釋， 以範例的方式，就足以讓吾人了解本發明。 在圖令左邊的放大器分支包含供給輸入電位inp及傳 輸輸出電位OUtp的連結。 一條電流路徑，由第一供電端點12經由第一偏壓電晶 體Pla、第一電路節點Kla、輸入電晶體Qla、第二電路 節點K2a及第二偏壓電晶體Nu流至第二供電端點14。 在所顯示的示範實施例中，在上述元件間的連結每個都是 直接被提供的（不插入另外的元件）。 以NPN電晶體设計的輸入電晶體Qia的基底终端載 入輸入電位inp。第二電路節點K2a在一個由電阻R2a、Ri、 R2b形成的電阻排形成饋送。此饋送被提供於電阻及 R1之間。如圖所示，輸出訊號outp_outri在電阻排的末端 被供給為一電壓降。 所有被顯示在圖中的元件，其參考符號以字母，，a，，、会士 尾’被指定至左放大器分支，而屬於右放大器分支的元件 有一個以字母”b”結尾的參考符號。 在顯示出的範例實施例中，除了雙極電晶體Q〖a (及 14 1329981 V、對稱的《'j本Q丨b )、具有一個以”p”開頭之參考符號的 PMOS電曰曰體（具有導電型p )之外，所有電晶體係以m〇s 電晶體設計，而NM〇s電晶體（具有導電型η)係具有一 個以” Ν”開頭之參考符號。 如同將會在如下解釋的，一組隨輸入訊號inp — inn線 性改隻的電流經由在放大器操作中的電阻排尺2心r卜， 及因此一組隨著輸入訊號線性變化的輸出訊號outp-outn 被產生了這晨獨立於輸入訊號而維持的一組電流流經由 輸入電aa體Q1 a，且在節點K2a所有的電位（輸入電晶體

Qla的射極電位）係跟輪入電晶體Qu的基極電位差一個 偏移。 為了此目的提供的反饋級包含一對為了互補操作互相 耦合的電晶體P3a、N3a，該對電晶體具有一個為了傳輸電 流至電阻排的中間輸出節點K3a。 有一條至第二供電端點14的偏差路徑，其係由一連串 包含一個第四偏壓電晶體P2a及一個第三偏壓電晶體Nh 的連接，其由節點Kla開始進行，該路徑和電晶體及 Nla平行。電晶體P2a、N2a相對應的通道终端係個別和 節點Kla及供電端點14直接相連接，而其他二個通道終 端互相直接連接，且連至一個第四電路節點K4a，此節點 依次直接和電晶體N3 a的閘極端點連接。 例如，假使電晶體Qla的基極上的輸入電位inp升高， 這造成流經此電晶體的電流趨勢性的增加。此依次趨勢性 地減少由節點Kla經由電晶體P2a及N2a流至供電端點μ 15 C Js 1329981 的電流。此減少在節點K4a之電位及由此電晶體N3a的閘 極端點亦然，因此流經電晶體N3a的電流減少了一些。在 N3a及P3a之間的互補耦合造成通過電晶體p3a的電流大 約減少—樣的量。結果此互補電晶體對P3a、N3a在輸出 節點K3a供電給電阻排R2a、R1、：R2b，此一組電流的值 基本上等於曾提及的電流變異數的二倍。

流經電阻排的電流及在個別的電阻因而造成的壓降造 成在郎點K2a及由此在輸入電晶體Qia的射極的電位上 汁。在射極的電位上昇減少基極至射極的電壓，因此所描 述的方法代表一套控制機制，在其中輸入電位inp的上昇 因為反饋級的迴圈加強（輸入電晶體Qla的基極及射極的 電位變異比例）遠大於丨，真的造成在節點K2a的幾乎剛 好相同的電位增加。 在圖内之右邊放大器分支，有一個相對的控制，因此 最終一組具高度線性之完全差動輸出訊號〇utp_〇utn被供 ，·’5其以差動方式輸入的輸入訊號inp-inn為基礎。 就在節點Kla中的電流比中的每個變異係非常直接被 有利地使用且沒有為了驅動互補耦合電晶體對&、心 的可估計功率的要求。 電晶體PU、Nla、N2a及P2a的偏壓係由設定電士 vbpl、vbp2* vbnl來達到，其中這些電位係較佳地㈣ 供為水遠先設的電位（在供電電位Vdd及Yu之間）。女 圖所示，這些設定電位vb丨、b 2 。 p vopz汉vbnl也用於設定g 中的右放大器分支的相對應偏壓電晶體。 16 1329981 一耦合電晶體肖P3a、N3a有許多的變異可能性。如圖 所不的極省電流電路部份就是為此而被描述。 條路L由第一供電端點12，經由一個電晶體p 5 a進 行至-個電路節點K5a，其連接至電晶體p3a的閘極端點。 此路徑在此節‘點K5a分支至—條支路，其進行經—個電晶 體f4a及一進行經一個電晶體N4a的支路。所有二支路= -次在-個電路節點K6a會合，其中咖係和電晶體略

的開極端點連接。此節K6a和第二供電端點Η由一個 電晶體N5a連接。 一電日日體P5a、j>4a、N4a及NSa的閘極端點每個都 載入-組由-電晶體配置p7a、p8a、p6a、⑽、心、術 產生的偏壓。 【圖式簡單說明】 本發明在下面，以一有參考附圖之範例實施例的方法， 以更進一步的細節被描述，在其中： 圖1係顯示根據本發明設計的全差動放大器之一設計 【主要元件符號說明】 1〇放大器 1 2第一供電端點 14第二供電端點 inn輸入電位 17 1329981 1 . * inp輸入電位 -. K 1 a第一節點 K1 b第一節點 K2a第二節點 K2b第二節點 K3a、K3b中介電流輸出節點 K4a、K4b第四電路節點 K5a、K5b、K6a、K6b 電路節點 • Nla、Nib第二偏壓電晶體 N2a、N2b第三偏壓電晶體 N3a互補耦合電晶體 N3b互補耦合電晶體 N4a、N4b、N5a、N5b、N6a、N6b、N7a、N7b、N8a、 N8b電晶體 outn輸出電位 outp輸出電位

Pla、Plb第一偏壓電晶體 P2a、P2b第四偏壓電晶體 P3a互補耦合電晶體 P3b互補耦合電晶體 P4a、P5a、P5b、P6a、P6b、P7a、P7b、P8a、P8b 電 晶體

Qla、Qlb輸入電晶體 R1、R2a、R2b 電阻 18 1329981 * · vbnl、vbpl、vbp2言史定電位 • Vdd第一（正極）供電電位 . Vss第二（負極）供電電位 19

Claims (1)

1329981 十、申請專利範圍： ^ 一種放大器電路，其係用於放大一個輸入訊號（inp_ inn)及傳輸被放大的訊號為輸出訊號（〇utp_〇utn)，其係包 含： -一個第一供電端點（12)及一個第二供電端點（14)，其 係用於分別提供該電路一個第一供電電位（vdd)及一個第二 供電電位（Vss)， -至少一條電流路徑’其由第一供電端點（丨2)，經由 —個第一偏壓電晶體（P 1 a、P 1 b )、一個第一電路節點（κ丨a、 Klb)、一個輸入電晶體（Qla、Qlb)、一個第二電路節 點（K2a、K2b)及一個第二偏壓電晶體（Nla、Nib)， 進行至該第二供電端點（14)，其中’該輸入電晶體的—個 控制終端載入輸入訊號（inp-inn)，且其中，該第二電路節 點（K2a、K2b)在一電阻排（R2a、Rl、R2b)形成饋送， 該輸出訊號（outp-outn)係在該電阻排末端處被提供作為一 個電壓降，及 -一個反饋級，其係用於根據該輸入訊號（inp_inn)而 致能電流流經該電阻排（R2a、Rl、R2b)，因此流經輸入 书晶體（Qla、Qlb)的電流基本上與輸入訊號（inp_inn)相 互獨立，其中該反饋級具有一對以為傳輸該電流的一個中 間輸出節點（K3a、K3b)用於互補操作的耦合電晶體（p3a、 N3a、P3b、N3b)， 其特徵為· δ玄反饋級之一個互補輕合電晶體（paa、 N3a、P3b'N3b)係以FET設計’及在於該第一電路節點 20 1329981 (Kla、Klb) —方面經由一個第三偏壓電晶體（N2a、N2b) • 連至該第二供電端點（14) ’及另一方面連接至二個互補耦 • 。電晶體（P3a、N3a、P3b、N3b)的其中之一（N3a、N3b) 的閘極端點。 2·如申請專利範圍第1項之放大器電路，其中第一 (Pla、Pib)及第二（Nla、Nlb)偏壓電晶體係以不同導 電型的FET設計。 φ 3·如申請專利範圍第1項之放大器電路其中該第三 偏壓電晶體（N2a、N2b )係和該第二偏壓電晶體（Nla、 N1b)具有相同的導電型。 4·如申請專利範圍第1項之放大器電路，其中該由該 第一電路節點（Kla、Klb)至該第三偏壓電晶體（N2a、 N2b )及至該耦合電晶體（N3a、N3b )之閘極端點之連結 係進行經一個第四偏壓電晶體（p2a、p2b )。 5. 如申請專利範圍第1項之放大器電路，其中該輸入 鲁 電晶體（Q 1 a、Q丨b )被設計為一個雙極電晶體。 6. 如申請專利範圍第丨項之放大器電路其中二個互 補竊合電晶體（P3a、N3a、P3b、N3b)係具有不同的導電 型。 7.如申請專利範圍第1項之放大器電路，包含二個被 互相對稱地建構的放大器分支，在其中電阻排（R2a、ri、 R2b)形成該二個放大器分支之一個共同的部份，其中該 二個放大器分支的輸人電晶體（Qla、Qlb)的控制終端載 入差動供電的輸入訊號（inp-inn)的輸入電位（bp、—）， 21 1329981 參 《 ρ ‘ 且其中，輪出訊號（outp-outn)係由在共通電阻排（R2a、ri、 • 處，以差動形式提供作為一個電壓降。 . 8.如申請專利範圍第1項之放大器電路，其中一低於 3V的供給電壓（vdd-Vss)被提供。 9· 一種積體電路配置，其係包含至少一個如申請專利 範圍第1項之放大器電路⑽，其中，該積體電路配置亦 *有-個類比-數位轉換器’其係由用於轉換該輸出訊號 (〇utp_〇Utn)至一組數位訊號的數位訊號放大器電路（10)連 接至下游，及一個用於處理數位訊號的數位訊號處理裝 置，其係由該類比一數位轉換器連接至下游。 十一、圖式： 如次頁

22