-
Die
vorliegende Erfindung betrifft eine Verstärkerschaltung nach dem Oberbegriff
des Anspruchs 1.
-
Eine
derartige Verstärkerschaltung
ist beispielsweise aus der WO 2005/029711 A2 bekannt. So zeigt 7 dieser Veröffentlichung eine symmetrisch
aus zwei Verstärkerzweigen
aufgebaute Verstärkerschaltung
zur Verstärkung
eines differentiellen Eingangssignals (Eingangspotentiale INP, INL)
und Abgabe des verstärkten
Signals als ein differentielles Ausgangssignal (Ausgangspotentiale
OPH, OPL). Die Versorgung der Verstärkerschaltung erfolgt mittels
eines ersten Versorgungspotentials VPOS und
eines zweiten Versorgungspotentials COM.
-
Der
im linken Teil der Figur dargestellte Verstärkerzweig umfasst einen vom
ersten Versorgungspotential VPOS über einen
Eingangstransistor Q15 zum zweiten Versorgungspotential COM verlaufenden
Strompfad, wobei ein Steueranschluss des Eingangstransistors mit
einem der Eingangspotentiale beaufschlagt wird und wobei der Emitter
des Eingangstransistors mit einem Abgriff in einer Widerstandskette
R2, R1, R3 verbunden ist, an deren Enden das Ausgangssignal als
Spannungsabfall bereitgestellt wird.
-
Der
in der Figur links von diesem Strompfad dargestellte Schaltungsteil
bildet eine Regelungsstufe zur Bestromung der Widerstandskette in
Abhängigkeit
vom Eingangssignal derart, dass der durch den Eingangstransistor
Q15 fließende
Strom im Wesentlichen unabhängig
vom Eingangssignal ist. Damit wird im Betrieb des Verstärkers vorteilhaft
ein bestimmter Arbeitspunkt des Eingangstransistors beibehalten.
Der zur Bestromung der Widerstandskette erforderliche Strom wird
an einem Paar von zum komplementären
Betrieb verkoppelten Transistoren Q6, Q7 mit einem dazwischenliegenden,
mit der Widerstandskette verbundenen Ausgangsknoten geliefert.
-
Die
bekannte Verstärkerschaltung
besitzt eine Reihe von Nachteilen.
-
Ein
erster Nachteil besteht darin, dass die bekannte Verstärkerschaltung
aufgrund der Verwendung von Bipolartransistoren eine so genannte
Hochintegration in größere Bausteine
erschwert, die z. B. wegen größerer digitaler
Schaltkreise bevorzugt in CMOS-Technologie
gefertigt werden. Eine denkbare Kombination der bipolar ausgeführten Verstärkerschaltung
mit digitalen CMOS-Schaltkreisen im Rahmen der BiCMOS-Technologie wäre mit beträchtlichen
Fertigungskosten verbunden.
-
Ein
weiterer Nachteil der bekannten Verstärkerschaltung ist deren vergleichsweise
große,
zum Betrieb erforderliche Versorgungsspannung (Differenz der Versorgungspotentiale).
Insbesondere bei integrierten Schaltungen geht der Trend zu immer kleineren
Versorgungsspannungen.
-
Schließlich produziert
die bekannte Verstärkerschaltung
eine vergleichsweise große
Verlustleistung.
-
Es
ist eine Aufgabe der vorliegenden Erfindung, eine Verstärkerschaltung
der eingangs genannten Art dahingehend weiterzubilden, dass deren Anwendungsbereich
vergrößert wird
und gleichzeitig insbesondere eine rauscharme Verstärkung mit
niedrigem Stromverbrauch erzielt werden kann.
-
Diese
Aufgabe wird gelöst
mit einer Verstärkerschaltung
nach Anspruch 1. Die abhängigen
Ansprüche
betreffen vorteilhafte Weiterbildungen der Erfindung.
-
Bei
der erfindungsgemäßen Verstärkerschaltung
ist vorgesehen, dass die beiden komplementär verkoppelten Transistoren
der Regelungsstufe als FETs (Feldeftekttransistoren) ausgebildet
sind und der erste Schaltungsknoten einerseits über einen dritten voreingestellten
Transistor mit dem zweiten Versorgungsanschluss und andererseits
mit einem Gate-Anschluss eines der beiden komplementär verkoppelten
Transistoren verbunden ist.
-
Die
Ausbildung der komplementär
verkoppelten Transistoren als FETs vereinfacht die Integration der
Verstärkerschaltung
in eine in CMOS-Technologie gefertigte integrierte Schaltungsanordnung. Des
weiteren gestattet die Art und Weise der Anbindung des Strompfads
an die Regelungsstufe eine beträchtliche
Reduzierung der erforderlichen Versorgungsspannung wie auch des
Stromverbrauchs.
-
In
einer Ausführungsform
ist vorgesehen, dass die ersten und zweiten voreingestellten Transistoren
als FETs von unterschiedlichem Leitungstyp ausgebildet sind. Weiter
bevorzugt ist hierbei, dass jeweils einer der beiden Kanalanschlüsse dieser Transistoren
unmittelbar mit dem betreffenden Versorgungsanschluss verbunden
ist, wohingegen die beiden anderen Kanalanschlüsse dieser Transistoren unmittelbar
mit dem Eingangstransistor verbunden sind.
-
Insbesondere
wenn die ersten und zweiten voreingestellten Transistoren als FETs
von unterschiedlichem Leitungstyp ausgebildet sind, so ist es bevorzugt,
dass auch der dritte voreingestellte Transistor von einem FET gebildet
ist, der den gleichen Leitungstyp wie der zweite voreingestellte
Transistor besitzt.
-
In
einer vorteilhaften Weiterbildung ist vorgesehen, dass die Verbindung
des ersten Schaltungsknotens mit dem dritten voreingestellten Transistor und
dem Gate-Anschluss des verkoppelten Transistors über einen vierten voreingestellten
Transistor verläuft.
Dieser vierte voreingestellte Transistor kann ebenfalls von einem
FET gebildet sein, der bevorzugt den gleichen Leitungstyp wie der
erste voreingestellte Transistor besitzt.
-
Die
Voreinstellung der genannten Transistoren soll bedeuten, dass deren
Steuereingänge
mit einem vom Eingangssignal im Wesentlichen unabhängigen Einstellpotential
beaufschlagt werden, welches bevorzugt als fest vorgegebenes Einstellpotential vorgesehen
ist und z. B. aus den beiden Versorgungspotentialen als ein zwischen
diesen Versorgungspotentialen liegendes Potential abgeleitet sein kann.
-
Es
ist möglich,
sämtliche
Transistoren der Verstärkerschaltung
als FETs (z. B. MOSFETs) auszubilden und insbesondere die Verstärkerschaltung als
reine CMOS-Schaltung zu realisieren. In einer derartigen Ausführungsform
ist beispielsweise vorgesehen, dass der erste voreingestellte Transistor,
der gegebenenfalls vorgesehene vierte voreingestellte Transistor
und der Eingangstransistor als NMOS-Transistoren und der zweite
voreingestellte Transistor als PMOS-Transistor ausgebildet sind.
Alternativ können
für diese
Transistoren die jeweils entgegengesetzten Typen (PMOS statt NMOS
und umgekehrt) vorgesehen sein.
-
In
einer bevorzugten Ausführungsform
ist jedoch der Eingangstransistor als Bipolartransistor ausgebildet,
wobei dann weiter bevorzugt wenigstens ein Teil oder sämtliche übrigen Transistoren
als FETs, insbesondere in CMOS-Technologie, ausgebildet sind.
-
In
diesem Zusammenhang ist erwähnenswert,
dass auch in MOS-Prozessen, insbesondere in MOS-Prozessen mit vergleichsweise
kleinen Strukturbreiten, ein die Anforderungen des Eingangstransistors
erfüllender
Bipolartransistor gewissermaßen als "parasitäres Element" verfügbar ist.
Der wesentliche Vorteil der Verwendung eines Bipolartransistors als
Eingangstransistor besteht darin, dass eine (zur Reduzierung des
weißen
Rauschens) erwünschte Transkonduktanz
mit wesentlich geringerem Transistorstrom erreicht werden kann.
Außerdem
ist das 1/f-Rauschen eines Bipolartransistors an dieser Stelle wesentlich
geringer als das eines MOS-Transistors.
-
Bevorzugt
sind die beiden komplementär verkoppelten
FETs von unterschiedlichem Leitungstyp, wobei weiter bevorzugt jeweils
einer der beiden Kanalanschlüsse
unmittelbar mit dem betreffenden Versorgungsanschluss verbunden
ist und die beiden anderen Kanalanschlüsse unmittelbar mit dem Ausgangsknoten
dieses komplementären
Paars verbunden sind.
-
In
einer besonders universell einsetzbaren Ausführungsform ist die Verstärkerschaltung
als voll-differentieller Verstärker
ausgeführt.
Hierfür
kann die Verstärkerschaltung
zwei symmetrisch zueinander aufgebaute Verstärkerzweige umfassen, bei welchen
die Widerstandskette einen gemeinsamen Teil bei der Verstärkerzweige
bildet, wobei Steueranschlüsse
der Eingangstransistoren der beiden Verstärkerzweige mit Eingangspotentialen
des differentiell zugeführten
Einganssignals beaufschlagt werden, und wobei das Ausgangssignal
in differentieller Form als Spannungsabfall an der gemeinsamen Widerstandskette
bereitgestellt wird.
-
In
einer bevorzugten Ausführungsform
ist eine Versorgungsspannung von weniger als 3V vorgesehen.
-
Eine
bevorzugte Verwendung der erfindungsgemäßen Verstärkerschaltung ist deren Anordnung
in einer integrierten Schaltungsanordnung, in welcher der Verstärker schaltung
ein Analog-Digital-Wandler zur Wandlung des Ausgangssignals in ein
Digitalsignal nachgeschaltet ist und in welcher dem Analog-Digital-Wandler
wiederum eine digitale Signalverarbeitungseinrichtung zur Verarbeitung
des Digitalsignals nachgeschaltet ist. Hierbei kann die Signalverarbeitungseinrichtung
von CMOS-Schaltkreisen
gebildet sein und die Verstärkerschaltung
ebenfalls in CMOS-Technologie gefertigt sein (bevorzugt mit Ausnahme
des Eingangstransistors).
-
Die
erfindungsgemäße Verstärkerschaltung kann
einen Teil (z. B. Vorverstärker)
einer größeren Verstärkeranordnung
bilden. Bei einer solchen Verstärkeranordnung
können
insbesondere auch Verstärkerstufen
mit einstellbarer Verstärkung
(z. B. durch ein Digitalsignal einstellbar) enthalten sein.
-
Zusammenfassend
wird durch die Erfindung eine universell einsetzbare Verstärkerschaltung
bereitgestellt, die auch bei geringem Eingangsrauschen mit einem
niedrigen Ruhestrom auskommt. Durch die geregelte Arbeitsweise ("closed loop") kann eine hohe
Linearität
der Verstärkungscharakteristik
gewährleistet
werden, wobei die Regelungsstufe der Verstärkerschaltung mit einer entsprechend
großen Schleifenverstärkung diese
Linearität
auch bei einer großen
Bandbreite des Verstärkers
(z. B. größer als 100
MHz) sicherstellen kann. Eine Hochintegration der Verstärkerschaltung
ist problemlos möglich.
-
Die
Erfindung wird nachfolgend anhand eines Ausführungsbeispiels mit Bezug auf
die beigefügte
Zeichnung weiter beschrieben. Darin stellt dar:
-
1 ist
ein Schaltbild eines gemäß der Erfindung
ausgebildeten, voll-differentiellen Verstärkers.
-
Der
in 1 dargestellte Verstärker 10 bildet einen
analogen Schaltungsteil einer größeren, in CMOS-Technologie
gefertigten integrierten Schaltungsanordnung, welche auch (nicht
dargestellte) digitale Schaltkreise aufweist.
-
Der
Verstärker 10 dient
zur linearen Verstärkung
eines als Eingangspotentiale inp, inn eingegebenen differentiellen
Eingangssignals (inp-inn) und Abgabe des verstärkten Signals als ein differentielles Ausgangssignal
(outp-outn) mit Ausgangspotentialen outp, outn.
-
Zu
diesem Zweck umfasst der Verstärker 10 zwei
(in der Figur links und rechts) symmetrisch zueinander aufgebaute
Verstärkerzweige,
die gleichermaßen über einen
ersten Versorgungsanschluss 12 mit einem ersten (positiven)
Versorgungspotential Vdd und über
einen zweiten Versorgungsanschluss 14 mit einem zweiten
(negativen) Versorgungspotential Vss versorgt werden.
-
Aufgrund
des symmetrischen Aufbaus genügt
zum Verständnis
der Erfindung eine Erläuterung eines
der beiden Verstärkerzweige,
von denen nachfolgend beispielhaft lediglich der in der Figur linke Verstärkerzweig
detailliert beschrieben wird. Der rechte Verstärkerzweig arbeitet in entsprechender Weise
und bedarf daher keiner detaillierten Erläuterung.
-
Der
in der Figur linke Verstärkerzweig
umfasst die Anschlüsse
zur Zufuhr des Eingangspotentials inp und zur Abgabe des Ausgangspotentials outp.
-
Ausgehend
vom ersten Versorgungsanschluss 12 verläuft ein Strompfad über einen
ersten voreingestellten Transistor P1a, einen ersten Schaltungsknoten
K1a, einen Eingangstransistor Q1a, einen zweiten Schaltungsknoten
K2a und einen zweiten voreingestellten Transistor N1a zum zweiten
Versorgungsanschluss 14. Im dargestellten Ausführungsbeispiel
sind die Verbindungen zwischen den vorstehend genannten Komponenten
jeweils unmittelbar (ohne Zwischenschaltung weiterer Elemente) vorgesehen.
-
Der
Basisanschluss des als NPN-Transistor ausgebildeten Eingangstransistors
Q1a ist mit dem Eingangspotential inp beaufschlagt. Der zweite Schaltungsknoten
K2a bildet einen Abgriff in einer Widerstandskette aus Widerständen R2a,
R1, R2b. Der Abgriff ist zwischen den Widerständen R2a und R1 vorgesehen.
Wie in der Figur dargestellt, wird an den Enden der Widerstandskette
das Ausgangssignal outp-outn als Spannungsabfall bereitgestellt.
-
Sämtliche
in der Figur dargestellten Komponenten, deren Bezugszeichen mit
dem Buchstaben "a" endet, sind dem
linken Verstärkerzweig
zuzuordnen, wohingegen die dem rechten Verstärkerzweig angehörenden Komponenten
ein mit dem Buchstaben "b" endendes Bezugszeichen
besitzen.
-
Im
dargestellten Ausführungsbeispiel
sind abgesehen von dem Bipolartransistor Q1a (und seinem symmetrischen
Gegenstück
Q1b) sämtliche Transistoren
als MOS-Transistoren
ausgebildet, wobei PMOS-Transistoren (vom Leitungstyp p) ein mit "P" beginnendes Bezugszeichen besitzen,
wohingegen NMOS-Transistoren (vom Leitungstyp n) ein mit "N" beginnendes Bezugszeichen besitzen.
-
Wie
es weiter unten noch erläutert
wird, wird die Widerstandskette R2a, R1, R2b im Betrieb des Verstärkers von
einem Strom durchflossen, der linear mit dem Eingangssignal inp-inn
variiert, und somit ein linear mit dem Eingangssignal variierendes
Ausgangssignal outp-outn hervorruft, wobei ein im Wesentlichen unabhängig vom
Eingangssignal aufrecht erhaltener Strom durch den Eingangstransistor
Q1a fließt
und das am Knoten K2a herrschende Potential (Emitterpotential des
Eingangstransistors Q1a) mit einem bestimmten Versatz (Basis-Emitter-Spannung)
dem Basispotential des Eingangstransistors Q1a folgt.
-
Die
hierfür
vorgesehene Regelungsstufe umfasst ein Paar von zum komplementären Betrieb
miteinander verkoppelten Transistoren P3a, N3a mit einem dazwischenliegenden
Ausgangsknoten K3a zur Abgabe des Stroms an die Widerstandskette.
-
Ausgehend
vom Knoten K1a verläuft
parallel zu den Transistoren Q1a, N1a ein Abzweigungspfad zum zweiten
Versorgungsanschluss 14, der aus einer Reihenschaltung
aus einem vierten voreingestellten Transistor P2a und einem dritten
voreingestellten Transistor N2a gebildet ist. Entsprechende Kanalanschlüsse der
Transistoren P2a, N2a sind unmittelbar mit dem Knoten K1a bzw. dem
Versorgungsanschluss 14 verbunden, wohingegen die beiden
anderen Kanalanschlüsse
unmittelbar miteinander und mit einem vierten Schaltungsknoten K4a
verbunden sind, der wiederum unmittelbar mit dem Gate-Anschluss
des Transistors N3a verbunden ist.
-
Wenn
beispielsweise das Eingangspotential inp an der Basis des Transistors
Q1a ansteigt, so führt
dies zu einer tendenziellen Erhöhung
des Stroms durch diesen Transistor. Dies wiederum verringert tendenziell
denjenigen Strom, der vom Knoten K1a über die Transistoren P2a und
N2a zum Versorgungsanschluss 14 fließt. Damit verringert sich das am
Knoten K4a und somit dem Gate-Anschluss des Transistors N3a herrschende
Potential, so dass sich der durch den Transistor N3a fließende Strom
um einen gewissen Betrag verringert. Die komplementäre Verkopplung
zwischen N3a und P3a führt
dazu, dass der durch den Transistor P3a fließende Strom um etwa denselben
Betrag vergrößert wird.
Demzufolge liefert dieses komplementäre Transistorpaar P3a, N3a
am Ausgangsknoten K3a einen Strom zu der Widerstandskette R2a, R1,
R2b, dessen Wert im Wesentlichen dem Zweifachen des erwähnten Stromänderungsbetrags
entspricht.
-
Der über die
Widerstandskette fließende Strom
bzw. der dadurch jeweils an den einzelnen Widerständen hervorgerufene
Spannungsabfall führt
zu einer Erhöhung
des am Knoten K2a und somit dem Emitter des Eingangstransistors
Q1a herrschenden Potentials. Die Potentialerhöhung am Emitter verringert
die Basis-Emitter-Spannung, so dass die beschriebenen Vorgänge einen
Regelungsmechanismus realisieren, bei welchem eine Erhöhung des
Eingangspotentials inp tatsächlich
zu einer nahezu genauso großen
Erhöhung
des Potentials am Knoten K2a führt,
da die Schleifenverstärkung
der Regelungsstufe (Verhältnis
der Potentialveränderungen an
der Basis und am Emitter des Eingangstransistors Q1a) wesentlich
größer als
1 ist.
-
In
dem in der Figur rechten Verstärkerzweig erfolgt
eine korrespondierende Regelung, so dass im Ergebnis ein voll-differentielles
Ausgangssignal outp-outn mit hoher Linearität auf Basis des differentiell
eingegebenen Eingangssignals inp-inn geliefert wird.
-
Vorteilhaft
wird jede Änderung
der Stromverhältnisse
am Knoten K1a sehr direkt und ohne nennenswerten Leistungsbedarf
zur Ansteuerung des komplementär
verkoppelten Transistorpaars P3a, N3a genutzt.
-
Die
Voreinstellung der Transistoren P1a, N1a, N2a und P2a ist durch
Einstellpotentiale vbp1, vbp2 und vbn1 realisiert, die bevorzugt
als fest vorgegebene Potentiale (zwischen den Versorgungspotentialen
Vdd und Vss) vorgesehen sind. Wie aus der Figur ersichtlich, werden
diese Einstellpotentiale vbp1, vbp2 und vbn1 auch zur Einstellung
der entsprechenden voreingestellten Transistoren des in der Figur rechten
Verstärkerzweigs
genutzt.
-
Für die Verkopplung
des Transistorpaars P3a, N3a gibt es vielfältige Möglichkeiten. Nachfolgend wird
der in der Figur dargestellte und besonders stromsparende Schaltungsteil
hierfür
beschrieben.
-
Ausgehend
vom ersten Versorgungsanschluss 12 verläuft ein Pfad über einen
Transistor P5a zu einem Schaltungsknoten K5a, der mit dem Gate-Anschluss
des Transistors P3a verbunden ist. An diesem Knoten K5a verzweigt
sich der Pfad in einen Zweig, der über einen Transistor P4a verläuft und
einen Zweig, der über
einen Transistor N4a verläuft.
Die beiden Zweige sind an einem Schaltungsknoten K6a wieder zusammengeführt, der
mit dem Gate-Anschluss des Transistors N3a verbunden ist. Dieser
Knoten K6a ist über
einen Transistor N5a mit dem zweiten Versorgungsanschluss 14 verbunden.
-
Die
Gate-Anschlüsse
der Transistoren P5a, P4a, N4a und N5a werden jeweils mit einem
Vorgabepotential beaufschlagt, welches von einer Transistoranordnung
P7a, P8a, P6a, N6a, N7a, N8a erzeugt wird.