TWI326121B - Electronic board and manufacturing method thereof, electro-optical device, and electronic apparatus - Google Patents
Electronic board and manufacturing method thereof, electro-optical device, and electronic apparatus Download PDFInfo
- Publication number
- TWI326121B TWI326121B TW095125327A TW95125327A TWI326121B TW I326121 B TWI326121 B TW I326121B TW 095125327 A TW095125327 A TW 095125327A TW 95125327 A TW95125327 A TW 95125327A TW I326121 B TWI326121 B TW I326121B
- Authority
- TW
- Taiwan
- Prior art keywords
- wiring pattern
- electronic
- substrate
- electronic substrate
- resistor
- Prior art date
Links
Classifications
-
- H10W74/129—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H10W20/498—
-
- H10W72/00—
-
- H10W72/20—
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0367—Metallic bump or raised conductor not used as solder bump
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09909—Special local insulating pattern, e.g. as dam around component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H10W70/05—
-
- H10W70/656—
-
- H10W72/01255—
-
- H10W72/07338—
-
- H10W72/251—
-
- H10W72/253—
-
- H10W72/29—
-
- H10W72/354—
-
- H10W72/9445—
-
- H10W74/15—
-
- H10W90/724—
-
- H10W90/734—
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Semiconductor Integrated Circuits (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Description
1326121 九、發明說明: 【發明所屬之技術領域】 本發明係關於電子基板與其製造方法、光電裝置及電子 機器。 【先前技術】
近年來,隨著電子機器小型化以及功能不斷增強,要求 半導體裝置封裝小型化或者提高密度。作為一例,取所周 知有於半導體元件上使用多晶梦而内具有電阻之技術。例 如,於曰本專利特開昭58_7848號公報中揭示有利用於 多晶矽t摻雜有雜質之多晶界形成電阻的技術。又,於日 本專利特開2003-46026號公報中,揭示有卩下技術:使用 厚膜形成法,於半導體元件上之再配置佈線部上,塗佈電 阻膏並使之硬化,由此形成電阻部。 使用於基板上之電阻等被動元件進行阻抗控制等時, 必須高精度管理電阻值,而上述技術中存在難以確保所要 求之精度,故有無法獲得可靠性較高之電阻部的問題。 又,上述技術中,需要用以形成電阻部之獨立的製程,故 而會產生生產性降低之問題。 【發明内容】 本發明之目的在於提供一種可容易地形成高精度電阻部 之電子基板與其製造方法、光電裝置及電子機器。 本發明之電子基板包括基板、及佈線圖案,該佈線圖案 設置於上述基板上且形成電阻元件之一部分佈線要素與其 他部分不同。 112824.doc 1326121 根據該電子基板’以—部分佈線圖案電阻值高於其他部 分之方式使得佈線要素不同,藉此可容易地形成電阻元 件由於玄電阻元件係藉由佈線圖案而形成,故而無需單 獨的用以形成電阻元件之製程,則可避免生產性之降低。 藉由調整佈線圖案之佈線要素,可高精度地形成具有期望 電阻值之電阻元件。 該佈線㈣,可採用與電極部連接之結構,或至少一部 分形成連接端子之結構。 又’佈線圖案’亦可為與電極部連接且至少一部分連接 外部端子之結構(例HCSP(Wafer Level Chip心
Package,晶圓級晶片尺寸封裝)封裝體)。 該電子基板中’較好的是,上述佈線圖案之對應上述電 阻元件之部分的寬度與其他部分不同,或者上述佈線圖案 之對應上述電阻元件夕八^广 八 ^ 兀件之部分的厚度與其他部分不同。 該電子基板中,齡招·αβ , _ 、疋,上述佈線圖案之對應上述電 阻7C件之部分的層數少 圖…二 部分。於此情形,上述佈線 圖案可構成為,具有第丨固安 夕从4』 有第1圖案、及使用與上述第1圖案不同 述電阻元件之-部分上H 除掉對應上 刀上述第2圖案。該結構中 蝕刻等去除一部分第2Η宏 ^ 藉由 I刀弟2圖案,糟此可於佈線圖 成包含第1圖案之電阻开杜 ’、α邛形 材斜J 件。藉由選擇對應第2圓案之蝕刻 :’可谷易地僅去除第2圖案。於此情 述第1圖案#由雷m佶4·# 权野的疋上 n 上述第2圖案之材料而形成。藉 月匕夠谷易地形成電阻值較大之電阻元件。 曰 H2824.doc 1326121 該電子基板中,較好的是,使用密封材料對上述電阻元 件加以密封。藉此’能夠保護電阻元件,卩防止腐蝕或短 路。 該電子基板中,較好的是’上述電阻元件形成於應力緩 和層上。藉此,即便對基板施加熱應力,亦可抑制電阻元 件之可靠性及壽命的降低。 該電子基板中’較好的是’上述連接端子係至少具有复 頂部由上述佈線圖案所覆蓋之樹脂芯的突起電極。藉此^ 可於突起電極附近形成電阻元件’因此可使突起電極與電 阻元件之間的路徑最短,而使佈線極小。 該電子基板中,較好的是進而具備半導體元件。藉此, 可於半導體元件w近形At阻元#,因此可料導體元件 與電阻元件之間的路徑最短,而使佈線極小。 該情形日夺,關於半導體元件,可構成為:藉由形成於主 動區域之佈線圖案而形成電晶體等開關元件,或將内具有 半導體7〇件之半導體晶片安裝於主動區域。該電子基板 中’半導體元件亦可為非搭載於上述基板上之狀態。亦 即,並未設置半導體元件,例如亦可為矽基板狀態。 本發明之光電裝置,其特徵在於具備上述電子基板。 又,本發明之電子機器,其特徵在於具備上述電子基板或 者光電裝置。藉此,可獲得高精度形成有電阻元件之高品 質的光電裝置以及電子機器,並且可並不降低生產性地實 現高效光電裝置製造以及電子機器製造。 本發明之電子基板之製造方法包含以下步驟:於基板上 112824.doc 形成佈線圖案;及使上述佈線圖案之一部分 於其他部分,而形成電阻元件。 不同 根據U製U方法,以一部分佈線圖案的電阻值高於其他 部分之方式使得佈線要素不同,藉此可容易地形成電阻元 件。由於該電阻元件藉由佈線圖案而形成,因此無 的用以形成電阻元林之制, π仵之氟耘,則可避免生產性之降低。
由調整佈線圖荦之蚀綠亞I 系之佈線要素,可高精度地形成具有期望電 阻值之電阻元件。該佈線圖t,可採用與電極部連接之結 構’或至少-部分形成連接端子之結構。x,關於佈線圖 案’亦可為與電極部連接且至少一部分連接外部端子之結 構(例如,W-CSP(Wafer Level r^· c· r, ° 、 Level ChlP Size Package)封裝 體)。 該製造方法中,較好的县&人 _ 权好的疋包含以下步驟:形成上述電阻 元件;及去除一部分上述佈線圖案。 該製造方法中,較好的是’上述佈線圖案具有第1 案、及第2圖案’該第2圖案係使用與上述第i圖案不同之 材料而形成於上述第丨圖案上, 1形成上述電阻元件之步 禅包含’去除對應於上述電P且开杜+ 4电丨且7L件之一部分上述第2圖案 的步驟。該製造方法中’例如藉人 1 j如猎由蝕刻等去除一部分第2 圖案,藉此可於佈線圖案上届邱犯士、 朱局形成包含第1圖案之電阻 元件。藉由選擇對應第2圖幸之斜*丨4J_ ^ 固系之蝕刻材料,可容易地僅去 除第2圖案。該情形時,較好的县p姑 权計的疋上述第1圖案由電阻值大
於上述第2圖案之材料而形成。鋅 ^ B X猎此,能夠容易地形成電 阻值較大之電阻元件。 112824.doc 該製造方法 兀件加以密封 腐蝕或短路。 中較好的是包含使用密封材料對上述電阻 之步驟。藉此,能夠保護電阻元件,以防止 琢裝造方法巾,較好的 佈線圖案上形成保護膜; 域的上述保護臈,而形成 步驟包含,經由上述開口 V驟。藉此,例如為設置 接端子上,形成連接端子 口。卩,且經由該電阻元件 則無需另外設置形成電阻 容易地形成電阻元件。 【實施方式】 是進而包含下述步驟,即於上述 及剝離上述佈線圖案之一部分區 開口部;且形成上述電阻元件之 部而去除一部分上述佈線圖案之 焊球而使保護膜成膜時,若於連 用開口部並且形成電阻元件用開 用開口部去除一部分佈線圖案, 元件用開口部之步驟,故而能夠 以下 明。 參照圖1至圖12,就本發明之實施形態加以說 [光電裝置] 圖1係作為本發明之光電裝置一實施形態之液晶顯示裝 置的模式圖。圖不之液晶顯示裝置⑽包括液晶面板川、 及半導體裝置121。根據需要,適當設置有未圖示之偏光 板、反射板、及背光源等附帶構件。 液晶面板no具備由玻璃或塑膠等構成之基板U1以及 112基板丨11與基板1丨2對向配置,且藉由未圖示之密封 材料等而相互貼合。基板1U與基板112之間密封有作為光 電物質之液晶(未圖示)。於基板U1内面上形成有包含 112824.doc -9· 1326121 ITO(Indium Tin Oxide,氧化銦錫)等透明導電體之電極 111a。基板112之内面上形成有與上述電極111&對向配置 之電極112a ^電極111a以及電極112&以正交方式配置。電 極111a以及電極112a引至基板突出部111T,且其端部分别 形成有電極端子lllbx以及電極端子lllcxe又,基板突出 部ιιιτ端緣附近形成有輸入佈線1Ud,其内端部亦形成有 端子111 dx。 於基板突出部111T上介隔密封樹脂122,安裝有半導體 裝置121。半導體裝置121係例如驅動液晶面板n〇之液晶 驅動用ic晶片。於半導體裝置121下面形成有未圖示之多 個突起電極,該等突起分別導電連接基板突出部ιιιτ上之 端子 lllbx、lllcx、llldx。 形成於輸入佈線llld外端部之輸入端子111(^上,介隔 各向異性導電膜!24,安裝有可撓性佈線基板123〇輸入端 子mdy分別導電連接設置於可撓性佈線.基板123上未圖示 之佈線。經由可撓性佈線基板123,自外部將控制信號、 影像信號、及電源電位等供給至輸入端子mdy,並於半 導體裝置121中生成液晶驅動用驅動信號,供給至液晶面 板 110 〇 根據以上述方式所構成之本實施形態之液晶顯示裝置 ,藉由介隔半導體裝置121將適當電壓施加於電極丨丨。 與電極U2a之間’而可對兩電極Ilia、112a為對向配置之 像素部分的液晶進行再配向,以使光調變,藉此可於液晶 面板110内排列有像素之顯示區域中形成所期望之影像。 112824.doc 1326121 圖2係圖iiH-H線之側面剖面圖,其係上述液晶顯示裝 置100之半導體裝置121之安裝構造說明圖。如圖2所示, 於半導體裝置121之主動面(圖示之下面)中,作為IC側端子 "又有複數個大起電極10作為連接端子,其前端直接導電接 觸於上述基板Ui之端子mbx、llldxe突起電極10與端 子iiibx、llldx之間的導電接觸部分周圍,填充有由熱硬 化性樹脂專所構成之經過硬化之密封樹脂12 2。 (第1實施形態) 其次,就第1實施形態之作為電子基板的半導體裝置ΐ2ι 之端子構造加以說明。圖3係形成有端子之半導體裝置i2i 的主動面側構造之部分立體圖。 半導體裝置121例如係用於驅動液晶顯示裝置之像素的 1C晶片,於其主動面側形成有薄膜電晶體等複數個電子元 件、及連接各電子元件之間的佈線等電子電路(積體電路) 等之半導體元件(均未圖示)。 圖3所示之半導體裝置12丨中’沿著基_板p之主動面121& 的長邊排列配置有複數個電極墊(電極部)24。該電極墊Μ :引出自上述電子元件等’且作為電子電路之外部電極而 心揮作用。又,於主動面丨2丨a之電極墊行“a内侧,沿著 該電極墊仃24a形成有呈直線狀連續之樹脂突起12。進 而自各電極墊24之表面開始越過樹脂突起12之表面,形 ^有複數個導電膜2()作為連接各電極塾%與樹脂突起12頂 之佈線圖案(金屬佈線)。作為核芯之樹脂突起I),與配 °又於樹月日大起12表面之各導電膜20-同構成突起電極10。 M2S24.doc 1326121 再者,圖3之例中,於電極塾行%之内舰置有樹脂突起 12,然而亦可於電極墊行24a之外側配置樹脂突起】2。 圖4A及4B係突起電極1G之主要部分結構圖,圖4A係突 起電極周邊之平面放大圖’圖叩係圖4Α2Α·α線之側面剖 面圖》
如圖4Α及4Β所示,於半導體裝置121之主動面^^的周 緣部,排列形成有包含八丨等導電性材料之複數個電極墊 4於半導體裝置121之整個主動面上形成冑包含腿等電 絕緣性材料之鈍化膜26作為保護膜。於上述各電極塾Μ 表面’形成有鈍化膜26之開σ部26a。進而亦可於純化膜 %上除開口部以外整個表面或者_部分上,形成應力鬆他 性較高之聚醯亞胺等有機樹脂膜。
匕於該鈍化膜26之表面,電極墊行24a之内側,形成有樹 =突起12 ^樹脂突起12,自半導體裝置121之主動面以^ 突出而形成,大致以同一高度呈直線狀延伸,且與電極墊 Y 24&平打配設。樹脂突起12包含聚醯亞胺樹脂或丙烯酸 樹知、酚醛樹脂、環氧樹脂' 矽樹脂、及改性聚醯亞胺樹 月曰等具有彈性之樹脂材料,例如使用喷墨法而形成。樹脂 大·起12之。]面形狀,較理想的是如圖4b所示之半圓狀或台 狀等易於彈性變形之形狀。由此,與對手側基板抵接時, 能夠容易地使突起電極1〇彈性變形,故而可提高與對手側 基板導電連接之可靠性。 自各電極墊24之表面開始越過樹脂突起12之表面,形成 有連接各電極墊24與樹脂突起12頂部之導電臈2〇。導電膜 JJ2824.doc 12 1326121 20’於與電極塾24相反一側之端部,藉由延伸於與導電膜 20正父方向上之導電膜(佈線圖案)21 ’形成為與相鄰導電 膜20相連之大致U字狀。導電膜20、21具有二層佈線構 造’其包含配置於下層之導電膜(第1圖案)2〇a、21a,及積 層於導電膜2〇3、213上之導電膜(第2圖案)2〇13、211)。 本實施形態中,均藉由濺鍍,導電膜2〇a、213由Tiw形 成為厚度3000〜7000 A(此處為3000 A),導電膜2〇b、21b由 電阻值大於導電膜20a、21a之Au形成為厚度ι〇〇〇〜5〇〇〇 A(此處為1000 A)。於導電膜21上,設有去除一部分導電 膜21b使導電膜21a露出而形成之電阻元件汉。 所使用之各個導電膜材質、膜組成以及電阻部面積,可 藉由希望獲得之電阻值而進行適當變更。以下本實施形態 中就一層導電膜結構加以說明,然而亦可根據希望獲得 之電阻值及溫度特性而組合三層以上導電膜,下文將詳 述又,導電膜之形成,除濺鍍以外,亦可使用蒸鍍、電 鐘等眾所周知的方法。 如=面圖1所示,上述突起電極10,介隔密封樹脂122被 ’、、、·^於基板111上之端子lllbx上。密封樹脂122係熱硬 性樹知,女裝前處於未硬化狀態或者半硬化狀態。若密 樹舳122為未硬化狀態’則於安裝前將密封樹脂us塗佈 在半導體裝置121之主動面(圖示之下面)或者基板⑴之表 面上即可。若密封樹脂122為半硬化狀態,則將密封樹脂 ⑴製成薄膜狀或者薄片配置於半導體裝置in與基板 U之間即可。—般使用環氧樹月旨作為密封樹脂122,然而 I I2824.doc 1326121 只要能夠達到相同目的,使用其他樹脂亦可。 半導體裝置12丨之安裝係’使用未圖示之加熱加壓頭 等,一邊進行加熱以及加壓,一邊將半導體裝置121配置 於基板111上。此時,密封樹脂122於初期藉由加熱而軟 化’且以施力分開該軟化後之樹脂的方式,使突起電極^ 〇 之頂部導電接觸端子lllbx。藉由上述加壓,按壓内部樹 月曰之樹脂突起12,使之於接觸方向(圖示之上下方向)彈性 變形。該狀態下,若進而持續加熱,則密封樹脂122產生 架橋現象而熱硬化’即便解除施加壓力,突起電極10亦會 藉由密封樹脂122導電接觸於端子1111?^,並且保持彈性變 形後之狀態。 [半導體裝置之製造方法] 其次,就半導體裝置之製造方法,尤其,就形成上述突 起電極10之步驟加以說明。 圖5 A〜5 G係半導體裝置121之一例製造方法之步驟圖。 該製造步驟包含:形成鈍化膜26之步驟;形成樹脂突起12 之步驟;及形成導電膜20、21之步驟。本實施形態中,使 用噴墨法形成樹脂突起12。 首先,如圖5 A所示,於形成有未圖示之半導體元件的基 板P之主動面121a上,形成鈍化膜%。亦即,利用成膜法 形成Si〇2或SiN等鈍化膜26於基板p上之後,藉由利用光微 影法後之圖案化而形成露出電極墊24之開口部26a。開口 部26a之形成係,藉由旋塗法、浸潰法、喷霧塗裝法等形 成光阻層於鈍化膜26上,進而使用形成有特定圖案之遮 112824.doc •14· WZbUl ,對光阻層施以曝光處理以及顯影處理,而形成特定形 ,〔之光阻圖案(未圖示其後,料該光阻圖案而進行上 述犋之蝕刻’形成使電極墊24露出之開口部26a,繼而使 用制離液等去除光阻圖案。關於㈣,較好的是使用乾式 餘刻’而作為乾式㈣,較佳制反應性離子㈣(細: eactlve I〇n Etching)。關於蝕刻亦可使用濕式蝕刻。
進而亦可使用光微影法,於鈍化膜26上除開口部以外整 面或者彳分上,形成應力鬆他性較高之聚酿亞胺等 有機樹脂膜°亦即’利用以下方法所形成之電阻元件R, 亦可形成於有機樹脂膜(絕緣膜)上。 其次’如圖5B所示,於形成有電極墊24及鈍化魏之基 :P的主動面121a上,使用喷墨法(液滴噴出方式)形成樹脂 犬起12。該喷墨法係’由設於液滴喷出頭上之喷嘴,喷出 (滴下)控制為!滴液量之液滴狀樹脂材料(液體材料),並且 使噴嘴對向於基板P,進而使噴嘴與基板"目對移動,藉此 於基板P上形成樹脂材料之期望形狀之膜圓案。藉由對該 膜圖案進行熱處理而獲得樹脂突起12。 於此’ ϋ由自液滴喷出頭滴下複數個液滴而進行樹脂材 料之配置,可任意設定包含樹脂材料之膜的形狀,並且可 藉由積層樹脂材料使樹脂突起12厚膜化。例如,藉由反覆 進行將樹脂材㈣置於基板Ρ上之步驟,及使難材料乾 燥之步驟,可積層樹脂材料之乾燥膜而確實使樹脂突起Η 厚膜化。X ’藉由自設於液滴喷出頭上之複數個喷嘴滴下 包含樹脂材料之液㈤’可按每個部分對樹脂材料之配置量 II2S24.doc •15- 1326121 及配置時序進行控制。亦可㈣光微影法等形成樹脂突起 12,於硬化時使突起周邊下垂’藉此獲得所期望之樹脂突 起12形狀。 其次,如圖5C所示,自電極墊24表面開始越過樹脂突起 12表面,形成覆蓋電極墊24與樹脂突起12頂部之作為金屬 佈線之導電膜20a、21a。$電膜2〇a、21a,於此並未被圖 案化,而是被全部製成膜。 繼而,如圖5D所示,藉由濺鍍使導電膜2〇b、成膜於 導電臈20a、21a上。導電膜2〇b、21b亦未被圖案化,而是 被全部製成膜。此後,與鈍化膜26相同,藉由使用光微影 法後之圖案化,而形成圖3、4A、以及4]3所示形狀之導電 膜 20b、21b 〇 具體而言,藉由旋塗法、浸潰法、噴霧塗裝法等,於導 電膜20b、21b上形成光阻層。進而使用形成有特定圖案之 遮罩,對光阻層施以曝光處理以及顯影處理,而形成特定 形狀之光阻圖案(特定佈線圖案以外之區域開口的圖案)。 其後,遮罩該光阻圖案而進行上述膜之蝕刻,且使用剝離 液等去除光阻圖案,藉此獲得特定形狀之導電膜“匕、 21b。 ' 其次,將圖案化後之導電膜20b、21b作為遮罩,進行蝕 J處理藉此如圖5E所示,導電膜20a、21a以與導電膜 2〇b、21b相同形狀受到圖案化。其結果,形成二層積層之 導電膜20 ' 21。 繼而,如圖5F所示,為形成電阻元件R,於導電膜2〇、 112824.doc 1326121 21(未形成導電臈20、21之區域處為鈍化膜26)上,利用與 上述相同之方法形成光阻層(樹脂材料)22。 其次’使用對應電阻元件r形狀、位置且具有開口之遮 罩,對光阻層施以曝光處理以及顯影處理,則如圖所 示’於光阻層22上形成開口部22a。以光阻層22為遮罩, 僅對導電膜21b進行選擇性蝕刻去除,而使導電膜21&露 出。關於此時之蝕刻液,例如使用氣化鐵或過硫酸銨等。 藉由使用剝離液等去除光阻層22,如圖4A及4B所示,導 籲 1;膜21中’形成電阻值較高之電阻元件R。 此處,電阻元件R之材質、膜厚、及面積係,根據所要 求之電阻值而設定。構成導電膜2〇a、21&之丁丨別,於厚度 為1〇〇〇 A之情形時,為7χ1〇·2 Ω/μιη2左右,構成導電膜 20b、21b之Au,於厚度為3〇〇〇 Α之情形時,為2χΐ〇·4 Ω/μιη2左右。要求電阻元件r之電阻值為7〇Ω時,例如以寬 度10 μΠ1,長度10〇 μηι大小,去除導電膜2〇b、21b形成電 φ 阻元件R即可。此時,位於下層之導電膜20a、21a的電阻 . 大於位於上層之導電膜20b' 21b的結構,有利於獲得更大 電阻值。 藉由改Sl上述導電膜厚度,或者電阻元件R之面積,可 谷易地形成例如一般被採用作為終端電阻值之50Ω之電阻 元件R。 此後如圖4B中二點鏈線所示,藉由阻焊劑等樹脂材料 (密封材料)覆蓋電阻元件R而形成密封膜23。藉此,電阻 兀件R之耐濕性等得以提高。保護膜23,較好的是以至少 Π 2824.doc 17 1326121 覆蓋電阻元件只夕+上 方式而形成,例如可藉由使用光微影 ,赁出方式、印刷法、及分配法等而形成。 素Γ:寬上所’本實施形態中’藉由導電膜21之佈線要 ’、’· X)中,一部分之厚度不同於其他部分,具體 :言’藉由導電膜21之一部分僅由導電膜21a較薄地形 * 2形成電阻元件R,因此可容易地形成電阻部,而無 需新女裝電阻構件等β '
又’本貫施形態中,由於可介隔電極塾24於半導體元件 附近形成電阻元件R’故而可使自半導體元件開始至電阻 疋件R之電性路徑最短’則能夠使多餘佈線極小。因此, 可=佈線所引起之寄生電容、殘段等抑制為最小,尤其 可提兩在高頻區域之電氣特性(損失、雜訊輻射)。
又’本實施形態中’由於可設定對應於形成電阻元件R 之材料、以及電阻元料之面積的電阻值,故而能夠高精
度地確保所期望之電阻值,以提高作為半導體裝置(電子 基板)121之可靠性。 尤其,於本實施形態中,藉由濺鍍、電鍍、光微影法等 於膜組成及厚度精度、尺寸精度方面較為優異之方法而 形成有導電膜20、2 1,因此能夠更高精度地對電阻元件r 之電阻值進行控制、管理。 又,於本實施形態中,藉由去除二層構造之導電膜幻中 之導電膜21b而形成電阻元件尺,因此可藉由適當選擇位於 上層之導電膜21b材料所對應之蝕刻液,而易於形成電阻 元件R。 112824.doc 1326121 尤其,於本實施形態中,因位於下層之導電膜2ia具有 大於上層導電膜2 lb之電阻,故而可易於獲得更大電阻 值。 亦即,於本實施形態中,根據作為電阻之必要值,選擇 膜之種類,或選擇使用積層構造導電膜中哪一層導電膜, 藉此可提高電阻範圍、容許耐受電流值之設計選擇性。再 者,三層以上之構造亦為相同。 (第2實施形態) 繼而,就第2實施形態之電子基板加以說明。於第2實施 形態中,參照圖6A〜6E,就將本發明應用於作為電子基板 之 w-CSP(Wafer Level Chip Size package)封裝體之情形加 乂說月於6玄等圖中,對與圖1〜5 G所示之第1實施形態的 結構要素相同之要素,賦予相同符號,並省略其說明。 於本貫施形態中,對圖6A所示之封裝體(電子基 板)CSP,使用形成焊球之步驟,形成電阻元件。 於該封裝體CSP上,具有導電膜20a'2〇b二層構造之導 電臈20,在連接於電極墊24之一端側中,佈線於鈍化臈 上,而於他端側中,佈線於鈍化膜26上所形成之應力緩和 層33上》 應力緩和層33,藉由樹脂(合成樹脂)而形成。用以形成 "玄應力緩和層之形成材料,可為聚醯亞胺樹脂、矽改性聚 醯亞胺樹脂、環氧樹脂、矽改性環氧樹脂' 丙烯酸樹脂、 酚醛樹脂、BCB(benz〇cycl〇butene,苯幷環丁烯)以及 PB〇(P〇IybenZ〇Xaz〇le,聚苯幷噁唑)等具有絕緣性之材 112824.doc -19- 1320121 料。 繼而,針對封裝體csp, 加以說明。 就形成焊球及電阻元件之程序 首先’如圖6A所示,於包含導電膜2〇上(未形成導電膜 2〇之區料鈍化膜26或者應力緩和層33上)之基板P上的整 個面’藉由旋塗法、浸潰法、噴霧塗裝法等塗佈阻焊劑 42(形成阻焊劑層42)。
其次’使用具有對應焊球部及電阻元件之形狀、位置的 開口之遮罩,對光阻層施以曝光處理以及㈣處理,如圖 所示於阻焊劑層42上形成露出導電膜2〇(導電膜2〇b) 之焊球用開口部42a以及電阻元件用開口部似。此後,如 圖6C所示,於開口部42a内之導電膜2〇上,搭載例如包含 無錯焊錫之焊球43作為突起。
繼而’如圖6D所示,以阻焊劑層42為遮罩,僅選擇㈣ 刻去除導電膜鳩,使導電膜20a露出。此時之钱㈣,使 用例如氯化鐵或過硫酸銨等。 形成由導電膜20a所構成之 藉此,於一部分導電膜20 電阻元件^此後,如圖6E所示’藉由使用樹脂等密封材 料料密封開口部42b’而提高電阻元似之耐濕性等。以如 此方式,完成内具有電阻元件R之封裝體csp。 本實施形態中’與上述第i實施形態相同,即便wcsp 等封裝體,亦可容易地使高精度設定有電 R内具於其中。 阻值之電阻元件 再者,上述第2實施形態中 構成為夹持焊球43於電極 II2S24.doc • 20· 1326121 ’例如 於導電 塾24之相反側設置電阻元件R,然而並不限定於此 圖7所示,亦可構成為自電極墊24向祥球43方向, 膜2〇(所謂再配置你線)途中設置電阻元件R。
[電子機器J 其次, 加以說明 就具備上U電裝置或者+導體裝£之電子機器 圖8係本發明之-例電子機器之立體圖。該圖所示之" 動電話13GG具備上述光電裝置作為小尺寸顯示部ΐ3〇ι,2 具備複數個操作按鈕1302、聽筒13〇3、以及話筒13〇4。 上述光電裝置’並不限於上述行動電話,可較佳用於以 下機器之圖像顯示機構,即電子書、個人電腦、數字照相 機、液晶電視、取景器型或者屏幕直視型錄影機、汽車導 航裝置、啤叫II、個人數位助理、計算器、文字處理器、 工作站、電視電話、簡終端、以及具備觸摸面板之機器 等等,在任何情形下均可高精度地確保電阻值而提供品質 優良之電子機器。 以上,參照附圖就本發明之較佳實施形態加以說明,當 然本發明並不限定於相關例。上述例中所示之各結構構件 的各形狀及組合等僅為一例,在不脫離本發明主旨之範圍 内,能夠進行基於設計要求等之各種變更。 例如’上述實施形態中,構成為於導電膜21上形成電阻 元件R,但並不限定於此,亦可構成為於導電膜2〇上形成 電阻元件。又’上述貫施形態中,構成為相鄰導電膜2〇由 導電膜21連接’但並不限於此’亦可構成為在成為外部連 112824.doc -21 - 1326121 接端子之—部分再配置佈線上設置電阻元件。 進而,上述實施形態中’構成為導電膜2〇在與電極塾24 相反-側之端部由導電膜21連接,此外,例如圖从所示, 亦可構成為於突起電極10與電極墊24之間導電膜2〇由導電 膜21連接,或如圖9B所示,亦可構成為於電極墊24側之端 部導電犋20由導電膜21連接。 又上述實施形態中,構成為藉由去除二層構造之電極 膜中的-層,而形成電阻元件R,但並不限定於此,即 便為一層構造之電極膜或三層以上之電極膜亦可適用。例 如,若為-層構造之電極膜,則例如藉由調整钱刻時間, 只要調整使得電阻部之厚度薄於其他位置之厚度而獲得期 望電阻值即可。又,關於三層構造之電極膜,例如可構成 為藉由賤錢形成TiW-Cu之後,藉由電鐘而積層Cu。亦可 去除由Cu電鍍所形成之電極膜而利用由濺鍍所形成之 Cu形成電阻元件,或者去除鐘⑽(電鑛)之電極媒, 而僅利用TiW電極膜形成電阻元件。 進而,即便二層構造之電極膜,亦可使上層之導電膜 21b於厚度方向殘留一部分,且藉由殘留下之導電膜加以 及下層之導電膜21a而形成電阻元件。亦可構成為進而去 除導電膜21b後,亦對導電膜Sla施以蝕刻處理,而藉由更 薄之導電膜21a,形成具有更高電阻值之電阻元件。任何 情形下,亦可藉由根據期望電阻值部分地去除導電膜而 容易地形成具有該電阻值之電阻元件。 進而,關於形成電阻元件之方法,並不限定為去除厚度 112824.doc -22- 1326121 .方向之膜的情形。亦可藉由使導電膜(佈線圖案)之一部分 寬度細窄於其他部分而得以實現。例如圖丨〇 A所示,亦可 形成藉由曲流型之電極膜而形成之電阻值較大的電阻元 件’曲流型之電極膜係具有以細窄於其他部分之線寬螺旋 捲曲的形狀,或如圖10B所示,亦可形成具有縮徑部(收窄 形狀)之電阻較大的電阻元件。 又,上述實施形態中,就利用導電膜厚度或寬度調整電 P it件之電阻值加以說明,然而例如圖1 1所示,亦可構成 為,針對在一部分導電膜21上使導電膜21a露出所形成之 電阻元件R,設置切口部Ra,該切口部以係使用雷射等進 行修整切除(去除)一部分導電膜2 la後而形成。 該情形時,藉由調整切口部Ra之尺寸(亦即導電膜2u相 連尺寸),亦可對電阻值進行微調整,故而能夠更加容易 地形成高精度電阻元件。尤其,於上述實施形態中,由於 在半導體裝置121表面附近配置電阻元件尺,故而能夠容易 地進行電阻值之微調整。 又,上述實施形態中所示之導電膜(電阻元件)之材料為 —例,此外可使用,例如Ag、Ni、pd、A卜Cr、乃、
NiV等,或者無鉛焊錫等導電性材料等。該情形時,亦較 圩的是,使用複數種材料形成積層構造之導電膜時,以位 於下層之導電膜的電阻值大於位於上層之導電膜 選擇材料。 %而 藉由材料之選擇及組纟,不單是可獲得希望之電阻值, 如亦可著眼於各材料所具有之電阻溫度特性,藉由 112824.doc 23- Ϊ326121 將其等適當組合’而獲得希望之電阻·溫度特性。 又,於本實施形態中’上述導電膜20、21亦係使用錢鍵 或電锻法而形成,然而亦可使用喷墨法。
又,上述實施形態中,例舉有電子基板具有半導體元件 之半導體裝置,然而本發明之電子基板,.並非必須設置半 導體元件,亦包括例如於半導體晶片等之外部元件的搭載 區域(主動區域)上並未搭載外部元件之非搭載狀態的矽基 板、玻璃基板、陶瓷基板、有機基板、及薄膜基板。該情 形時,本發明之電子基板,_既可構成為介隔突起電極 10連接具有半導體元件之電路基板等,亦可將其他電子電 路嵌入該等基板中。其等亦可為液晶面板、電浆顯示器、 水晶振盪器等電子裝置。 人 一-…,…4、队π Τφ 線之-部分而形成即可,故而可不必連接電子基板之電 極’亦可僅有助於電極彼此間連接,而不必與外部電極或
外部端子連接 二關:電子機器,於上述實施形態中,例示有具備光 、之订動電話,然而並非必須具備光電裝置,不具備 光電裝置而具備上述雷4雨 中。 土板之電子機器亦包含於本發明 器進:如Τ可適用於使用有多層膜佈線之所有電子機 特二如,亦可適用於積層有電阻值相對溫度變動之變動 為相反關係之導雷腔沾/士 & ^ 層使用且有電阻值仲 例如圖12所示,積 伴隨溫度上升而増加之特性的材料(例 l32S24.d〇c •24· 1326121 如h〇2)所形成之導電膜,與使用具有電随 升而減少之特性的材料(例如所形成之導畲隨焱夜上 亦能夠適用於可消除溫度漂移之佈線圖案。嗅,藉此 【圖式簡單說明】 圖1係作為光電裝置一實施形態之液晶顯示 圖。 、裝置之镇式 圖2係液晶顯示裝置中之半導體裝置之 圖。 裝構造說明 圖3係半導體裝置之立體圖。 圖4Α及4Β係半導體裝置之端子部分放大圖。 圖5Α 5Β 5C、5D、5Ε、5F及5G係用以說明半導體裝 置之製造方法之步驟圖。 圖6Α、6Β、6C、6D及6Ε係用以說明封裝體之製造方法 之步驟圖。 圖7係封裝體之變形例之剖面圖。 圖8係一例電子機器之立體圖。 圖9Α及9Β係電阻元件之變形例之平面圖。 圖10Α及10Β係電阻元件之變形例之平面圖。 圖11係微調整電阻值之方法之說明圖。 圖12係溫度與電阻值之關係圖。 【主要元件符號說明】 10 突起電極(連接端子) 2〇,21 導電膜(佈線圖案) 2〇a ’ 21a 導電膜(第1圖案) 112824.doc •25· 1326121 20b , 21b 導電膜(第2圖案) 22 光阻層(遮罩’樹脂材料) 23 保護膜 24 電極墊(電極部) 33 應力緩和層 44 密封材料 100 液晶顯示裝置(光電裝置) 121 半導體裝置(電子基板) 1300 行動電話(電子機器) CSP 封裝體(電子基板) P 基板 R 電阻元件 112824.doc -26-
Claims (1)
1326121 第095125327號專利申請案 厂〜一~ ....... 中文申請專利範圍替換本(99年2月) %年4 8 辛· , 十、申請專利範圍: 、一一- % 一種電子基板,其特徵在於包含; 基板,其形成有第1電極部及第2電極部; 樹脂材,其形成於上述基板上;及 佈線圖案,其連接於上述第!電極部及第2電極部,於 上述樹脂材上具有第1連接端子及第2連接端子; • 上述佈線圖案包含電阻部,其係自上述第1電極部及第 m 2電極部越過上述樹脂材而形成,夾著上述樹脂材而於上 述第1電極部及第2電極部的相反側連接於上述第丨連接 端子及第2連接端子; 上述佈線圖案之上述電阻部之寬度、厚度及層數中之 至少一者係與上述佈線圖案之上述電阻部以外的部分不 同。 2·如請求項1之電子基板,其中上述佈線圖案之上述電阻部 之寬度與上述佈線圖案之上述電阻部以外的部分不同。 φ 3·如請求項1之電子基板,其中上述佈線圖案之上述電阻部 之寬度與與上述佈線圖案之上述電阻部以外的部分不 同。 - 4·如請求項1之電子基板,其中上述佈線圖案係至少由兩層 所形成; 上述佈線圖案之上述電阻部之層數少於上述佈線圖案 之上述電阻部以外的部分。 5.如請求項4之電子基板,其中 112824-990209.doc 1326121 上述佈線圖案包含第1佈線圖案、及以與上述第1佈線 圖案不同之材料形成而層積於上述苐〗佈線圖案上之第2 佈線圖案; t玄陈上述電阻部中之上述第2佈線圖案之一部分。 6·如,求項5之電子基板,其中上述第】佈線圖案係由電阻 值间於上述第2佈線圖案之材料所形成。 7. 如凊求項1至6中任一· JS ^ M 4a _u r任項之電子基板,其中上述電阻部形 成於上述基板上所形成之應力緩和層上。 8. 如請求項丨至6中任一項之電子 —i w T上述電阻部由 岔封材料密封。 9_ :請求項7之電子基板,其中上述電阻部由密封材料密 10· 一種光電裝置,其特徵在於安裝有如請 項之電子基板。 螭丨至ό中任一 11. 一種光電裳置,其特徵在於安裝有 板。 月衣項7之電子基 12. -種光電裝置’其特徵在於安裝 板。 衣項8之電子基 13. —種光電裝置,其特徵在於安裝有如性、 板。 凊求項9之電子基 至6中住 14. 一種電子機器,其包含如請求項! 板 項之電子基 —種電子機器’其特徵在於包含如试 16. —種電子機器,其特徵在於包含2求項7之電子基板 月求項8之電子基板 112824-990209.doc 17.—種電子機器,其特徵在於包含如請求項9之電子基板 18· 一種電子基板之製造方法,該電子基板係於包含樹脂 材、第1電極部及第2電極部之基板上設有佈線圖案者 特徵在於: ^述佈線圖案包含形成於上述樹脂上之第丨連接端子 及第2連接端子、及與上述第丨連接端子及第2連接端子連 接之電阻部;及 包含去除上述電阻部中之上述佈線圖案之一部分之 驟0 19.如凊求項18之電子基板之製造方法其中 上述佈線圖案包含第1佈線圖案、及以與上述第】佈線 圖案不同之材料形成而層積於上述第㈣線圖案上之第2 佈線圖案;及 去除上述第2佈線圖案之一部分形成上述電阻部。 如請求項戦19之電子基板之製造方法其進而 下步驟: ;上述佈線圖案上形成保護膜之步驟:及 將上述佈線圖案之形成上述電阻部、第i連接端子及第 2連接端子的區域中的上述保護膜剝離而形成 步驟;及 經由上述開口部而去除-部分上述佈線圖案之步驟。 儿如凊求項18或19之電子基板之製造方法,其進而包含以 密封材料密封上述電阻部之步驟。 112824-990209.doc 1326121 進而包含以密封 22.如請求項20之電子基板之製造方法,其 材料密封上述電阻部之步驟。 112824-990209.doc
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005205464A JP4419926B2 (ja) | 2005-07-14 | 2005-07-14 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200709357A TW200709357A (en) | 2007-03-01 |
| TWI326121B true TWI326121B (en) | 2010-06-11 |
Family
ID=37398715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW095125327A TWI326121B (en) | 2005-07-14 | 2006-07-11 | Electronic board and manufacturing method thereof, electro-optical device, and electronic apparatus |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8143728B2 (zh) |
| EP (1) | EP1744605A3 (zh) |
| JP (1) | JP4419926B2 (zh) |
| KR (1) | KR100881377B1 (zh) |
| CN (2) | CN101807554B (zh) |
| SG (1) | SG129367A1 (zh) |
| TW (1) | TWI326121B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4572376B2 (ja) | 2007-07-30 | 2010-11-04 | セイコーエプソン株式会社 | 半導体装置の製造方法および電子デバイスの製造方法 |
| JP4683082B2 (ja) * | 2007-09-04 | 2011-05-11 | エプソンイメージングデバイス株式会社 | 半導体装置、半導体実装構造、電気光学装置 |
| KR101666192B1 (ko) | 2010-02-02 | 2016-10-14 | 삼성전자 주식회사 | 반도체 칩 및 이를 포함하는 반도체 모듈 |
| JP2014179637A (ja) * | 2014-05-01 | 2014-09-25 | Lapis Semiconductor Co Ltd | 薄膜抵抗素子 |
| WO2016028602A1 (en) * | 2014-08-21 | 2016-02-25 | Stella & Dot Llc | Accessories with sliding keepsakes |
| US11393752B2 (en) | 2019-03-20 | 2022-07-19 | Rohm Co., Ltd. | Electronic component |
| KR102783553B1 (ko) * | 2020-09-01 | 2025-03-19 | 삼성전자주식회사 | 반도체 패키지 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS587848A (ja) | 1981-07-07 | 1983-01-17 | Citizen Watch Co Ltd | 集積回路 |
| JPS63152164A (ja) | 1986-12-17 | 1988-06-24 | Fuji Electric Co Ltd | 半導体装置 |
| US5038132A (en) * | 1989-12-22 | 1991-08-06 | Texas Instruments Incorporated | Dual function circuit board, a resistor element therefor, and a circuit embodying the element |
| DE4136198A1 (de) * | 1991-11-02 | 1993-05-06 | Deutsche Aerospace Ag, 8000 Muenchen, De | Verfahren zur herstellung eines strukturierten duennfilm-widerstandsschichtsystems sowie schaltungsanordnung mit einem insbesondere nach diesem verfahren hergestellten duennfilm-widerstandsschichtsystem |
| JP3136714B2 (ja) | 1991-11-20 | 2001-02-19 | ヤマハ株式会社 | 抵抗形成法 |
| JP2833326B2 (ja) * | 1992-03-03 | 1998-12-09 | 松下電器産業株式会社 | 電子部品実装接続体およびその製造方法 |
| JPH07115096A (ja) * | 1993-10-18 | 1995-05-02 | Fujitsu Ltd | バンプ電極 |
| JPH1084084A (ja) * | 1996-07-17 | 1998-03-31 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
| TW459323B (en) * | 1996-12-04 | 2001-10-11 | Seiko Epson Corp | Manufacturing method for semiconductor device |
| TW324847B (en) * | 1996-12-13 | 1998-01-11 | Ind Tech Res Inst | The structure of composite bump |
| US5783465A (en) * | 1997-04-03 | 1998-07-21 | Lucent Technologies Inc. | Compliant bump technology |
| SE511682C2 (sv) * | 1998-03-05 | 1999-11-08 | Etchtech Sweden Ab | Motstånd i elektriska ledare på eller i mönsterkort, substrat och halvledarbrickor |
| US6193911B1 (en) * | 1998-04-29 | 2001-02-27 | Morton International Incorporated | Precursor solution compositions for electronic devices using CCVD |
| JP2001010098A (ja) * | 1999-06-29 | 2001-01-16 | Kyocera Corp | サーマルヘッド |
| JP2001053235A (ja) * | 1999-08-11 | 2001-02-23 | Sony Corp | 薄膜抵抗およびその製造方法 |
| JP2001110831A (ja) * | 1999-10-07 | 2001-04-20 | Seiko Epson Corp | 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器 |
| JP2002169487A (ja) * | 2000-09-22 | 2002-06-14 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| TW574752B (en) * | 2000-12-25 | 2004-02-01 | Hitachi Ltd | Semiconductor module |
| JP4045083B2 (ja) | 2000-12-25 | 2008-02-13 | 株式会社ルネサステクノロジ | 半導体モジュールおよび実装構造体 |
| JP3702858B2 (ja) * | 2001-04-16 | 2005-10-05 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| TW552686B (en) * | 2001-07-12 | 2003-09-11 | Hitachi Ltd | Electronic circuit component |
| JP4122143B2 (ja) | 2001-07-26 | 2008-07-23 | 太陽誘電株式会社 | 半導体装置及びその製造方法 |
| JP2003121868A (ja) | 2001-10-09 | 2003-04-23 | Seiko Epson Corp | 電気光学パネル及びその製造方法、電気光学装置、並びに電子機器 |
| JP2003124393A (ja) | 2001-10-17 | 2003-04-25 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP3856304B2 (ja) * | 2002-03-25 | 2006-12-13 | 株式会社リコー | Cspにおける抵抗素子およびcspを備えた半導体装置 |
| JP3804797B2 (ja) * | 2002-10-11 | 2006-08-02 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
| JP4165256B2 (ja) | 2003-03-05 | 2008-10-15 | セイコーエプソン株式会社 | 半導体装置の製造方法、半導体装置、及び電子機器 |
| JP2004296761A (ja) | 2003-03-27 | 2004-10-21 | Mitsumi Electric Co Ltd | 半導体装置 |
| JP4329524B2 (ja) | 2003-12-15 | 2009-09-09 | ソニー株式会社 | 半導体装置およびその製造方法 |
| JP4610205B2 (ja) * | 2004-02-18 | 2011-01-12 | 株式会社リコー | 半導体装置 |
| JP2005340761A (ja) * | 2004-04-27 | 2005-12-08 | Seiko Epson Corp | 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器 |
-
2005
- 2005-07-14 JP JP2005205464A patent/JP4419926B2/ja not_active Expired - Fee Related
-
2006
- 2006-07-07 SG SG200604586A patent/SG129367A1/en unknown
- 2006-07-10 CN CN2010101264954A patent/CN101807554B/zh not_active Expired - Fee Related
- 2006-07-10 EP EP06014276A patent/EP1744605A3/en not_active Withdrawn
- 2006-07-10 CN CNA2006101062250A patent/CN1897279A/zh active Pending
- 2006-07-11 TW TW095125327A patent/TWI326121B/zh not_active IP Right Cessation
- 2006-07-11 US US11/484,520 patent/US8143728B2/en not_active Expired - Fee Related
- 2006-07-11 KR KR1020060064705A patent/KR100881377B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1744605A2 (en) | 2007-01-17 |
| CN1897279A (zh) | 2007-01-17 |
| CN101807554B (zh) | 2012-04-18 |
| EP1744605A3 (en) | 2008-06-11 |
| JP2007027307A (ja) | 2007-02-01 |
| SG129367A1 (en) | 2007-02-26 |
| JP4419926B2 (ja) | 2010-02-24 |
| US20070015363A1 (en) | 2007-01-18 |
| TW200709357A (en) | 2007-03-01 |
| US8143728B2 (en) | 2012-03-27 |
| KR20070009409A (ko) | 2007-01-18 |
| CN101807554A (zh) | 2010-08-18 |
| KR100881377B1 (ko) | 2009-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100546346B1 (ko) | 재배선 범프 형성방법 및 이를 이용한 반도체 칩과 실장구조 | |
| TWI257650B (en) | Method for mounting semiconductor device, as well as circuit board, electrooptic device, and electronic device | |
| KR100730707B1 (ko) | 반도체 장치의 제조 방법 | |
| KR101654820B1 (ko) | 감소된 도전체 공간을 가진 마이크로전자 상호접속 소자, 및 그것을 형성하는 방법 | |
| US20100078813A1 (en) | Semiconductor module and method for manufacturing the semiconductor module | |
| US7910498B2 (en) | Method for manufacturing semiconductor device | |
| TWI326121B (en) | Electronic board and manufacturing method thereof, electro-optical device, and electronic apparatus | |
| CN100419997C (zh) | 电子基板的制造方法、及电光装置的制造方法 | |
| US20090218686A1 (en) | Semiconductor, semiconductor module, method for manufacturing the semiconductor module, and mobile apparatus | |
| JP4826852B2 (ja) | 半導体装置、電気光学装置及び電子機器 | |
| JP2001244366A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP4862390B2 (ja) | 電子基板の製造方法 | |
| JP5088309B2 (ja) | 電子基板及び電気光学装置並びに電子機器 | |
| CN100521151C (zh) | 电子基板与其制法、电光学装置的制法及电子设备的制法 | |
| JP2009049154A (ja) | 半導体装置、実装構造体、電気光学装置、電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |