[go: up one dir, main page]

TWI325111B - An interface having a hybrid parallel/serial bus and the method thereof - Google Patents

An interface having a hybrid parallel/serial bus and the method thereof Download PDF

Info

Publication number
TWI325111B
TWI325111B TW096124059A TW96124059A TWI325111B TW I325111 B TWI325111 B TW I325111B TW 096124059 A TW096124059 A TW 096124059A TW 96124059 A TW96124059 A TW 96124059A TW I325111 B TWI325111 B TW I325111B
Authority
TW
Taiwan
Prior art keywords
block
node
parallel
bus interface
data
Prior art date
Application number
TW096124059A
Other languages
English (en)
Other versions
TW200823665A (en
Inventor
Gredone Joseph
Stufflet Alfred
A Axness Timothy
Original Assignee
Interdigital Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interdigital Tech Corp filed Critical Interdigital Tech Corp
Publication of TW200823665A publication Critical patent/TW200823665A/zh
Application granted granted Critical
Publication of TWI325111B publication Critical patent/TWI325111B/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/20Arrangements affording multiple use of the transmission path using different combinations of lines, e.g. phantom working
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00Parallel/series conversion or vice versa

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Dc Digital Transmission (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Small-Scale Networks (AREA)

Description

1325111 九、發明說明: 【發明所屬之技術領域】 本發明係關於匯流排資料傳送。特別是, 本發明係為減少傳送匯流排資料的線路。 【先前技術】 圖1所示者即為用於傳送資料之匯流排其一 範例。圖1係一用於無線通訊系統之接收與傳送 增益控制器(G C ) 3 0、3 2,及一 G C控制器3 8說明 圖。一通訊台,像是基地台或使用者設備,會 傳送(T X )及接收(R X )信號。為控制這些信號增 益,落屬於其他接收/傳送元件的運作範圍之間 ,G C 3 0、3 2會調整R X及T X信號上的增益度。 為控制G C 3 0、3 2的增益參數,會利用一 G C 控制器3 8。即如圖1所示,該G C控制器3 8會利用 一功率控制匯流排,像是1 6條線路匯流排3 4、 3 6來送出T X 3 6及R X 3 4信號的增益值,像是各 者為八條線路。功率控制匯流排線路3 4、3 6雖 可供允快速資料傳送,然這會要求該G C 3 0、3 2 及該G C控制器3 8上許多接腳,或是像一專用積 體電路(ASIC)之積體電路(1C)上GC 30、32及GC 控制器3 8間的許多連線。增加接腳數會要求額 外電路板空間與連線。增加I C連線會佔用珍貴 的I C空間。大量的接腳或連線或會依實作方式 而定提南匯流排成本。 5 1325111 從而,希望是可具有其他的資料傳送方式。 ' 【發明内容】 一種混合平行/串列匯流排介面,此者具有 一資料區塊解多工裝置。該資料區塊解多工裝 置具有一輸入,此者經組態設定以接收一資料 ' 區塊,並將該資料區塊解多工成複數個細塊。 對於各個細塊,一平行轉串列轉換器可將該細 塊轉化成串列資料。一線路可傳送各個細塊的 籲 串列資料。一串列轉平行轉換器可轉換各細塊 的串列資料以復原該細塊。資料區塊重建裝置 可將各復原細塊合併成該資料區塊。一使用者 設備(或基地台)具有一增益控制控制器。該增 益控制控制器會產生一具有代表一增益值之η 位元的資料區塊。一資料區塊解多工裝置具有 一輸入,此者經組悲設定以接收該貢料區塊, 並將該資料區塊解多工成複數個細塊。各個細 • 塊具有複數個位元。對於各個細塊,一平行轉 串列轉換器可將該細塊轉化成串列資料,一線 路傳送該細塊串列資料,而一串列轉平行轉換 ' 器可轉換該細塊串列資料以復原該細塊。一資 料區塊重建裝置可將該等經復原細塊合併成該 資料區塊。一增益控制器接收該資料區塊,並 利用該資料區塊的增益值以調整其增益。 【實施方式】 6 1325111 圖2所示者係一混合平行/串列匯流排介面 區塊圖,而圖3為一混合平行/串歹1j匯流排介面 資料傳送作業流程圖。一資料區塊會被跨於該 介面而從節點1 5 0傳送到節點2 5 2 ( 5 4 )。一資 料區塊解多工裝置4 0接收該區塊,並將其解多 工成為i個細塊,以利於1條資料傳送線路4 4上 傳送(5 6 )。該數值i係根據連線數目與傳送速度 之間的取捨而定。一種決定i值的方式是首先決 定一傳送該資料區塊所仔承允之隶大延遲。按 照此最大延遲,可決定出傳送該區塊所需要的 最小線路數目。利用最小數量的線路,用以傳 送資料的線路會被選定為至少該最小值量。線 路44可為接腳,以及其在電路板上或於一 1C連 接上的相關連線。一種解多工成細塊的方式是 將區塊切割成一最顯著到一最小顯著細塊。為 如圖4說明,於兩條線路上傳送一八位元區塊, 該區塊會被解多工成一四位元最顯著細塊及一 四位元最小顯著細塊。 另一種方式則是將該區塊交錯跨於i個細塊 。該區塊的前i個位元會變成各i個細塊的第一 位元。其次的i個位元會變成各i個細塊的第二 位元,如此下去一直到該最後i個位元。為說明 如圖5所示之在兩條連線上的一八位元區塊,第 一個位元會被映對到細塊1的第一位元。第二個 7 1325111 • · 位元會被映對到細塊2的第一位元。第三個位元 會被映對到細塊1的第二位元’如此繼續下去’ 一直到將最後一個位元瞭對到細塊2的最後位 元。 各個細塊會被送到i個平行轉串列(P / S )轉 換器4 2之相對應者(5 8 ),從平行位元轉換成串 列位元,並於線路上串列循序地傳送(6 0 )。在 各條線路的相對側會是一串列轉平行(S / P )轉 ® 換器4 6。各個S / P轉換器4 6會將所傳串列資料轉 換成其原始細塊(6 2 )。第i個經復原細塊會被一 資料區塊重建裝置4 8處理,以重建該原始資料 區塊(6 4 )。 另一方面,雙向方式,會利用i條連線以按 雙向方式傳送資料,即如圖6。可按雙向傳送資 訊資料,或是可按單一方向傳送資訊而朝另一 | 方向送返確認信號。在此,一資料區塊解多工 及重建裝置6 6會接收從節點1 5 0傳送到節點2 - 52的資料區塊。該解多工及重建裝置66會將該 . 區塊解多工成i個細塊。i個P / S轉換器6 8會將各 個細塊轉換成串列資料。一組多工器 (MUX)/DEMUX 7 1將各個P / S轉換器6 8耦接到i條 線路4 4的相對應者。在節點2 5 2處,另一組的 多工器MUX/DEMUX 75將線路44連接到一組S/P轉 換器7 2。該組S / P轉換器7 2會將各細塊的所收串 8 1325111 列資料轉換成為原始傳送的細塊。所收細 被一資料區塊解多工及重建裝置7 6重建成 資料區塊,並輸出為所接收的資料區塊。 對於從節點2 5 2傳送到節點1 5 0的各區 該資料區塊解多工及重建裝置76會接收一 區塊。該區塊會被解多工成為各細塊,並 細塊傳送到一組P / S轉換器7 4。該P / S轉換 會將各細塊轉換成串列格式’以供跨於i條 44傳送。節點2組的MUX/DEMUX 75會將該4 轉換器7 4耦接到1條線路4 4,而節點1 MUX/DEMUX 7 1會將線路4 4耦接到i個S / P轉 7 0。該等S / P轉換器7 0將所傳資料轉換成其 細塊。該資料區塊解多工及重建裝置6 6從 細塊重建出資料區塊,以輸出所接收的資 塊。既然一次只會在單一方向上傳送資料 種實作可按半雙工方式運作。 圖7係一雙向切換電路的實作簡圖。該貪 P / S轉換器6 8的串列輸出會被輸入到一三 缓衝器78。該缓衝器78具有另一輸入,這 耦接到一表示高狀態的電壓。該緩衝器78 出係串列資料,透過線路8 5被傳送到一節累 態式緩衝器8 4。電阻8 6會被耦接於線路8 5 地之間。該節點2缓衝器8 4傳通該串列資料 節點2 S/P轉換器74。類似地,來自該節點;
塊會 原始 塊, 資料 將各 器74 線路 F P/S 組的 換器 原始 所收 料區 ’這 ;點1 態式 會被 的輸 ;2三 與接 給一 :P/S 9 1325111 轉換器7 4的串列輸出會被輸入到一三態式 器7 2。該緩衝器7 2也具有另一耦接於一高 的輸入。該缓衝器8 2的串列輸出會透過線 而傳送到節點1三態式缓衝器8 0。該節點1 器8 0會將該串列資料傳通至一節點1 S / P轉 70 ° 在另種實作裡,部分的1條線路4 4可在 向上傳送資料,而其他的1條線路4 4可在另 向上傳送資料。在節點1 5 0 ’會收到一資 塊以供傳送到節點2 5 2。根據該區塊所需 料產通速率以及另—方向上的話務需求而 在此會利用j條連線來傳送該區塊,其中言 為1到i之間。該區塊會被分成j個細塊,並 1個P / S轉換器6 8中的j個來轉換成j組串列 。相對應的j個節點2 S / P轉換器7 2,與節I 料區塊區別及重建裝置7 6會復原該貢料區 在相反方向上,會利用達i - j或k條線路以 該育料區塊。 在一用於增益控制匯流排之雙向式匯 較佳實作中,會在一方向上送出一增益控 ,並送返一確認信號。或另者,在一方向 出一增益控制值,而在另一方向上送出一 控制裝置狀態信號。 ]〇 緩衝 電壓 路85 緩衝 換器 一方 一方 料區 之資 定, i j值 利用 資料 "資 塊。 傳送 流排 制值 上送 增益 1325111 一種混合平行/串列介面.實作係於一同步系 統内,且可參如圖8所說明者。在此’會利用一 同步時脈以同步各式元件的計時。為表述該資 料區塊傳送作業的起點,會送出一開始位元。 即如圖8所示,各線路會在其正常零水準。然後 * 會送出一表示開始區塊傳送作業的開始位元。 在本例中,所有線路會送出一開始位元,然實 僅需在一條線路上送出開始位元。如在任一條 ® 線路上送出開始位元,像是一 1值,則接收節點 會明瞭開始該區塊資料傳送作業。在此,會透 過其相對應線路送出各個串列細塊。在傳送各 細塊後,線路會回返至彼等正常狀態,像是皆 為低者。 在其他實作裡,也會利用開始位元做為待予 執行之函數的表示器。這種實作方式可如圖9說 g 明。而如圖1 0所示者,如任一連線的第一位元 為1值,該接收節點會瞭解待予傳送區塊資料。 . 即如圖1 1之G C控制器實作的表格所列,利用三 種開始位元組合:0 1、1 0及1 1。0 0表示尚未送 出開始位元。各個組合代表一種函數。在本例 中,0 1表示應執行一相對減少函數,像是將該 資料區塊值減少1值。1 0表示應執行一相對增加 函數,像是將該資料區塊值增加1值。1 1表示應 執行一絕對值函數,此時該區塊會維持相同數 1325111 值。為增力〇可用函數的數目,可利用額外位元 ,例如,可將每條線路2個開始位元映對到達七 (7 )項函數,或是將i條線路的η個開始位元映對 到達i η +1 - 1種函數。處理裝置8 6會依開始位元所 述,對所收的資料區塊執行函數。 在如圖1 2所示的另款實作裡’開始位元表示 一目的地裝置。即如圖1 3所示,此為兩個目的 地裝置/兩條線路實作,開始位元的組合會關聯 到對所傳資料區塊之目的地裝置8 8 - 9 2。0 1表示 裝置1; 10表示裝置2;而11表示裝置3。在收到 該資料區塊重建裝置4 8的開始位元後,所重建 的區塊會被送到相對應裝置8 8 - 9 2。為增加潛在 目的地裝置的數目,可利用額外的開始位元。 對於在各i條線路上的η個開始位元,可選定達 Γ41 ~ 1個裝置。 即如圖1 4所示,可利用開始位元來表示函數 及目的地裝置兩者。圖1 4顯示一具有像是R X及 Τ X G C兩個裝置的三條連線系統。在各條線路上 利用開始位元,圖中繪出兩個裝置的三種函數 。在本例中,線路1的開始位元代表該標的裝置 ,「0」為裝置1,而「1」為裝置2。連線2及3的 位元代表所執行函數。「1 1」代表絕對值函數; 「1 0」代表相對增加函數;而「0 1」代表相對 減少函數。所有三個開始位元為零,意即「000 1325111 」,會是正常非資料傳送狀態,而在此並未使用 「0 0 1」。可利用額外的位元以增力口更多的函數 或裝置。對於在各i條線路上的個開始位元’ 可選定達i η + 1 - 1個函數/裝置組合。 圖1 5係一實作表示函數及目的地裝置兩者 之開始位元的系統區塊圖。經復原的細塊會由 該資料區塊重建裝置4 8所接收。根據所收到的 開始位元,該處理裝置8 6會執行所述函數,而 將所處理區塊送到所述之目的地裝置8 8 - 9 2。 即如圖1 6流程圖所示,會將表示該函數/目 的地的開始位元增入各個細塊内(9 4 )。在此, 會透過這i條線路送出這些細塊(9 6 )。利用開始 位元’會在貢料區塊上執〃于適當函數’貢料區 塊會被送到適當目的地或兩者(9 8 )。 為增加同步系統内的產通量,會利用時脈的 正(雙)及負(單)邊緣兩者來傳送區塊資料。其 一實作可如圖1 .7所示。資料區塊解多工裝置1 0 0 收到資料區塊,並將其解多工成兩個(雙及單) 組i個細塊。在此,會將i個細塊的各組資料送 到個別各組的i個P / S裝置1 0 2、1 0 4。即如圖1 7 所示,一組的單P/S裝置102會具有i個P/S裝置 ,這會擁有其經反置器1 1 8所反置的時脈信號。 因此,經反置的時脈信號會是經相對於該系統 13 1325111 時脈而延遲的半個時脈週期。一組i個M U X 1 Ο 6 會在該組雙P/S裝置104與該組單P/S裝置102之 間,按兩倍於該時脈速率而進行選定。在各連 線上傳送的產獲資料會是兩倍的時脈速率。在 各連線的另一端是一相對應的D Ε Μ ϋ X 1 0 8。這些 ' DEMUX 1 0 8會循序地按兩倍時脈速率,將各條線 路44耦接到一雙112與單110緩衝器。各個緩衝 器1 1 2、1 1 0接收一相對應的雙與單位元,並握 Φ 持該數值一個完整時脈週期。一雙1 1 6與單1 1 4 組的S / P裝置會復原該等雙與單細塊。一資料區 塊重建裝置1 2 2會從各個所傳細塊重建該資料 區塊。 圖1 8說明利用該正及負時脈邊緣,在一系統 線路上進行的資料傳送作業。圖示者係待予於 線路1上傳送的雙資料與單資料。斜楔部分表示 $ 合併信號内的負時脈邊緣,而無斜楔部分則表 示正者。即如圖示,資料傳送速率會增加一倍 〇 „ 圖1 9係一用於一 G C控制器3 8及一 G C 1 2 4之間 的混合平行/串列介面較佳實作。一資料區塊, 像是1 6位元的G C控制資料(8位元R X和8位元T X ) ,會被從該G C控制器3 8傳送給一資料區塊解多 工裝置40。該資料區塊會被解多工成為兩個細 塊,像是兩個8位元細塊。會對各個細塊增附一 14 1325111 開始位元,像是令為每個細塊9位元。在此,會 利用兩個P / S轉換器4 2於兩條線路上傳送這兩 個細塊。當S / P轉換器4 6偵測到開始位元時就會 將所接收細塊轉換為平行格式。該資料區塊重 建裝置會重建原始1 6位元以控制G C 1 2 4的增益 。如開始位元表述出一函數,即如圖1 1所示, 該A G C 1 2 4會在調整增益之前,先對所收區塊執 行該項函數。 φ 圖 2 0係於一混合平行/串列匯流排轉換器 另一較佳實作,此係位於G C控制器3 8及一 R X G C 3 0與T X G C 3 2間,並利用三(3 )條線路。該G C 控制器 3 8會按適當 R X及 T X增益值與開始位 元,即如圖 1 4 所示,送出一資料區塊給該 G C 3 0、3 2。如確採用按圖1 4的開始位元,裝置 1 為RX GC 30而裝置2為TX GC 32。該資料區塊 解多工裝置40會將該資料區塊解多工成為三個 細塊,以供透過這三條線路而傳送。利用三個 g P/S轉換器42及三個S/P轉換46,各細塊會被 串列地在各線路上傳送,並轉換成原始細塊。 該資料區塊重建裝置4 8會重建原始資料區塊, ' 並執行如開始位元所述之函數,像是相對增 - 加、相對減少及絕對值。所獲資料會被送到如 開始位元所述之RX或TX GC 30、32。 【圖式簡單說明】 可從以下較佳實施例說明及附圖更詳細理解本發 明,其中: 圖1係R X與T X G C和G C控制益圖式說明。 15 1325111 圖2係一混合平行/串列匯流排介面區塊圖。 圖3係利用混合平行/串列匯流排介面之資料區塊傳送 作業流程圖。 圖4說明將一區塊轉成最顯著及最小顯著細塊之解多 工作業。 圖5說明利用資料交錯處理對一區塊進行解多工作業。 圖6係一雙向混合平行/串列匯流排介面之區塊圖。 圖7係一雙向線路實作圖式。 圖8係開始位元之計時圖。 圖9係一函數可控制性之混合平行/_列匯流排介面的 區塊圖。 圖1 0係一函數可控制性之混合平行/串列匯流排介面 的開始位元計時圖。 圖11係表示各項函數之開始位元實作列表。 圖1 2係目的地控制混合平行/串列匯流排介面之區塊 圖。 圖1 3係表示各項目的地之開始位元實作列表。 圖1 4係表示各項目的地/函數之開始位元實作列表。 圖1 5係目的地/函數控制混合平行/串列匯流排介面之 區塊圖。 16 1325111 圖1 6係表示各項目的地/函數之開始位元流程圖。 圖1 7係正及負時脈邊緣之混合平行/串列匯流排介面 區塊圖。 圖1 8係正及負時脈邊緣之混合平行/串列匯流排介面 計時圖。 圖19係一 2線式GC/GC控制器匯流排區塊圖。 圖20係一 3線式GC/GC控制器匯流排區塊圖。 【元件符號說明】 3 0 3 2 3 4 3 6 3 8 4 0 4 2 4 4 4 6 4 8 5 0 5 2 6 6 6 8 7 0 接收增益控制器 傳送增益控制器 線路匯流排 線路匯流排 GC控制器 資料區塊解多工裝置 平行轉串列(P/S)轉換器 資料傳送線路 串列轉平行(S/P)轉換器 資料區塊重建裝置 節點 1 節點 2 資料區塊解多工及重建裝 置 平行轉串列(P/S)轉換器 串列轉平行(S/P)轉換器 17 1325111
7 2 串 列 轉 平 行 (s / P )轉 換 哭 οσ 7 4 平 行 轉 串 列 (P/S )轉 換 哭 οσ 7 6 資 料 塊 解 多工及 重 建裝 置 7 8 緩 衝 器 8 0 緩 衝 器 8 2 緩 衝 器 8 4 缓 衝 器 8 5 線 路 8 6 電 阻 8 8 a 的 地 裝 置 9 0 S 的 地 裝 置 9 2 a 的 地 裝 置 10 0 資 料 區 塊 解 多工裝 置 10 2 σ〇 早 P / S 裝 置 10 4 雙 P / S 裝 置 10 6 多 工 器 10 8 解 多 工 器 110 緩 衝 器 112 缓 衝 器 114 tr〇 早 P /S 裝 置 116 雙 P /S 裝 置 12 2 資 料 區 塊 重 建裝置 12 4 增 益 控 制 器 18

Claims (1)

1325111 組i個S/Ρ轉換器用以將所接收的i雙組串列資料轉 換成雙平行資料,並輸出與該第一時脈同步的該雙平 行資料, 該單組i個S/Ρ轉換器,用以將所接收的單串列 資料轉換成單平行資料,並輸出與該第一時脈同步的 該單平行資料;以及
一資料區塊重建裝置,用以將該雙及單平行資料 合併為所述資料區塊。 2. 如申請專利範圍第1項所述之裝置,其中各資料 N_ 區塊具有N個位元,且l<i<2。 3. 如申請專利範圍第1項所述之裝置,其中該延遲 電路包含一反置器。 4. 如申請專利範圍第1項所述之裝置,其中該i雙 組及i單組S/Ρ轉換器將來自所述i條線路的該資料 以所述第一時脈的該時脈速率轉換。 φ 5. 一種雙向式串列/平行匯流排介面,其包含: i條線路,用以於第一及第二節點之間分別傳送 ' 第一及第二組的資料區塊,i大於1且小於各個該資 • 料區塊中的一位元數; 該第一節點用以將該第一資料區塊組轉換成複 數j個第一細塊,各第一細塊具有複數個位元,各該 複數j個第一細塊藉由一第一組i個多工器/解多工 器而耦接至選定的i條線路的一第一端;以及 20 1325111 該第二節點用以將該第二資料區塊組轉換成複 數k個第二細塊,各第二細塊具有複數個位元,各該 複數k個第二細塊藉由一第二組i個多工器/解多工 器而耦接至該i條線路的選定線路的一第二端,其中 j>k 且 j<i 且 k<i;
該第一節點耦接至所述第一組多工器/解多工器 而用以接收該第二細塊,並將該第二細塊轉換成所述 第二資料區塊組;以及 該第二節點耦接至所述第二組多工器/解多工器 而用以接收該第一細塊,並將該第一細塊轉換成所述 第一資料區塊組。 6. 如申請專利範圍第5項所述之匯流排介面,更包 含: 一第一組平行至串列(P/S)轉換器,其各耦接於該 第一節點及所述第一組i個多工器/解多工器的一相 關多工器/解多工器之間,用以轉換一個該第一細 塊,該第一細塊藉由所述第一節點而在一平行格式中 被提交至各P/S轉換器,進而在一串列格式中提交所 接收細塊的該位元至所述第一組i個多工器/解多工 器的一相關多工器/解多工器。 7. 如申請專利範圍第5項所述之匯流排介面,更包 含: 一第二組平行至串列(P/S)轉換器,其各耦接於 該第二節點及所述第二組i個多工器/解多工器的一 相關多工器/解多工器之間,用以轉換一個該第二細 塊,該第二細塊藉由所述第二節點而在一平行格式中 被提交至各P/S轉換器,進而在一串列格式中提交所 21
1325111 接收細塊的該位元至所述第二組i個多工器/解 器的一相關多工器/解多工器。 8. 如申請專利範圍第5項所述之匯流排介面, 含: 一第一組i個串列至平行 (S /P)轉換器,其 接於該第一節點及所述第一組i個多工器/解多 的一相關多工器/解多工器之間,用以轉換該第 塊其中之一,該第二細塊藉由所述第一組i個多 /解多工器而在一串列格式中被提交至各 S /P 器,進而在平行格式中提交所接收細塊的該位元 9. 如申請專利範圍第5項所述之匯流排介面, 含: 一第二組i個串列至平行 (S /P)轉換器,其 接於該第二節點及所述第二組i個多工器/解多 的一相關多工器/解多工器之間,用以轉換一個 一細塊,該第一細塊藉由所述第二組i個多工 多工器而在一串列格式中被提交至各S /P轉換 進而在平行格式中提交所接收細塊的該位元至 參 第二節點。 1 0 .如申請專利範圍第5項所述之匯流排介面, - 該第一節點資料區塊包含增益控制資訊。 1 1 .如申請專利範圍第1 0項所述之匯流排介面 中該第二節點資料區塊包含該增益控制資訊的 收確認。 1 2.如申請專利範圍第1 1項所述之匯流排介面 中該第二節點資料區塊包含相關於該第二節點 狀態的資訊。 1 3 .如申請專利範圍第5項所述之匯流排介面, 多工 更包 各轉 工器 二細 工器 轉換 至所 更包 各耦 工器 該第 ί! /解 器, 所述 其中 ,其 一接 ,其 之一 其中 22 1325111 該第一組i個多工器/解多工器包含一第一組i個三 態式傳送緩衝器,各緩衝器選擇性地將所述第一細塊 的一相關細塊耦接至其中一條所述線路。 1 4.如申請專利範圍第1 3項所述之匯流排介面,其 中該第二組i個多工器/解多工器包含一第二組i個 三態式傳送緩衝器,各緩衝器選擇性地將所述第二細 塊的一相關細塊耦接至其中一條所述線路。
1 5 .如申請專利範圍第9項所述之匯流排介面,其中 該第一組i個多工器/解多工器包含一第一組i個三 態式接收緩衝器,各緩衝器選擇性地將所述線路的一 相關線路耦接至所述第一節點。 1 6.如申請專利範圍第5項所述之匯流排介面,其中 該第二組i個多工器/解多工器包含一第二組i個三 態式接收緩衝器,各緩衝器選擇性地將所述線路的一 相關線路耦接至所述第二節點。 1 7.如申請專利範圍第1 3項所述之匯流排介面,更 包含: 一第一組平行至串列(P/S)轉換器,其各耦接於該 第一節點及所述第一組i個三態式傳送缓衝器的一 相關三態式傳送緩衝器之間,用以轉換該第一細塊其 中之一,該第一細塊藉由所述第一節點而在一平行格 式中被提交至該第一組的各p/s轉換器,進而在一串 列格式中提交所接收細塊的該位元至所述第一組 i 個傳送緩衝器的一相關傳送緩衝器。 1 8 .如申請專利範圍第1 4項所述之匯流排介面,更 包含: 一第二組平行至串列(P/S)轉換器,其各耦接於該 第二節點及所述第一組i個三態式傳送緩衝器的一 相關三態式傳送緩衝器之間,用以轉換一個該第二細 23
1325111 塊,該第二細塊藉由所述第一節點而在一平行格 被提交至該第二組的各p/s轉換器,進而在一串 式中提交所接收細塊的該位元至所述第二組i 送緩衝器的一相關傳送緩衝器。 1 9 .如申請專利範圍第1 5項所述之匯流排介面 包含: 一第一組i個串列至平行(S/P)轉換器,其各 於該第一節點及所述第一組i個接收緩衝器的 關接收緩衝器之間,用以轉換一個該第二細塊, 二細塊藉由所述第一組i個多工器/解多工器而 串列格式中被提交至該第一組的各S /P轉換器, 在平行格式中提交所接收細塊的該位元至所述 節點。 2 0.如申請專利範圍第1 6項所述之匯流排介面 包含: 一第二組i個串列至平行(S/P)轉換器,其各 於該第二節點及所述第二組i個接收缓衝器的 關接收緩衝器之間,用以轉換一個該第二細塊, 二細塊藉由所述第二組i個接收緩衝器而在一 格式中被提交至該第二組的各S/P轉換器,進而 行格式中提交所接收細塊的該位元至所述第二節 2 1 .如申請專利範圍第1 3項所述之匯流排介面 中所述i條線路的各線路藉由一電阻而耦接於地 22.如申請專利範圍第1 4項所述之匯流排介面 中所述i條線路的各線路藉由一電阻而耦接於地 23 .如申請專利範圍第5項所述之匯流排介面, 該i條線路被分成一第一組j條線路以及一第二! 條線路,其中j小於i,該j條線路耦接並設置 發送該第一資料區塊至該第二·節點,且該i -j條 式中 列格 個傳 ,更 搞接 一相 該第 在一 進而 第一 ,更 搞接 一相 該第 串列 在平 丨點。 ,其 〇 ,其 〇 其中 且i-j 用以 線路 24 1325111 係設置用以發送該第二資料區塊至該第一節點,其 j和i-j被選為一產通速率及一話務需求的其中之 的一函數。 2 4 . —種雙向式串列/平行匯流排介面,其包含: 複數條線路,用以傳送資料區塊,各資料區塊 含資料以及一控制指令與一遞送位置的其中之一, 複條線路少於各資料區塊中的一位元數; 複數個三態式傳送緩衝器,其各耦接至各所述 路的一端; 複數個三態式接收緩衝器,其各耦接至各所述 一第一節點,其以該複數條線路發送第一資料 塊至一第二節點,該第一節點將每一該第一資料區 解多工成複數個第一細塊,該複數個第一細塊的數 與該複數條線路的數目相同,各第一細塊具有複數 位元,各第一細塊耦接至所述傳送緩衝器的其中 一;以及 該第二節點自所述接收緩衝器接收以該複數 線路發送的該第一細塊,該第二節點將該第一細塊 n換回該資料區塊。 2 5 .如申請專利範圍第2 4項所述之匯流排介面, . 包含: 多個平行至串列(P/S)轉換器,用以提交以平行 式自所述第一節點接收的各第一細塊至所述傳送 衝器的一相關傳送緩衝器。 2 6 .如申請專利範圍第2 4項所述之匯流排介面, 包含: 多個串列至平行(S/P)轉換器,用以藉平行格式 提交以串列格式自所述接收緩衝器其_之一接收 中
包 該 線 線 區 塊 S 個 之 條 轉 更 格 缓 更 而 的 25
1325111 各第一細塊至所述第二節點。 27.如申請專利範圍第24項所述之介面,更包 第二複數個三態式接收緩衝器,其各耦接至 述線路的所述一端; 第二複數個三態式傳送缓衝器,其各耦接至 述線路的另一端; 該第二節點以所述第二複數個第二傳送缓 發送第二資料區塊至該第一節點,該第二節點將 二資料區塊轉換成複數個第二細塊,該複數個第 塊的數目與該第二複數個傳送緩衝器的數目相『 第二細塊具有複數個位元,各第二細塊耦接至所 二複數個傳送緩衝器的其甲一個;以及 該第一節點自所述第二複數個接收緩衝器 以該複數條線路發送的該第二細塊,該第一節點 第二細塊轉換回該第二資料區塊。 2 8 .如申請專利範圍第2 4項所述之匯流排介面 包含: 一第二組平行至串列(P/S)轉換器,其用以提 平行格式自所述第二節點接收的各第二細塊至 第二組傳送緩衝器的一相關傳送緩衝器。 2 9 .如申請專利範圍第2 4項所述之匯流排介面 包含: 一第二組串列至平行(S/P)轉換器,其用以藉 格式而提交以串列格式自所述第二組接收緩衝 其令之一接收的各第二細塊至所述第一節點。 3 0.如申請專利範圍第24項所述之匯流排介面 中該第一節點資料區塊包含增益控制資訊。 3 1 .如申請專利範圍第3 0項所述之匯流排介面 中該第二節點資料區塊包含該增益控制資訊的 含: 各所 各所 衝器 該第 二細 3,各 述第 接收 將該 ,更 交以 所述 ,更 平行 器的 ,其 ,其 一接 26 1325111 收確認。 3 2.如申請專利範圍第2 7項所述之匯流排介面,其 中該第二節點資料區塊包含相關於該第二節點之一 狀態的資訊。
3 3 .如申請專利範圍第2 5項所述之匯流排介面,其 中該P/S轉換器提供一開始位元至各線路,該開始位 元其中一位元的一狀態用以於該第二節點起始接收。 3 4.如申請專利範圍第2 5項所述之匯流排介面,其 中該P/S轉換器提供一開始位元至各線路,該開始位 元的狀態共集地代表一增益情況。 3 5 .如申請專利範圍第2 5項所述之匯流排介面,其 中該P / S轉換器提供一開始位元至各線路,該開始位 元的狀態共集地代表一數學公式。
27
TW096124059A 2001-11-21 2002-11-21 An interface having a hybrid parallel/serial bus and the method thereof TWI325111B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/990,060 US7069464B2 (en) 2001-11-21 2001-11-21 Hybrid parallel/serial bus interface
US10/081,466 US6829718B2 (en) 2001-11-21 2002-02-22 Base station having a hybrid parallel/serial bus interface

Publications (2)

Publication Number Publication Date
TW200823665A TW200823665A (en) 2008-06-01
TWI325111B true TWI325111B (en) 2010-05-21

Family

ID=25535718

Family Applications (17)

Application Number Title Priority Date Filing Date
TW091207708U TW590346U (en) 2001-11-21 2002-05-27 Base station having a hybrid parallel/serial bus interface
TW091207707U TW592413U (en) 2001-11-21 2002-05-27 User equipment having a hybrid parallel/serial bus interface
TW095142150A TWI332617B (en) 2001-11-21 2002-11-21 Method employed by a base station provided with a hybrid parallel/serial transmission function for transferring data, and communication station for transferring blocks of data
TW096124059A TWI325111B (en) 2001-11-21 2002-11-21 An interface having a hybrid parallel/serial bus and the method thereof
TW094140848A TWI294576B (en) 2001-11-21 2002-11-21 Base station having a hybrid parallel/serial bus interface
TW092127354A TWI272499B (en) 2001-11-21 2002-11-21 Method for determining a number of i bus connections required to transfer block data over a bus and data transferring/receiving methods
TW094140851A TWI305988B (en) 2001-11-21 2002-11-21 A method employed by a communication station for transferring or receiving data
TW098102122A TW200947219A (en) 2001-11-21 2002-11-21 Hybrid parallel/serial bus interface and base station/user equipment having the same
TW094140850A TWI315145B (en) 2001-11-21 2002-11-21 Hybrid and bidirectional parallel/serial bus interfaces
TW095128936A TWI330322B (en) 2001-11-21 2002-11-21 Hybrid parallel/serial bus interface and base station/user equipment having the same
TW098102121A TW201002000A (en) 2001-11-21 2002-11-21 Base station/user equipment (UE) having a hybrid parallel/serial bus interface
TW098102130A TW200947209A (en) 2001-11-21 2002-11-21 Base station/user equipment having a hybrid parallel/serial bus interface
TW097151302A TW200945050A (en) 2001-11-21 2002-11-21 Method employed by a user equipment (UE) for transferring data and base station/user equipment having a hybrid parallel/serial bus interface
TW098102129A TW200947220A (en) 2001-11-21 2002-11-21 Method empolyed by a base station for transferring data and base station/user equipment having hybrid parallel/serial bus interface
TW092128231A TWI293415B (en) 2001-11-21 2002-11-21 Base station having a hybrid parallel/serial bus interface
TW092127557A TWI323115B (en) 2001-11-21 2002-11-21 Method employed by a user equipment (ue) for transferring data and base station/user equipmnet having a hybrid parallel/serial bus interfac
TW091134138A TWI261758B (en) 2001-11-21 2002-11-21 Hybrid parallel/serial bus interface device and base station/user equipment having the same

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW091207708U TW590346U (en) 2001-11-21 2002-05-27 Base station having a hybrid parallel/serial bus interface
TW091207707U TW592413U (en) 2001-11-21 2002-05-27 User equipment having a hybrid parallel/serial bus interface
TW095142150A TWI332617B (en) 2001-11-21 2002-11-21 Method employed by a base station provided with a hybrid parallel/serial transmission function for transferring data, and communication station for transferring blocks of data

Family Applications After (13)

Application Number Title Priority Date Filing Date
TW094140848A TWI294576B (en) 2001-11-21 2002-11-21 Base station having a hybrid parallel/serial bus interface
TW092127354A TWI272499B (en) 2001-11-21 2002-11-21 Method for determining a number of i bus connections required to transfer block data over a bus and data transferring/receiving methods
TW094140851A TWI305988B (en) 2001-11-21 2002-11-21 A method employed by a communication station for transferring or receiving data
TW098102122A TW200947219A (en) 2001-11-21 2002-11-21 Hybrid parallel/serial bus interface and base station/user equipment having the same
TW094140850A TWI315145B (en) 2001-11-21 2002-11-21 Hybrid and bidirectional parallel/serial bus interfaces
TW095128936A TWI330322B (en) 2001-11-21 2002-11-21 Hybrid parallel/serial bus interface and base station/user equipment having the same
TW098102121A TW201002000A (en) 2001-11-21 2002-11-21 Base station/user equipment (UE) having a hybrid parallel/serial bus interface
TW098102130A TW200947209A (en) 2001-11-21 2002-11-21 Base station/user equipment having a hybrid parallel/serial bus interface
TW097151302A TW200945050A (en) 2001-11-21 2002-11-21 Method employed by a user equipment (UE) for transferring data and base station/user equipment having a hybrid parallel/serial bus interface
TW098102129A TW200947220A (en) 2001-11-21 2002-11-21 Method empolyed by a base station for transferring data and base station/user equipment having hybrid parallel/serial bus interface
TW092128231A TWI293415B (en) 2001-11-21 2002-11-21 Base station having a hybrid parallel/serial bus interface
TW092127557A TWI323115B (en) 2001-11-21 2002-11-21 Method employed by a user equipment (ue) for transferring data and base station/user equipmnet having a hybrid parallel/serial bus interfac
TW091134138A TWI261758B (en) 2001-11-21 2002-11-21 Hybrid parallel/serial bus interface device and base station/user equipment having the same

Country Status (16)

Country Link
US (6) US7069464B2 (zh)
EP (3) EP1575173B1 (zh)
JP (1) JP4384912B2 (zh)
KR (20) KR200288894Y1 (zh)
CN (8) CN2547084Y (zh)
AR (5) AR037660A1 (zh)
AT (1) ATE366484T1 (zh)
AU (1) AU2002346447A1 (zh)
CA (2) CA2614598A1 (zh)
DE (2) DE60225487T2 (zh)
ES (1) ES2287339T3 (zh)
MX (1) MXPA04004789A (zh)
MY (5) MY131176A (zh)
NO (1) NO20042546L (zh)
TW (17) TW590346U (zh)
WO (1) WO2003047114A1 (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7391865B2 (en) 1999-09-20 2008-06-24 Security First Corporation Secure data parser method and system
CN100346327C (zh) * 2001-11-21 2007-10-31 美商内数位科技公司 具有混合并行/串行总线接口的用户设备
US7069464B2 (en) * 2001-11-21 2006-06-27 Interdigital Technology Corporation Hybrid parallel/serial bus interface
DE60221271T2 (de) * 2001-11-21 2008-04-10 Interdigital Technology Corp., Wilmington Von einer basisstation zum transferieren von daten verwendetes verfahren
US7349466B2 (en) * 2002-03-28 2008-03-25 Seagate Technology Llc Parallel interface transmission using a single multi-frequency composite signal
US20050002728A1 (en) * 2003-07-01 2005-01-06 Isaac Weiser Plastic connector for connecting parts and method therefor
JP4230381B2 (ja) * 2004-02-25 2009-02-25 旭化成エレクトロニクス株式会社 Lvdsシステム、その送信側回路、および、その受信側回路
JP3780419B2 (ja) * 2004-03-09 2006-05-31 セイコーエプソン株式会社 データ転送制御装置及び電子機器
CN101375284B (zh) 2004-10-25 2012-02-22 安全第一公司 安全数据分析方法和系统
KR101194473B1 (ko) * 2004-11-16 2012-10-24 엔엑스피 비 브이 버스 통신 시스템, 버스 통신 시스템에서 이용되는 방법, 송신기 및 수신기
DE102005001894A1 (de) * 2005-01-14 2006-08-03 Infineon Technologies Ag Synchroner Parallel-Serienwandler
ATE370590T1 (de) * 2005-07-05 2007-09-15 Alcatel Lucent Verfahren zur übertragung von signalen in einem funknetz
EP1742403B1 (en) * 2005-07-05 2007-10-24 Alcatel Lucent Base station and method for allocating HS-DSCH channelisation codes in a wireless communication system
US7659838B2 (en) * 2005-08-03 2010-02-09 Altera Corporation Deserializer circuitry for high-speed serial data receivers on programmable logic device integrated circuits
US20070081183A1 (en) * 2005-10-10 2007-04-12 Fugate Earl L Printing apparatus consumable data communication
CN105978683A (zh) 2005-11-18 2016-09-28 安全第公司 安全数据解析方法和系统
EP2069995A1 (en) * 2006-12-05 2009-06-17 Security First Corporation Improved tape backup method
US7827433B1 (en) * 2007-05-16 2010-11-02 Altera Corporation Time-multiplexed routing for reducing pipelining registers
AU2010249631B2 (en) 2009-05-19 2016-02-18 Security First Corp. Systems and methods for securing data in the cloud
CN101925119B (zh) * 2009-06-09 2013-03-27 普天信息技术研究院有限公司 一种提高系统容量的通信方法、系统及装置
EP2445112A4 (en) * 2009-06-19 2012-11-14 Fujitsu Ltd DATA TRANSFER METHOD, CODE CONVERSION CIRCUIT, AND DEVICE
CN104917780A (zh) 2009-11-25 2015-09-16 安全第一公司 对移动中数据进行保护的系统和方法
US8510487B2 (en) * 2010-02-11 2013-08-13 Silicon Image, Inc. Hybrid interface for serial and parallel communication
US8650434B2 (en) 2010-03-31 2014-02-11 Security First Corp. Systems and methods for securing data in motion
US8601498B2 (en) 2010-05-28 2013-12-03 Security First Corp. Accelerator system for use with secure data storage
US8648739B2 (en) 2010-08-12 2014-02-11 Mediatek Inc. Transmission interface and system using the same
US9112520B2 (en) 2010-08-12 2015-08-18 Mediatek Inc. Transmission interface and system using the same
EP2619939A2 (en) 2010-09-20 2013-07-31 Rick L. Orsini Systems and methods for secure data sharing
US8760188B2 (en) 2011-06-30 2014-06-24 Silicon Image, Inc. Configurable multi-dimensional driver and receiver
US9071243B2 (en) 2011-06-30 2015-06-30 Silicon Image, Inc. Single ended configurable multi-mode driver
US8885435B2 (en) 2012-09-18 2014-11-11 Silicon Image, Inc. Interfacing between integrated circuits with asymmetric voltage swing
FR2999368B1 (fr) * 2012-12-07 2018-05-18 Safran Electronics & Defense Sas Dispositif d'entrees sorties transferant et/ou recevant des donnees a un dispositif de controle.
US9306563B2 (en) 2013-02-19 2016-04-05 Lattice Semiconductor Corporation Configurable single-ended driver
KR101463775B1 (ko) * 2013-05-06 2014-11-24 한국전자통신연구원 프레임 분해를 이용한 다중 프레임 데이터 처리 장치 및 방법
EP3654337B1 (en) 2013-10-15 2025-03-12 Rambus Inc. Load reduced memory module
KR102195408B1 (ko) * 2014-08-29 2020-12-30 삼성전자주식회사 데이터 인터페이스 및 데이터 전송 방법
US10114789B2 (en) 2015-01-08 2018-10-30 Samsung Electronics Co., Ltd. System on chip for packetizing multiple bytes and data processing system including the same
US20170109248A1 (en) * 2015-10-20 2017-04-20 Quanta Computer Inc. Sharing bus port by multiple bus hosts
CN106254165B (zh) * 2016-09-30 2019-09-06 新华三技术有限公司 接口处理方法及装置
CN111566986B (zh) * 2018-01-18 2023-10-20 索尼半导体解决方案公司 信号处理装置和信号处理方法
CN113886300B (zh) * 2021-09-23 2024-05-03 珠海一微半导体股份有限公司 一种总线接口的时钟数据自适应恢复系统及芯片
US20250240187A1 (en) * 2024-01-22 2025-07-24 Arista Networks, Inc. Network Device with High Bandwidth Packet Processing Capabilities

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4675861A (en) * 1984-11-28 1987-06-23 Adc Telecommunications, Inc. Fiber optic multiplexer
KR910002357B1 (ko) * 1988-02-23 1991-04-20 삼성전자 주식회사 디지탈 교환기의 채널 할당 회로
US5018142A (en) * 1988-03-04 1991-05-21 Digital Equipment Corporation Technique for organizing and coding serial binary data from a plurality of data lines for transmission over a single transmission line
EP0403663B1 (en) * 1989-01-09 1996-07-17 Fujitsu Limited Digital signal multiplexer and separator
JPH04119034A (ja) * 1990-09-07 1992-04-20 Fujitsu Ltd 情報処理システムにおける二重化ループ制御方式
JPH056335A (ja) * 1991-06-27 1993-01-14 Nec Eng Ltd 装置間インタフエース方式
US5347268A (en) * 1991-10-18 1994-09-13 Motorola, Inc. Data handler for handling data having multiple data formats
US5390041A (en) * 1991-11-06 1995-02-14 Cray Research, Inc. Fiber optic channel extender interface method and apparatus
JPH05160819A (ja) * 1991-12-03 1993-06-25 Nec Eng Ltd データ転送装置
JPH05250316A (ja) * 1992-03-05 1993-09-28 Nec Eng Ltd 装置間インタフェース方式
WO1993019422A1 (en) * 1992-03-25 1993-09-30 Encore Computer U.S., Inc. Fiber optic memory coupling system
US5327126A (en) * 1992-06-26 1994-07-05 Hewlett-Packard Company Apparatus for and method of parallel justifying and dejustifying data in accordance with a predetermined mapping
WO1994000934A1 (en) * 1992-06-29 1994-01-06 Baxter Diagnostics Inc. High-speed time-multiplexed data transmission system
JP2732759B2 (ja) * 1992-07-15 1998-03-30 沖電気工業株式会社 フレーム同期制御方式
JPH06334537A (ja) * 1993-05-21 1994-12-02 Fujitsu Ltd 不確定性除去機能付きシリアル/パラレル変換回路
US5602780A (en) * 1993-10-20 1997-02-11 Texas Instruments Incorporated Serial to parallel and parallel to serial architecture for a RAM based FIFO memory
US5570089A (en) 1994-02-16 1996-10-29 International Business Machines Corporation Method and apparatus for providing data stream for cost effective transmission links
JPH07325667A (ja) 1994-06-01 1995-12-12 Hitachi Ltd データ転送方式およびディスク制御lsi
WO1996013902A1 (en) * 1994-11-01 1996-05-09 Virtual Machine Works, Inc. Programmable multiplexing input/output port
JPH08180016A (ja) * 1994-12-27 1996-07-12 Mitsubishi Electric Corp 通信インタフェース回路
US5768529A (en) 1995-05-05 1998-06-16 Silicon Graphics, Inc. System and method for the synchronous transmission of data in a communication network utilizing a source clock signal to latch serial data into first registers and a handshake signal to latch parallel data into second registers
US5635933A (en) 1995-06-30 1997-06-03 Quantum Corporation Rate 16/17 (d=0,G=6/I=7) modulation code for a magnetic recording channel
DE19534156C1 (de) 1995-09-14 1996-10-17 Siemens Ag Verfahren zur Übertragung von Datenpaketen von Mobilstationen zu Basisstationen in im Zeitlagenmultiplexverfahren betriebenen Mobilfunksystemen
JPH09135246A (ja) * 1995-11-08 1997-05-20 Fujitsu Ltd 非同期通信システム
KR970056528A (ko) 1995-12-13 1997-07-31 배순훈 아날로그 버스/i^2c 버스 프로토콜 변환기
US5784003A (en) 1996-03-25 1998-07-21 I-Cube, Inc. Network switch with broadcast support
US5926120A (en) * 1996-03-28 1999-07-20 National Semiconductor Corporation Multi-channel parallel to serial and serial to parallel conversion using a RAM array
JPH09322158A (ja) 1996-05-31 1997-12-12 Matsushita Electric Ind Co Ltd 画像信号伝送装置
JPH1063617A (ja) 1996-08-15 1998-03-06 Sony Corp シリアル通信装置
US5963638A (en) 1996-09-04 1999-10-05 Teltrend, Inc. Adjustable hybrid having improved biasing configuration
ES2119707B1 (es) * 1996-11-19 1999-06-16 Telefonica Nacional Espana Co Circuito interfaz de linea para banda ancha.
US6029197A (en) 1997-02-14 2000-02-22 Advanced Micro Devices, Inc. Management information base (MIB) report interface for abbreviated MIB data
US5812881A (en) * 1997-04-10 1998-09-22 International Business Machines Corporation Handshake minimizing serial to parallel bus interface in a data processing system
US5991282A (en) 1997-05-28 1999-11-23 Telefonaktiebolaget Lm Ericsson Radio communication system with diversity reception on a time-slot by time-slot basis
US6295457B1 (en) 1997-06-27 2001-09-25 Lucent Technologies Inc. Integrated cellular telephone basestation with Internet gateway
JPH11167548A (ja) 1997-08-28 1999-06-22 Canon Inc データ伝送システム
US6058106A (en) 1997-10-20 2000-05-02 Motorola, Inc. Network protocol method, access point device and peripheral devices for providing for an efficient centrally coordinated peer-to-peer wireless communications network
JPH11127219A (ja) * 1997-10-23 1999-05-11 Daio Denshi Kk データ転送装置
US6040792A (en) * 1997-11-19 2000-03-21 In-System Design, Inc. Universal serial bus to parallel bus signal converter and method of conversion
US6081523A (en) 1997-12-05 2000-06-27 Advanced Micro Devices, Inc. Arrangement for transmitting packet data segments from a media access controller across multiple physical links
JPH11345190A (ja) * 1998-06-02 1999-12-14 Nec Corp 情報転送装置
US6128244A (en) * 1998-06-04 2000-10-03 Micron Technology, Inc. Method and apparatus for accessing one of a plurality of memory units within an electronic memory device
US6333926B1 (en) 1998-08-11 2001-12-25 Nortel Networks Limited Multiple user CDMA basestation modem
US6285960B1 (en) 1998-10-07 2001-09-04 Cisco Technology, Inc. Method and apparatus for a router line card with adaptive selectable gain control
JP2000200121A (ja) 1998-10-07 2000-07-18 Matsushita Electric Ind Co Ltd デ―タ処理装置
US6356374B1 (en) 1998-10-09 2002-03-12 Scientific-Atlanta, Inc. Digital optical transmitter
CN1147774C (zh) * 1998-10-23 2004-04-28 宏基股份有限公司 电脑装置及其由省电模式进入运作模式的方法
JP2000224229A (ja) 1999-01-29 2000-08-11 Victor Co Of Japan Ltd 伝送方法、送信装置及び受信装置
US6356369B1 (en) 1999-02-22 2002-03-12 Scientific-Atlanta, Inc. Digital optical transmitter for processing externally generated information in the reverse path
US6434654B1 (en) * 1999-03-26 2002-08-13 Koninklijke Philips Electronics N.V. System bus with a variable width selectivity configurable at initialization
JP3409739B2 (ja) 1999-05-25 2003-05-26 日本電気株式会社 自動スキュー調整装置
US6611217B2 (en) 1999-06-11 2003-08-26 International Business Machines Corporation Initialization system for recovering bits and group of bits from a communications channel
US6792003B1 (en) 1999-08-12 2004-09-14 Nortel Networks Limited Method and apparatus for transporting and aligning data across multiple serial data streams
TW444448B (en) 1999-10-07 2001-07-01 Chunghwa Telecom Lab CDMA base station system
JP2001236305A (ja) * 2000-02-22 2001-08-31 Hitachi Ltd 半導体集積回路及びデータ処理装置
US6961347B1 (en) 2000-06-20 2005-11-01 Hewlett-Packard Development Company, L.P. High-speed interconnection link having automated lane reordering
JP2002064506A (ja) 2000-08-17 2002-02-28 Ricoh Co Ltd データ転送方式
CN1140901C (zh) * 2000-11-21 2004-03-03 扬智科技股份有限公司 软盘的解码系统及其方法
US6447250B1 (en) * 2000-11-27 2002-09-10 General Electric Company Non-integral fan platform
JP2003131815A (ja) * 2001-10-22 2003-05-09 Fujitsu Media Device Kk シリアルインタフェースのデータ転送システム
US7069464B2 (en) 2001-11-21 2006-06-27 Interdigital Technology Corporation Hybrid parallel/serial bus interface

Also Published As

Publication number Publication date
TW200421099A (en) 2004-10-16
US20030105895A1 (en) 2003-06-05
KR20040053333A (ko) 2004-06-23
TWI261758B (en) 2006-09-11
TWI305988B (en) 2009-02-01
US20030105894A1 (en) 2003-06-05
AR037579A1 (es) 2004-11-17
DE60221042T2 (de) 2008-03-13
KR20080027937A (ko) 2008-03-28
MY136304A (en) 2008-09-30
WO2003047114A1 (en) 2003-06-05
KR20080007423A (ko) 2008-01-21
KR100752558B1 (ko) 2007-08-29
KR100902814B1 (ko) 2009-06-12
JP4384912B2 (ja) 2009-12-16
US7069464B2 (en) 2006-06-27
ES2287339T3 (es) 2007-12-16
TW200723010A (en) 2007-06-16
KR20070070140A (ko) 2007-07-03
MY130932A (en) 2007-07-31
KR100623470B1 (ko) 2006-09-19
KR100623472B1 (ko) 2006-09-19
CA2467851A1 (en) 2003-06-05
KR20040060984A (ko) 2004-07-06
KR20030079859A (ko) 2003-10-10
KR100812859B1 (ko) 2008-03-11
US6823468B2 (en) 2004-11-23
NO20042546L (no) 2004-08-03
TW200947209A (en) 2009-11-16
EP1575173B1 (en) 2008-03-05
AR037577A1 (es) 2004-11-17
TWI294576B (en) 2008-03-11
KR20030076523A (ko) 2003-09-26
CN101150546A (zh) 2008-03-26
DE60225487D1 (de) 2008-04-17
MXPA04004789A (es) 2004-08-11
TW200402629A (en) 2004-02-16
US20030105893A1 (en) 2003-06-05
KR200289028Y1 (ko) 2002-09-11
MY130439A (en) 2007-06-29
ATE366484T1 (de) 2007-07-15
TWI272499B (en) 2007-02-01
TW200643722A (en) 2006-12-16
US7752482B2 (en) 2010-07-06
KR20050107308A (ko) 2005-11-11
KR100983567B1 (ko) 2010-09-24
TW200419360A (en) 2004-10-01
KR20090077833A (ko) 2009-07-15
TW200736927A (en) 2007-10-01
TW590346U (en) 2004-06-01
TW592413U (en) 2004-06-11
EP1575174A1 (en) 2005-09-14
CA2614598A1 (en) 2003-06-05
DE60225487T2 (de) 2009-03-26
CN101079855A (zh) 2007-11-28
US20030105896A1 (en) 2003-06-05
CN100461635C (zh) 2009-02-11
AU2002346447A1 (en) 2003-06-10
KR20040053332A (ko) 2004-06-23
KR100808900B1 (ko) 2008-03-06
KR100872811B1 (ko) 2008-12-09
EP1456957A1 (en) 2004-09-15
MY131176A (en) 2007-07-31
JP2005510817A (ja) 2005-04-21
TW200637289A (en) 2006-10-16
CN101399791A (zh) 2009-04-01
KR20030087603A (ko) 2003-11-14
TW200823665A (en) 2008-06-01
KR100566738B1 (ko) 2006-04-03
TW200304072A (en) 2003-09-16
TW200945050A (en) 2009-11-01
KR20090016705A (ko) 2009-02-17
CN1589532A (zh) 2005-03-02
KR20070101189A (ko) 2007-10-16
KR100904476B1 (ko) 2009-06-24
TW201002000A (en) 2010-01-01
KR20090121367A (ko) 2009-11-25
KR100980756B1 (ko) 2010-09-10
AR037576A1 (es) 2004-11-17
CN2547084Y (zh) 2003-04-23
EP1456957B1 (en) 2007-07-04
CN2547071Y (zh) 2003-04-23
KR100623471B1 (ko) 2006-09-19
KR100812858B1 (ko) 2008-03-11
US20080268800A1 (en) 2008-10-30
KR100983569B1 (ko) 2010-09-24
US6829718B2 (en) 2004-12-07
KR20040068140A (ko) 2004-07-30
EP1456957A4 (en) 2005-06-15
EP1575174B1 (en) 2008-05-28
TWI323115B (en) 2010-04-01
TWI332617B (en) 2010-11-01
TWI315145B (en) 2009-09-21
US6848018B2 (en) 2005-01-25
AR037660A1 (es) 2004-12-01
EP1575173A1 (en) 2005-09-14
CN101106505A (zh) 2008-01-16
KR20050092055A (ko) 2005-09-16
CA2467851C (en) 2008-04-01
TW200635310A (en) 2006-10-01
KR20040060983A (ko) 2004-07-06
MY136300A (en) 2008-09-30
DE60221042D1 (de) 2007-08-16
KR20080071613A (ko) 2008-08-04
TWI293415B (en) 2008-02-11
CN101488758A (zh) 2009-07-22
TW200947220A (en) 2009-11-16
KR100566737B1 (ko) 2006-04-03
US6823469B2 (en) 2004-11-23
TW200947219A (en) 2009-11-16
TWI330322B (en) 2010-09-11
US20030095057A1 (en) 2003-05-22
AR037578A1 (es) 2004-11-17
KR200288894Y1 (ko) 2002-09-11

Similar Documents

Publication Publication Date Title
TWI325111B (en) An interface having a hybrid parallel/serial bus and the method thereof
TWI269567B (en) Method employed by a base station for transferring data and base station/user equipment having hybrid parallel/serial bus interface
TWI285316B (en) Hybrid serial/parallel bus interface, hybrid serial/parallel interface device, bi-directional bus interface device and gain control device
TWI239742B (en) Method employed by a user equipment (UE) for transferring data and base station/user equipment having a hybrid parallel/serial bus interface
CN1332328C (zh) 具有混合并行/串行总线接口的基站
HK1073701B (zh) 具有混合併行/串行總線接口的基站

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees