TWI324040B - Multichip module including substrate with an array of interconnect structures - Google Patents

Description

1324040 玖、發明說明： 【發~明所屬技_相宁甸域^】 發明領域 現已有數種半導體晶粒封裝體。在其中一種半導體晶粒封裝體的範 5 例中，一半導體晶粒係裝設於具有弓丨線之引線框上。 金屬引線將半導體晶粒耦接至引線上，此等金屬引線、半導體晶粒 以及接著是引線框的大部分（除了向外延伸的引線外）在之後被封裝 於模製材料内。此模製材料在之後被成形。此成形的半導體晶粒封 裝體包含有自模型本體橫向延伸而出之引線的模製本體。然後此半 10 導體晶粒封裝體被裝設於電路板上。 【先前技術:j 發明背景 當此種半導體封裝體係可利用時，其可進行一些改良。例如，繼續 對消費性電子產品（行動電話、膝上型電腦等等）縮減其尺寸大小， 15 甚至有漸增的需求’當增加此等裝置的密度而縮減電子裝置的厚 度。此外’對於改良傳統半導體晶粒封裝體的散熱性能係有必要的。 在半導體封裝體的領域中，要晶片散熱係一持續的問題。其餘需要 解決的問題包含降低在電路板上之元件中出入之傳導路徑的電感、 降低電路板上元件的’’導通電阻，，(RDSon)、降低電路板上元件之覆蓋 20 區、以及超越傳統晶粒封裝體及傳統多晶片模組而對多晶片模組效 能作廣泛地改良。 本發明之實施例對此等或其他的問題作個別地及整體的探討。 t發明内容:J 發明概要 5 1324040 本發明之諸實施例係有關於多晶片模組。此等多晶片模組係可 包含形成電氣裝置一部分的元件，例如同步降壓轉換器。 本發明其中之一實施例直接係一多晶片模組此多晶片模組包含：（a) 一具有第一表面與第二表面的基體，此第二表面係相對於第一表面； 5 (b)—設於基體的第一表面的晶片；（c) 一包含一垂直電晶體的半導體 晶粒:位於第二表面上，其中晶片及半導體晶粒係經由該基體作電氣 連通；（d)—位於基體的第二表面的焊接陣列互連架構。 本發明的另一實施例亦係關於多晶片模組。此多晶片模組包含： (a)—具有第一及第二表面的陶瓷基體，其第一表面係相對於第二表 10 面；（b)—位於基體的第一表面上的驅動晶片；（c)一第一半導體晶 粒，其包含位於基體的第二表面上的第一垂直電晶體，其中此驅動 器晶片及第一半導體晶粒係經由該基體作電氣連通；（d)—第二半導 體晶粒，其包含位於基體的第二表面上的第二垂直電晶體，其中此 驅動器晶片及第二半導體晶粒係經由該基體作電氣連通；以及(e) — 15 配置於第一及第二半導體晶粒周圍的焊接陣列互連架構。 本發明其餘實施例將於下文中更加詳細敘述。 圖式簡單說明. 第1圖係根據本發明的一實施例而顯示的多晶片模組頂部立體圖。 第2圖係根據本發明的一實施例而顯示的多晶片模組底部立體圖。 20 第3圖係根據本發明的一實施例而顯示的多晶片模組頂部平面圖。 第4圖係根據本發明的一實施例而顯示的多晶片模組側面圖。 第5圖係根據本發明的一實施例而顯示的多晶片模組前視圖。 第6圖係根據本發明的一實施例而顯示的多晶片模組底部平面圖。 6 1324040 第7圖係根據本發明的一實施例而顯示的多晶片模組分解圖》 第8圖顯示應用於一同步降壓轉換器之電路圖。 於第1-7圖相同的標號代表相同的元件。 【實施方式3 5 較佳實施例之詳細說明 本發明的實施例是關於多晶片模組。本發明的一實施例是多晶片模 組，其包含一具有第一及第二表面的基體，此第二表面是相對於第 一表面。一驅動器晶片封裝體包含一設於此基體的第一表面之驅動 器晶片。一半導體晶粒包含一設於此第二表面的垂直電晶體。此驅 10 動器晶片封裝體與此半導體晶粒係在此基體上作電氣通連。於較佳 的實施例中，此基體包含一陶瓷基體(例如氧化鋁基體）以及一形成 於此基體第二表面上環繞於此半導體晶粒的焊接互連結構陣列。 此位於此多晶片模組中的組件可形成任何合適電子電路的部 分。舉例而言，如下文詳細說明，根據本發明的實施例，多晶片模 15 組中的組件可形成同步降壓轉換器的部件。同步降壓轉換器係用於 步降輸入電壓，將在下文更加詳細說明。雖然同步降壓轉換器在此 被詳細說明，但其係可理解的，根據本發明的實施例之此多晶片模 組可被做作為一不包含同步降壓轉換器之電子電路的部分。 第1圖顯示一根據本發明之實施例的多晶片模組100頂部立體 20 圖，此多晶片模組100包含一具有一些引線2(a)之驅動器晶片封裝 體2，且此模組係裝設於基體1的第一表面1(a)上。如同鉛-錫焊料 之一些焊料（未顯示於圖上）可機械或電氣地將此驅動器晶片封裝體 7 1324040 2之引線2(a)輕接至基辦 15 1 °此可用來將驅動器晶片封裝體2之引 線2⑷麵接至此基體之焊料亦可用在傳導區塊4上。 驅動器晶片封裝體Λ 係繪示為附有引線的封裝體。再其他實施 例中’此驅動器晶片封努縣1 θ 我體可以疋未附有引線的晶片封裝體。不論 5 此驅動器晶片封裝體是在β a ^ & \已附引線或未附引線，合適的驅動器晶 片封裝體可以在商業上取得。例如，合適的驅動器晶片封裝體(例如 FAN 50G3驅動器）可由美國緬因州波特蘭市之快捷㈣灿耶)半導 體公司獲得。 傳導軌跡3及傳導區i鬼4係位於基體j的第一表面i⑷上。此等傳 10線軌跡3及傳導區塊4可包含任何合適的材料，及可由任何適合的 方法製成。例如，傳導執跡3及傳導區塊4可包含如銅、鋁、耐火 金屬合金等材料。可利用熟於此技者所習知的製程來製作，例如， 範例製程包括金屬沉積法，如配合照相平板印刷法製程使用之電鍍 及喷濺。 15 第2圖顯示一如第1圖之多晶片模組1〇〇的底部立體圖。此基體i 具有一相對於第一表面1(a)之第二表面1(b)。一第一半導體晶粒7 及一第二半導體晶粒8係被安裝於第二表面1(b)。此第一半導體晶 粒7可包含第一 M0SFET’此第一 MOSFET含有位於此晶粒7的第 一表面上之第一源極區及第一閘極區以及位於相對的第二表面上之 20 第一汲極區。此第二半導逋晶粒8亦可包含第二MOSFET，此第二 MOSFET含有位於此晶粒8的第一表面上之第二源極區及第二閘極 區以及位於相對的第二表面上之第二汲極區。在此範例中，此第— 及第二半導體晶粒7、8之第一及第二汲極區可面向此驅動晶片封敦 體2之外，真利用焊料安裝於一電路板上（未顯示於圖上）。 8 1324040 如第2圖所示，其不像傳統的多晶月模組，本發明的實施例於 基體兩表面上均裝設有電子元件。此等元件可被，，堆疊，，，以使在最 後的多晶片模組有最大的元件密度。這將增加電路板上元件的密 度’而且減少元件的覆蓋區。 5 在所繪示說明範例中，於一同步降壓轉換器中，在第一半導體 晶粒7内之第一 MOSFET可以是，，低驅動場效電晶體”，而在第二半 導體晶粒8内之第二MOSFET可以是，，高驅動場效電晶體”。如同 習知的交換式電源供應器、變流器中所知，一降壓拓樸結構係用以 將一輪入電壓轉換成一較低輸出電壓。同步降壓轉換器包含一對以 10 串聯方式耦接跨過此輸入電壓源之開關電晶體，其高側開關是耦接 至輸入電壓，而低側開關是耦接至接地端。此等開關是被控制成以 一互補的工作週期交替地導通而維持一預定的輸出電壓。如第1及 2圖的實施例所示，驅動器晶片封裝體2中之驅動器晶片可被用來 控制第一及第二半導體晶粒7、8之第一及第二MOSFET内的開關 15 動作。—包含電感器及電容器之輸出濾波器（未顯示於第1及2圖上) 係耦接至此對開關電晶體間的互相聯結處，且將交換輸入電壓平均 以提供較低的輸出電壓》—般而言，降壓轉換器為習知技術。在本 案的第8圖顯示一用於降壓轉換器的示範電路圖。此包含一控制 MOSFET Q1及Q2的驅動器200。降壓轉換器的其餘範例已被記載 2〇 於美國專利第5,627,460、6,222,352、及6，166,528號内，此等美 國專利案將併作為本案實質參考。 第一及第二半導體晶粒7、8内之電晶體可包括垂直功率電晶 體。垂直功率電晶體包括VDM0S電晶體及垂直雙極功率電晶體。 VDMOS電晶體係一種MOSFET (金屬氧化物半導體場效電晶體）， 9 其中具有二或更多藉由擴散形成之半導體區域。此電晶體具有一源 極區、一汲極區及一閘極區。此裝置係垂直式，因其源極區及汲極 區位於此半導體晶粒相反之兩表面上。此閘極可成溝槽閘極架構或 平面閘架構，且形成在與源極區相同的表面上。於操作期間，在 5 VDMOS裝置内自源極區流向汲極區之電流係完全地垂直於晶粒表 面。在其餘實施例中，半導體晶粒中之電晶體可以是雙極電晶體； 在此等實施例中，半導體晶粒的一側可具有射極區及一基極區，而 在此晶粒之另一側則可具有一集極區域。 第一及第二半導體晶粒7、8係使用第一及第二焊料接合點組 10 17、18而裝設於基體1第二表面1(b) »第一焊料接合點組π包含 一第一組耦接於第一半導體晶粒7内之第一 MOSFET的第一源極區 之源極焊料接合點17(s)、一組耦接於第一半導體晶粒7内之第一 MOSFET的第一閘極區之第一閘極焊料接合點17(g)。第二焊料接合 點組18包含一第二組耦接於第二半導體晶粒8内之第二M0SFET 15 的第二源極區之多個源極焊料接合點18(s)、和一耦接於第二半導體 晶粒8内之第二MOSFET的閘極區之閘極焊料接合點i8(g)。 此位於第一及第二半導體晶粒7、8内之第一及第二MOSFET 的汲極區遠離基體1 ’源極區及閘極區則接近於此基體1。當此多晶 片模組100裝設於一電路板（未顯示於圖中）上時，第一及第二半導 20 體晶粒7、8内之第一及第二M〇SFET的汲極區係被焊接至電路板 上的傳導墊》 如基體1之第一表面1(a)，第二表面1(b)可用如引線、傳導區 塊等等之傳導區9予以金屬化。此等傳導區9可包含和基體丨的第 一表面1(a)上的傳導軌跡3和傳導區塊4相同或不同的材料，及/或 10 ^24040 可以相同和不同方法製作。在第2圖中，此基體！具有一可為第一 半導體晶粒7做源極連接（例如低側源極連接）的底面傳導區6(勾。 此基體1亦具有一可為第二半導體晶粒8做源極連接（例如，古側 源極連接）的底面傳導區6(b)。 如第2圖所示，一陣列之焊接互連結構1〇(例如，烊接球片皮配 置於第一及第二半導體晶粒7、8四周。在此例中，此等焊接互連妹 構10可在此基體1的周邊，實質上也可完全地圍繞第一及第二半導 體晶粒7、8。部份焊接互連結構1()係_配設於基體丨周邊的傳 導通孔5而連通此基體】的第—表面i⑷上之驅動器晶片封裝體2。 10 此陣列之谭接互連結構10可藉由任何適合的方法形成，此等 方法包括焊糊印刷、焊接球夾入安置等等方法。隨後的回流步驟可 破執行以喊所積設之焊料。焊料積物設和回流處理均為習知技術。 第2圖所示的實例，第—及第二半導體晶粒7 未封裝之半導體晶粒不具有其 封裝的。 15 个再有將其封裝於内的模製化合物。 =實施例中，第—及第二半導體晶粒7、8係可被以—模製人 或其他合適材料封裝帛製化合物 引線或已含弓|線。[❹曰Γ 封裝體可未含 A 6 n. 封裝明粒之範例記載於美國專利第 及6，133，咖號中，其均由喬_ ！第Μ69,384 位 共同發明人m 夫所發明，其為本案其中一 20 、國專利案在此合併作為參考。 第3圖顯示以 DH、等等）顯示在模組1〇0的項部平面㈣•寫⑽如， 上的焊接互連結1^中。此等缩寫祕於基體1的第二表面 此等縮寫將參考第6及8圖在下文中說明。 11 1324040 此多晶片模組100的部分優點可參考第3圖說明。參考代號101 表示一位於此驅動器晶片封裝體2的引線與第一半導體晶粒7低側 MOSFET上的閘極區之間的連結。參考代號103表示一位於此驅動 器晶片封裝體2的引線與第二半導體晶粒8低位側MOSFET上的閘 5 極區之間的連結。低驅動信號經由代號101所顯示的電路路徑通 過’且高驅動信號經由代號103所顯示的電路路徑通過。如圖所示， 驅動器晶片封裝體2與半導體晶粒7、8上的MOSFET間的互連路 徑長度是短的。這將降低通至MOSFET之傳導路徑中的電感值。 第4圖顯示多晶片模組10〇的中側面剖面圖。第5圖顯示多晶片 10 模組10〇的前視圖。在第5圖中，第一及第二半導體晶粒7、8上的 第一及第二MOSFET的第一及第二汲極區7(d)、8(d)係如第5圖所 示。在部分實施例中，第一及第二汲極區7(d)、8(d)可被直接焊接 至電路板（未顯示）上的傳導區域(例如，傳導銅質區）。這將有助於自 第一及第二半導趙晶粒7、8内驅散尚溫。例如，相對於第8圖中所 15 示之電路圖中之高側及低側MOSFET Q1及Q2，經由其汲極連接至 此印刷電路板上將使MOSFET Q1及Q2被降溫》M〇SFETQ1& Q2 將排出相當大的熱量。擴大電路板上銅線與M〇sfeT Q1及Q2沒 極的接觸面積將使熱量排除作用達到最大。 此多晶片模組1〇〇的其他優點將參考第4及第5圖說明。第一， 20如第5圏所示，半導體晶粒7、8的背部是暴露的。可利用倒裝晶片 技術將多晶片模組⑽裝設至連到電路板上之没極連接區。以此方 法，此晶片模組具有最合宜的RDSn及功率散逸效能。一較低的 _〇η將因此而允許有高速切換效能。第二’在裝設晶片至電路板 12 (未顯示）上後’與周邊焊接球1G相隔對立之平面晶粒背部平衡確保 最终之多晶片模組100的一致的均衡高度。 第 連結構 10可對應於第8圖所示電路圖中的驅動器咖、以及第1圖及第2 圖所示的驅動器晶片封裝體2之不同的插腳，〇τ表示，，自舉輸入 ’°一電容器係由此接腳連接至sw節點。sw表示”sw節點，，。此 10 的没極之_接面；SW對於Q1的·驅動電流來說也是一返回路 徑。S2表示” Q2/PGND的源極”；幻被連接至電源接地端。vdd表 示諸如同5V 1C電源供應輸入的電源供應輸入。vsc〇係表示，，電流 感測電壓輸出，當LGATE(低側閘極)被驅動為高位及ugate(高側 閘極)被驅動為低位時，於此接腳的電壓可以為跨kM〇SFETQ2壓 15 降的10倍。PWM係表示”PWM輸入信號，，。此脈寬調變信號來自此 PWM控制器且係用於控制閘極驅動的狀態；如果此接腳是高位上 20 6圖顯示此多晶片模組卿的底視圖。在此視圖中，焊接互 1〇更清楚的被顯示出。帛6圖中不同的圓形焊接互連結構 焊接東係連接至Q1之源;^和驅動器晶片封裝體之接腳。其 連接至Q2之;及極塾以形成此上M〇SFET的源極與此下婦聊τ MOSFET即被持續驅動為導通且LGATE被驅動成低位；如果此接 腳為低位，則LGATE被驅動為高位且UGATE被驅動為低位。如果 處於開路’則此接腳將UGATE與LGATE均驅動為低位^ sgnD係 表示”信號接地”。此接腳係連接至PWN控制器的接地端。vp係一 用經由一於電壓不足封鎖的内部分割器所感測出的12伏特電源輸 入。N/C表示未連接。LDRV表示低側MOSFET之閘極驅動輸出。 HDRV表示高側MOSFET閘極驅動輸出。 13 5 5 10 15 第7圖顯示多晶片模組100的分解圖。本發明之實施例的其餘 優點將參考第7圖在下文說明。第一，如元件標號m所示，頂部 與底部表面金祕跡在驅動晶片封裝體2與卜及第二半導體曰粒 7、8上的娜服之間提供較_互連長度。此等特定軌料曰局 可依目的所《由使用者改變，㈣能於電路板（未顯示）上保持將 相同的焊接互連結構與晶粒背部覆蓋區佈局。第二，位於基體ι周 邊的焊接互連結構提供鄰近裝置較短的互連路徑，而更能依照預期 的應用而達到效能最佳化’且同時，增進電路板空間的利用率。第 三，基體1可以是-陶究基體：陶£基體具有優良的熱傳導性優 良的熱穩定性及較佳的抗潮性。當然，根據多晶片模組1〇〇的使用 特定領域’本發明的實施例也可利用其餘種類的基艘。第四，對此 於元件係個別地裝設於電路板上時’相較之下，此驅動器晶片封裝 體2在工作週期期間承受較低的溫度。在如第8圖所示之具驅動器 之雙M〇SFET +，在不同電路㈣態上賴_減能顯示出， FAN5003驅動器（可由快捷(Faijxhild)半導體公司取得）為比使用傳 統佈局的相同元件的溫度要更低42_56。(：。 多晶片模組100可以任何合適的方法形成。例如在部分實施例 中，傳導軌跡可被形成在基體丨第一及第二表面1(a)、1(b)上。然 後，例如可利用焊接將一預先成形的驅動器晶片封裝體2裝設於此 20 基體1的第一表面上。在此驅動器晶片封裝體2被裝設於此基體1 上之後，可利用倒裝晶片製程將第一及第二半導體晶粒7 8裝設於 此基體1的第二表面1(b)上《接著，在周邊的焊接互連結構1〇可如 上文所述來形成。如上述所記載，焊接互連結構1〇可由模板印刷、 夾入安置方法等等方法形成。一旦多晶片模組1〇〇被成形，則其可 14 1324040 再利用倒裝晶片製程依序地被裝設於電路板（未顯示）上。當然，也 可以顛倒一個或多個上述製程的順序且依然可以生產此多晶片模組 100。 此等在本案中已使用之名詞與表示方法係作為說明用而不是 5 用來加以限定的，且於使用此等名詞與表示方法時並無意排除所示 及所述特徵之等效物，因為應知在本發明所界定的範圍内不同的修 改是可行的。例如，雖然已封裝之驅動器晶片已被詳細說明，但其 係可被理解的，在其他實施例中，一個或多個未封裝驅動器晶片也 利用晶片直接附著製程而被裝設於上述的基體上。 10 再者，不背離本發明的範疇，本發明的一或多個實施例的一或 多個特徵可與其他實施例的一或多個特徵相組合。 【圖式簡單說明】 第1圖係根據本發明的一實施例而顯示的多晶片模組頂部立體圖。 15 第2圖係根據本發明的一實施例而顯示的多晶片模組底部立體圖。 第3圖係根據本發明的一實施例而顯示的多晶片模組頂部平面圖。 第4圖係根據本發明的一實施例而顯示的多晶片模組側面圖。 第5圖係根據本發明的一實施例而顯示的多晶片模組前視圖。 第6圖係根據本發明的一實施例而顯示的多晶片模組底部平面圖。 20 第7圖係根據本發明的一實施例而顯示的多晶片模組分解圖。 第8圖顯示應用於一同步降壓轉換器之電路圖。 【圖式之主要元件代表符號表】 100…多晶片模組 15 1324040 1 〇…焊接互連結構 1…基體 2…晶片到裝體 1(a)、1(b)-. -基體表面 5 2(a)…弓|線 3 ... Ί尊導跡 4…傳導區塊 5…傳導路線 6、6(a)、6(b)"·傳導區 10 7、8.··半導體晶粒 7(d)、8(d).·.汲極區 9...傳導區 17、18、17(s)、18(s)、17(g)、18(g)-··焊料接合點 2 Ο Ο · - · .¾¾ 器

15 Ql、Q2---MOSFET

101、103…電路路徑/連結 115 — 屬牵九iKP 16

Claims (1)

1324040 拾、申請專利範圍： 5 L 一種多晶片模組，其包含： (a) —具有第一表面及第二表面的基體，該第二表面係相對於該第一 表面； (b) —位於該基體的第一表面上的晶片； (c) 一包含一位於該第二表面上之垂直電晶體的半導體晶粒，其中 10 該晶片與該半導體晶粒係經由該基體作電氣連通；以及 (d) —組位於該基體的第二表面上的焊接互連結構陣列。 2. 如申請專利範圍第1項之多晶片模組，其中該晶片係已封裝以及 該已封裝晶片係一驅動器晶片封裝體。 3. 如申請專利範圍第1項之多晶片模組，其中該半導體晶粒係第一 15 半導體晶粒，以及該垂直電晶體係第一垂直電晶體，且其中該多晶 片模組更包含一位於該基體的第二表面上的第二半導體晶粒，其中 該第二半導體晶粒包括一第二垂直電晶體。 4. 如申請專利範圍第3項之多晶片模組，其中該第一垂直電晶體係 一低驅動FET(場效電晶體），且該第二電晶體係一高驅動FET。 20 5.如申請專利範圍第1項之多晶片模組，其中該焊接互連結構陣列 係被配置於該基體的周邊區域且圍繞該半導體晶粒。 6.如申請專利範圍第1項之多晶片模組，其中該半導體晶粒為未封 裝。 17 •如申凊專利範圍第1項之多晶片模組，其中該半導體晶粒 裝。 如申凊專利圍第1項之多晶片模組，其中該基體具有_單層陶 瓷層。 如申明專利la圍第1項之多晶片模組，其中該基體具有—單層陶 究層且包含氧化銘。 如申清專利範圍第1項之多晶片模組，其中該基體具有一單層 陶瓷層，且其中該焊接互連結構陣列係圍繞該半導體晶粒。 u·—種多晶片模組，其包含： 丨〇 (a)—具有第一表面及第二表面的陶瓷基體該第二表面係相對於該 第一表面； (b) —位於該基體的第一表面上的驅動器晶片； (c) —包含一位於該第二表面上之第一垂直電晶體的第一半導體晶 粒，其中該驅動器晶片與該第一半導體晶粒係經由該陶瓷基體作電 15 氣連通； (d) —包含位於該第二表面上之第二垂直電晶體的第二半導體晶 粒其中該驅動器晶片與該第二半導體晶粒係經由該陶瓷基體作電 氣連通；以及 (e) —配置於該第一及第二半導體晶粒周圍的焊接互連結構陣列。 20 I2.如申請專利範圍第11項之多晶片模組，其中該第一及第二半導 體晶粒為已封裝。 18 13·如申請專利範圍第11項之多晶片模組，其中該第—及第二半導 體晶粒為未封裝。 丨4.如申請專利範圍第η項之多晶片模組，其中該第—及第二半導 體晶粒係經由多個焊料接合點而耦接至該陶免基體的第二表面上。 5 15·一如申請專利範圍第11項之多晶片模組，其中該驅動器晶片、該 第一垂直電晶體及該第二垂直電晶體形成一個同步降壓轉換器的一 部分。 16·如申請專利範圍第^項之多晶片模組，其中該第—垂直電晶體 包括具有第-溝槽閘極的第一功率M〇SFET，且其中該第二垂直 10電晶體包括一具有第二溝槽閘極的第二功率m〇sfe。 17·如申請專利範圍第_之多晶片模組，其中該喊基體包括氧 化鋁》 18.如申請專利範圍第^項之多晶片模組，其中該第—及第二半導 體晶粒係為未封裝，以及其中該焊接互連結構陣列係一實質完全地 15 包圍該第一及第二半導體晶粒之焊接球陣列。 19