TWI323021B - Forming a dual damascene structure without ashing-damaged ultra-low-k intermetal dielectric - Google Patents
Forming a dual damascene structure without ashing-damaged ultra-low-k intermetal dielectric Download PDFInfo
- Publication number
- TWI323021B TWI323021B TW094108245A TW94108245A TWI323021B TW I323021 B TWI323021 B TW I323021B TW 094108245 A TW094108245 A TW 094108245A TW 94108245 A TW94108245 A TW 94108245A TW I323021 B TWI323021 B TW I323021B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- ulk
- metal interconnect
- dielectric
- interconnect structures
- Prior art date
Links
Classifications
-
- H10W20/098—
-
- H10W20/081—
-
- H10W20/084—
-
- H10W20/4421—
-
- H10W20/48—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
1323021 九、發明說明: 【發明所屬之技術領域】 本發明係有關於一種在半導體元件上形成單層或雙層 鑲嵌内連線結構的方法。 【先前技術】 超低介電常數(Ultra-low-k ; ULK)介電材料經常被用作 雙層鑲嵌内連線結構中的内金屬介電層(intermetal dielectrics ; IMD)及内層介電層(interlevel dielectrics ; ILD) 之材料,以減少半導體積體電路中金屬内連線特徵間的寄 生電容。然而,普遍應用在後段製程(back-end-of-line ; BEOL·),用以去除微影製程中所留下之光阻的電漿#刻過 程,會對ULK IMD材料產生不必要的破壞。 電漿触刻對ULK材料的破壞經由碳缺乏(carbon depletion)及增密(densification)的情況發生,並且延伸至 ULK層内數十奈米處。例如,碳缺乏的情況發生在當ULK 材料内的Si-CH3鍵結被破壞,且碳原子被一個矽懸鍵 (silicon dangling bond)取代,如此導致石夕烧(silane ; Si-OH) 經由一連串中間反應後形成,並使得ULK材料受破壞部分 的介電常數增加。另外ULK材料易受到電漿破壞的影響, 而增加ULK材料的密度,從而使其實際k值增加。 因此易受電漿蝕刻破壞的ULK材料造成重大的生產問 題,因為電漿蝕刻在半導體元件的製造上,已被普遍的應 用在後段製程。 【發明内容】 5 因此本發明之目的是提供一種在半導體元件中形成一 鑲欣内連線結構,且具有未受電漿蝕刻破壞的超低介電常 數内金屬介電層之方法 根據本發明的一實施例,在此揭露了一種在半導體元 件中形成一金屬内連線結構的改善方法。此方法包含了, 先形成一鑲嵌結構,其令鑲嵌結構包含了具有間隙之金屬 内連線結構,以及用以填充此等間隙之一内金屬介電犧牲 層,此等金屬内連線結構藉由光阻以微影製程定義出圖 案。光阻其後以-1漿姓刻製程料,且金屬Θ連線結構 以化子機械研磨法(chemical mechanical polish ; CMP)進行 平坦化。内金屬介電犧牲層以電漿蝕刻法移除,留下在金 屬内連線結構之間的間隙。移除内金屬介電犧牲層所留下 的間隙,則以ULK介電材料填滿。 内金屬介電犧牲層使用的材料可以是任何能與半導體 中其他元件相谷之材料,但在本發明的一較佳實施例中, 為了簡化相容性的考量,内金屬介電犧牲層可以是一介電 材料,並且較傾向使用ULK介電材料。在申請專利範圍第 1項之方法中,其中内金屬介電犧牲層以電漿蝕刻法移除, 而使用之電襞截刻氣體至少包含氫氣、氮氣、氨氣、氧氣、 氦氣、氬氣等其中一種氣體。電襞蝕刻氣體更可以包含碳 氫氟化物(CxHyFz)。 ULK介電材料可以是一含氧基無機型(〇xMe based inorganic type)材料或是一有機型(〇rganic based 材 料。移除使用上述材料的内金屬介電犧牲層後留下之間 隙,則施以一化學氣相沉積製程或一旋塗製程。 1323021 【實施方式】 第1圖至第6B圖係根據本發明揭露之一實施例,所繪 示之一種形成半導體元件中鑲嵌結構的製程。第1圖係繪 示一鑲嵌結構’在鑲嵌製程的一中間階段下之截面圖。在 此一示範用的中間階段下,基材20為底材,溝渠開口 36 以使用光阻層38之微影製程在一 ULK介電層32上製作出 來。 第2圖係繪示以電漿餘刻法移除光阻層3 8後所留下之 結構。其後如第3圖所繪示’此等溝渠開口 36以銅填充並 以化學機械研磨製程平坦化,形成内連線金屬導體 (interconnecting metal conductors)50。在此階段,先前用以 去除光阻層38的電漿蝕刻步驟已破壞ULK IMD層32。已 受破壞的ULK IMD材料因其介電常數已增加而不再需要。 其後如第4圖所繪示’根據本發明的一實施例,受破 壞的ULK IMD層32被移除,留下内連線金屬導體50之間 的間隙55。換句話說,ULK IMD層32是一可犧牲的IMD 層。已受破壞的ULK IMD層32可以用電漿蝕刻移除,而 電漿蝕刻所使用之蝕刻氣體至少包含氬氣、氦氣、氫氣、 氮氣、氨氣及氧氣等其中一種氣體。電漿蝕刻氣體亦可以 含有碳氫氟化物。 其後如第5圖所繪示,沉積一層新的ULK IMD層32a 以填滿内連線金屬導體50之間的間隙55,藉此提供一層介 電常數未被降級的ULK IMD層。新的ULK IMD層32a之 (JLK介電材料可以是一種含氧基無機型或有機型材料β新 7 1323021 的ULK IMD層32a可以用化學氣相沉積製程或旋塗製程沉 積。此兩種沉積製程方法都是廣為人知的技藝,且其製程 細節不需要再討論。 此新的ULK IMD層32a最後之厚度將取決於隨後製程 的需求。如第6A圖所繪示’若内連線金屬導體5〇是最後 的内連線層’此新的ULK IMD層32a的上表面將以氧化 CMP製程(0Xide CMP process) ’研磨至内連線金屬導體5〇 銅表面的高度並平坦化。如第6B圖所繪示,若另一個内連 線層,例如另外一個單層鑲嵌結構或一雙層鑲嵌結構要在 新的ULK IMD層32a上形成,則新的ULK IMD層32a可 以用氧化CMP研磨並平坦化至必要高度4〇,以製造下一級 的ILD層。 第7圖至第12B圖係根據本發明揭露之另一實施例, 所繪示乏一種形成半導體元件中雙層鑲嵌結構的製程。第7 圖係繪示一雙層鑲嵌結構,在雙層鑲嵌製程的一中間階段 下之截面圖。在此一示範用的中間階段中,基材丨2〇為底 材’介層窗(via openings)142在ULK介電層13〇和132之 間,依照一傳統雙層鑲嵌製程形成。在兩層ULK介電層13〇 及132之間,由氮化矽(SiN)形成之一蝕刻停止層131典型 上被提供。一光阻層138沉積在此結構最上方,並且以光 罩利用微影製程製作出溝渠開口 136及介層窗ι42β 第8圖係繪示隨後中間製程的結構,導線圖案(溝渠圖 案)被蝕刻進上方的ULK介電材料132(即IMD層在此蝕 刻過程中,蝕刻停止層131防止下方的ULK介電層13〇(即 ILD層)被蝕刻’如此維持住介層窗142。光阻層138則以 8 1323021 電漿Μ刻法移除。 其後如第9圖所繪示’介層窗142及溝渠開口 136以 銅填充並以CMP製程平坦化,形成一具有雙層鑲嵌結構之 内連線金屬導體150。在此階段,先前用以去除光阻層138 的電漿蝕刻製程已破壞ULKIMD層132«已受破壞的ULK IMD材料因其介電常數增加而不再需要。 其後’如第10圖所繪·示’根據本發明,已被破壞的 ULKIMD層132被移除,留下内連線金屬導體15〇之間的 間隙155。換句話說,ULK IMD層132是一可犧牲的IMD 層。已受破壞的ULKIMD層132可以用電漿蝕刻法移除, 而電漿蝕刻所使用之蝕刻氣體至少包含氬氣、氦氣、氫氣、 氮氣、氨氣及氧氣等其中之一種氣體《電漿蝕刻氣體亦可 以含有碳氫氟化物。 其後如第11圖所繪示,在内連線金屬導體150之間的 間隙155被一層新的ULK IMD層132a所填滿,如此提供 —層介電常數未被降級的ULK IMD層。新的ULK IMD層 13 2a的ULK介電材料可以是一種含氧基無機型或有機型材 料°沉積新的ULK IMD層132a可以用化學氣相沉積製程 或旋塗製程。此兩種沉積製程都是廣為人知的技藝,且其 細節不需要被討論。 新的ULK IMD層132a之最後厚度將由隨後之需求決 定。如第12A圖所繪示,若内連線金屬導體150是最後的 内連線層,則新的ULKIMD層132a將以氧化CMP製程研 磨至内連線金屬導體150銅表面之高度,並且加以平坦化。 如第12B圖所繪示,若另一内連線層,例如另一個雙層鑲 9 1323021 嵌結構或一單層鑲嵌結構將在新的ULK IMD層132a上形 成,則新的ULK IMD層132a將被氧化CMP研磨並平坦化 至必要高度140處,以製作下一級的ILD層。 第13圖繪示之流程圖200係表示此處所描述關於本發 明所使用方法的製程步驟。在步驟202,一鑲嵌結構形成。 此鑲嵌結構可以是一單層鑲嵌或是一雙層鑲嵌結構。在步 驟204,鑲敌結構的銅金屬化(copper metallization)以CMP 研磨。在步驟206,IMD層被去除。此IMD去除步驟可藉 由電漿蝕刻來達成。在步驟208,移除IMD層後形成之銅 内連線金屬化(copper interconnect metallization)之間的間 隙,藉由填充ULK材料而形成一層新的ULK IMD層。此 間隙填充步驟可藉旋塗或化學氣相沉積製程來達成β用來 形成新的ULK IMD層之ULK材料可以是一有機型或含氧 基無機型的材料。間隙填充完畢後,若沒有額外内連線層 之需求,且一最終的金屬層將要在新的ULKIMD層之上形 成時,則在步驟210,此新的ULK IMD層會藉由氧化CMP 研磨至銅内連線金屬導體之表面。若額外的内連線層將要 在新的ULK IMD層之上形成時,則在步驟212中,此新的 ULK IMD層會藉由氧化CMP研磨至距離銅内連線金屬導 體上方一必要高度後停止,以使下一層ILD層能在此新的 ULK IMD層上形成。 雖然本發明以上述之實施例加以描述,然而卻不能用 以限定本發明。只要不脫離本發明之精神,當可作各種之 更動與潤飾。因此,所有更動與潤飾應被視為在隨附之專 利申請範圍之内。 10 【圖式簡單說明】 優點與實施例 為讓本發明之上述和其他目的、特徵、 月匕更明顯易懂,所附圖式之詳細說明如下: 第1圖至第6B圖係根據本發明之態樣所纷示一單層鑲 嵌結構,在鑲嵌製程中不同的中間階段下之截面圖。β 第7圖到第12B圖係根據本發明之另一態樣所繪示一 雙層鑲嵌結構,在鑲嵌製程中不同的令間階段下之截面圖。 第13圖係繪示本發明之流程圖。 【主要元件符號說明】 20、120 :基材 32、32a ' 130、132、 36 ' 136 :溝渠開口 132a : ULK IMD 層 4〇、140 :必要高度 38、138 :光阻層 55 、 155 :間隙 50、150 :内連線金屬導體 142 :介層窗 131 :蝕刻停止層 200 :流程圖 202〜212 :步驟 11
Claims (1)
1323021 十、申請專利範圍: 1·一種形成半導體元件中金屬内連線結構之方法,該 方法至少包含: 形成一鑲敌結構,其中該鑲嵌結構包含具有間隙的金 屬内連線結構,及至少一層内金屬介電犧牲層用以填充該 些間隙,其中該些金屬内連線結構是利用光阻以微影製程 製作出圖案,而該内金屬介電犧牲層是一 ULK介電材料; 以及 利用一電漿蝕刻製程移除該光阻,以致於增加該内金 屬介電犧牲層之介電常數; 平坦化該些金屬内連線結構; 移除該内金屬介電犧牲層,因此留下該些金屬内連線 架構之間隙;以及 以一 ULK介電材料實質上填充在該些金屬内連線結構 之間的該些間隙。 2.如申請專利範圍第丨項所述之方法其中該鑲嵌結 構係一雙層鑲嵌結構。 3·如申請專利範圍第1或2項所述之方法,其中該内 屬)丨電犧牲層疋以電漿餘刻法所移除的,所使用的電漿 钱刻氣體至少包含氫氣、氮氣、氨氣、氧氣、氦氣、氮氣 等其中一種氣體》 12 4.如中請專利範圍帛3項所述之方法,其中該電聚敍 〆氣體更包含碳氫氟化物(CxHyFz)。 八5·如申請專利範圍第1或2項所述之方法,其中該Ulk ::材料是一含氧基無機型材料,並且以化學氣相沉積製 填充在該些金屬内連線結構之間的該些間隙。 6.如中請專利範圍第142項所述之方法,其_該财 "電材料是一含氧基無機型材料,並且以旋塗製程填充在 該些金屬内連線結構之間的該些間隙。 、 7·如申請專利範圍帛項所述之方法,其中該uLK 介電材料是-有機型材料,並且以化學氣相沉積製程填充 在該些金屬内連線結構之間的該些間隙。 8·如申請專利範圍第項所述之方法,其中該腿 介電材料I有機型材料,並且以旋塗製程填充在該些金 屬内連線結構之間的該些間隙。 13 1323021 七、指定代表圖: (一) 、本案指定代表圖為:第(13)圖 (二) 、本案代表圖之元件符號簡單說明: 200:流程圖 202〜212:步驟 八、本案若有化學式時,請揭示最能顯示發明 特徵的化學式:
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/000,793 US20060115981A1 (en) | 2004-12-01 | 2004-12-01 | Forming a dual damascene structure without ashing-damaged ultra-low-k intermetal dielectric |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200620543A TW200620543A (en) | 2006-06-16 |
| TWI323021B true TWI323021B (en) | 2010-04-01 |
Family
ID=36567902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094108245A TWI323021B (en) | 2004-12-01 | 2005-03-17 | Forming a dual damascene structure without ashing-damaged ultra-low-k intermetal dielectric |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20060115981A1 (zh) |
| TW (1) | TWI323021B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8809194B2 (en) | 2012-03-07 | 2014-08-19 | Tokyo Electron Limited | Formation of SiOCl-containing layer on spacer sidewalls to prevent CD loss during spacer etch |
| US8592327B2 (en) | 2012-03-07 | 2013-11-26 | Tokyo Electron Limited | Formation of SiOCl-containing layer on exposed low-k surfaces to reduce low-k damage |
| US8551877B2 (en) | 2012-03-07 | 2013-10-08 | Tokyo Electron Limited | Sidewall and chamfer protection during hard mask removal for interconnect patterning |
| US8859430B2 (en) | 2012-06-22 | 2014-10-14 | Tokyo Electron Limited | Sidewall protection of low-K material during etching and ashing |
| US9252051B1 (en) | 2014-11-13 | 2016-02-02 | International Business Machines Corporation | Method for top oxide rounding with protection of patterned features |
| US9589890B2 (en) * | 2015-07-20 | 2017-03-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for interconnect scheme |
| US10158164B2 (en) | 2015-10-30 | 2018-12-18 | Essential Products, Inc. | Handheld mobile device with hidden antenna formed of metal injection molded substrate |
| US9896777B2 (en) | 2015-10-30 | 2018-02-20 | Essential Products, Inc. | Methods of manufacturing structures having concealed components |
| US10832950B2 (en) | 2019-02-07 | 2020-11-10 | International Business Machines Corporation | Interconnect with high quality ultra-low-k dielectric |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6146986A (en) * | 1999-01-08 | 2000-11-14 | Lam Research Corporation | Lithographic method for creating damascene metallization layers |
| US20010053572A1 (en) * | 2000-02-23 | 2001-12-20 | Yoshinari Ichihashi | Semiconductor device having opening and method of fabricating the same |
| JP3992654B2 (ja) * | 2003-06-26 | 2007-10-17 | 沖電気工業株式会社 | 半導体装置の製造方法 |
-
2004
- 2004-12-01 US US11/000,793 patent/US20060115981A1/en not_active Abandoned
-
2005
- 2005-03-17 TW TW094108245A patent/TWI323021B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW200620543A (en) | 2006-06-16 |
| US20060115981A1 (en) | 2006-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11011421B2 (en) | Semiconductor device having voids and method of forming same | |
| CN100539075C (zh) | 双层多孔性介电层和半导体介电层内连线结构的制造方法 | |
| JP5263482B2 (ja) | 多層配線構造および多層配線の製造方法 | |
| KR20010098409A (ko) | 저 비유전율층 보호 방법과 상호 접속 구조체 형성 방법및 벌크 유전체 물질이 보호되는 중간 반도체 디바이스와상호 접속 구조를 갖는 반도체 기판 구조체 | |
| US9059259B2 (en) | Hard mask for back-end-of-line (BEOL) interconnect structure | |
| JP2006032864A (ja) | 多層配線構造と多層配線構造を有する半導体装置とこれらの製造方法 | |
| US6495448B1 (en) | Dual damascene process | |
| US9870944B2 (en) | Back-end-of-line (BEOL) interconnect structure | |
| JP2006019480A (ja) | 半導体装置の製造方法 | |
| US8455348B2 (en) | Manufacturing method of semiconductor device | |
| JP2008502142A (ja) | 相互接続構造の製造方法 | |
| JP2008288234A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2001223269A (ja) | 半導体装置およびその製造方法 | |
| TWI323021B (en) | Forming a dual damascene structure without ashing-damaged ultra-low-k intermetal dielectric | |
| US7217663B2 (en) | Via hole and trench structures and fabrication methods thereof and dual damascene structures and fabrication methods thereof | |
| US20230170254A1 (en) | Double patterning approach by direct metal etch | |
| US7816256B2 (en) | Process for improving the reliability of interconnect structures and resulting structure | |
| US6894364B2 (en) | Capacitor in an interconnect system and method of manufacturing thereof | |
| KR102874940B1 (ko) | 패터닝 프로세스를 위한 막 성막 | |
| JP5047504B2 (ja) | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 | |
| JP2010165760A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4383262B2 (ja) | 半導体装置及びその製造方法 | |
| US11756878B2 (en) | Self-aligned via structure by selective deposition | |
| KR100668961B1 (ko) | 금속-절연체-금속 커패시터의 제조 방법 | |
| TW413899B (en) | Manufacturing process of unlanded via |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MK4A | Expiration of patent term of an invention patent |