TWI323012B - Iii-nitride semiconductor fabrication - Google Patents
Iii-nitride semiconductor fabrication Download PDFInfo
- Publication number
- TWI323012B TWI323012B TW095136714A TW95136714A TWI323012B TW I323012 B TWI323012 B TW I323012B TW 095136714 A TW095136714 A TW 095136714A TW 95136714 A TW95136714 A TW 95136714A TW I323012 B TWI323012 B TW I323012B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor device
- nitride
- nitride semiconductor
- manufacturing
- fabricating
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
- H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
-
- H10D64/0124—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
- H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
Landscapes
- Junction Field-Effect Transistors (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
1323012 九、發明說明: I:發明所屬之技術領域】 相關申請案 此申請案係基於及主張2005年10月3日提出、標題為 5 “再生AlGaN N·面向的材料以產生自我對準之常關型 AlGaN/GaN高電子遷移率電晶體”的美國臨時申請案序號 第60/723,040號之利益,據此作成其優先權之主張,且其揭 示内容係以引用的方式併入本文中。 發明領域 ίο 本發明有關半導體裝置,且更特別有關第m族氮化物 功率半導體裝置。 I;先前 3 發明背景 定義 15 如在此所使用之第m族氮化物半導體意指一包含氮及 至少一來自第ΠΙ族的元素之半導體,諸如AIN、GaN、 AlGaN ' InN、InGaN、InAlGaN。 於第HI族氮化物異質接面半導體裝置中之二維電子氣 (2-DEG)的大介電崩潰電場(>2.2MV/公分)及高電流密度, 20 使得它們對於功率應用係吸引人的。 一習知第m族氮化物異質接面功率半導體裝置係一高 電子遷移率電晶體(HEMT)。一HEMT之想要變化係一常關 型HEMT;亦即因對其閘極缺少一適當之電壓而不允許用於 電流之傳導(除非用於微小的漏電流)的HEMT。 5 第1圖說明一常關型第m號族氮化物功率半導體裝 置,其包含一第皿族氮化物半導體疊層1。疊層1包含N-極 GaN層 2、N-極 AlGaN層 3 ' N-極GaN層 4、及N-極 AlGaN層 5, 每一層通常使用分子束外延(MBE)生長。 為製造一根據第1圖之裝置,疊層i係首先生長、且接 著蝕刻移離AlGaN層’以界定用於功率電極(例如源極及漏 極)6,7之區域。可包含一閘絕緣材料及閘極疊層或肖特基 (肖特基)閘極之閘結構8係接著形成在AlGaN層5之其餘部 份上。 在閘結構8下方之AlGaN層5在該費米(Fermi)能量之上 拉該導電帶,並移去在閘結構8下方之2DEG。其結果是使 該裝置成為常關型。
當製造一根據第1圖之裝置時,乂極GaN層4係於 AlGaN層5之蝕刻期間受損。其結果是,功率電極6,7及GaN 層4間之歐姆接觸點的品質係降低,導致一次級品質之裝 置。 【明内3 發明概要 於根據本發明的-製程中,當欲承納該等功率電極之 第皿私氮化物半導體本體係||著_保護間隔件本體所保護 時,首先界定該閘結構。 於本發明之較佳具體實施例中,藉著在一支撐本體上 方生長第ν·極第m族氮化物半導體本體;在該第一N_極 第ΙΠ族氮化物半導體本體上方生長第二Ν·極第㈣氮化物 1323012 半導體本體;在該第二N-極第ΠΙ族氮化物半導體本體上方 生長第三Ν-極第m族氮化物半導體本體;在該第三第in族 氮化物半導體本體上方生長一保護間隔件本體;移去該保 護間隔件本體之一部份以在其中界定一開口,並暴露該第 5 三第Π族氮化物半導體本體之一部份,用於承納一閘結 構;至少在該暴露部份上方生長第四N-極第m族氮化物半 導體本體;及在該第四第m族氮化物半導體本體上方形成 一閘結構而製造一裝置。 然而,根據本發明之一發明物可不限於N-極第皿族氮 10 化物裝置。如此,於另一選擇具體實施例中,可藉著在一 支撐本體上方生長第一第m族氮化物半導體本體;在該第 一 N-極第m族氮化物半導體本體上方生長第二第π族氮化 物半導體本體;在該第二N-極第m族氮化物半導體本體上 方生長第三第m族氮化物半導體本體;在該第三第皿族氮 15 化物半導體本體上方生長一保護間隔件本體;移去該保護 間隔件本體之一部份以在其中界定一開口,並暴露該第三 第皿族氮化物半導體本體之一部份,用於承納一閘結構; 及在該第三第m族氮化物半導體本體上方形成一閘結構, 製造根據本發明之一裝置。 20 於根據本發明之一製程中,當形成該閘結構時,該保 護間隔件本體亦用作一蝕刻終止層。用於形成該保護間隔 件本體的合適材料之清單包含鍺(Ge)、Si02、Si3N4、Al2〇3 等材料。 本發明之其他特色及優點將由本發明之以下參考所附
7 圖面的敘述變得明顯。 圖式簡單說明 第1圖說明一常關型第皿族氮化物功率半導體裝置之 作用區的一部份。 第2圖說明根據本發明所製造的第瓜族氮化物半導體 裴置之作用區的—部份。 第3A-3D圖說明一根據本發明之較佳具體實施例的製程。 第4圖說明用於根據本發明所製造之裝置的另一選擇 閘結構。 第5及6圖分別說明用於該閘極下方之一區域及該等功 率電極下方的區域之能帶圖,而用於根據本發明所製造之 裝置。 第7A 7F_說明一根據本發明之另一具體實施例的製程。 ^ 】 較佳實施例之詳細說明 4考第圖,根據本發明的較佳具體實施例所製造之第 族II化物功率半導體I置包含—支樓本體1G u極 第m知氮化物半導體本體12 ’其較佳地是由ν極GaN所構 成;第二N·極第m錢化物半導體本體14,其較佳地是由 N-極滿抓所構成,並形成在本體丨2上方;第三N_極第m 族氮化物半導體本㈣,其較佳地是_•極㈣所構成, 並形成在本體14上古.β . 上万,第一功率電極(例如源極),其與本體 歐姆接觸’第—功率電極2G(例如漏極),其與本體16歐姆 接觸;關之間隔件本肪,其形成在本㈣上方;第四 N-極第m族氮化物半導體本體24,其較佳地是由n極 AlGaN所構成,並形成在間隔件本體22間之本體“上方; 及閘結構26,其形成在本體24上方。 於該較佳具體實施例中,閘結構26包含閘絕緣材料 28,其譬如由Si〇2或Si"4所構成;及閘極3〇,其由任何合 適之閘材料所構成,包含金屬或非金屬閘材料。 於該較佳具體實施例中之支撐本體1〇包含基板32 '及 當需要時包含緩衝層34 ^於該較佳具體實施例中,基板& 係由矽所構成,且緩衝層3 4係由A丨N所構成。其他基板材料 包含SiC、藍寶石、或一第]π族氮化物基板,例如GaN基板。 注意如果使用一GaN基板,可能不需要一緩衝層。 現在參考第3A-3D圖,根據本發明之第一具體實施例, 第-(12)、第二(14)、第三(16)Ν·極第瓜族氣化物本體係在 支撐本體ίο上方生長,其較佳地是包含矽基板32、及ain 緩衝層34。第-⑽、第二(14)、及第三⑽係分別地由n_ 極GaN、N-極AlGaN、及N-極GaN所構成。 其次’一層間隔件材料(較佳地是鍺)係沈積或生長在第 三N-極第皿族氮化物本體16上,且經過光刻法等技術佈 圖,以獲得隔開之間隔件本體22,如藉著第3B圖所示。注 意間隔件本體22間之間隙36至少暴露第三N_極第迅族氮化 物本體16,且界定用於承納一閘結構之區域。 此後,第四N-極第皿族氮化物本體(於該較佳具體實施 例中為N-極AlGaN)係生長在至少第三N•極第羾族氮化物 半導體本體16上方,且於該較佳具體實施例中生長在間隔 1323012 件22上方,如藉著第3C圖所示。 其次,用於製造閘結構26之本體係形成在第四^極第瓜 族氮化物本體24上,且使用光刻法等佈圖該疊層,一 .今导— 該較佳具體實施例之閘結構26。如此,一閘絕緣材料本體 5 及一閘極本體係形成在第四N-極第皿族氮化物本體24上, 且佈圖至獲得閘絕緣材料2 8及閘極3 0。 在形成閘結構26之後,間隔件22係使用光刻法等進一 步佈圖’藉此在其中之開口暴露界定用於承納功率電極之 區域的第三N-極第ΠΙ族氮化物本體16。第一及第二功率電 10極18及20係接著形成在第三本體16上方,以獲得一根據該 較佳具體實施例之裝置,如藉著第2圖所示。 參考第4圖’於本發明之第二具體實施例中,閘結構26 係以一與第四N _極第m族氮化物半導體本體2 4造成肖特基 接觸之材料所形成。該製程之其餘部份係與本發明之第一 15 具體實施例相同。 根據本發明之一製程係不限於N _極第瓜族氮化物半導 體裝置。反之,其可被應用至任何半導體裝置。 參考第7A-7F圖,其中類似數字標記類似部件,於根據 該第三具體實施例的一製程中,第一第皿族氮化物半導體 2〇本體12’(例如GaN)、第二第瓜族氮化物半導體本體 14 (AlGaN)、及弟二半導體本體16’(例如GaN)係依照順序 生長在一支撐本體10上。注意本體12,、14,及16,不須為N-極。 根據本發明之一態樣,保護本體22係形成在第三第皿 族氮化物本體16’上,且經過光刻法等佈圖,以包含一閘打 10 開 ’以暴露第三第in族氮化物本體16,的__部份,用於承納 1結構°此後’―閘絕緣材料本體24係在其中該間開口 之底部,形絲_件本肪上方及在第三㈣族氮化物 24上方 本體16,±;方…閘極本體28健著形成在閘絕緣材料本體 該結果係藉著第7A圖所說明。 "-人,一閘遮罩38係形成在與間隔件本體22中之閘開 口對齊的間極本體28上方,如藉著第7B圖所示。此後,: 去間極本體取卩⑽緣㈣本體Μ之暴露部份,直至抵達 保護本體22。該結果係藉㈣7C圖所說明。 _ 其次’第-功率電極遮罩4〇係施加至保護間隔件本體 22。遮罩4G界定間隔件本脱鄰接聽構%之各部份,用 於移除,絲祕料,_件讀22之鄰㈣結構⑽ 暴露部份被移除,較佳地是《在m錢化物半導 體本體16,如藉著第7〇圖所示。‘然後,一絕緣本體鄕形 成在v間、,Ό構26上方’該絕緣本體較佳地是充填間結構 26及間隔件本體22間之”。其次,第二功率電極遮罩44 係施加在第-絕緣本體42上方,如藉著第所示。此後, 移去鄰接絕緣本體42之間隔件本體22,暴露鄰接絕緣本體 第冚族氮化物半導體本體16’的各部份,且第一(a) 及第,二(2G)功率電極係形成在第三第m族氮化物半導體本 體16的已暴露部份h該結果係—根據該第 三具體實施例 所製成之I置,如由第糊所說明。 '主於另一選擇具體實施例中,閘結構26可包含一與 第 〃'氮化物半導體本體16’肖特基接觸之本體。於此 P案例中’閘絕緣材料本體24可由該製程省略,且僅只— 特基本體可在其佈圖之後形成在間隔件本體22上方。 /私之其餘4可與上面參考本發明之第三具體實施例 所詳細敘述者相同。 注意雖然用於保護本體22之較佳材料係鍺可使用其 材料諸如Si〇2、SisN4、Abo;等,而未由本發明之範圍 及精神脫離。 N面向的第ΠΙ族氮化物半導H薄膜對於酸類係、很敏感 的,且如此能被HC1及一光阻顯影劑所輕易地蝕刻。再者, 該乾式_法巾之錢損壞該特料及增加料功率電極 下方之表面城度。吾人相信該祕表面可導致高歐姆接 觸阻抗。 於根據本發明的一製程中,保護間隔件本體22保護該 N-極第m族氮化物本體不受損壞,且亦提供一終止障礙 層,以防止該乾式钱刻法中之電漿損壞。 亦注意該第三及第四第瓜族氮化物本體通常係薄的 (<1〇〇奈米)。在該等功率電極之位置的過度蝕刻將減少該 2DEG密度,因此增加阻抗。既不是乾式、也不是式蝕刻法 係可控制的,以移去此薄膜。於根據本發明的一製程中, 所有該薄膜厚度較佳地是藉著MBE所界定,其中可精確地 監視該生長速率。H2〇2可被用於在該等功率電極之位置選 擇性地移去該保護間隔件本體(如果選擇鍺當作間隔件材 料)’而不會損壞在下邊之第ΙΠ族氮化物。 雖然本發明已關於其特定具體實施例作敘述,對於熟 1323012 諳此技藝者,許多其他變化及修改與其他應用將變得明 顯。因此,其較佳的是本發明不受限於在此之特定揭示内 容,但僅只受限於所附申請專利範圍。 【圖式簡單說明3 5 第1圖說明一常關型第m族氮化物功率半導體裝置之 作用區的一部份。 第2圖說明根據本發明所製造的第m族氮化物半導體 裝置之作用區的一部份。 第3A-3D圖說明一根據本發明之較佳具體實施例的製程。 10 第4圖說明用於根據本發明所製造之裝置的另一選擇 閘結構。 第5及6圖分別說明用於該閘極下方之一區域及該等功 率電極下方的區域之能帶圖,而用於根據本發明所製造之 裝置。 15 第7 A - 7 F圖說明一根據本發明之另一具體實施例的製程。 【主要元件符號說明】 1.. .半導體疊層 2.. .N-極GaN層 3.. .N-i£AlGaN>f 4.. .N-極GaN 層 5 ...N-輯 GaN 層 6.. .功率電極 7.. .功率電極 8.. .閘結構 13 1323012 ίο…支撑本體 12.. .第一N-極第m族氮化物半導體本體 12’...第一 N-極第m族氮化物半導體本體 14.. .第二N-極第m族氮化物半導體本體 14’...第二N-極第ΠΙ族氮化物半導體本體 16.. .第三N-極第ΠΙ族氮化物半導體本體 16’...第三N-極第m族氮化物半導體本體 18.. .第一功率電極 20.. .第二功率電極 22.. .間隔件本體 24…第四N-極第m族氮化物半導體本體 26.. .閘結構 28…閘絕緣材料 30.. .閘極 32…級 34…緩衝層 36.. .間隙 38.. .閘遮罩 40.. .第一功率電極遮罩 42··.絕緣本體 44.. .第二功率電極遮罩 14
Claims (1)
1323012 伙年日修(更)正本 v 第95136714號專利申請案申請專利範圍·修正本 98.10.2 十、申請專利範圍· 1. 一種用於製造半導體裝置之方法,包含: 在一支撐本體上方生長一第一N-極第m族氮化物 5 半導體本體; 在該第一 N-極第ΙΠ族氮化物半導體本體上方生長 一第二N-極第m族氮化物半導體本體; 在該第二N-極第瓜族氮化物半導體本體上方生長 一第三N-極第瓜族氮化物半導體本體; 10 在該第三第瓜族氮化物半導體本體上方生長一保 護間隔件本體; 移去該保護間隔件本體之一部份以在其中界定一 開口,其暴露該第三第皿族氮化物半導體本體之一部 份; 5 至少在該已暴露部份上方生長一第四N-極第冚族 氮化物半導體本體;及 在該第四第皿族氮化物半導體本體上方形成一閘 結構。 2.如申請專利範圍第1項之製造半導體裝置的方法,其中 0 該第一及該第三第瓜族氮化物半導體本體係由GaN所 構成,且該第二及該第四第皿族氮化物半導體本體係由 AIGaN所構成。 3·如申請專利範圍第1項之製造半導體裝置的方法,其中 忒支撐本體係由一基板及一設置在該基板上之緩衝層 15 1323012 所構成。 4. 如申請專利範圍第3項之製造半導體裝置的方法,其中 該基板係由石夕所構成。 5. 如申請專利範圍第3項之製造半導體裝置的方法,其中 5 該基板係由碳化石夕所構成。 6. 如申請專利範圍第3項之製造半導體裝置的方法,其中 該基板係由藍寶石所構成。 7. 如申請專利範圍第3項之製造半導體裝置的方法,其中 該缓衝層係由一第ΙΠ族氮化物本體所構成。 10 8.如申請專利範圍第3項之製造半導體裝置的方法,其中 該缓衝層係由A1N所構成。 9. 如申請專利範圍第1項之製造半導體裝置的方法,其中 該支撐本體係由一第ΠΙ族氮化物材料所構成。 10. 如申請專利範圍第1項之製造半導體裝置的方法,其中 15 該支撐本體係由GaN所構成。 11. 如申請專利範圍第1項之製造半導體裝置的方法,其中 該閘結構係由一閘絕緣物及一閘極所構成。 12. 如申請專利範圍第1項之製造半導體裝置的方法,其中 該閘結構與該第四第ΠΙ族氮化物半導體本體造成肖特 20 基接觸。 13. 如申請專利範圍第1項之製造半導體裝置的方法,更包 含在形成該閘結構之後形成功率電極,每一功率電極電 耦接至該第三第ΠΙ族氮化物半導體本體。 14. 如申請專利範圍第1項之製造半導體裝置的方法,其中 [S 1 16 1323012 該保護間隔件本體係由鍺、Si02、Si3N4、及A1203之至 少一種所構成。 15. —種用於製造半導體裝置之方法,包含: 在一支撐本體上方生長一第一第m族氮化物半導 5 體本體; 在該第一N-極第m族氮化物半導體本體上方生長 一第二第m族氮化物半導體本體; 在該第二N-極第m族氮化物半導體本體上方生長 一第三第m族氮化物半導體本體; 10 在該第三第皿族氮化物半導體本體上方生長一保 護間隔件本體; 移去該保護間隔件本體之一部份以在其中界定一 開口,其暴露該第三第m族氮化物半導體本體之一部 份;及 15 在該第三第m族氮化物半導體本體上方形成一閘 結構。 16. 如申請專利範圍第15項之製造半導體裝置的方法,更包 含在形成該閘結構之後形成功率電極,該等功率電極電 耦接至該第三第m族氮化物半導體本體。 20 17.如申請專利範圍第15項之製造半導體裝置的方法,更包 含移去該保護間隔件本體鄰接該閘結構之一部份,以暴 露至少該第三第m族氮化物半導體本體,在該閘結構上 方及至少在鄰接該閘結構之已暴露部份上方形成一絕 緣本體,移去該保護間隔件本體之其餘部份的至少一部 [S1 17 1323012 份,以暴露該第三第m族氮化物半導體本體之至少一部 份;及在該第三第m族氮化物半導體本體之已暴露部份 上方形成功率電極。 18. 如申請專利範圍第15項之製造半導體裝置的方法,其中 5 該第一及該第三第ΠΙ族氮化物半導體本體係由GaN所 構成,且該第二第ΠΙ族氮化物半導體本體係由AlGaN所 構成。 19. 如申請專利範圍第15項之製造半導體裝置的方法,其中 該支撐本體係由一基板及一設置在該基板上之緩衝層 10 所構成。 20. 如申請專利範圍第19項之製造半導體裝置的方法,其中 該基板係由矽、碳化矽、或藍寶石之至少一種所構成。 21. 如申請專利範圍第19項之製造半導體裝置的方法,其中 該緩衝層係由一第ΠΙ族氮化物本體所構成。 15 22.如申請專利範圍第19項之製造半導體裝置的方法,其中 該緩衝層係由A1N所構成。 23. 如申請專利範圍第15項之製造半導體裝置的方法,其中 該支撐本體係由一第m族氮化物材料所構成。 24. 如申請專利範圍第15項之製造半導體裝置的方法,其中 20 該支撐本體係由GaN所構成。 25. 如申請專利範圍第15項之製造半導體裝置的方法,其中 該閘結構係由一閘絕緣物及一閘極所構成。 26. 如申請專利範圍第15項之製造半導體裝置的方法,其中 該閘結構與該第四第皿族氮化物半導體本體造成肖特 18 1323012 基接觸。 27.如申請專利範圍第15項之製造半導體裝置的方法,其中 該保護間隔件本體係由鍺、Si02、Si3N4、及A1203之一 所構成。 19 1323012 沙年~月”日修(更)正本 98.10.27 第95 136714號專利申t案圖式修正本 1/7 8 5 2 缓衝層 基板材科 第7圖 30 18 26 22 28 24 22 20 Ϊ6 14 72 .32 •34 10 2 1323012 2/7
22 22 第圓 36 16 14 10' 12 34 .32 第3B
24 22 Ί6 14 12 34 32
•30 261323012 3/7 -28 24 22 ϊ〇4 22 Ί0< /22 76 14 12 34 第3D圖 26 /30 24 /22 ^ 16 14 /2 32 /34 1323012 4/7
第5圖
第ό圖 1323012 5/7 22— 10S 22- 70S 20, 1 | 22— 70S 28 24 22 -16' 14' 12' 34 32 第7Α圖 38 28 24 22 76' 14' 12' '34 32 第7Β圖 ^28 -24 22 16' 14' 72· 34 32 第7CS圖 1323012 6/7 40- 22- Ί0< 26
Ί4' -12' -16' 34 -32 第7D圖 44 22-
14' Ί2' 34 第7E圖 32 70^ 1323012 7/7 42
第7F圖
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US72304005P | 2005-10-03 | 2005-10-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200725754A TW200725754A (en) | 2007-07-01 |
| TWI323012B true TWI323012B (en) | 2010-04-01 |
Family
ID=37906837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW095136714A TWI323012B (en) | 2005-10-03 | 2006-10-03 | Iii-nitride semiconductor fabrication |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7399692B2 (zh) |
| JP (1) | JP5297806B2 (zh) |
| DE (1) | DE112006002487B4 (zh) |
| TW (1) | TWI323012B (zh) |
| WO (1) | WO2007041595A2 (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7915643B2 (en) | 2007-09-17 | 2011-03-29 | Transphorm Inc. | Enhancement mode gallium nitride power devices |
| US8309987B2 (en) | 2008-07-15 | 2012-11-13 | Imec | Enhancement mode semiconductor device |
| US8624260B2 (en) | 2010-01-30 | 2014-01-07 | National Semiconductor Corporation | Enhancement-mode GaN MOSFET with low leakage current and improved reliability |
| JP2012156332A (ja) * | 2011-01-26 | 2012-08-16 | Toshiba Corp | 半導体素子 |
| US8710511B2 (en) * | 2011-07-29 | 2014-04-29 | Northrop Grumman Systems Corporation | AIN buffer N-polar GaN HEMT profile |
| CN102290345B (zh) * | 2011-09-21 | 2013-04-03 | 西安电子科技大学 | 深亚微米栅长AlGaN/GaN HEMT制作方法 |
| JP6186380B2 (ja) | 2012-02-23 | 2017-08-23 | センサー エレクトロニック テクノロジー インコーポレイテッド | 半導体層に対するオーミックコンタクトを含むデバイスヘテロ構造を形成することを含む方法および半導体層に対するオーミックコンタクトを含むデバイスヘテロ構造を含むデバイス |
| CN106206695B (zh) * | 2015-05-07 | 2019-03-08 | 中国科学院苏州纳米技术与纳米仿生研究所 | 降低注入损伤实现增强型hemt器件的方法及增强型hemt器件 |
| US9673311B1 (en) | 2016-06-14 | 2017-06-06 | Semiconductor Components Industries, Llc | Electronic device including a multiple channel HEMT |
| US9865721B1 (en) * | 2016-06-15 | 2018-01-09 | Qorvo Us, Inc. | High electron mobility transistor (HEMT) device and method of making the same |
| TWI762346B (zh) * | 2021-06-04 | 2022-04-21 | 瑞礱科技股份有限公司 | 一種iii族氮化物半導體元件之歐姆接觸製造方法 |
| CN114242800B (zh) * | 2021-11-24 | 2023-08-22 | 华南理工大学 | 日盲AlGaN紫外光电探测器及其制备方法 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59127871A (ja) * | 1983-01-13 | 1984-07-23 | Nec Corp | 半導体装置の製造方法 |
| JPH04340231A (ja) * | 1991-01-10 | 1992-11-26 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JPH10223901A (ja) * | 1996-12-04 | 1998-08-21 | Sony Corp | 電界効果型トランジスタおよびその製造方法 |
| JPH10294452A (ja) * | 1997-04-22 | 1998-11-04 | Sony Corp | ヘテロ接合電界効果トランジスタ |
| US6316793B1 (en) | 1998-06-12 | 2001-11-13 | Cree, Inc. | Nitride based transistors on semi-insulating silicon carbide substrates |
| JP2000277724A (ja) * | 1999-03-26 | 2000-10-06 | Nagoya Kogyo Univ | 電界効果トランジスタとそれを備えた半導体装置及びその製造方法 |
| JP4577460B2 (ja) * | 1999-04-01 | 2010-11-10 | ソニー株式会社 | 半導体素子およびその製造方法 |
| JP2001077353A (ja) * | 1999-06-30 | 2001-03-23 | Toshiba Corp | 高電子移動度トランジスタ及び電力増幅器 |
| EP1104031B1 (en) | 1999-11-15 | 2012-04-11 | Panasonic Corporation | Nitride semiconductor laser diode and method of fabricating the same |
| JP2002093819A (ja) * | 2000-09-11 | 2002-03-29 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| JP2002280571A (ja) * | 2001-03-19 | 2002-09-27 | Toshiba Corp | GaN系HEMTのシミュレーション装置 |
| US6723165B2 (en) * | 2001-04-13 | 2004-04-20 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating Group III nitride semiconductor substrate |
| US20050124176A1 (en) * | 2001-07-17 | 2005-06-09 | Takashi Sugino | Semiconductor device and method for fabricating the same and semiconductor device application system |
| JP2003086608A (ja) * | 2001-09-14 | 2003-03-20 | Toshiba Corp | 電界効果トランジスタ及びその製造方法 |
| US6982204B2 (en) * | 2002-07-16 | 2006-01-03 | Cree, Inc. | Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses |
| JP3853711B2 (ja) * | 2002-07-24 | 2006-12-06 | 日本電信電話株式会社 | 半導体装置の製造方法 |
| JP2005210105A (ja) * | 2003-12-26 | 2005-08-04 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US7045404B2 (en) * | 2004-01-16 | 2006-05-16 | Cree, Inc. | Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof |
| US7170111B2 (en) | 2004-02-05 | 2007-01-30 | Cree, Inc. | Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same |
| US7247889B2 (en) * | 2004-12-03 | 2007-07-24 | Nitronex Corporation | III-nitride material structures including silicon substrates |
| US20070023761A1 (en) * | 2005-07-26 | 2007-02-01 | Robbins Virginia M | Silicon carbon germanium (SiCGe) substrate for a group III nitride-based device |
| US20070138505A1 (en) * | 2005-12-12 | 2007-06-21 | Kyma Technologies, Inc. | Low defect group III nitride films useful for electronic and optoelectronic devices and methods for making the same |
-
2006
- 2006-09-29 US US11/537,304 patent/US7399692B2/en active Active
- 2006-10-03 WO PCT/US2006/038678 patent/WO2007041595A2/en not_active Ceased
- 2006-10-03 TW TW095136714A patent/TWI323012B/zh not_active IP Right Cessation
- 2006-10-03 DE DE112006002487T patent/DE112006002487B4/de not_active Expired - Fee Related
- 2006-10-03 JP JP2008533784A patent/JP5297806B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009515320A (ja) | 2009-04-09 |
| JP5297806B2 (ja) | 2013-09-25 |
| TW200725754A (en) | 2007-07-01 |
| US7399692B2 (en) | 2008-07-15 |
| DE112006002487T5 (de) | 2008-07-24 |
| WO2007041595A3 (en) | 2009-04-23 |
| DE112006002487B4 (de) | 2011-02-24 |
| WO2007041595A2 (en) | 2007-04-12 |
| US20070077745A1 (en) | 2007-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10886381B2 (en) | Epitaxial structure of N-face group III nitride, active device, and method for fabricating the same with integration and polarity inversion | |
| US11469308B2 (en) | Epitaxial structure of N-face group III nitride, active device, and method for fabricating the same with integration and polarity inversion | |
| TW577127B (en) | Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment and methods of fabricating same | |
| JP5396369B2 (ja) | 半導体基板構造および半導体素子 | |
| KR101108344B1 (ko) | 캡층 및 리세스된 게이트를 가지는 질화물계트랜지스터들의 제조방법들 | |
| JP5156235B2 (ja) | 窒化物ベースのトランジスタの製作方法 | |
| TW201212229A (en) | Group III-nitride enhancement mode field effect devices and fabrication methods | |
| US20130240951A1 (en) | Gallium nitride superjunction devices | |
| CN110754001B (zh) | 用以改善氮化镓间隔件厚度均匀度的增强型氮化镓晶体管 | |
| CN103348480B (zh) | 用于氮化镓晶体管的离子植入及自行对准栅极结构 | |
| JP5635888B2 (ja) | 高導電性のソース/ドレイン接点を有するiii族窒化物トランジスタ及びその製造方法 | |
| US9472684B2 (en) | Lateral GaN JFET with vertical drift region | |
| CN112531025B (zh) | 高电子迁移率晶体管 | |
| TW200305283A (en) | High power-low noise microwave GaN heterojunction field effet transistor | |
| TWI323012B (en) | Iii-nitride semiconductor fabrication | |
| CN108649071A (zh) | 半导体器件及其制造方法 | |
| CN112928161A (zh) | 高电子迁移率晶体管及其制作方法 | |
| CN104638010A (zh) | 一种横向导通的GaN常关型MISFET器件及其制作方法 | |
| CN112652659B (zh) | 高电子迁移率晶体管及其制作方法 | |
| CN112750700B (zh) | 高电子迁移率晶体管及其制作方法 | |
| CN103296078A (zh) | 具有栅极隔离物的增强型GaN高电子迁移率晶体管器件及其制备方法 | |
| CN116487260A (zh) | 高电子迁移率晶体管及其制作方法 | |
| CN103201841A (zh) | 半导体器件及半导体器件的制造方法 | |
| JP2017079282A (ja) | 半導体装置の製造方法 | |
| CN107431009B (zh) | 半导体装置的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |