[go: up one dir, main page]

DE112006002487T5 - Herstellung von Gruppe-III-Nitrid-Halbleiter-Bauteilen - Google Patents

Herstellung von Gruppe-III-Nitrid-Halbleiter-Bauteilen Download PDF

Info

Publication number
DE112006002487T5
DE112006002487T5 DE112006002487T DE112006002487T DE112006002487T5 DE 112006002487 T5 DE112006002487 T5 DE 112006002487T5 DE 112006002487 T DE112006002487 T DE 112006002487T DE 112006002487 T DE112006002487 T DE 112006002487T DE 112006002487 T5 DE112006002487 T5 DE 112006002487T5
Authority
DE
Germany
Prior art keywords
group iii
iii nitride
nitride semiconductor
semiconductor body
over
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112006002487T
Other languages
English (en)
Other versions
DE112006002487B4 (de
Inventor
Zhi El Segundo He
Robert Altadena Beach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE112006002487T5 publication Critical patent/DE112006002487T5/de
Application granted granted Critical
Publication of DE112006002487B4 publication Critical patent/DE112006002487B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D64/0124—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren zur Herstellung eines Halbleiterbauteils, mit den folgenden Schritten:
Aufwachsen eines ersten N-polaren Gruppe-III-Nitrid-Halbleiterkörpers über einem Trägerkörper;
Aufwachsen eines zweiten N-polaren Gruppe-III-Nitrid-Halbleiterkörpers über dem ersten N-polaren Gruppe-III-Nitrid-Halbleiterkörper;
Aufwachsen eines dritten N-polaren Gruppe-III-Nitrid-Halbleiterkörpers über dem zweiten N-polaren Gruppe-III-Nitrid-Halbleiterkörper;
Aufwachsen eines Schutz-Abstandskörpers über dem dritten Gruppe-III-Nitrid-Halbleiterkörper;
Entfernen eines Teils des Schutz-Abstandskörpers zur Bildung einer Öffnung in diesem, die einen Teil des dritten Gruppe-III-Nitrid-Halbleiterkörpers freilegt;
Aufwachsen eines vierten N-polaren Gruppe-III-Nitrid-Halbleiterkörpers zumindest über dem freiliegenden Teil; und
Bilden einer Gate-Struktur über dem vierten Gruppe-III-Nitrid-Halbleiterkörper.

Description

  • Verwandte Anmeldung
  • Diese Anmeldung beruht auf der provisorischen US-Patentanmeldung Nr. 60/723,040 vom 3. Oktober 2005 mit dem Titel "RE-GROWING AlGaN N-FACED MATERIALS TO PRODUCE SELF-ALIGNED NORMALLY-OFF AlGaN/GaN-HEMT" und beansprucht deren Vergünstigungen, wobei deren Priorität hiermit beansprucht wird und deren Inhalt durch diese Bezugnahme hier mit aufgenommen wird.
  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf Halbleiter-Bauteile und insbesondere auf Gruppe-III-Nitrid-Leistungshalbleiter-Bauteile.
  • Definitionen
  • Ein Gruppe-III-Nitrid-Halbleiter, wie der Begriff hier verwendet wird, bezieht sich auf einen Halbleiter, der Stickstoff und zumindest ein Element aus der Gruppe III einschließt, wie z. B. AlN, GaN, AlGaN, InN, InGaN, InAlGaN.
  • Hintergrund der Erfindung
  • Die große dielektrische Durchbruchs-Feldstärke (> 2,2 MV/cm) und die hohe Stromdichte des zweidimensionalen Elektronengases (2-DEG) in Gruppe-III-Nitrid-Hetero-Grenzschicht-Halbleiterbauteilen macht sie für Leistungsanwendungen attraktiv.
  • Ein bekanntes Gruppe-III-Nitrid-Heteroübergang-Leistungshalbleiter-Bauteil ist ein eine hohe Elektronenbeweglichkeit aufweisender Transistor (HEMT). Eine wünschenswerte Variation eines HEMT ist ein normalerweise sperrender HEMT; das heißt ein HEMT, der keine Stromleitung (mit Ausnahme eines sehr kleinen Leckstromes) bei Fehlen einer geeigneten Spannung an seiner Gate-Elektrode zulässt.
  • 1 zeigt ein normalerweise sperrendes Gruppe-III-Nitrid-Leistungshalbleiter-Bauteil, das einen Gruppe-III-Nitrid-Halbleiter-Stapel 1 einschließt. Der Stapel 1 schließt eine N-polare GaN-Schicht 2, eine N-polare AlGaN-Schicht 3, eine N-polare GaN-Schicht 4 und eine N-polare AlGaN-Schicht 5 ein, die jeweils in üblicher Weise unter Verwendung der Molekularstrahlepitaxy (MBE) zum Aufwachsen gebracht werden.
  • Um ein Bauteil gemäß 1 herzustellen, wird zunächst ein Stapel 1 zum Aufwachsen gebracht, und dann wird die AlGaN-Schicht fortgeätzt, um Bereiche für Leistungselektroden (beispielsweise Source- und Drain-Elektroden) 6, 7 zu bilden. Die Gate-Struktur 8, die einen Gate-Isolations- und Gate-Elektroden-Stapel oder eine Schottky-Gate-Elektrode einschließen kann, wird dann auf dem Rest der AlGaN-Schicht 5 gebildet.
  • Die AlGaN-Schicht 5 unter der Gate-Struktur 8 zieht das Leitungsband über die Fermi-Energie und beseitigt das 2DEG unter der Gate-Struktur 8. Als ein Ergebnis wird das Bauteil normalerweise sperrend gemacht.
  • Wenn das Bauteil gemäß 1 hergestellt wird, wird die N-polare GaN-Schicht 4 während des Ätzens der AlGaN-Schicht 5 beschädigt. Als Ergebnis wird die Qualität des Ohm'schen Kontakts zwischen den Leistungselektroden 6, 7 und der GaN-Schicht 4 verringert, was zu einem Bauteil mit geringerer Qualität führt.
  • Zusammenfassung der Erfindung
  • In einem Prozess gemäß der vorliegenden Erfindung wird die Gate-Struktur als erstes definiert, während der Gruppe-III-Nitrid-Halbleiterkörper, der die Leistungselektroden aufnehmen soll, durch einen Schutz-Abstandskörper geschützt ist.
  • Bei einer bevorzugten Ausführungsform der vorliegenden Erfindung wird ein Bauteil dadurch hergestellt, dass ein erster N-polarer Gruppe-III-Nitrid-Halbleiterkörper über einem Trägerkörper zum Aufwachsen gebracht wird; ein zweiter N-polarer Gruppe-III-Nitrid-Halbleiterkörper über dem ersten N-polaren Gruppe-III-Nitrid-Halbleiterkörper zum Aufwachsen gebracht wird; ein dritter N-polarer Gruppe-III-Nitrid-Halbleiterkörper über dem zweiten N-polaren Gruppe-III-Nitrid-Halbleiterkörper zum Aufwachsen gebracht wird, ein Schutz-Abstandskörper über dem dritten Gruppe-III-Nitrid-Halbleiterkörper zum Aufwachsen gebracht wird; ein Teil des Schutz-Abstandskörpers entfernt wird, um eine Öffnung in diesem auszubilden, die einen Teil des dritten Gruppe-III-Nitrid-Halbleiterkörpers für die Aufnahme einer Gate-Struktur freilegt; ein vierter N-polarer Gruppe-III-Nitrid-Halbleiterkörper zumindest über dem freigelegten Teil zum Aufwachsen gebracht wird; und eine Gate-Struktur über dem vierten Gruppe-III-Nitrid-Halbleiterkörper gebildet wird.
  • Ein Halbleiterbauteil gemäß der vorliegenden Erfindung ist jedoch nicht auf N-polare Gruppe-III-Nitrid-Bauteile beschränkt. So kann in einer alternativen Ausführungsform ein Bauteil gemäß der vorliegenden Erfindung durch Aufwachsen eines ersten Gruppe-III-Nitrid-Halbleiterkörpers über einem Trägerkörper; Aufwachsen eines zweiten Gruppe-III-Nitrid-Halbleiterkörpers über dem ersten N-polaren Gruppe-III-Nitrid-Halbleiterkörper; Aufwachsen eines dritten Gruppe-III-Nitrid-Halbleiterkörpers über dem zweiten N-polaren Gruppe-III-Nitrid-Halbleiterkörper; Aufwachsen eines Schutz-Abstandskörpers über dem dritten Gruppe-III-Nitrid-Halbleiterkörper; Entfernen eines Teils des Schutz-Abstandskörpers zur Bildung einer Öffnung in diesem, um einen Teil des dritten Gruppe-III-Nitrid-Halbleiterkörpers zur Aufnahme einer Gate-Struktur freizulegen; und Bilden einer Gate-Struktur über dem dritten Gruppe-III-Nitrid-Halbleiterkörper hergestellt werden.
  • Bei einem Verfahren gemäß der vorliegenden Erfindung wirkt der Schutz-Abstandskörper auch als ein Ätzstopp, während die Gate-Struktur gebildet wird. Eine Liste von verfügbaren Materialien zur Bildung des Schutz-Abstandskörpers schließt Ge, SiO2, Si3N4, Al2O3 oder ähnliches Material ein.
  • Weitere Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung der Erfindung ersichtlich, die sich auf die beigefügten Zeichnungen bezieht.
  • Kurze Beschreibung der Zeichnungen
  • 1 zeigt einen Teil des aktiven Bereiches eines normalerweise sperrenden Gruppe-III-Nitrid-Leistungshalbleiter-Bauteils.
  • 2 zeigt einen Teil des aktiven Bereiches eines Gruppe-III-Nitrid-Halbleiterbauteils, das gemäß der vorliegenden Erfindung hergestellt ist.
  • 3A–3D zeigen ein Verfahren gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung.
  • 4 zeigt eine alternative Gate-Struktur für ein Bauteil, das gemäß der vorliegenden Erfindung hergestellt wird.
  • 5 und 6 zeigen jeweils die Band-Diagramme für einen Bereich unter dem Gate und Bereichen unter den Leistungselektroden für ein Bauteil, das gemäß der vorliegenden Erfindung hergestellt ist.
  • 7A–7F zeigen einen Prozess gemäß einer weiteren Ausführungsform der vorliegenden Erfindung.
  • Ausführliche Beschreibung der Figuren
  • Gemäß 2 schließt ein Gruppe-III-Nitrid-Leistungshalbleiter-Bauteil, das gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung hergestellt ist, einen Trägerkörper 10, einen ersten N-polaren Gruppe-III-Nitrid-Halbleiterkörper 12, der vorzugsweise aus N-polarem GaN zusammengesetzt ist, einen zweiten N-polaren Gruppe-III-Nitrid-Halbleiterkörper 14, der vorzugsweise aus N-polarem AlGaN zusammengesetzt ist, der über dem Körper 12 ausgebildet wird, einen dritten N-polaren Gruppe-III-Nitrid-Halbleiterkörper 16, der vorzugsweise aus N-polarem GaN zusammengesetzt ist und über dem Körper 14 ausgebildet ist, eine erste Leistungselektrode (beispielsweise eine Source-Elektrode) in Ohm'schem Kontakt mit dem Körper 16, eine zweite Leistungselektrode 20 (beispielsweise eine Drain-Elektrode) in Ohm'schem Kontakt mit dem Körper 16, mit Abstand angeordnete Abstandskörper 22, die über dem Körper 16 ausgebildet sind, einen vierten N-polaren Gruppe-III-Nitrid-Halbleiterkörper 24, der vorzugsweise aus N-polarem AlGaN zusammengesetzt ist und über dem Körper 16 zwischen den Abstandskörpern 22 ausgebildet ist, und eine Gate-Struktur 26 ein, die über dem Körper 24 gebildet ist.
  • Bei der bevorzugten Ausführungsform schließt die Gate-Struktur 26 eine Gate-Isolation 28, die beispielsweise aus SiO2 oder Si3N4 besteht, und eine Gate-Elektrode 30 ein, die aus irgendeinem geeigneten Gate-Material besteht, unter Einschluss von metallischen und nicht-metallischen Gate-Materialien.
  • Der Trägerkörper 10 schließt bei der bevorzugten Ausführungsform ein Substrat 32 und, falls erforderlich, eine Pufferschicht 34 ein. Bei der bevorzugten Ausführungsform besteht das Substrat 32 aus Silizium, und die Pufferschicht 34 besteht aus AlN. Andere Substrat-Materialien schließen SiC, Saphir oder ein Gruppe-III-Nitrid-Substrat, beispielsweise ein GaN-Substrat, ein. Es ist festzustellen, dass wenn ein GaN-Substrat verwendet wird, eine Pufferschicht gegebenenfalls entfallen kann.
  • Gemäß den 3A–3D werden bei der ersten Ausführungsform der vorliegenden Erfindung erste (12) zweite (14) dritte (16) N-polare Gruppe-III-Nitrid-Körper über dem Trägerkörper 10 zum Aufwachsen gebracht, der vorzugsweise ein Silizium-Substrat 32 und eine AlN-Pufferschicht 34 einschließt.
  • Der erste (12), zweite (14) und dritte (16) Halbleiterkörper bestehen jeweils aus N-polarem GaN, N-polarem AlGaN bzw. N-polarem GaN.
  • Als nächstes wird eine Schicht aus Abstandsmaterial (vorzugsweise Ge) auf dem dritten N-polaren Gruppe-III-Nitrid-Körper 16 abgeschieden oder aufgewachsen, und mit Hilfe der Photolithographie oder einer ähnlichen Technik mit einem Muster versehen, um mit Abstand angeordnete Abstandskörper 22 zu erzielen, wie dies in 3B gezeigt ist. Es ist darauf hinzuweisen, dass die Lücke 36 zwischen den Abstandskörpern 22 zumindest den dritten N-polaren Gruppe-III-Nitrid-Körper 16 freilegt und einen Bereich zur Aufnahme einer Gate-Struktur bildet.
  • Danach wird ein vierter N-polarer Gruppe-III-Nitrid-Körper (N-polares AlGaN bei der bevorzugten Ausführungsform) über zumindest dem dritten N-polaren Gruppe-III-Nitrid-Halbleiterkörper 16 und bei der bevorzugten Ausführungsform über den Abstandskörpern 22 zum Aufwachsen gebracht, wie dies in 3C gezeigt ist.
  • Als nächstes werden Körper zur Herstellung der Gate-Struktur 26 auf dem vierten N-polaren Gruppe-III-Nitrid-Körper 24 gebildet, und der Stapel wird unter Verwendung der Photolithographie oder dergleichen mit einem Muster versehen, um die Gate-Struktur 26 der bevorzugten Ausführungsform zu gewinnen. So werden ein Gate-Isolierkörper und ein Gate-Elektrodenkörper auf dem vierten N-polaren Gruppe-III-Nitrid-Körper 24 gebildet und mit einem Muster versehen, um die Gate-Isolation 28 und die Gate-Elektrode 30 zu erhalten.
  • Nachdem die Gate-Struktur 26 gebildet wurde, werden die Abstandskörper 22 weiter unter Verwendung der Photolithographie oder dergleichen mit einem Muster versehen, wodurch Öffnungen in diesem den dritten N-polaren Gruppe-III-Nitrid-Körper 16 freilegen und Bereiche zur Aufnahme von Leistungselektroden bilden. Erste und zweite Leistungselektroden 18 und 20 werden dann über dem dritten Körper 16 gebildet, um ein Bauteil gemäß der bevorzugten Ausführungsform zu schaffen, wie es in 2 gezeigt ist.
  • Gemäß 4 wird bei der zweiten Ausführungsform der vorliegenden Erfindung die Gate-Struktur 26 mit einem Material gebildet, das einen Schottky-Kontakt mit dem vierten N-polaren Gruppe-III-Nitrid-Halbleiterkörper 24 herstellt. Der übrige Teil des Verfahrens entspricht dem der ersten Ausführungsform der vorliegenden Erfindung.
  • Ein Verfahren gemäß der vorliegenden Erfindung ist nicht auf N-polare Gruppe-III-Nitrid-Halbleiterbauteile beschränkt. Vielmehr kann es auf irgendein Halbleiterbauteil angewandt werden.
  • Gemäß den 7A–7E, in denen gleiche Bezugsziffern gleiche Merkmale bezeichnen, werden in einem Verfahren gemäß der dritten Ausführungsform ein erster Gruppe-III-Nitrid-Halbleiterkörper 12' (beispielsweise GaN), ein zweiter Gruppe-III-Nitrid-Halbleiterkörper 14' (AlGaN) und ein dritter Halbleiterkörper 16' (beispielsweise GaN) in einer Folge auf einem Trägerkörper 10 zum Aufwachsen gebracht. Es sei darauf hingewiesen, dass die Körper 12', 14' und 16' nicht N-polar sein müssen.
  • Gemäß einem Gesichtspunkt der vorliegenden Erfindung wird der Schutzkörper 22 auf dem dritten Gruppe-III-Nitrid-Körper 16' gebildet und unter Verwendung der Photolithographie oder dergleichen mit einem Muster versehen, um eine Gate-Öffnung zu bilden, um einen Teil des Gruppe-III-Nitrid-Körpers 16' zur Aufnahme einer Gate-Struktur freizulegen. Danach wird ein Gate-Isolationskörper 24 über dem Abstandskörper 22 und über dem dritten Gruppe-III-Nitrid-Körper 16' an dem Boden der darin ausgebildeten Gate-Öffnung ausgebildet. Ein Gate-Elektrodenkörper 28 wird dann über dem Gate-Isolationskörper 24 ausgebildet. Das Ergebnis ist in 7A gezeigt.
  • Als nächstes wird eine Gate-Maske 38 über dem Gate-Elektrodenkörper 28 in Ausrichtung mit der Gate-Öffnung in dem Abstandskörper 22 gebildet, wie dies in 7B gezeigt ist. Danach werden die nicht-maskierten Teile des Gate-Elektrodenkörpers 22 und des Gate-Isolationskörpers 24 entfernt, bis der Schutzkörper 22 erreicht ist. Das Ergebnis ist in 7C gezeigt.
  • Als nächstes wird eine erste Leistungselektroden-Maske 40 auf dem Schutz-Abstandskörper 22 aufgebracht. Die Maske 40 definiert Teile des Abstandskörpers 22 benachbart zu der Gate-Struktur 26, die zu entfernen sind, und durch Ätzen oder dergleichen werden unmaskierte Teile des Abstandskörpers 22 benachbart zur Gate-Struktur 26 entfernt, wodurch vorzugsweise der dritte Gruppe-III-Nitrid-Halbleiterkörper 16' freigelegt wird, wie dies in 7D gezeigt ist. Danach wird ein Isolationskörper 42 über zumindest der Gate-Struktur 26 gebildet, der vorzugsweise den Raum zwischen der Gate-Struktur 26 und den Abstandskörpern 22 füllt. Als nächstes wird eine zweite Leistungselektroden-Maske 44 über dem ersten Isolationskörper 42 aufgebracht, wie dies in 7E gezeigt ist. Danach werden die Abstandskörper 22 benachbart zu dem Isolierkörper 42 entfernt, wodurch Teile des dritten Gruppe-III-Nitrid-Halbleiterkörpers 16' benachbart zu dem Isolationskörper 42 freigelegt werden, und erste (18) und zweite (20) Leistungselektroden werden auf den freiliegenden Teilen des dritten Gruppe-III-Nitrid-Halbleiterkörpers 16' gebildet. Das Ergebnis ist ein Bauteil, das gemäß der dritten Ausführungsform hergestellt ist, wie dies in 7F gezeigt ist.
  • Es sei bemerkt, dass in einer alternativen Ausführungsform die Gate-Struktur 26 einen Körper im Schottky-Kontakt mit dem dritten Gruppe-III-Nitrid-Halbleiterkörper 16' einschließen kann. In einem derartigen Fall kann der Gate-Isolationskörper 24 aus dem Verfahren fortgelassen werden, und lediglich ein Gate-Schottky-Körper kann über dem Abstandskörper 22 nach dessen Musterbildung ausgebildet werden. Der Rest des Herstellungsverfahrens kann der gleiche sein, wie er vorstehend unter Bezugnahme auf die dritte Ausführungsform der vorliegenden Erfindung ausführlich beschrieben wurde.
  • Es sei darauf hingewiesen, dass obwohl das bevorzugte Material für den Schutz-Abstandskörper 22 Ge ist, andere Materialien, wie z. B. SiO2, Si3N4, Al2O3 oder dergleichen verwendet werden können, ohne von dem Schutzumfang und Grundgedanken der vorliegenden Erfindung abzuweichen.
  • N-Flächen (N-face-) Gruppe-III-Nitrid-Halbleiterfilme sind sehr empfindlich gegenüber Säuren und können daher sehr leicht durch HCl und einen Fotoabdecklack-Entwickler geätzt werden. Weiterhin beschädigt das Plasma in dem Trockenätz-Verfahren die Materialien und vergrößert die Oberflächen-Rauheit unter den Leistungselektroden. Es wird angenommen, dass die raue Oberfläche zu hochohmigen Kontaktwiderständen führen kann.
  • Bei einem Verfahren gemäß der vorliegenden Erfindung schützt der Schutz-Abstandskörper 22 den N-polaren Gruppe-III-Nitrid-Körper gegen Schäden und ergibt weiterhin eine Begrenzungssperre zum Verhindern der Plasma-Schäden beim Trockenätzen.
  • Es ist weiterhin darauf hinzuweisen, dass die dritten und vierten Gruppe-III-Nitrid-Körper üblicherweise dünn sind (< 100 nm). Ein Überätzen an der Stelle der Leistungselektroden verringert die 2DEG-Dichte und vergrößert damit den Einschaltwiderstand. Weder das Trocken- noch das Nassätzen ist bei der Entfernung eines derartigen dünnen Films steuerbar. Bei einem Verfahren gemäß der Erfindung werden alle die Filmdicken vorzugsweise durch die MBE definiert, bei der die Wachstumsrate präzise überwacht werden kann. H2O2 kann zum selektiven Entfernen des Schutz-Abstandskörpers (wenn Ge als Abstandsmaterial gewählt ist) an der Stelle der Leistungselektroden verwendet werden, ohne das darunterliegende Gruppe-III-Nitrid zu beschädigen.
  • Obwohl die vorliegende Erfindung bezüglich spezieller Ausführungsformen hiervon beschrieben wurde, werden viele andere Abänderungen und Modifikationen und andere Anwendungen für den Fachmann ersichtlich. Es wird daher bevorzugt, dass die vorliegende Erfindung nicht durch die spezielle Beschreibung sonder lediglich durch die beigefügten Ansprüche beschränkt ist.
  • Zusammenfassung:
  • Verfahren zur Herstellung eines Gruppe-III-Nitrid-Halbleiterbauteils, das die Bildung einer Gate-Struktur einschließt, während ein Schutzkörper über Bereichen vorgesehen ist, die zur Aufnahme der Leistungselektroden vorgesehen sind.

Claims (27)

  1. Verfahren zur Herstellung eines Halbleiterbauteils, mit den folgenden Schritten: Aufwachsen eines ersten N-polaren Gruppe-III-Nitrid-Halbleiterkörpers über einem Trägerkörper; Aufwachsen eines zweiten N-polaren Gruppe-III-Nitrid-Halbleiterkörpers über dem ersten N-polaren Gruppe-III-Nitrid-Halbleiterkörper; Aufwachsen eines dritten N-polaren Gruppe-III-Nitrid-Halbleiterkörpers über dem zweiten N-polaren Gruppe-III-Nitrid-Halbleiterkörper; Aufwachsen eines Schutz-Abstandskörpers über dem dritten Gruppe-III-Nitrid-Halbleiterkörper; Entfernen eines Teils des Schutz-Abstandskörpers zur Bildung einer Öffnung in diesem, die einen Teil des dritten Gruppe-III-Nitrid-Halbleiterkörpers freilegt; Aufwachsen eines vierten N-polaren Gruppe-III-Nitrid-Halbleiterkörpers zumindest über dem freiliegenden Teil; und Bilden einer Gate-Struktur über dem vierten Gruppe-III-Nitrid-Halbleiterkörper.
  2. Verfahren nach Anspruch 1, bei dem die ersten und dritten Gruppe-III-Nitrid-Halbleiterkörper aus GaN bestehen, und die zweiten und vierten Gruppe-III-Nitrid-Halbleiterkörper aus AlGaN bestehen.
  3. Verfahren nach Anspruch 1, bei dem der Trägerkörper ein Substrat und eine auf dem Substrat angeordnete Pufferschicht umfasst.
  4. Verfahren nach Anspruch 3, bei dem das Substrat Silizium umfasst.
  5. Verfahren nach Anspruch 3, bei dem das Substrat Siliziumcarbid umfasst.
  6. Verfahren nach Anspruch 3, bei dem das Substrat Saphir umfasst.
  7. Verfahren nach Anspruch 3, bei dem die Pufferschicht einen Gruppe-III-Nitrid-Körper umfasst.
  8. Verfahren nach Anspruch 3, bei dem die Pufferschicht AlN umfasst.
  9. Verfahren nach Anspruch 1, bei dem der Trägerkörper ein Gruppe-III-Nitrid-Material umfasst.
  10. Verfahren nach Anspruch 1, bei dem der Trägerkörper GaN umfasst.
  11. Verfahren nach Anspruch 1, bei dem die Gate-Struktur eine Gate-Isolation und eine Gate-Elektrode umfasst.
  12. Verfahren nach Anspruch 1, bei dem die Gate-Struktur einen Schottky-Kontakt mit dem vierten Gruppe-III-Nitrid-Halbleiterkörper bildet.
  13. Verfahren nach Anspruch 1, das weiterhin die Bildung von Leistungselektroden umfasst, die jeweils elektrisch mit dem dritten Gruppe-III-Nitrid-Halbleiterkörper gekoppelt sind.
  14. Verfahren nach Anspruch 1, bei dem der Schutz-Abstandskörper aus zumindest einem von Ge, SiO2, Si3N4 und Al2O3 besteht.
  15. Verfahren zur Herstellung eines Halbleiterbauteils, mit den folgenden Schritten: Aufwachsen eines ersten Gruppe-III-Nitrid-Halbleiterkörpers über einem Trägerkörper; Aufwachsen eines zweiten Gruppe-III-Nitrid-Halbleiterkörpers über dem ersten N-polaren Gruppe-III-Nitrid-Halbleiterkörper; Aufwachsen eines dritten Gruppe-III-Nitrid-Halbleiterkörpers über dem zweiten N-polaren Gruppe-III-Nitrid-Halbleiterkörper; Aufwachsen eines Schutz-Abstandskörpers über dem dritten Gruppe-III-Nitrid-Halbleiterkörper; Entfernen eines Teils des Schutz-Abstandskörpes zur Bildung einer Öffnung in diesem, die einen Teil des dritten Gruppe-III-Nitrid-Halbleiterkörpers freilegt; und Bilden einer Gate-Struktur über dem dritten Gruppe-III-Nitrid-Halbleiterkörper.
  16. Verfahren nach Anspruch 15, das weiterhin die Bildung von Leistungselektroden, die elektrisch mit dem dritten Gruppe-III-Nitrid-Halbleiterkörper gekoppelt sind, nach der Bildung der Gate-Struktur umfasst.
  17. Verfahren nach Anspruch 15, das weiterhin die Entfernung eines Teils des Schutz-Abstandskörpers benachbart zu der Gate-Struktur zum Freilegen zumindest des dritten Gruppe-III-Nitrid-Halbleiterkörpers, die Bildung eines Isolationskörpers über der Gate-Struktur und zumindest über dem freiliegenden Teil benachbart zu der Gate-Struktur, die Entfernung von zumindest einem Teil des Restes des Schutz-Abstandskörpers zum Freilegen von zumindest einem Teil des dritten Gruppe-III-Nitrid-Halbleiterkörpers und die Bildung von Leistungselektroden über den freiliegenden Teilen des dritten Gruppe-III-Nitrid-Halbleiterkörpers umfasst.
  18. Verfahren nach Anspruch 15, bei dem die ersten und die dritten Gruppe-III-Nitrid-Halbleiterkörper aus GaN bestehen, und der dritte Gruppe-III-Nitrid-Halbleiterkörper aus AlGaN besteht.
  19. Verfahren nach Anspruch 15, bei dem der Trägerkörper ein Substrat und eine auf dem Substrat angeordnete Pufferschicht umfasst.
  20. Verfahren nach Anspruch 19, bei dem das Substrat aus zumindest einem von Silizium, Siliziumcarbid oder Saphir besteht.
  21. Verfahren nach Anspruch 19, bei dem die Pufferschicht einen Gruppe-III-Nitrid-Körper umfasst.
  22. Verfahren nach Anspruch 19, bei dem die Pufferschicht AlN umfasst.
  23. Verfahren nach Anspruch 15, bei dem der Trägerkörper ein Gruppe-III-Nitrid-Material umfasst.
  24. Verfahren nach Anspruch 15, bei dem der Trägerkörper GaN umfasst.
  25. Verfahren nach Anspruch 15, bei dem die Gate-Struktur eine Gate-Isolation und eine Gate-Elektrode umfasst.
  26. Verfahren nach Anspruch 15, bei dem die Gate-Struktur einen Schottky-Kontakt mit dem vierten Gruppe-III-Nitrid-Halbleiterkörper bildet.
  27. Verfahren nach Anspruch 15, bei dem der Schutz-Abstandskörper aus einem von Ge, SiO2, Si3N4 und Al2O3 besteht.
DE112006002487T 2005-10-03 2006-10-03 Herstellung von Gruppe-III-Nitrid-Halbleiter-Bauteilen Expired - Fee Related DE112006002487B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US72304005P 2005-10-03 2005-10-03
US60/723,040 2005-10-03
PCT/US2006/038678 WO2007041595A2 (en) 2005-10-03 2006-10-03 Iii-nitride semiconductor fabrication

Publications (2)

Publication Number Publication Date
DE112006002487T5 true DE112006002487T5 (de) 2008-07-24
DE112006002487B4 DE112006002487B4 (de) 2011-02-24

Family

ID=37906837

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112006002487T Expired - Fee Related DE112006002487B4 (de) 2005-10-03 2006-10-03 Herstellung von Gruppe-III-Nitrid-Halbleiter-Bauteilen

Country Status (5)

Country Link
US (1) US7399692B2 (de)
JP (1) JP5297806B2 (de)
DE (1) DE112006002487B4 (de)
TW (1) TWI323012B (de)
WO (1) WO2007041595A2 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US8309987B2 (en) 2008-07-15 2012-11-13 Imec Enhancement mode semiconductor device
US8624260B2 (en) 2010-01-30 2014-01-07 National Semiconductor Corporation Enhancement-mode GaN MOSFET with low leakage current and improved reliability
JP2012156332A (ja) * 2011-01-26 2012-08-16 Toshiba Corp 半導体素子
US8710511B2 (en) 2011-07-29 2014-04-29 Northrop Grumman Systems Corporation AIN buffer N-polar GaN HEMT profile
CN102290345B (zh) * 2011-09-21 2013-04-03 西安电子科技大学 深亚微米栅长AlGaN/GaN HEMT制作方法
JP6186380B2 (ja) * 2012-02-23 2017-08-23 センサー エレクトロニック テクノロジー インコーポレイテッド 半導体層に対するオーミックコンタクトを含むデバイスヘテロ構造を形成することを含む方法および半導体層に対するオーミックコンタクトを含むデバイスヘテロ構造を含むデバイス
CN106206695B (zh) * 2015-05-07 2019-03-08 中国科学院苏州纳米技术与纳米仿生研究所 降低注入损伤实现增强型hemt器件的方法及增强型hemt器件
US9673311B1 (en) 2016-06-14 2017-06-06 Semiconductor Components Industries, Llc Electronic device including a multiple channel HEMT
US9865721B1 (en) * 2016-06-15 2018-01-09 Qorvo Us, Inc. High electron mobility transistor (HEMT) device and method of making the same
TWI762346B (zh) * 2021-06-04 2022-04-21 瑞礱科技股份有限公司 一種iii族氮化物半導體元件之歐姆接觸製造方法
CN114242800B (zh) * 2021-11-24 2023-08-22 华南理工大学 日盲AlGaN紫外光电探测器及其制备方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59127871A (ja) * 1983-01-13 1984-07-23 Nec Corp 半導体装置の製造方法
JPH04340231A (ja) * 1991-01-10 1992-11-26 Fujitsu Ltd 半導体装置およびその製造方法
JPH10223901A (ja) * 1996-12-04 1998-08-21 Sony Corp 電界効果型トランジスタおよびその製造方法
JPH10294452A (ja) * 1997-04-22 1998-11-04 Sony Corp ヘテロ接合電界効果トランジスタ
US6316793B1 (en) * 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
JP2000277724A (ja) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ 電界効果トランジスタとそれを備えた半導体装置及びその製造方法
JP4577460B2 (ja) * 1999-04-01 2010-11-10 ソニー株式会社 半導体素子およびその製造方法
JP2001077353A (ja) * 1999-06-30 2001-03-23 Toshiba Corp 高電子移動度トランジスタ及び電力増幅器
EP1104031B1 (de) * 1999-11-15 2012-04-11 Panasonic Corporation Nitrid-Halbleiterlaserdiode und deren Herstellungsverfahren
JP2002093819A (ja) * 2000-09-11 2002-03-29 Ricoh Co Ltd 半導体装置及びその製造方法
JP2002280571A (ja) * 2001-03-19 2002-09-27 Toshiba Corp ＧａＮ系ＨＥＭＴのシミュレーション装置
US6723165B2 (en) * 2001-04-13 2004-04-20 Matsushita Electric Industrial Co., Ltd. Method for fabricating Group III nitride semiconductor substrate
US20050124176A1 (en) * 2001-07-17 2005-06-09 Takashi Sugino Semiconductor device and method for fabricating the same and semiconductor device application system
JP2003086608A (ja) * 2001-09-14 2003-03-20 Toshiba Corp 電界効果トランジスタ及びその製造方法
US6982204B2 (en) * 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
JP3853711B2 (ja) * 2002-07-24 2006-12-06 日本電信電話株式会社 半導体装置の製造方法
JP2005210105A (ja) * 2003-12-26 2005-08-04 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7045404B2 (en) * 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7170111B2 (en) * 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
US7247889B2 (en) * 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
US20070023761A1 (en) * 2005-07-26 2007-02-01 Robbins Virginia M Silicon carbon germanium (SiCGe) substrate for a group III nitride-based device
US20070138505A1 (en) * 2005-12-12 2007-06-21 Kyma Technologies, Inc. Low defect group III nitride films useful for electronic and optoelectronic devices and methods for making the same

Also Published As

Publication number Publication date
TWI323012B (en) 2010-04-01
TW200725754A (en) 2007-07-01
JP5297806B2 (ja) 2013-09-25
US20070077745A1 (en) 2007-04-05
WO2007041595A2 (en) 2007-04-12
DE112006002487B4 (de) 2011-02-24
WO2007041595A3 (en) 2009-04-23
JP2009515320A (ja) 2009-04-09
US7399692B2 (en) 2008-07-15

Similar Documents

Publication Publication Date Title
DE112006001893B4 (de) Normalerweise abgeschaltetes Gruppe-III-Nitrid-Halbleiter-Bauteil und Verfahren zur Herstellung desselben
EP2465142B1 (de) Halbleiterstruktur
DE112006001751B4 (de) Leistungs-Halbleiterbauteil und Verfahren zu Herstellung eines Halbleiterbauteils
DE112010001589B4 (de) Kompensierter GATE-MISFET
DE112010001555B4 (de) GaN-HEMT vom Anreicherungstyp und Verfahren zu seiner Herstellung
DE102005045542B4 (de) Nicht-Planare III-Nitrid-Leistungshalbleitervorrichtung mit einem lateralen Leitungspfad
DE102012103388B4 (de) Lateraltransistor mit hoher Elektronenbeweglichkeit
DE102016113735A1 (de) Durchschlagfestes HEMT-Substrat und Bauelement
DE102009018054A1 (de) Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT
DE102015114791A1 (de) Transistor mit einer hohen Elektronenbeweglichkeit, der eine vergrabene Feldplatte aufweist
DE102008013755A1 (de) Deckschichten beinhaltend Aluminiumnitrid für Nitrid-basierte Transistoren und Verfahren zu deren Herstellung
DE102013108698B4 (de) III-Nitrid-Vorrichtung mit hoher Durchbruchspannung und Verfahren
DE102008008752B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102014108625A1 (de) Gate-stack für selbstsperrenden verbundhalbleitertransistor
DE112021005668T5 (de) Nitrid-Halbleiterbauteil und dessen Herstellung
DE102016109659B4 (de) Hemt-transistor des normalerweise ausgeschalteten typs mit einem graben, der einen gatebereich enthält und mehr als zwei stufen bildet
DE112018003057T5 (de) Gan-transistor im anreicherungsmodus mit selektiven und nicht selektiven ätzschichten für verbesserte gleichförmigkeit der gan-spacerdicke
DE102017119774A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112008000410T5 (de) Epitaxialer Galliumnitridkristall, Verfahren zu dessen Herstellung und Feldeffekttransistor
DE102015115734A1 (de) Nicht-planares selbstsperrendes Halbleiterbauelement
DE112006002487B4 (de) Herstellung von Gruppe-III-Nitrid-Halbleiter-Bauteilen
DE102021115509A1 (de) Galliumnitrid-basierte vorrichtung mit stufenartiger feldplatte und verfahren zu deren herstellung
DE102014118834A1 (de) Halbleiterbauelement und Verfahren
DE102015119515B4 (de) Strukturierte Rückseitenbarriere für III-Nitrid-Halbleiterbauelemente und Verfahren
DE112018007145T5 (de) Halbleitereinheit

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R020 Patent grant now final

Effective date: 20110619

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AMERICAS CORP., EL SEGUN, US

Free format text: FORMER OWNER: INTERNATIONAL RECTIFIER CORP., EL SEGUNDO, CALIF., US

R082 Change of representative

Representative=s name: DR. WEITZEL & PARTNER PATENT- UND RECHTSANWAEL, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee