[go: up one dir, main page]

TWI323002B - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
TWI323002B
TWI323002B TW094137434A TW94137434A TWI323002B TW I323002 B TWI323002 B TW I323002B TW 094137434 A TW094137434 A TW 094137434A TW 94137434 A TW94137434 A TW 94137434A TW I323002 B TWI323002 B TW I323002B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor device
rti
entire entire
dielectric
Prior art date
Application number
TW094137434A
Other languages
English (en)
Other versions
TW200631059A (en
Inventor
Chung Shi Liu
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200631059A publication Critical patent/TW200631059A/zh
Application granted granted Critical
Publication of TWI323002B publication Critical patent/TWI323002B/zh

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • H10P76/2043

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1323002 九、發明說明: 【發明所屬之技術領域】 特別係關於形成具抗反射層 本發明係有關於半導體裝置的微影製程, 的鑲嵌結構。 【先前技術】 在-般ic製程令形成電性接觸的方法,係在一絕緣層中,钱刻出—接 觸/導通孔連接至其下的導體區,再將一導體材料層沉積於上述接觸/導通孔 中。將溝槽及/或導通孔形成於絕緣層中,再於其内嵌入金屬例如銅。上述 鑲嵌與雙鑲練程逐漸地廣泛地用於金屬化製程卜上述絕緣層較好為低 "電常數材料,以降低元件的電容值。 " 以抗反射層來改善鑲嵌製程中微影的製程窗口的技術,面臨了一些挑 减。藉由抗反射層的使用,可減少反射率並增加光吸收率,以減少自下層 射回來的光的影響。其中—個方法,是在制低介電常數材辦 為金屬間介電層時,將氮切或氧氮切作為抗反射層1切層盘氧氮 通常係使用化學氣相沉積法,其所使職學物質例如糊 -風土化5物,通常會擴散至鄰近的多孔質的介電層中。而目前逐漸廣為 使用的低介電常數㈣,常具有高度衫孔性,岭鳳 污 性的物質。 丄:木 避免來上層的_終止層或底部抗反射層的含氮污祕擴散至介電層 的方法,其中-種是在形成上述綱終止層或底部抗反射層之前,先形成 -二氧化列於上龜介電金制介電層上。 增加上述金屬間介電声所為糾a J职點疋貧 ^ 電曰所又到的應力,並會增加多層板導體元件整體的電 ’其可避免含氫污染物的形 時會形成聚合物,殘留於被 另-個方法係使用碳系的底部抗反射層 成。但是碳系的底部抗反射層在非等向性侧
0503-A30541TWF 5 1323002
T 即為姓刻停止的現象 蝕刻處的底部與側壁,而會減緩蝕刻的進不 電声^利公開號腦040023_係揭露防止碳與氮由上層擴散至介 電曰的方法,以改善後續的微影圖形化與非等向性姓刻的製程。 魏化魏反射層、以及由氧氣電漿處理過魏氮化魏反射層。/、 US6’_9 ,其係使用薄的氧氮切漸 文s作為抗反射層,其漸變層中,係氮的濃度具有漠度梯度。 ^翻號脳风Π7揭露-鮮層雙鑲嵌製程,其係使用介電質的 ,包含具不同消光係數、介電常數、與厚度,以降低反射率並增 加光吸收。 【發明内容】 有鐘於此,本發明的一目的係提供—種多層抗反射層,包含層疊的氮 化矽層與碳化矽層。 本發明的另-目的係提供—堅__連線結構,以減少阻劑的毒化 與避免介電層的剝離。 本發明的又另-目的係提供位於低介電常數絕緣層上的—多層抗反射 層,以避免污染性的化學物質進入低介電常數材料中。 為達成本發明之上述目的,本發明係提供一種半導體裝置的製造方 法^包含:提供-半導體基底;職至少-介電層於上述基底上;沉積第 -抗反射層於上述介電層上,上述第—抗反射層包含氧碳化雜此⑽ oxycarbide);沉積第二抗反射層於上述第一抗反射層上,上述第二抗反射層 包含氧氮化矽(silicon oxynitride);以及沉積一光阻層於上述第二抗反射層 上。 本發明係又提供一種半導體裝置的製造方法,包含:提供一半導體基 底,具有-導體區;形成至少-介電層於上述基底上;軸—氧碳化石夕
0503-A30541TWF 6 1^23002 (· .con oxycarbide)層於上述基底上;形成一氧氮化石夕㈣丨⑺打〇χ加沾也)層於 上述氧碳化石夕層上;形成至少一開口於上述氧氮化石夕層、上述氧碳化石夕層、 與上述介電層中,曝露上述導體區;以及填人―導體層於上述開口内。 本發明係提供-種半導體裝置,包含:—半導體基底,具有—導體區; 至少-介電層於上述基底上,上述介電層的介電常數小於3 9 ; 一氧碳化石夕 (sil^n〇xycarblde)層於上述介電層上;一氧氮化石夕(础⑽〇咖触)層於上 ' 桃碳化石夕層上;以及一導體層嵌於上氧氮化石夕層、上述氧碳化石夕層、 .與上述介電層中,並電性連接上述導體區。 • _ 【貫施方式】 為了讓本發明之上述和其他目的、特徵、和優點能更明顯易懂,下文 特舉數個較佳實施例’並合所關示,作詳細說明如下: 本發明係提供金屬例如銅與内連線圖形,特別係使用鎮嵌技術盘低 電常數材料’並使财層的Sl⑽Si〇c結構作為低介電常數的金屬間介電 2的抗反射層’ 技賴發生_題。本發日⑽克服並解決因 寺欲尺寸域至深次微米的世代對元件可#度所產生的衝擊,以滿足 =化與高魏路日益增加的需求。為了製造具有低介電常數的金屬間介電 二==:,係將一議層與一 _層,層疊於其上,作 几反射層結構’以避免污染性化學物質進入低介電常數 =專向健騎發生_停止縣,並齡整财疊 電 2。對本領域具通常知識者而言,本發明可制在許多製構=電 ^類工針,包含但不限於1C製造、微電子產品的製造、與光電產;的 在本說明書中 ,銅」包含:實質上的純元素銅、含有崎 的銅、以及含次要元素例如麵、銦、錫、辞、鐘、鉻、銳Γ錯、ί的=貝 鎮、铭、祕_合金。「靖」卜種娜,物的電場的功率消
0503-A30541TWF 7 ΐΓίΓΓ㈣崎,料,綱率為_練零。「低介電 吊數」係指一介電材料的介 動I電 材料中,侧率遠低於1下材° :停止層」係、指兩層異質 製財,提綱確的綱^^^層_。侧停止層可在特定姓刻 程。第1D圖為_系列之剖面圖係顯示本發明一實施例之銅内連線製 成於料—例示的基底1〇 ’其包含一半導體材料及形 坦化Ϊ理^:積體電路。基底1Q包含—導體區12,其表面已經平 ^U 學機械研磨製程。導體區12的材料可包含但不限於:銅、 ,金、上迷之組合、或其他具導體性質的材料。 如第1A圖所不’一钱刻停止層14、一低介電常數介電層a、一氧碳 石夕層20、與-氧氮化石夕層22,係沉積於基底ι〇的導體區η上。氧碳化 為SlAA(後述簡化為「Sioc」)’其中x、y、Z的值係任意的原子 '刀:數。SKDC層2G的厚度可為15G〜_A,其形成可使用任何方法包含 予氣相/儿積例如.健化學氣相沉積、常壓化學氣相沉積、或電毅增益 化學氣被積、或後續發展的任何沉積方法。默層2〇的消光係數可為 人水&度可為1.9〜2.3gm/cm3、碳含量可為2〜1〇 at〇m%(原子百分比)、 I電吊數可為3.9〜5。氧氮化石夕層22為秘八(後述簡化為「Si〇N」),其 h ' Z __ f' #原子成分指數。在某—實施射,y雜係任意的原 子成刀^數’在其他實施例中,y的值為零。si〇N I 22的厚度可為 150 800A ’其形成可使用任何方法包含:低壓化學氣相沉積、常壓化學氣 相儿積、兒漿增献學氣相沉積、物理氣相沉積、麟、或後續發展的任 何沉積方法。依據不同的製程,Si〇N層22可直接、或間接位於層 20之上。 本發明的主獅徵顧^ Si(DN層22與SiC)C I 2G驗合,其後的敘 述將其合併為SiON/SiOC多層結構2卜其為抗反射層,可避免污染性的化
0503-A30541TWF 8 丄以:3002 學物質進入低介電常數材料、、與在非等向性侧時發生侧停止現象。 本發明另-特徵在於藉由Si0N/Si0c多層結構21的使用來減少整體堆疊介 電質的有效介電常數。本發明之Si0N/Si0C多層結構21的厚度可為 600〜1200人。 低介電常數介電層18的介電常數可低於3 9,例如3 5或更低。本發明 的貫施例中可使用各種不同的低介電常數材料,例如:無機的旋塗介電質' 有機的旋塗介電質、多孔質的介電質、有機聚合物、或有機石夕玻璃。上述 有機聚合物包含例如:SiLK(芳香族碳氫化合物,D〇w Chemkal c〇出品, _ "電吊數2.7)、或聚芳乙烯乙輕(polyallyl ether; PAE)系列之FLARE(氟化聚 (芳烯)醚’ HoneyweU Electronic Materials Co.出品,介電常數 2.8)。上述有 機石夕玻璃(SiOC系列材料)包含例如:HSG_R? (ffitachi 她卿c〇出 •品’介電常數2·8)、Black Diamond (美國應用材料公司出品,介電常數 • 3·0〜2.4)、或 P'MTES (Hitachi Kaihatsu 出品,介電常數 3.2)。其他的 si〇c 系列材斜可包含例如:CORAL(美國Novellus Systems,Inc_出品,介電常數 2_7〜2·4)、Aurora (Nippon ASM Co.出品,介電常數2.7)。另外,亦可以使 用FSG (摻氟的二氧化石夕)、含氫矽酸鹽類(hydr〇gen妞记叫ui〇xane ; HSq, 籲”私系數2.8〜3.〇)系列材料、曱基石夕酸鹽類(1116吻13出6391^31^^8(5, "電吊數2.5〜2.7)系列材料、多孔質的HSq系列材料、多孔質的mSq材 料、或多孔質的有機系列材料。低介電常數介電層18的厚度可達 1000〜20000 A,其形成可使用各種技術包含旋塗、化學氣相沉積、或後續 發展的沉積技術。 請參考第1A圖’接下來沉積一光阻層3〇於si〇N/SiOC多層結構21 上,經傳統的微影圖形化製程之曝光、顯影的步驟,形成具高深寬比的導 通孔的非等向性蝕刻圖形。較好為使用深紫外線之化學放大光阻來圖形畫 上述導通孔’其可使用波長低於250^的輻射源例如193〜250nm,來使光 阻層30曝光。光阻層3〇可已是任何已知的深紫外線光阻包含多層式的光
0503-A30541TWF 9 1J23002 〇如θ產生光酸的化學放大光阻。市面上已有許多適用的深紫外線光阻。 請參考第1Β圖,經非等向性蝕刻貫穿SiON/Si〇c多層結構21 '低介 電吊數介電層18、與蝕刻停止層14 ,而形成貫穿孔19,可連接至底下的導 體區12。上述非等向性蝕刻可使用傳統的電漿式反應性離子蝕刻,蝕刻劑 匕3例如氫氟石厌化合物(hydr〇flu〇r〇carb〇n)、氟碳化合物恥⑺⑶^加)、氧、 與氮的混合物。域料關如氧氣《灰化的方法移除光阻層30。 请參考第ic圖,例如以電鍍的方法形成一導體材料,以在貫穿孔19 内填入導體層23。超過Si〇N/Si〇c多層結構21的導體層23則以平坦化⑼ 如化學機械研磨)或回蝕法來移除。在一實施财,可使用平坦化(例如化學 機械研磨)乳回银法來移除低介電常數介電層18上的si〇廳多層結構 關於填入貝牙孔的導體材料,導體材料Η可包含低阻值的導體材料例 如但不限於:銅或銅基合金。例如,填入貫穿孔的導體材料的形成,可使 用下列步驟:⑴沉積厚度5G〜2遍的種金屬層(喊歡 厚度5°—的銅層。種金屬層可包含銅'錦、㈣匕L; 广’且。'儿積方法可以是物理氣相沉積、化學氣相沉積、或原子層沉 積(atomic layer deposition ;从切。 性的’可以更加人""阻障層’以提供優異的阻障擴散與導電 坦化制r亦難’ &面與側壁形成一擴散阻障層24。後續導體層23的平 障片伸至低介電常數介電層18以外的擴散阻障層24。擴散阻 ^層24可包含但不限於過渡元素金屬、顶、施、Ta、Ή、w、且 Γ,、並上 =雜他可雜阻摘擴紅财«數介電層18的材 其形成料相是物理氣械積、化學餘 : 散阻障層24的厚度可叹5G〜3GGA。 切子層4。擴 製巾〜2\圖為—_之剖關,細示本發明另-實施例之銅雙频 心其中顺物U〜1C嶋相同的部份,則可參考前==
0503-A30541TWF 敘述,在此不作重複敘述。 嫌綱她I與第 敍刻停止層14上依序衫右/内的貫穿孔19比較,冑2A圖係顯示 層)6、第二低八雷⑼曰弟—低介電常數介電層181、一中間侧停止 義—雙鑲嵌二40^==一 _Sl〇C多層結構28,其中已定 在定義上述雙鑲嵌結構的過^=^貫穿骑^,絲導體區12。 構28、後Γ以非等向性的_ ’以形成穿透SiON/Si〇C多層結 介電層‘與二 =5電層,、中_刻停止層26、第-低介電常數 罩幕’而提供溝槽的光阻曰罩^的穿孔/接下來’移除上述貫穿孔的光阻 加的溝槽。本^嫩蝴服、與中職刻停止層 織製程中,可絲_部34與物=^者_解在此雙 .26 ° 雜石夕、上述之,且入、^㈣:f貝可包含但不限於氮化石夕、氧氮化石夕、 增益化學乱相沈積、物理氣相沈積、或後續發展出來的沈積枝積電漿 明的一貫施例中,亦可以選擇性地省略第-低介電當數入雷思 在本發 介電常數介電層聰之間的中間侧停止層26。 〃⑽與第二低 請參考第2Β圖,可在基底1〇上順應性地形成 雙鎮嵌開口 4〇的底部與側壁,並延伸至_Sl〇C从士構^ 36,覆盖 後再於舰轉層36上軸—_ 38,峨 y ^上。然 以例如__辦坦傾來,
0503-A30541TWF 丄J厶J W厶 好Γ延伸至Si〇咖c多層結構28之上的部份移除。此時,較 ..·、,吏用化子機械研磨的製程,將導體層38平坦化。在—實施例中,可使 (例t化學機械研磨)或回㈣製程,移除第—低介電常數介電層 ,、第-低介電常數介電詹腹上的麵/Si0c 圖下所丁導:方法、材質、厚度尺寸等,可類似或等於第 方法、材f、厚度尺寸,層38較好為包含 皤況下,擴散阻障層36的形成方法、材質 '厚度尺: L可類似或卓於第1D圖所示之擴散阻障層24的形成方法、材質、斤 '或其_於防止鋼擴散 至弟一低,…數介電層181與第二低介電常數介電層腦的材料。、 斤(本毛明的實施例,係可以製造具有銅内連線圖形的半導體 二本 何熟白此技蟄者,在不脫離本發明之精 潤飾’因此本發明之保護範圍當視後附之申:利範 【圖式簡單說明】 程 第1A〜m圖㈠撤侧,梅她_細之銅内連線製 第2A〜2B圖為一系列之剖面圖,係顯示本發明另一實施例之銅内連線 【主要元件符號說明】 10〜基底; 14〜钱刻停止層; 12〜導體.區; 18〜低介電常數介電層;
0503-A30541TWF 12 1323002 181〜第一低介電常數介電層; 19〜貫穿孔; 21~SiON/SiOC 多層結構; 23〜導體層; 26〜中間蝕刻停止層; 30〜光阻層; 34〜溝槽部; 40〜雙鑲嵌開口。 1811〜第二低介電常數介電層 20〜SiOC 層; 22〜SiON 層; 24〜擴散阻障層; 28〜SiON/SiOC多層結構; 32〜貫穿孔部; 38〜導體層;
0503-A30541TWF 13

Claims (1)

1323002 修正日期:98.3.26 第94137434號申請專利範圍修正本 十、申請專利範圍: 1.一種半導體裝置的製造方法,包含: 提供一半導體基底; 形成至少-介電層於該基底上,該介電層的介電常數小於^ ; 沉積第-抗反射層於該介電層上,該第—抗反射層包含氧碳化石夕 (silicon oxycarbide);以及 沉積第二抗反射層於該第一抗反射層上,該第二抗反射層包含氧氮化 碎(silicon oxynitride)。 2·如申請專郷圍第丨顿叙半導雜置_造絲,更包含藉由圖 型化與侧的触,在該第—抗反卿 ' 該第二抗反射層、無介電 形成至少一開口。 曰 3.如申請專利細第所述之半導縣置的製造方法,其巾該第二抗 反射層的厚度為150〜800A。 & 4·如申請專利範圍第1項所述之半導體裝置的製造方法,其中該第—抗 反射層的厚度為150〜800A。 A 5‘如申請專利範圍第1項所述之半導體裝置的製造方法,其中該第_、 二抗反射層的厚度和為600〜1200A。 6·如申請專利範圍第1項所述之半導體裝置的製造方法,其中該第—抗 反射層的含碳量為2〜1 〇 atom%(原子百分比)。 几 7.如申請專利範圍第1項所述之半導體裝置的製造方法,其中該第一抗 反射層的消光係數(extinction coefficient)k為0.3〜1 2。 8·如申請專利範圍第1項所述之半導體裝置的製造方法,其中該第—广 反射層的岔度為1.9〜2.3gm/cm3。 9·一種半導體裝置,包含: 一半導體基底,具有一導體區; 至少一介電層於該基底上,該介電層的介電常數小於IQ ; 14 0503-A30541 TWF2/hhchiang 修正日期:98.3.26 第94137434號申請專利範圍修正本 一氧碳化石夕(silicon oxycarbide)層於該介電層上; 一氧氮化矽(silicon oxynitride)層於該氧碳化矽層上;以及 -導體層胁職氮化销、職碳化稍、_介電 連接該導舰。 W 产為專利範圍第9項所述之半導體裝置,其中該氧氮切層的厚 11.如申請專利範圍第9項所述之半導體裝置,其中該導體層包含銅。 I2·如申請專·_ 9項所述之半導體裝置,其巾該 度為15G〜8GGA。 W的4 〜13.如申請專利範圍第9項所述之半導體裝置,其中該氧碳化石夕層轉 氧氮化矽層的厚度和為600〜1200A。 14·如申請專利細第9項所述之半導體裝置,其中該氧碳切 碳量為2〜10 atom%(原子百分比)。 曰3 !5.如申請專利範圍第9項所述之半導體裝置,其中該氧碳切 光係數(extinction coefficient)k 為 0.3〜1.2。 戌 、!6·如申請專利範圍第9項所述之半導體裝置,其中該__ 度為 1.9〜2.3gm/cm3。 t 15 0503-A30541T WF2/hhchiang
TW094137434A 2005-02-17 2005-10-26 Semiconductor device and manufacturing method thereof TWI323002B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/059,842 US7285853B2 (en) 2005-02-17 2005-02-17 Multilayer anti-reflective coating for semiconductor lithography and the method for forming the same

Publications (2)

Publication Number Publication Date
TW200631059A TW200631059A (en) 2006-09-01
TWI323002B true TWI323002B (en) 2010-04-01

Family

ID=36816221

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094137434A TWI323002B (en) 2005-02-17 2005-10-26 Semiconductor device and manufacturing method thereof

Country Status (3)

Country Link
US (1) US7285853B2 (zh)
CN (1) CN100372078C (zh)
TW (1) TWI323002B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100738653B1 (ko) * 2005-09-02 2007-07-11 한국과학기술원 이미지 센서 모듈용 웨이퍼 레벨 칩 사이즈 패키지 및 이의제조방법
KR100679822B1 (ko) * 2005-12-14 2007-02-06 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
WO2007100125A1 (ja) * 2006-02-28 2007-09-07 Advanced Interconnect Materials, Llc 半導体装置、その製造方法およびその製造方法に用いるスパッタリング用ターゲット材
US7488687B2 (en) * 2006-09-12 2009-02-10 Samsung Electronics Co., Ltd. Methods of forming electrical interconnect structures using polymer residues to increase etching selectivity through dielectric layers
DE102007009913B4 (de) * 2007-02-28 2012-10-18 Advanced Micro Devices, Inc. Plasmaätzprozess mit hoher Ausbeute für Zwischenschichtdielektrika
US20090197086A1 (en) * 2008-02-04 2009-08-06 Sudha Rathi Elimination of photoresist material collapse and poisoning in 45-nm feature size using dry or immersion lithography
DE102008054069B4 (de) * 2008-10-31 2016-11-10 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Reduzierte Scheibendurchbiegung in Halbleitern durch Verspannungstechniken im Metallisierungssystem
JP5671253B2 (ja) * 2010-05-07 2015-02-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8551877B2 (en) * 2012-03-07 2013-10-08 Tokyo Electron Limited Sidewall and chamfer protection during hard mask removal for interconnect patterning
US20140273432A1 (en) * 2013-03-15 2014-09-18 Byung-hee Kim Fabricating method of semiconductor device
KR101427140B1 (ko) 2013-03-29 2014-08-07 한국생산기술연구원 고종횡비 비아에 씨드 레이어를 형성시키는 방법
CN103646860A (zh) * 2013-11-26 2014-03-19 上海华力微电子有限公司 多晶硅栅极刻蚀工艺
US9704994B1 (en) 2016-10-10 2017-07-11 International Business Machines Corporation Different shallow trench isolation fill in fin and non-fin regions of finFET
US10741477B2 (en) * 2018-03-23 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of forming the same
US11101353B2 (en) * 2019-04-17 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11674222B2 (en) * 2020-09-29 2023-06-13 Applied Materials, Inc. Method of in situ ceramic coating deposition
CN115586705A (zh) * 2021-07-05 2023-01-10 上海微电子装备(集团)股份有限公司 一种曝光方法及显示面板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3917898A1 (de) * 1989-06-01 1990-12-06 Wacker Chemie Gmbh Verfahren zur herstellung von sphaerischem, monodispersen organopolysiloxan oder siliciumoxycarbid
US6037276A (en) * 1997-10-27 2000-03-14 Vanguard International Semiconductor Corporation Method for improving patterning of a conductive layer in an integrated circuit
US6100559A (en) 1998-08-14 2000-08-08 Advanced Micro Devices, Inc. Multipurpose graded silicon oxynitride cap layer
US6656837B2 (en) * 2001-10-11 2003-12-02 Applied Materials, Inc. Method of eliminating photoresist poisoning in damascene applications
US6686272B1 (en) 2001-12-13 2004-02-03 Lsi Logic Corporation Anti-reflective coatings for use at 248 nm and 193 nm
US6664177B1 (en) 2002-02-01 2003-12-16 Taiwan Semiconductor Manufacturing Company Dielectric ARC scheme to improve photo window in dual damascene process
US6927178B2 (en) * 2002-07-11 2005-08-09 Applied Materials, Inc. Nitrogen-free dielectric anti-reflective coating and hardmask
US6821905B2 (en) 2002-07-30 2004-11-23 Taiwan Semiconductor Manufacturing Co., Ltd Method for avoiding carbon and nitrogen contamination of a dielectric insulating layer
JP4173374B2 (ja) * 2003-01-08 2008-10-29 株式会社ルネサステクノロジ 半導体装置の製造方法
US7094683B2 (en) * 2003-08-04 2006-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Dual damascene method for ultra low K dielectrics
US20060024954A1 (en) * 2004-08-02 2006-02-02 Zhen-Cheng Wu Copper damascene barrier and capping layer

Also Published As

Publication number Publication date
CN1822329A (zh) 2006-08-23
US7285853B2 (en) 2007-10-23
CN100372078C (zh) 2008-02-27
US20060183346A1 (en) 2006-08-17
TW200631059A (en) 2006-09-01

Similar Documents

Publication Publication Date Title
TWI323002B (en) Semiconductor device and manufacturing method thereof
TWI355710B (en) Device and methodology for reducing effective diel
US10192781B2 (en) Interconnect structures incorporating air gap spacers
EP1353364B1 (en) Anisotropic etching of organic-containing insulating layers
TW518683B (en) Semiconductor device and method of manufacturing the same
US6479391B2 (en) Method for making a dual damascene interconnect using a multilayer hard mask
TWI248647B (en) Semiconductor device and method for manufacturing the same
CN101599445B (zh) 焊垫结构的形成方法
TWI253713B (en) Dual damascene structure formed of low-k dielectric materials
US20110237075A1 (en) Method for Manufacturing Interconnect Structures Incorporating Air-Gap Spacers
TW200811996A (en) Structures and methods for low-K or ultra low-K interlayer dieletric pattern transfer
TW200809923A (en) Dual-damascene process to fabricate thick wire structure
TW451405B (en) Manufacturing method of dual damascene structure
TWI344676B (en) Poly silicon hard mask
US7229915B2 (en) Method for manufacturing semiconductor device
US6900140B2 (en) Anisotropic etching of organic-containing insulating layers
CN102034733A (zh) 互连结构及其形成方法
TWI254986B (en) Method for fabricating a dual damascene and polymer removal
JP3924501B2 (ja) 集積回路装置の製造方法
TWI313495B (en) Method for forming a metal interconnection layer of a semiconductor device using a modified dual damascene process
TWI353036B (en) Damascene interconnection structure and dual damas
EP1608013B1 (en) Method of formation of airgaps around interconnecting line
CN102044471A (zh) 互连结构及其形成方法
TW565908B (en) Manufacturing method of dual damanscene structure
TW494536B (en) Method for forming a uniform damascene profile

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees