JP3924501B2 - 集積回路装置の製造方法 - Google Patents
集積回路装置の製造方法 Download PDFInfo
- Publication number
- JP3924501B2 JP3924501B2 JP2002171265A JP2002171265A JP3924501B2 JP 3924501 B2 JP3924501 B2 JP 3924501B2 JP 2002171265 A JP2002171265 A JP 2002171265A JP 2002171265 A JP2002171265 A JP 2002171265A JP 3924501 B2 JP3924501 B2 JP 3924501B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric constant
- wiring
- organic polymer
- low dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、下部配線と上部配線とが接続配線で導通している集積回路装置の製造方法、に関する。
【０００２】
【従来の技術】
現在、集積回路の高性能化や微細化が要求されており、各種の製造方法や使用材料が研究されている。例えば、集積回路の配線にはポリシリコンやアルミニウムが多用されてきたが、集積回路の高性能化や微細化を実現するためには更に低抵抗の材料が必要である。
【０００３】
そこで、集積回路の微細な配線を銅で形成することが創案されたが、銅は物性的にエッチングによるパターニングが困難であり、耐食性も良好でない。このため、銅などの金属で水平に下部配線と上部配線とを形成して垂直な接続配線で導通させる場合、その製造方法としてはデュアルダマシン法が好適である。
【０００４】
このデュアルダマシン法で形成された集積回路装置であるデュアルダマシン回路では、上述のように水平な下部配線と上部配線とを垂直な接続配線で導通させるので、下部配線を埋設した下部層間膜の上面に上部層間膜を形成し、この上部層間膜に上部凹溝とヴィアホールとを形成して上部配線と接続配線とを埋設する必要がある。
【０００５】
そこで、上部層間膜を有機ポリマやＭＳＱなどの一層で形成し、その上面から途中まで第一のフォトエッチングでヴィアホールを形成し、第二のフォトエッチングで上部凹溝を形成すると同時にヴィアホールを下面まで貫通させる製造方法がある。
【０００６】
また、上部層間膜を第一層とバリア絶縁膜と第二層とで形成し、第一のフォトエッチングで第二層とバリア絶縁膜とにヴィアホールを形成し、第二のフォトエッチングで第二層に上部凹溝を形成すると同時にバリア絶縁膜の開口から第一層にヴィアホールを形成する製造方法もある。
【０００７】
前述した第一の製造方法では、上部層間膜が一層なので構造が簡単で製造工程も少数であり、上部層間膜として低密度の材料を使用できるのでデュアルダマシン回路の実効誘電率を低減することもできる。しかし、一層からなる上部層間膜に上部凹溝とヴィアホールとを同時に形成するので、これらを良好な形状に形成することが困難であり、特に、マイクロローディングなどのために上部凹溝を所望の深度に形成することが困難である。
【０００８】
この点、前述した第二の製造方法では、上部凹溝の底部にバリア絶縁膜が位置するので、上部凹溝を所望の深度に形成することが容易である。しかし、上部層間膜として第一層とバリア絶縁膜と第二層との三層が必要なので、構造が複雑で製造工程も増加する。
【０００９】
また、バリア絶縁膜として高密度の材料を使用する必要があるが、一般的に高密度材料は高誘電率なのでデュアルダマシン回路の実効誘電率が増大することになる。さらに、第二の製造方法でも上部凹溝とヴィアホールとを同時に形成するので、ヴィアホールがエッチング過剰によりボーイング形状などになりやすい。そこで、上述のような課題を解決した集積回路装置およびその製造方法が、特開平１０−１１２５０３号公報に開示されている。
【００１０】
この公報に開示された集積回路装置であるデュアルダマシン回路１００は、図５に示すように、下部層間膜１０１を具備しており、この下部層間膜１０１の上面に絶縁層１０２と低誘電率層１０３とマスク層１０４とが順番に積層されている。絶縁層１０２とマスク層１０４とは、ＳiＯ2、ＳiＯX、ＳiＯＦ、等の酸化シリコンからなり、低誘電率層１０３は、ポリテトラフルオロエチレン、弗化ポリアニールエーテル、弗化ポリイミド、等の有機物からなる。
【００１１】
下部層間膜１０１は、上面から所定の深度まで下部凹溝１１１が形成されており、この下部凹溝１１１に下部配線１０５が埋設されている。絶縁層１０２は、上面から下面までヴィアホール１１２が貫通されており、このヴィアホール１１２に接続配線１０６が埋設されている。
【００１２】
低誘電率層１０３は、上面から下面まで上部凹溝１１３が形成されており、この上部凹溝１１３に上部配線１０７が埋設されている。下部配線１０５と接続配線１０６と上部配線１０７とはアルミニウム合金などで形成されており、下部配線１０５と上部配線１０７とが接続配線１０６で導通されている。
【００１３】
ここで、上述のような構造のデュアルダマシン回路１００の製造方法を以下に簡単に説明する。まず、下部層間膜１０１の上面から所定の深度まで形成した下部凹溝１１１に下部配線１０５を埋設し、この下部配線１０５が埋設された下部層間膜１０１の上面に酸化シリコンからなる絶縁層１０２と低誘電率層１０３とマスク層１０４とを順番に成膜する。
【００１４】
つぎに、このマスク層１０４の上面に上部凹溝１１３に対応した開口形状のレジストマスク(図示せず)を形成し、このレジストマスクを使用したプラズマエッチングで上部凹溝１１３に対応した開口孔をマスク層１０４に形成してから、そのレジストマスクは除去する。
【００１５】
このような状態で、マスク層１０４と露出した低誘電率層１０３との上面にヴィアホール１１２に対応した開口形状のレジストマスク(図示せず)を形成し、このレジストマスクを使用したプラズマエッチングで低誘電率層１０３から絶縁層１０２までヴィアホール１１２を形成してから、そのレジストマスクも除去する。
【００１６】
そして、マスク層１０４を使用したプラズマエッチングで低誘電率層１０３に上部凹溝１１３を形成し、この上部凹溝１１３とヴィアホール１１２とにアルミニウム合金を埋設して上面をＣＭＰなどで成形することにより、各々がＣuからなる下部配線１０５と接続配線１０６と上部配線１０７とが導通されたデュアルダマシン回路１００が完成する。
【００１７】
【発明が解決しようとする課題】
上述したデュアルダマシン回路１００では、低誘電率層１０３と絶縁層１０２とのエッチング選択性が高いので、上部凹溝１１３とヴィアホール１１２とを所望の形状に良好に形成して接続配線１０６と上部配線１０７との電気特性を良好とすることができる。しかし、このデュアルダマシン回路１００では、絶縁層１０２が酸化シリコンからなり、これは誘電率が“4.2〜4.3”程度と高いので、回路全体の実効誘電率を低減することが困難である。
【００１８】
また、特開平１０−１１２５０３号公報には開示されていないが、当然ながら接続配線１０６は上部配線１０７を下部配線１０５に導通させるものなので、接続配線１０６が形成される位置には下部配線１０５が敷設されている。しかし、ヴィアホール１１２を形成するプラズマエッチングが下部配線１０５まで到達すると、下部配線１０５が腐食するなどして電気特性が低下することになる。
【００１９】
このような課題を解決するため、下部配線１０５を上面に積層したバリア絶縁膜(図示せず)でヴィアホール１１２のプラズマエッチングから保護する手法も公知であるが、このようなバリア絶縁膜は一般的に窒化シリコンなどで形成することになる。
【００２０】
しかし、上述したデュアルダマシン回路１００では、絶縁層１０２が酸化シリコンからなるので、これは窒化シリコンからなるバリア絶縁膜とのエッチング選択性が低い。このため、絶縁層１０２をプラズマエッチングするときにバリア絶縁膜も除去される可能性が高く、下部配線１０５を良好に保護することが困難である。
【００２１】
本発明は上述のような課題に鑑みてなされたものであり、上部配線や接続配線が良好な形状に形成されて電気特性が良好であるとともに実効誘電率も良好に低減されている集積回路装置の製造方法、を提供することを目的とする。
【００２２】
【課題を解決するための手段】
本発明の集積回路装置の製造方法は、下部層間膜を形成する工程と、前記下部層間膜の上面から所定の深度まで下部凹溝を形成する工程と、前記下部凹溝の形成された前記下部層間膜の表面に第１の金属膜を形成し、前記第１の金属膜にＣＭＰ (Chemical Mechanical Polishing) を前記下部層間膜の上面が露出するまで施して下部配線を形成する工程と、前記下部配線と前記下部層間膜の上面にバリア絶縁膜を形成する工程と、前記バリア絶縁膜の上面に炭素含有シリコン酸化膜からなる低誘電率層を形成する工程と、前記低誘電率層の上面をＣＭＰによって平坦化する工程と、前記低誘電率層の上面にＣＨ系の有機ポリマ層を形成する工程と、前記有機ポリマ層の上面から前記低誘電率層の上面まで前記有機ポリマ層に開口孔を形成する工程と、前記開口孔の底面から前記バリア絶縁膜の上面まで前記低誘電率層にヴィアホールを形成する工程と、前記開口孔を含む位置に前記有機ポリマ層の上面から前記低誘電率層の上面まで前記ヴィアホール上面に達するように前記有機ポリマ層に上部凹溝を形成する工程と、前記ヴィアホールの下部に露出した前記バリア絶縁膜を除去して前記下部配線の上面まで前記ヴィアホールを貫通させる工程と、前記ヴィアホールと前記上部凹溝とを含む表面に第２の金属膜を一体に形成し、前記第２の金属膜にＣＭＰを施して前記下部配線に接続する接続配線と上部配線とを形成する工程とを有する。
【００２５】
本発明の集積回路装置の製造方法では、有機ポリマ層と低誘電率層とのエッチング選択性が高いので、上部凹溝とヴィアホールとが所望の形状に良好に形成され、低誘電率層と有機ポリマ層とに対するバリア絶縁膜のエッチング選択性も高いので、ヴィアホールや上部凹溝を形成するときに下部配線が腐食されることもなく、有機ポリマ層と低誘電率層との誘電率が低いので、実効誘電率が低減された集積回路装置が製造される。
【００２６】
また、上述のような集積回路装置の製造方法において、有機ポリマ層が、ポリフェニレン、ポリアリレン、ポリアリレンエーテル、ベンゾシクロブテン、の一つからなることにより、低誘電率層とエッチング選択性が高く低誘電率な材料で有機ポリマ層が形成される。
【００２７】
また、有機ポリマ層がポーラス構造からなることにより、有機ポリマ層の誘電率が低減される。
【００２８】
また、下部配線と上部配線と接続配線とがＣuからなることにより、
物性的にパターニングが困難なＣuで下部配線と上部配線と接続配線とが所望パターンに形成され、物性的に耐食性が低いＣuが製造工程において腐食されることがない。
【００３２】
本発明の集積回路装置の製造方法では、バリア絶縁膜の上面に炭素含有シリコン酸化膜からなる低誘電率層を積層し、この低誘電率層の上面をＣＭＰにより平坦化してから、この平坦化された低誘電率層の上面に有機ポリマ層を積層することにより、
下部層間膜と下部配線との上面がＣＭＰなどにより平坦とならなくとも、この上面に積層された低誘電率層と有機ポリマ層との上面が平坦となるので、上部凹溝が形成されている有機ポリマ層の上面に金属層を積層してからＣＭＰにより研磨して上部配線を形成するとき、有機ポリマ層の上面に無用な金属が残存しない。
【００３３】
なお、本発明では前後左右上下の方向を言及しているが、これは方向の相対関係を簡単に説明するために便宜的に規定したものであり、本発明を実施する場合の製造時や使用時の方向を限定するものではない。
【００３４】
【発明の実施の形態】
本発明の参考例を図１ないし図４を参照して以下に説明する。本参考例の集積回路装置であるデュアルダマシン回路２００は、図１に示すように、下部層間膜２０１を具備しており、この下部層間膜２０１の上面には、バリア絶縁膜２０２、有機ポリマ層２０３、低誘電率層２０４、第一マスク層２０５、第二マスク層２０６、が順番に積層されている。
【００３５】
下部層間膜２０１は、上面から3000(Å)の深度まで溝幅が0.4(μm)の下部凹溝２１１が形成されており、この下部凹溝２１１にはバリアメタル２０７を介して下部配線２２１が埋設されている。バリアメタル２０７は膜厚が300(Å)のＴaＮからなり、下部配線２２１はＣuからなる。
【００３６】
バリア絶縁膜２０２は、膜厚500(Å)のＰ-ＳiＣからなり、下部層間膜２０１とともに下部配線２２１の上面にも形成されている。有機ポリマ層２０３は、ポリフェニレン、ポリアリレン、ポリアリレンエーテル、ベンゾシクロブテン、等のＣＨ系の有機ポリマからなり、3000(Å)の膜厚に形成されている。このような有機ポリマ層２０３とバリア絶縁膜２０２には、その上面から下面まで直径0.2(μm)のヴィアホール２１２が形成されており、このヴィアホール２１２にＣuからなる接続配線２２２が埋設されている。
【００３７】
低誘電率層２０４は、膜厚が2000(Å)のポーラスＭＳＱからなり、第一マスク層２０５は、膜厚500(Å)のＳiＯ2からなり、第二マスク層２０６は、膜厚500(Å)のＳiＮからなる。この第二マスク層２０６と第一マスク層２０５と低誘電率層２０４には、深度が3000(Å)で溝幅が0.4(μm)の上部凹溝２１３が形成されており、この上部凹溝２１３には、膜厚が300(Å)のＴaＮからなるバリアメタル２０８を介してＣuからなる上部配線２２３が埋設されている。
【００３８】
なお、本参考例のデュアルダマシン回路２００では、下部配線２２１も後述する上部配線２２３と同様な工程で形成されているので、下部層間膜２０１の上層には第一第二マスク層２０５，２０６と同様なマスク層２０９，２１０が位置している。
【００３９】
ここで、本参考例のデュアルダマシン回路２００の製造方法を以下に順番に説明する。まず、後述する上部配線２２３の場合と同様な工程により、下部層間膜２０１の上面から所定の深度まで下部凹溝２１１を形成して下部配線２２１を埋設し、図２(ａ)に示すように、この下部配線２２１が埋設された下部層間膜２０１の上面に、バリア絶縁膜２０２、有機ポリマ層２０３、低誘電率層２０４、第一マスク層２０５、第二マスク層２０６、を順番に積層する。
【００４０】
バリア絶縁膜２０２は、プラズマＣＶＤ法で成膜し、有機ポリマ層２０３と低誘電率層２０４とは所定材料を塗布してから焼成して形成する。このとき、有機ポリマ層２０３の上面に塗布するＭＳＱに多量の微細な気泡を混入させることにより、低誘電率層２０４をポーラスＭＳＱとして形成する。
【００４１】
つぎに、同図(ｂ)に示すように、上部凹溝２１３に対応した開口形状のレジストマスク２３１を第二マスク層２０６の上面に形成し、同図(ｃ)に示すように、このレジストマスク２３１を使用したプラズマエッチングで第二マスク層２０６に上部凹溝２１３に対応した形状の開口を形成する。
【００４２】
この第二マスク層２０６の加工が完了したらレジストマスク２３１をＯ2アッシングで除去し、図３(ａ)に示すように、ヴィアホール２１２に対応した開口形状のレジストマスク２３２を第二マスク層２０６と露出した第一マスク層２０５との上面に形成する。
【００４３】
そして、同図(ｂ)に示すように、このレジストマスク２３２を使用したプラズマエッチングで有機ポリマ層２０３の上面まで、ヴィアホール２１２に対応した形状の開口を第一マスク層２０５と低誘電率層２０４とに順次形成し、同図(ｃ)に示すように、この加工が完了したらプラズマエッチングによりレジストマスク２３２を除去すると同時に、第一マスク層２０５をエッチングマスクとしてバリア絶縁膜２０２の上面まで有機ポリマ層２０３にヴィアホール２１２を形成する。
【００４４】
この有機ポリマ層２０３にヴィアホール２１２を形成するプラズマエッチングでは、反応ガスとして“Ｎ2＋Ｈ2”を使用し、ステージ温度を“０〜30(℃)”、ガス圧力を“300〜1000(mToll)”、電力を“1000〜2000(Ｗ)”などとする。
【００４５】
つぎに、図４(ａ)に示すように、第二マスク層２０６をエッチングマスクとして有機ポリマ層２０３の上面まで第一マスク層２０５と低誘電率層２０４とに上部凹溝２１３をプラズマエッチングで順次形成し、この形成が完了したら有機剥離液により加工時に各部に付着したデポジットを除去する。
【００４６】
上述の第一マスク層２０５と低誘電率層２０４とに上部凹溝２１３を形成するプラズマエッチングでは、反応ガスとして“Ｃ4Ｆ8＋Ｎ2＋Ａr＋Ｏ2”や“Ｃ4Ｆ8＋Ｎ2＋Ａr＋ＣＯ”を使用し、ステージ温度を“０〜30(℃)”、ガス圧力を“10〜100(mToll)”、電力を“100〜600(Ｗ)”などとする。
【００４７】
つぎに、同図(ｂ)に示すように、有機ポリマ層２０３をエッチングマスクとしたバリア絶縁膜２０２のプラズマエッチングでヴィアホール２１２を下部配線２２１の上面まで貫通させ、この加工の完了後も有機剥離液により各部のデポジットを除去する。
【００４８】
上述のバリア絶縁膜２０２にヴィアホール２１２を貫通させるプラズマエッチングでは、反応ガスとして“Ｃ4Ｆ8＋Ｎ2＋Ａr”を使用し、ステージ温度を“０〜30(℃)”、ガス圧力を“10〜100(mToll)”、電力を“100〜600(Ｗ)”などとする。
【００４９】
これで第二マスク層２０６の上面から下部配線２２１の上面まで上部凹溝２１３とヴィアホール２１２とが開口した状態となるので、同図(ｃ)に示すように、その表面に真空中でスパッタリング法によりＴaＮで膜厚300(Å)のバリアメタル２０８を成膜する。
【００５０】
さらに、このバリアメタル２０８の表面に真空を維持したままスパッタリング法によりＣu膜２３３を膜厚1000(Å)まで成膜し、このＣu膜２３３の表面にメッキでＣu層２３４を膜厚6000(Å)まで成膜する。そして、ＣＭＰにより第二マスク層２０６の上面と面一となるまでバリアメタル２０８とＣu膜２３３とＣu層２３４とを研磨することにより、図１に示すように、デュアルダマシン回路２００が完成する。
【００５１】
本参考例のデュアルダマシン回路２００では、ＣＨ系の有機ポリマ層２０３の誘電率が“2.5〜2.6”程度で、ポーラスＭＳＱからなる低誘電率層２０４の誘電率が“2.0〜2.2”程度なので、回路全体の実効誘電率が良好に低減されている。
【００５２】
特に、低誘電率層２０４はポーラス構造に形成されているので、より良好に回路全体の実効誘電率が低減されている。それでいて、低誘電率層２０４と有機ポリマ層２０３とのエッチング選択性が高いので、上部凹溝２１３とヴィアホール２１２とを所望の形状に良好に形成することができ、上部配線２２３と接続配線２２２との電気特性が良好である。
【００５３】
さらに、有機ポリマ層２０３および低誘電率層２０４とに対するＰ-ＳiＣからなるバリア絶縁膜２０２のエッチング選択性も良好なので、下部配線２２１が腐食されない条件でバリア絶縁膜２０２のみエッチングすることができる。このため、ヴィアホール２１２や上部凹溝２１３を形成するときに下部配線２２１が腐食されることがなく、下部配線２２１と接続配線２２２との導通状態などの電気特性も良好である。
【００５４】
しかも、本参考例の製造方法では、低誘電率層２０４の上面に第一マスク層２０５が形成された状態で有機ポリマ層２０３にヴィアホール２１２を形成し、第二マスク層２０６を使用したプラズマエッチングで第一マスク層２０５と低誘電率層２０４とに上部凹溝２１３を形成するので、低誘電率層２０４の上面にレジストマスクを形成して除去することがなく、レジストマスクの形成や除去による低誘電率層２０４の劣化も防止することができる。
【００５５】
なお、上記の参考例ではバリア絶縁膜２０２の上面に有機ポリマ層２０３と低誘電率層２０４とが順番に積層されているデュアルダマシン回路２００を例示したが、本発明の実施の形態として、バリア絶縁膜２０２の上面に低誘電率層２０４と有機ポリマ層２０３とを順番に積層してデュアルダマシン回路(図示せず)を形成することも可能である。
【００５６】
このようなデュアルダマシン回路では、上部配線２２３を形成する有機ポリマ層２０３の層厚を変化させることなく上面を平坦化するため、その下層である低誘電率層２０４の上面をＣＭＰで平坦化することになる。しかし、このＣＭＰは低誘電率層２０４では容易であるが有機ポリマ層２０３では困難なので、上述のようにバリア絶縁膜２０２の上面に低誘電率層２０４と有機ポリマ層２０３とを順番に積層したデュアルダマシン回路では、より容易に回路上面を平坦化することができる。
【００５７】
より詳細には、前述のように下部配線２２１は上部配線２２３と同様な工程で形成するので、下部凹溝２１１が形成されている下部層間膜２０１の上面に金属膜(図示せず)を成膜し、この金属膜をＣＭＰにより下部層間膜２０１の上面が露出するまで研磨することにより、下部凹溝２１１に埋設されている下部配線２２１を形成することになる。
【００５８】
しかし、本発明者が実際に上述のように下部配線２２１を形成したところ、下部層間膜２０１の上面に対して下部配線２２１の上面が下方に凹んだ形状となることが判明した。このような状態で有機ポリマ層２０３と低誘電率層２０４とを形成すると、これらの上面も下部配線２２１の上方の位置が下方に凹んだ形状となる。すると、ＣＭＰにより第二マスク層２０６の上面と面一となるまでバリアメタル２０８とＣu膜２３３とＣu層２３４とを研磨したとき、第二マスク層２０６の表面に無用な金属が残存して不良が多発することが判明した。
【００５９】
そこで、これを防止するためには、バリア絶縁膜２０２の上面に低誘電率層２０４と有機ポリマ層２０３とを順番に積層し、その低誘電率層２０４の上面をＣＭＰにより平坦化してから有機ポリマ層２０３を積層することが好適である。この場合、低誘電率層２０４としてはＭＳＱとＭＨＳＱと炭素含有シリコン酸化膜とが適用できるが、ヤング率が“６(GPa)”と高く、ビッカース硬度が“１．０(GPa)”と高い、炭素含有シリコン酸化膜が最適である。
【００６０】
なお、上述の炭素含有シリコン酸化膜は、オルガノシランガスと酸素含有ガスとを少なくとも一部として含有するガス、オルガノシロキサンガスを少なくとも一部として含有するガス、等を用いたプラズマＣＶＤ法で成膜することで形成できる。そして、その薄膜の条件を最適化することにより、上述の機械強度を実現することができる。
【００６１】
また、有機ポリマ層２０３をポーラス構造に形成することも可能である。
【００６２】
さらに、バリア絶縁膜２０２がＰ-ＳiＣからなることを例示したが、このバリア絶縁膜２０２を、Ｐ-ＳiＣＮ、Ｐ-ＳiＣＯ、などで形成することも可能である。
【００６３】
【発明の効果】
本発明の集積回路装置の製造方法では、有機ポリマ層と低誘電率層とのエッチング選択性が高いので、上部凹溝とヴィアホールとを所望の形状に良好に形成することができ、上部配線と接続配線との電気的な特性を良好にすることができ、低誘電率層と有機ポリマ層とに対するバリア絶縁膜のエッチング選択性も高いので、ヴィアホールや上部凹溝を形成するときに下部配線が腐食されることを防止でき、しかも有機ポリマ層と低誘電率層とは低密度で低誘電率なので、回路全体の実効誘電率が低減された集積回路装置を製造することができる。
【００６４】
また、上述のような集積回路装置の製造方法において、有機ポリマ層が、ポリフェニレン、ポリアリレン、ポリアリレンエーテル、ベンゾシクロブテン、の一つからなることにより、有機ポリマ層とエッチング選択性が高く低誘電率な材料で低誘電率層が形成されているので、上部配線と接続配線とは良好な形状に形成されて電気的な特性が良好であり、回路全体の実効誘電率も低減された集積回路装置を製造することができる。
【００６５】
また、有機ポリマ層がポーラス構造からなることにより、有機ポリマ層の誘電率が低減されているので、さらに回路全体の実効誘電率が低減された集積回路装置を製造することができる。
【００６６】
また、下部配線と上部配線と接続配線とがＣuからなることにより、
物性的にパターニングが困難なＣuで下部配線と上部配線と接続配線とが所望パターンに形成されており、それでいて物性的に耐食性が低いＣuが製造工程において腐食されていないので、下部配線と上部配線と接続配線との電気的な特性が良好である。
【００７０】
本発明の集積回路装置の製造方法では、バリア絶縁膜の上面に炭素含有シリコン酸化膜からなる低誘電率層を積層し、この低誘電率層の上面をＣＭＰにより平坦化してから、この平坦化された低誘電率層の上面に有機ポリマ層を積層することにより、
下部層間膜と下部配線との上面がＣＭＰなどにより平坦とならなくとも、この上面に積層された低誘電率層と有機ポリマ層との上面が平坦となるので、上部凹溝が形成されている有機ポリマ層の上面に金属層を積層してからＣＭＰにより研磨して上部配線を形成するとき、有機ポリマ層の上面に無用な金属が残存しないので、この残存による不良の発生を防止することができる。
【図面の簡単な説明】
【図１】本発明の集積回路装置の製造方法の参考例に係るデュアルダマシン回路の内部構造を示す縦断正面図である。
【図２】本発明の集積回路装置の製造方法の参考例の一形態の一部を示す工程図である。
【図３】本発明の集積回路装置の製造方法の参考例の一形態の一部を示す工程図である。
【図４】本発明の集積回路装置の製造方法の参考例の一形態の一部を示す工程図である。
【図５】集積回路装置の一従来例であるデュアルダマシン回路の内部構造を示す縦断正面図である。
【発明の属する技術分野】
本発明は、下部配線と上部配線とが接続配線で導通している集積回路装置の製造方法、に関する。
【０００２】
【従来の技術】
現在、集積回路の高性能化や微細化が要求されており、各種の製造方法や使用材料が研究されている。例えば、集積回路の配線にはポリシリコンやアルミニウムが多用されてきたが、集積回路の高性能化や微細化を実現するためには更に低抵抗の材料が必要である。
【０００３】
そこで、集積回路の微細な配線を銅で形成することが創案されたが、銅は物性的にエッチングによるパターニングが困難であり、耐食性も良好でない。このため、銅などの金属で水平に下部配線と上部配線とを形成して垂直な接続配線で導通させる場合、その製造方法としてはデュアルダマシン法が好適である。
【０００４】
このデュアルダマシン法で形成された集積回路装置であるデュアルダマシン回路では、上述のように水平な下部配線と上部配線とを垂直な接続配線で導通させるので、下部配線を埋設した下部層間膜の上面に上部層間膜を形成し、この上部層間膜に上部凹溝とヴィアホールとを形成して上部配線と接続配線とを埋設する必要がある。
【０００５】
そこで、上部層間膜を有機ポリマやＭＳＱなどの一層で形成し、その上面から途中まで第一のフォトエッチングでヴィアホールを形成し、第二のフォトエッチングで上部凹溝を形成すると同時にヴィアホールを下面まで貫通させる製造方法がある。
【０００６】
また、上部層間膜を第一層とバリア絶縁膜と第二層とで形成し、第一のフォトエッチングで第二層とバリア絶縁膜とにヴィアホールを形成し、第二のフォトエッチングで第二層に上部凹溝を形成すると同時にバリア絶縁膜の開口から第一層にヴィアホールを形成する製造方法もある。
【０００７】
前述した第一の製造方法では、上部層間膜が一層なので構造が簡単で製造工程も少数であり、上部層間膜として低密度の材料を使用できるのでデュアルダマシン回路の実効誘電率を低減することもできる。しかし、一層からなる上部層間膜に上部凹溝とヴィアホールとを同時に形成するので、これらを良好な形状に形成することが困難であり、特に、マイクロローディングなどのために上部凹溝を所望の深度に形成することが困難である。
【０００８】
この点、前述した第二の製造方法では、上部凹溝の底部にバリア絶縁膜が位置するので、上部凹溝を所望の深度に形成することが容易である。しかし、上部層間膜として第一層とバリア絶縁膜と第二層との三層が必要なので、構造が複雑で製造工程も増加する。
【０００９】
また、バリア絶縁膜として高密度の材料を使用する必要があるが、一般的に高密度材料は高誘電率なのでデュアルダマシン回路の実効誘電率が増大することになる。さらに、第二の製造方法でも上部凹溝とヴィアホールとを同時に形成するので、ヴィアホールがエッチング過剰によりボーイング形状などになりやすい。そこで、上述のような課題を解決した集積回路装置およびその製造方法が、特開平１０−１１２５０３号公報に開示されている。
【００１０】
この公報に開示された集積回路装置であるデュアルダマシン回路１００は、図５に示すように、下部層間膜１０１を具備しており、この下部層間膜１０１の上面に絶縁層１０２と低誘電率層１０３とマスク層１０４とが順番に積層されている。絶縁層１０２とマスク層１０４とは、ＳiＯ2、ＳiＯX、ＳiＯＦ、等の酸化シリコンからなり、低誘電率層１０３は、ポリテトラフルオロエチレン、弗化ポリアニールエーテル、弗化ポリイミド、等の有機物からなる。
【００１１】
下部層間膜１０１は、上面から所定の深度まで下部凹溝１１１が形成されており、この下部凹溝１１１に下部配線１０５が埋設されている。絶縁層１０２は、上面から下面までヴィアホール１１２が貫通されており、このヴィアホール１１２に接続配線１０６が埋設されている。
【００１２】
低誘電率層１０３は、上面から下面まで上部凹溝１１３が形成されており、この上部凹溝１１３に上部配線１０７が埋設されている。下部配線１０５と接続配線１０６と上部配線１０７とはアルミニウム合金などで形成されており、下部配線１０５と上部配線１０７とが接続配線１０６で導通されている。
【００１３】
ここで、上述のような構造のデュアルダマシン回路１００の製造方法を以下に簡単に説明する。まず、下部層間膜１０１の上面から所定の深度まで形成した下部凹溝１１１に下部配線１０５を埋設し、この下部配線１０５が埋設された下部層間膜１０１の上面に酸化シリコンからなる絶縁層１０２と低誘電率層１０３とマスク層１０４とを順番に成膜する。
【００１４】
つぎに、このマスク層１０４の上面に上部凹溝１１３に対応した開口形状のレジストマスク(図示せず)を形成し、このレジストマスクを使用したプラズマエッチングで上部凹溝１１３に対応した開口孔をマスク層１０４に形成してから、そのレジストマスクは除去する。
【００１５】
このような状態で、マスク層１０４と露出した低誘電率層１０３との上面にヴィアホール１１２に対応した開口形状のレジストマスク(図示せず)を形成し、このレジストマスクを使用したプラズマエッチングで低誘電率層１０３から絶縁層１０２までヴィアホール１１２を形成してから、そのレジストマスクも除去する。
【００１６】
そして、マスク層１０４を使用したプラズマエッチングで低誘電率層１０３に上部凹溝１１３を形成し、この上部凹溝１１３とヴィアホール１１２とにアルミニウム合金を埋設して上面をＣＭＰなどで成形することにより、各々がＣuからなる下部配線１０５と接続配線１０６と上部配線１０７とが導通されたデュアルダマシン回路１００が完成する。
【００１７】
【発明が解決しようとする課題】
上述したデュアルダマシン回路１００では、低誘電率層１０３と絶縁層１０２とのエッチング選択性が高いので、上部凹溝１１３とヴィアホール１１２とを所望の形状に良好に形成して接続配線１０６と上部配線１０７との電気特性を良好とすることができる。しかし、このデュアルダマシン回路１００では、絶縁層１０２が酸化シリコンからなり、これは誘電率が“4.2〜4.3”程度と高いので、回路全体の実効誘電率を低減することが困難である。
【００１８】
また、特開平１０−１１２５０３号公報には開示されていないが、当然ながら接続配線１０６は上部配線１０７を下部配線１０５に導通させるものなので、接続配線１０６が形成される位置には下部配線１０５が敷設されている。しかし、ヴィアホール１１２を形成するプラズマエッチングが下部配線１０５まで到達すると、下部配線１０５が腐食するなどして電気特性が低下することになる。
【００１９】
このような課題を解決するため、下部配線１０５を上面に積層したバリア絶縁膜(図示せず)でヴィアホール１１２のプラズマエッチングから保護する手法も公知であるが、このようなバリア絶縁膜は一般的に窒化シリコンなどで形成することになる。
【００２０】
しかし、上述したデュアルダマシン回路１００では、絶縁層１０２が酸化シリコンからなるので、これは窒化シリコンからなるバリア絶縁膜とのエッチング選択性が低い。このため、絶縁層１０２をプラズマエッチングするときにバリア絶縁膜も除去される可能性が高く、下部配線１０５を良好に保護することが困難である。
【００２１】
本発明は上述のような課題に鑑みてなされたものであり、上部配線や接続配線が良好な形状に形成されて電気特性が良好であるとともに実効誘電率も良好に低減されている集積回路装置の製造方法、を提供することを目的とする。
【００２２】
【課題を解決するための手段】
本発明の集積回路装置の製造方法は、下部層間膜を形成する工程と、前記下部層間膜の上面から所定の深度まで下部凹溝を形成する工程と、前記下部凹溝の形成された前記下部層間膜の表面に第１の金属膜を形成し、前記第１の金属膜にＣＭＰ (Chemical Mechanical Polishing) を前記下部層間膜の上面が露出するまで施して下部配線を形成する工程と、前記下部配線と前記下部層間膜の上面にバリア絶縁膜を形成する工程と、前記バリア絶縁膜の上面に炭素含有シリコン酸化膜からなる低誘電率層を形成する工程と、前記低誘電率層の上面をＣＭＰによって平坦化する工程と、前記低誘電率層の上面にＣＨ系の有機ポリマ層を形成する工程と、前記有機ポリマ層の上面から前記低誘電率層の上面まで前記有機ポリマ層に開口孔を形成する工程と、前記開口孔の底面から前記バリア絶縁膜の上面まで前記低誘電率層にヴィアホールを形成する工程と、前記開口孔を含む位置に前記有機ポリマ層の上面から前記低誘電率層の上面まで前記ヴィアホール上面に達するように前記有機ポリマ層に上部凹溝を形成する工程と、前記ヴィアホールの下部に露出した前記バリア絶縁膜を除去して前記下部配線の上面まで前記ヴィアホールを貫通させる工程と、前記ヴィアホールと前記上部凹溝とを含む表面に第２の金属膜を一体に形成し、前記第２の金属膜にＣＭＰを施して前記下部配線に接続する接続配線と上部配線とを形成する工程とを有する。
【００２５】
本発明の集積回路装置の製造方法では、有機ポリマ層と低誘電率層とのエッチング選択性が高いので、上部凹溝とヴィアホールとが所望の形状に良好に形成され、低誘電率層と有機ポリマ層とに対するバリア絶縁膜のエッチング選択性も高いので、ヴィアホールや上部凹溝を形成するときに下部配線が腐食されることもなく、有機ポリマ層と低誘電率層との誘電率が低いので、実効誘電率が低減された集積回路装置が製造される。
【００２６】
また、上述のような集積回路装置の製造方法において、有機ポリマ層が、ポリフェニレン、ポリアリレン、ポリアリレンエーテル、ベンゾシクロブテン、の一つからなることにより、低誘電率層とエッチング選択性が高く低誘電率な材料で有機ポリマ層が形成される。
【００２７】
また、有機ポリマ層がポーラス構造からなることにより、有機ポリマ層の誘電率が低減される。
【００２８】
また、下部配線と上部配線と接続配線とがＣuからなることにより、
物性的にパターニングが困難なＣuで下部配線と上部配線と接続配線とが所望パターンに形成され、物性的に耐食性が低いＣuが製造工程において腐食されることがない。
【００３２】
本発明の集積回路装置の製造方法では、バリア絶縁膜の上面に炭素含有シリコン酸化膜からなる低誘電率層を積層し、この低誘電率層の上面をＣＭＰにより平坦化してから、この平坦化された低誘電率層の上面に有機ポリマ層を積層することにより、
下部層間膜と下部配線との上面がＣＭＰなどにより平坦とならなくとも、この上面に積層された低誘電率層と有機ポリマ層との上面が平坦となるので、上部凹溝が形成されている有機ポリマ層の上面に金属層を積層してからＣＭＰにより研磨して上部配線を形成するとき、有機ポリマ層の上面に無用な金属が残存しない。
【００３３】
なお、本発明では前後左右上下の方向を言及しているが、これは方向の相対関係を簡単に説明するために便宜的に規定したものであり、本発明を実施する場合の製造時や使用時の方向を限定するものではない。
【００３４】
【発明の実施の形態】
本発明の参考例を図１ないし図４を参照して以下に説明する。本参考例の集積回路装置であるデュアルダマシン回路２００は、図１に示すように、下部層間膜２０１を具備しており、この下部層間膜２０１の上面には、バリア絶縁膜２０２、有機ポリマ層２０３、低誘電率層２０４、第一マスク層２０５、第二マスク層２０６、が順番に積層されている。
【００３５】
下部層間膜２０１は、上面から3000(Å)の深度まで溝幅が0.4(μm)の下部凹溝２１１が形成されており、この下部凹溝２１１にはバリアメタル２０７を介して下部配線２２１が埋設されている。バリアメタル２０７は膜厚が300(Å)のＴaＮからなり、下部配線２２１はＣuからなる。
【００３６】
バリア絶縁膜２０２は、膜厚500(Å)のＰ-ＳiＣからなり、下部層間膜２０１とともに下部配線２２１の上面にも形成されている。有機ポリマ層２０３は、ポリフェニレン、ポリアリレン、ポリアリレンエーテル、ベンゾシクロブテン、等のＣＨ系の有機ポリマからなり、3000(Å)の膜厚に形成されている。このような有機ポリマ層２０３とバリア絶縁膜２０２には、その上面から下面まで直径0.2(μm)のヴィアホール２１２が形成されており、このヴィアホール２１２にＣuからなる接続配線２２２が埋設されている。
【００３７】
低誘電率層２０４は、膜厚が2000(Å)のポーラスＭＳＱからなり、第一マスク層２０５は、膜厚500(Å)のＳiＯ2からなり、第二マスク層２０６は、膜厚500(Å)のＳiＮからなる。この第二マスク層２０６と第一マスク層２０５と低誘電率層２０４には、深度が3000(Å)で溝幅が0.4(μm)の上部凹溝２１３が形成されており、この上部凹溝２１３には、膜厚が300(Å)のＴaＮからなるバリアメタル２０８を介してＣuからなる上部配線２２３が埋設されている。
【００３８】
なお、本参考例のデュアルダマシン回路２００では、下部配線２２１も後述する上部配線２２３と同様な工程で形成されているので、下部層間膜２０１の上層には第一第二マスク層２０５，２０６と同様なマスク層２０９，２１０が位置している。
【００３９】
ここで、本参考例のデュアルダマシン回路２００の製造方法を以下に順番に説明する。まず、後述する上部配線２２３の場合と同様な工程により、下部層間膜２０１の上面から所定の深度まで下部凹溝２１１を形成して下部配線２２１を埋設し、図２(ａ)に示すように、この下部配線２２１が埋設された下部層間膜２０１の上面に、バリア絶縁膜２０２、有機ポリマ層２０３、低誘電率層２０４、第一マスク層２０５、第二マスク層２０６、を順番に積層する。
【００４０】
バリア絶縁膜２０２は、プラズマＣＶＤ法で成膜し、有機ポリマ層２０３と低誘電率層２０４とは所定材料を塗布してから焼成して形成する。このとき、有機ポリマ層２０３の上面に塗布するＭＳＱに多量の微細な気泡を混入させることにより、低誘電率層２０４をポーラスＭＳＱとして形成する。
【００４１】
つぎに、同図(ｂ)に示すように、上部凹溝２１３に対応した開口形状のレジストマスク２３１を第二マスク層２０６の上面に形成し、同図(ｃ)に示すように、このレジストマスク２３１を使用したプラズマエッチングで第二マスク層２０６に上部凹溝２１３に対応した形状の開口を形成する。
【００４２】
この第二マスク層２０６の加工が完了したらレジストマスク２３１をＯ2アッシングで除去し、図３(ａ)に示すように、ヴィアホール２１２に対応した開口形状のレジストマスク２３２を第二マスク層２０６と露出した第一マスク層２０５との上面に形成する。
【００４３】
そして、同図(ｂ)に示すように、このレジストマスク２３２を使用したプラズマエッチングで有機ポリマ層２０３の上面まで、ヴィアホール２１２に対応した形状の開口を第一マスク層２０５と低誘電率層２０４とに順次形成し、同図(ｃ)に示すように、この加工が完了したらプラズマエッチングによりレジストマスク２３２を除去すると同時に、第一マスク層２０５をエッチングマスクとしてバリア絶縁膜２０２の上面まで有機ポリマ層２０３にヴィアホール２１２を形成する。
【００４４】
この有機ポリマ層２０３にヴィアホール２１２を形成するプラズマエッチングでは、反応ガスとして“Ｎ2＋Ｈ2”を使用し、ステージ温度を“０〜30(℃)”、ガス圧力を“300〜1000(mToll)”、電力を“1000〜2000(Ｗ)”などとする。
【００４５】
つぎに、図４(ａ)に示すように、第二マスク層２０６をエッチングマスクとして有機ポリマ層２０３の上面まで第一マスク層２０５と低誘電率層２０４とに上部凹溝２１３をプラズマエッチングで順次形成し、この形成が完了したら有機剥離液により加工時に各部に付着したデポジットを除去する。
【００４６】
上述の第一マスク層２０５と低誘電率層２０４とに上部凹溝２１３を形成するプラズマエッチングでは、反応ガスとして“Ｃ4Ｆ8＋Ｎ2＋Ａr＋Ｏ2”や“Ｃ4Ｆ8＋Ｎ2＋Ａr＋ＣＯ”を使用し、ステージ温度を“０〜30(℃)”、ガス圧力を“10〜100(mToll)”、電力を“100〜600(Ｗ)”などとする。
【００４７】
つぎに、同図(ｂ)に示すように、有機ポリマ層２０３をエッチングマスクとしたバリア絶縁膜２０２のプラズマエッチングでヴィアホール２１２を下部配線２２１の上面まで貫通させ、この加工の完了後も有機剥離液により各部のデポジットを除去する。
【００４８】
上述のバリア絶縁膜２０２にヴィアホール２１２を貫通させるプラズマエッチングでは、反応ガスとして“Ｃ4Ｆ8＋Ｎ2＋Ａr”を使用し、ステージ温度を“０〜30(℃)”、ガス圧力を“10〜100(mToll)”、電力を“100〜600(Ｗ)”などとする。
【００４９】
これで第二マスク層２０６の上面から下部配線２２１の上面まで上部凹溝２１３とヴィアホール２１２とが開口した状態となるので、同図(ｃ)に示すように、その表面に真空中でスパッタリング法によりＴaＮで膜厚300(Å)のバリアメタル２０８を成膜する。
【００５０】
さらに、このバリアメタル２０８の表面に真空を維持したままスパッタリング法によりＣu膜２３３を膜厚1000(Å)まで成膜し、このＣu膜２３３の表面にメッキでＣu層２３４を膜厚6000(Å)まで成膜する。そして、ＣＭＰにより第二マスク層２０６の上面と面一となるまでバリアメタル２０８とＣu膜２３３とＣu層２３４とを研磨することにより、図１に示すように、デュアルダマシン回路２００が完成する。
【００５１】
本参考例のデュアルダマシン回路２００では、ＣＨ系の有機ポリマ層２０３の誘電率が“2.5〜2.6”程度で、ポーラスＭＳＱからなる低誘電率層２０４の誘電率が“2.0〜2.2”程度なので、回路全体の実効誘電率が良好に低減されている。
【００５２】
特に、低誘電率層２０４はポーラス構造に形成されているので、より良好に回路全体の実効誘電率が低減されている。それでいて、低誘電率層２０４と有機ポリマ層２０３とのエッチング選択性が高いので、上部凹溝２１３とヴィアホール２１２とを所望の形状に良好に形成することができ、上部配線２２３と接続配線２２２との電気特性が良好である。
【００５３】
さらに、有機ポリマ層２０３および低誘電率層２０４とに対するＰ-ＳiＣからなるバリア絶縁膜２０２のエッチング選択性も良好なので、下部配線２２１が腐食されない条件でバリア絶縁膜２０２のみエッチングすることができる。このため、ヴィアホール２１２や上部凹溝２１３を形成するときに下部配線２２１が腐食されることがなく、下部配線２２１と接続配線２２２との導通状態などの電気特性も良好である。
【００５４】
しかも、本参考例の製造方法では、低誘電率層２０４の上面に第一マスク層２０５が形成された状態で有機ポリマ層２０３にヴィアホール２１２を形成し、第二マスク層２０６を使用したプラズマエッチングで第一マスク層２０５と低誘電率層２０４とに上部凹溝２１３を形成するので、低誘電率層２０４の上面にレジストマスクを形成して除去することがなく、レジストマスクの形成や除去による低誘電率層２０４の劣化も防止することができる。
【００５５】
なお、上記の参考例ではバリア絶縁膜２０２の上面に有機ポリマ層２０３と低誘電率層２０４とが順番に積層されているデュアルダマシン回路２００を例示したが、本発明の実施の形態として、バリア絶縁膜２０２の上面に低誘電率層２０４と有機ポリマ層２０３とを順番に積層してデュアルダマシン回路(図示せず)を形成することも可能である。
【００５６】
このようなデュアルダマシン回路では、上部配線２２３を形成する有機ポリマ層２０３の層厚を変化させることなく上面を平坦化するため、その下層である低誘電率層２０４の上面をＣＭＰで平坦化することになる。しかし、このＣＭＰは低誘電率層２０４では容易であるが有機ポリマ層２０３では困難なので、上述のようにバリア絶縁膜２０２の上面に低誘電率層２０４と有機ポリマ層２０３とを順番に積層したデュアルダマシン回路では、より容易に回路上面を平坦化することができる。
【００５７】
より詳細には、前述のように下部配線２２１は上部配線２２３と同様な工程で形成するので、下部凹溝２１１が形成されている下部層間膜２０１の上面に金属膜(図示せず)を成膜し、この金属膜をＣＭＰにより下部層間膜２０１の上面が露出するまで研磨することにより、下部凹溝２１１に埋設されている下部配線２２１を形成することになる。
【００５８】
しかし、本発明者が実際に上述のように下部配線２２１を形成したところ、下部層間膜２０１の上面に対して下部配線２２１の上面が下方に凹んだ形状となることが判明した。このような状態で有機ポリマ層２０３と低誘電率層２０４とを形成すると、これらの上面も下部配線２２１の上方の位置が下方に凹んだ形状となる。すると、ＣＭＰにより第二マスク層２０６の上面と面一となるまでバリアメタル２０８とＣu膜２３３とＣu層２３４とを研磨したとき、第二マスク層２０６の表面に無用な金属が残存して不良が多発することが判明した。
【００５９】
そこで、これを防止するためには、バリア絶縁膜２０２の上面に低誘電率層２０４と有機ポリマ層２０３とを順番に積層し、その低誘電率層２０４の上面をＣＭＰにより平坦化してから有機ポリマ層２０３を積層することが好適である。この場合、低誘電率層２０４としてはＭＳＱとＭＨＳＱと炭素含有シリコン酸化膜とが適用できるが、ヤング率が“６(GPa)”と高く、ビッカース硬度が“１．０(GPa)”と高い、炭素含有シリコン酸化膜が最適である。
【００６０】
なお、上述の炭素含有シリコン酸化膜は、オルガノシランガスと酸素含有ガスとを少なくとも一部として含有するガス、オルガノシロキサンガスを少なくとも一部として含有するガス、等を用いたプラズマＣＶＤ法で成膜することで形成できる。そして、その薄膜の条件を最適化することにより、上述の機械強度を実現することができる。
【００６１】
また、有機ポリマ層２０３をポーラス構造に形成することも可能である。
【００６２】
さらに、バリア絶縁膜２０２がＰ-ＳiＣからなることを例示したが、このバリア絶縁膜２０２を、Ｐ-ＳiＣＮ、Ｐ-ＳiＣＯ、などで形成することも可能である。
【００６３】
【発明の効果】
本発明の集積回路装置の製造方法では、有機ポリマ層と低誘電率層とのエッチング選択性が高いので、上部凹溝とヴィアホールとを所望の形状に良好に形成することができ、上部配線と接続配線との電気的な特性を良好にすることができ、低誘電率層と有機ポリマ層とに対するバリア絶縁膜のエッチング選択性も高いので、ヴィアホールや上部凹溝を形成するときに下部配線が腐食されることを防止でき、しかも有機ポリマ層と低誘電率層とは低密度で低誘電率なので、回路全体の実効誘電率が低減された集積回路装置を製造することができる。
【００６４】
また、上述のような集積回路装置の製造方法において、有機ポリマ層が、ポリフェニレン、ポリアリレン、ポリアリレンエーテル、ベンゾシクロブテン、の一つからなることにより、有機ポリマ層とエッチング選択性が高く低誘電率な材料で低誘電率層が形成されているので、上部配線と接続配線とは良好な形状に形成されて電気的な特性が良好であり、回路全体の実効誘電率も低減された集積回路装置を製造することができる。
【００６５】
また、有機ポリマ層がポーラス構造からなることにより、有機ポリマ層の誘電率が低減されているので、さらに回路全体の実効誘電率が低減された集積回路装置を製造することができる。
【００６６】
また、下部配線と上部配線と接続配線とがＣuからなることにより、
物性的にパターニングが困難なＣuで下部配線と上部配線と接続配線とが所望パターンに形成されており、それでいて物性的に耐食性が低いＣuが製造工程において腐食されていないので、下部配線と上部配線と接続配線との電気的な特性が良好である。
【００７０】
本発明の集積回路装置の製造方法では、バリア絶縁膜の上面に炭素含有シリコン酸化膜からなる低誘電率層を積層し、この低誘電率層の上面をＣＭＰにより平坦化してから、この平坦化された低誘電率層の上面に有機ポリマ層を積層することにより、
下部層間膜と下部配線との上面がＣＭＰなどにより平坦とならなくとも、この上面に積層された低誘電率層と有機ポリマ層との上面が平坦となるので、上部凹溝が形成されている有機ポリマ層の上面に金属層を積層してからＣＭＰにより研磨して上部配線を形成するとき、有機ポリマ層の上面に無用な金属が残存しないので、この残存による不良の発生を防止することができる。
【図面の簡単な説明】
【図１】本発明の集積回路装置の製造方法の参考例に係るデュアルダマシン回路の内部構造を示す縦断正面図である。
【図２】本発明の集積回路装置の製造方法の参考例の一形態の一部を示す工程図である。
【図３】本発明の集積回路装置の製造方法の参考例の一形態の一部を示す工程図である。
【図４】本発明の集積回路装置の製造方法の参考例の一形態の一部を示す工程図である。
【図５】集積回路装置の一従来例であるデュアルダマシン回路の内部構造を示す縦断正面図である。
Claims (5)
- 下部層間膜を形成する工程と、
前記下部層間膜の上面から所定の深度まで下部凹溝を形成する工程と、
前記下部凹溝の形成された前記下部層間膜の表面に第１の金属膜を形成し、前記第１の金属膜にＣＭＰ (Chemical Mechanical Polishing) を前記下部層間膜の上面が露出するまで施して下部配線を形成する工程と、
前記下部配線と前記下部層間膜の上面にバリア絶縁膜を形成する工程と、
前記バリア絶縁膜の上面に炭素含有シリコン酸化膜からなる低誘電率層を形成する工程と、
前記低誘電率層の上面をＣＭＰによって平坦化する工程と、
前記低誘電率層の上面にＣＨ系の有機ポリマ層を形成する工程と、
前記有機ポリマ層の上面から前記低誘電率層の上面まで前記有機ポリマ層に開口孔を形成する工程と、
前記開口孔の底面から前記バリア絶縁膜の上面まで前記低誘電率層にヴィアホールを形成する工程と、
前記開口孔を含む位置に前記有機ポリマ層の上面から前記低誘電率層の上面まで前記ヴィアホール上面に達するように前記有機ポリマ層に上部凹溝を形成する工程と、
前記ヴィアホールの下部に露出した前記バリア絶縁膜を除去して前記下部配線の上面まで前記ヴィアホールを貫通させる工程と、
前記ヴィアホールと前記上部凹溝とを含む表面に第２の金属膜を一体に形成し、前記第２の金属膜にＣＭＰを施して前記下部配線に接続する接続配線と上部配線とを形成する工程と
を有することを特徴とする集積回路装置の製造方法。 - 前記有機ポリマ層が、ポリフェニレン、ポリアリレン、ポリアリレンエーテル、ベンゾシクロブテン、の一つからなる請求項１に記載の集積回路装置の製造方法。
- 前記有機ポリマ層がポーラス構造からなる請求項１または２に記載の集積回路装置の製造方法。
- 前記下部配線と前記上部配線と前記接続配線とがＣuからなる請求項１ないし３の何れか一項に記載の集積回路装置の製造方法。
- 前記炭素含有シリコン酸化膜を、オルガノシランガスと酸素含有ガスとを少なくとも一部として含有するガス、オルガノシロキサンガスを少なくとも一部として含有するガス、のいずれかのガスのうち少なくとも一つを用いたプラズマＣＶＤ法で成膜することで形成する請求項１ないし４の何れか一項に記載の集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002171265A JP3924501B2 (ja) | 2001-06-25 | 2002-06-12 | 集積回路装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-191134 | 2001-06-25 | ||
| JP2001191134 | 2001-06-25 | ||
| JP2002171265A JP3924501B2 (ja) | 2001-06-25 | 2002-06-12 | 集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003086679A JP2003086679A (ja) | 2003-03-20 |
| JP3924501B2 true JP3924501B2 (ja) | 2007-06-06 |
Family
ID=26617486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002171265A Expired - Fee Related JP3924501B2 (ja) | 2001-06-25 | 2002-06-12 | 集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3924501B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4513249B2 (ja) * | 2001-09-28 | 2010-07-28 | Ｊｓｒ株式会社 | 銅ダマシン構造の製造方法 |
| TWI257120B (en) | 2003-06-18 | 2006-06-21 | Fujitsu Ltd | Method for manufacturing semiconductor device |
| WO2005013356A1 (ja) * | 2003-07-18 | 2005-02-10 | Nec Corporation | 溝配線を有する半導体装置および半導体装置の製造方法 |
| JP4854938B2 (ja) * | 2004-07-06 | 2012-01-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| KR100685734B1 (ko) | 2005-06-07 | 2007-02-26 | 삼성전자주식회사 | 다공성 스핀 온 글래스 조성물, 이의 제조 방법 및 이를이용한 다공성 실리콘 산화막 제조 방법 |
-
2002
- 2002-06-12 JP JP2002171265A patent/JP3924501B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003086679A (ja) | 2003-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100555598C (zh) | 埋入的金属双重镶嵌板电容器 | |
| US8629560B2 (en) | Self aligned air-gap in interconnect structures | |
| JP5089575B2 (ja) | 相互接続構造体及びその製造方法 | |
| US7115995B2 (en) | Structural reinforcement of highly porous low k dielectric films by Cu diffusion barrier structures | |
| US20060019485A1 (en) | Multi-layer wiring structure, semiconductor apparatus having multi-layer wiring structure, and methods of manufacturing them | |
| US20060006538A1 (en) | Extreme low-K interconnect structure and method | |
| US20030203619A1 (en) | Method of manufacturing semiconductor device | |
| US7144761B2 (en) | Semiconductor device and method for fabricating the same | |
| CN100442471C (zh) | 半导体器件及其制造方法 | |
| CN101228624B (zh) | 互连接触的干法回蚀 | |
| JP3924501B2 (ja) | 集積回路装置の製造方法 | |
| CN100533725C (zh) | 半导体器件的金属互连形成方法 | |
| JP2001176965A (ja) | 半導体装置及びその製造方法 | |
| US6977438B2 (en) | Dual damascene circuit with upper wiring and interconnect line positioned in regions formed as two layers including organic polymer layer and low-permittivity layer | |
| KR100399909B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| US6365505B1 (en) | Method of making a slot via filled dual damascene structure with middle stop layer | |
| US7662711B2 (en) | Method of forming dual damascene pattern | |
| JP4602091B2 (ja) | デュアルダマシン工程の中で銅の酸化防止方法 | |
| KR100960934B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| US6642139B1 (en) | Method for forming interconnection structure in an integration circuit | |
| KR101051808B1 (ko) | 국부연결배선을 이용한 반도체장치 제조 방법 | |
| KR100955838B1 (ko) | 반도체 소자 및 그 배선 제조 방법 | |
| JP3774399B2 (ja) | デュアルダマシン構造体及びその形成方法、並びに半導体装置及びその製造方法 | |
| US20060226549A1 (en) | Semiconductor device and fabricating method thereof | |
| KR100512051B1 (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041208 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041208 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041215 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070226 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140302 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |