TWI322565B - Automatic-gain control circuit - Google Patents
Automatic-gain control circuit Download PDFInfo
- Publication number
- TWI322565B TWI322565B TW095134800A TW95134800A TWI322565B TW I322565 B TWI322565 B TW I322565B TW 095134800 A TW095134800 A TW 095134800A TW 95134800 A TW95134800 A TW 95134800A TW I322565 B TWI322565 B TW I322565B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- variable
- signal
- discharge
- charging
- Prior art date
Links
- 238000007599 discharging Methods 0.000 claims description 32
- 239000003990 capacitor Substances 0.000 claims description 11
- 238000001514 detection method Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 6
- 238000005265 energy consumption Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
- H03K5/023—Shaping pulses by amplifying using field effect transistors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
1322565 九、發明說明: 【發明所屬之技術領域】 本發月知:供種自動增益控制電路,尤指一種利用可變 電流源來調整增益之自動增益控制電路。 * 【先前技術】 在現代化的資錄會巾,各種文件、數據、資料與影音 資訊都能以電子訊號的方式來加以處理或傳輸,因此可處 理電子訊號的訊號處理電路也就成為了現代化資訊系統中 極為重要的硬體基礎。在資訊系統中,為了能有效地處理 電子訊號,適當地維持訊號的大小幅度是關鍵要素之一, 因此各種增益放大電路也就應運而生^增益放大電路可視 為一放大器,其功能在於將輸入訊號增益後輸出,並透過 * 一控制訊號來調整其增益大小。其中,可變增益放大電路 鲁可對電子訊號的大小幅度進行適當的調整,一般常會將可 變增益放大電路設計為一自動增益控制電路 (Automatic-Gain Contro卜AGC )’以自動地調節電子訊號 的大小幅度。 因為可變增益放大電路的增益可由控制訊號之值來控 制,其增益隨控制訊號變化的情形即為可變增益放大電路 的可變增益特性。一般來說’在設計/製造一可變增益放大 7 電路時,會希望其可變增益雜具妹寬的增益範圍、較 佳的受控特性(像是具有高線性程度),並可適當地抵抗因 製程或運作溫度變異科在因素所導致的特性漂移。具有 較大增益範圍的可變增益放大電路能夠大幅地改變其增 益,故能適應更多種不同幅度的電子訊號,因而具有較高 的應用價值。可變增益放大電路的受控特性越好,代表其 增益變化的情形能被更清楚明確地被掌控,也就能實現出 較佳的可變增益特性。當可變増益放大電路可適當地抵抗 製程或溫度變異所導致的特性漂移,其可變增益特性將不 會因這些不理想因素而大幅地變化,進而影響系統的整體 表現。 凊參考第1圖’第1圖為先前技術中一可變增益放大電 路10之示意圖。可變增益放大電路10包含一可變增益放 大器(Variable-Gain Amplifier,VGA)12、一峰值檢測電路 (Peak-Detecting Circuit) 14、一固定式充放電電路16,以及 一數位/類比轉換器(Digital-to-Analog Converter,DAC)18。 可變增益放大器12於其輸入端接收一輸入訊號VIN,並依 據一增益控制訊號VCTL來放大輸入訊號VlN,以於其輸出 端產生相對應之輸出訊號ν〇υτ。在可變增益放大電路10 中,增益控制訊號VCTL係由峰值檢測電路14及固定式充 放電電路16依據輸出訊號V〇ut來產生,因此可透過回授 方式來進行自動增益控制。 ^322565 ’ 在先則技術之可變增益放大電路1G巾,藉由數位/類比 轉換器I8輸出不同之臨界訊號Vt,來產生㈣之增益控制 訊號VCTL,因此能調整可變增益放大器12之增益。峰值 檢測電4 14包含一正相差動比較器21、-反相差動比較 器22,和一或閘(ORGate)23。正相差動比較器21之正輸 入端耦接於可變增益放大器12以接收輸出訊號ν〇υτ,而 _ 正相差動比較器21之負輸入端耦接於數位/類比轉換器18 以接收臨界訊號VT’,正相差動比較器21可以利用差動方 式來比較輸出訊號V0UT與臨界訊號VT,之值,並於其輸出 端產生相對應之正相比較訊號V+。反相差動比較器22之 正輸入端耦接於數位/類比轉換器18以接收臨界訊號VT,, 而反相差動比較器22之負輸入端耦接於可變增益放大器 12以接收輸出訊號V0UT,反相差動比較器22可以利用差 動方式來比較輸出訊號VOUT之反相與臨界訊號VT,之值, 魯 並於其輸出端產生相對應之反相比較訊號V-。或閘23耦接 於正相差動比較器21和反相差動比較器22之輸出端’可 依據正相比較訊號V+及反相比較訊號V-來產生相對應之 比較訊號V〇ATE。 固定式充放電電路16包含一電容c、一固定式充電電 流源IP、一固定式放電電流源In、一充電開關SWP ’以及 -一放電開關SWN。充電開關SWP可為一 P型金氧半導體電 9 1322565
晶體(P-type Metal Oxide Semiconductor Transistor,PMOS) 開關SWp,而放電開關SWN可為一 N型金氧半導體電晶體 (N-type Metal Oxide Semiconductor Transistor > NMOS)f^ M SWN。充電開關SWp和放電開關SWN之閘極耦接於或閘 23,當比較訊號VGATE為南電位時’充電開關SWP呈關閉(斷 '路)’放電開關SWN呈開啟(短路)’此時固定式充放電電路 16會透過固定式放電電流源In和放電開關SWn來對電容C 放電;當比較訊號 ν〇ΑΤΕ 為低電位時’充電開關SWp呈開 啟’放電開關SWn呈關閉’此時固定式充放電電路16會 透過固定式充電電流源Ip和充電開關SWP來對電容c充 電。在先前技術之可變增益放大電路10中,固定式充電電 流源Ip和固定式放電電流源IN係提供固定值之充電和放電 電流。 請參考第2圖,第2圖為先前技術之可變增益放大電路 • 10運作時之訊號圖。在第2圖中,輸出訊號ν〇υτ之波形 由弦波來表示,其振幅為vM,而中心準位為。橫軸 代表時間,在第2圖中以-週期(0〜27〇來作說明。當輸 出訊號v0UT之絕對值小於臨界訊號Vt之絕對值時,此時 固定式充放電電路16會執行充電動作’例如在〇 θ)至u + θ)及(27Γ-θ)至k的區間内(由第2圖弦波中 之斜線區域來表示);當輸出訊號V〇ut之絕對值大於臨界 訊號ντ之絕對值時,此時@定式充放電電路16會執行放 電動作,例如在0至〇_0)及(τγ + 0)至(2;r_0)的區間内 (由第2圖弦波中之空白區域來表示)。0之值相關於臨界 訊號VT之準位,臨界訊號ντ’之絕對值越大,固定式充放 電電路16之充電時間ΤΡ(ΤΡ=4Θ)越長;臨界訊號Vt之絕 對值越小,固定式充放電電路16之放電時間丁Ν(ΤΝ=2π_4 Θ)越長。 當可變增益放大電路10執行充電和放電動作時,充電 電荷QP和放電電荷qn可分別由下列公式來表示: Qp=IpTp=IP(4 Θ );
Qn=InTn=In(2 π -4 θ ) 當可變增益放大電路Η)穩定時,充電電荷放電電 荷Qn會達到平衡,亦即:
Qp=Qn ; WIp=2 θ /{η ~2Θ) 以Ν來表示ΐΝ/Ιρ之值’θ之值則可由下列公式來表示: Θ=Ί 2 Λ^ + 1 $卜輸出訊號乂㈣之振幅vM與臨界訊號VT,有著下 列關係: VMsin <9 =vy 1322565 . 因此, VM=VTVsin Θ =VT7sin(^x-^-) 2 Ν + 1 為了使可變增益放大電路ίο具較佳的受控特性,一般 會希望臨界訊號VT,之值近於輸出訊號νουτ之目標振幅 νΜ,如此藉由調整臨界訊號ντ’之值即可改變輸出訊號 φ ν〇υτ之值。因此,臨界訊號VT’之絕對值需趨近於目標振 幅VM之絕對值,意即0之值需趨近於π /2,而Ν之值則是 越大越好。在先前技術之可變增益放大電路1〇中,一般會 將N值設為一固定值(例如N=10),藉由調整臨界訊號ντ’ 之值來改變輸出訊號V0UT之目標振幅VM,而可變增益放 大電路10亦可具有較佳的受控特性。 在先前技術之可變增益放大電路10中,由於臨界訊號 ® Vt’之值近於輸出訊號 V〇uT 之目標振幅vM,需要使用具高 運算速度之正相差動比較器21和反相差動比較器22,才 能準確地判斷輸出訊號乂01;了臨界訊號VT’之間的大小,以 使可變增益放大電路10能正確地在充電與放電之間作切 換。此外’先前技術之可變增益放大電路10亦需使用數位 /類比轉換器18來提供不同的臨界訊號VT’,數位/類比轉 換器18會佔據電路空間,且會消耗能量。 12 放雷Μ電開關SWN。充電開關swp可為—PMQS開關,而 門關:SWN可為—NM0S開關。充電開關swp和放電 二 :之間極輕接於運算邏輯單元43,當比較訊號 sw:问電位時,充電開關SWp呈關閉(斷路),NM0S開 . N呈開啟(短路)’此時可調整式充放電電路36會透過 I式玫電電流源ιΝ,和放電開關SWn來對電容c放電; 田較訊號vGATE為低電位時,充電開關SWp呈開啟,放 • —關1Wn呈關閉’此時可調整式充放電電路36會透過 固疋式充電電流源ip和充電開關SWp來對電容c充電。在 本發月之可變增盈放大電路3〇中固定式充電電流源^ 和可變式放電電流源I n ’所提供充電和放電電流之間的比 值為可調整。 15 1 月參考第4圖,第4圖為本發明之可變增益放大電路 30運作時之訊號圖。在第4圖中,輸出訊號ν〇υτ之波形 _由弦波來表示,其振幅為VM ’而中心準位為vREF。橫轴 代表時間,在第4圖中以一週期(〇〜27J:)來作說明。在第4 圖之實施例中,假設第一參考訊號Vti與第二參考訊號Vt2 之值皆設為一固定之臨界訊號¥丁,當輸出訊號ν〇υτ之絕 對值小於臨界訊说Vt之絕對值時,此時可調整式充放電電 路36會執行充電動作,例如在〇至0、(冗^)至(π + β) 及(2ττ_0)至2ττ的區間(由第4圖弦波中之斜線區域來表 示);當輸出訊號V〇UT之絕對值大於臨界訊號乂7之絕對值 1322565 時,此時充放電電路36會執行放電動作,例如在0至(π-Θ)及(7Γ + Θ)至(2;r-0)的區間(由第4圖弦波中之空白區 域來表示)。Θ之值相關於臨界訊號VT之準位,臨界訊號 VT之絕對值越大’可調整式充放電電路36之充電時間 TP(Tp=4 0 )越長;臨界訊號ντ之絕對值越小,可調整式充 放電電路36之放電時間Τν(Τν=2τγ-4 6>)越長。 當可變增益放大電路30執行充電和放電動作時,充電 電荷Qp和放電電荷Qn可分別由下列公式來表示: Qp=IpTp=IP(4 Θ ) i
Qn=InTn=In(2 π -4 θ ) 當可變增益放大電路3〇穩定時,充電電荷QP和放電電 何Qn會達到平衡,亦即:
Qp=Qn=; Ιν/Ιρ=2 θ /( π -2 θ ) 以Ν’來表示Ιν’/Ιρ之值,0之值則可由下列公式來表示: θ=[乂 '、 2 A^'+l
此外,輸出訊號V〇UT之振幅Vm與臨界訊號 關係: ’卜夕J
VMsin Θ =VT 1322565 因此, VM=VT/sin <9 =VT/Sin(£xj^_、 2 在本發明第—實施例之可變增益放大電路3G中,臨界 訊號VT之值為固定, 且不兩要逼近於輸出訊號v0UT之目 標振幅vM ’並可藉由敕 調IN之值來改變可變增益放大器 32之增益。因此,太双nn仲a 發月僅4使用具低/中運算速度之正相 差動比較器41和反相至紅相 差動比較器42,即能準確地判斷輸 = :::與臨界訊號W間的大小,以使可變增益放 匕正確地在充電與放電之間作切換,因此能節省 差動比較器的成本。并冰 卜’本發明之可變增益放大電路3〇 不需使用數位/類比轉換器來提供的臨界訊號而是提 供固疋值之第&第二參考訊號Vti和Vn(第—及第二參 考訊號VT1和VT2可同時設為一固定之臨界訊號Vt),因此 能節省電路空間並降低能量消耗。 請參考第5圖,第5圖為本發明第二實施例中一可變增 益放大電路50之示意圖。可變增益放大電路5〇包含一可 變增益放大器32、一峰值檢測電路34、一可調整式充放電 電路56 ’以及一濾波器38。在本發明第二實施例中,可調 整式充放電電路56係包含一電容C、一可變式充電電流源 Jp’、一固定式放電電流源In、一充電開關SWP,以及一放 1322565 電開關SWN。同樣以Ν’來表示IN/IP’之值,並假設第一參 考訊號VT1與第二參考訊號VT2之值皆設為一固定之臨界 訊號Vj,輸出訊號V〇ut之振幅Vm與臨界訊號Vt亦有下 列關係: VM=VT/sin Θ =VT/sin(|x-^-) _ 因此本發明第二實施例之可變增益放大電路50亦可藉 由調整Ν’之值來改變可變增益放大器32之增益。僅需使 用具低/中運算速度之正相差動比較器41和反相差動比較 器42,可變增益放大電路50即能準確地判斷輸出訊號VOUT 與臨界訊號VT之間的大小,以正確地在充電與放電之間作 切換,因此能節省差動比較器的成本。此外,本發明第二 實施例之可變增益放大電路50亦不需使用數位/類比轉換 器來提供不同的臨界訊號,而是提供固定值之第一及第二 參考訊號Vji和Vt2(第'及第二參考訊號VtI和Vt2可同時 設為一固定之臨界訊號ντ),因此能節省電路空間並降低 能量消耗。 請參考第6圖,第6圖為本發明第三實施例中一可變增 益放大電路60之示意圖。可變增益放大電路60包含一可 變增益放大器32、一峰值檢測電路34、一可調整式充放電 電路66,以及一濾波器38。在本發明第三實施例中,可調 18 1322565 整式充放電電路66係包含一電容C、一可變式充電電流源 Ip,、一可變式放電電流源In,、一充電開關SWP,以及一放 電開關SWN。同樣以Ν’來表示IN’/IP,之值,並假設第一參 考訊號VT1與第二參考訊號vT2之值皆設為一固定之臨界 訊號Vt ’輸出訊號V0UT之振幅VM與臨界訊號VT亦有下 列關係: • VM=VT/sil^=VT/sin(|x点) 因此本發明第三實施例之可變增益放大電路60亦可藉 由調整N,之值來改變可變增益放大器32之增益。僅需使 用具低/中運算速度之正相差動比較器41和反相差動比較 器42’可變增益放大電路6〇即能準確地判斷輸出訊號ν〇υτ 與臨界訊號VT之間的大小,以正確地在充電與放電之間作 φ 切換,因此能節省差動比較器的成本。此外,本發明第三 實鈿例之可變繒益放大電路60亦不需使用數位/類比轉換 态來提供不同的臨界訊號,而是提供固定值之第一及第二 ’考訊號Vti和VT2(第一及第二參考訊號VT1和VT2可同時 °又為一固定之臨界訊號ντ),因此能節省電路空間並降低 能量消耗。 本發明之可變增益放大電路使用可變電流源來調整充 電或放電電流之大小,進而調整可變增益放大器之增益 1322565 值。由於僅需使用具低/中運算速度之差動比較器,因此能 節省差動比較器的成本。此外,本發明亦不需使用數位/類 比轉換器來提供不同的臨界訊號,而是提供固定值之臨界 訊號,因此能節省電路空間並降低能量消耗。 以上所述僅為本發明之較佳實施例,凡依本發明申請專 利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 第1圖為先前技術中一可變增益放大電路之示意圖。 第2圖為第1圖之可變增益放大電路運作時之訊號圖。 第3圖為本發明第一實施例中一可變增益放大電路之示意圖。 第4圖為第3圖之可變增益放大電路運作時之訊號圖。 第5圖為本發明第二實施例中一可變增益放大電路之示意圖。 第6圖為本發明第三實施例中一可變增益放大電路之示意圖。 【主要元件符號說明】 12、32可變增益放大器 14、34峰值檢測電路 16 固定式充放電電路18、19數位/類比轉換器 21、41正相差動比較器 22、42反相差動比較器 23 或閘 43 運算邏輯單元 C 電容 38 濾波器 20 1322565
Ip 固定式充電電流源Ip’ 可變式充電電流源
In 固定式放電電流源In ’ 可變式放電電流源 SWp 充電開關 SWN 放電開關 36、56、66 可調整式充放電電路 10、30、50、60 可變增益放大電路
21
Claims (1)
1322565 十 、申請專利範圍: 一種利用可變電流源來調整增益之自動增益控制 (Automobile-Gain Control)電路,其包含: 了 變增盈放大器(Variable-Gain Amplifier,VGA),用 來接收一輸入訊號,並依據一增益控制訊號來調整 該輸入訊號之值以產生一相對應之輸出訊號; 峰值檢測電路(peak_detecting Circuit),輕接於該可變 增盈放大器,用來依據一參考訊號和該輸出訊號產 生一比較訊號;以及 了調JE-式充放電電路’該可調整式充放電電路之輸入 接於該峰值檢測電路,該可調整式充放電電路 之輸出端耦接於該可變增益放大器,用來依據該比 較訊號輪出一充電電流或一放電電流以產生該增 显控制訊號,其中該充電電流和該放電電流之比值 為可調整。 2·如請求項1所述之自動增益控制電路,其中該可調整 式充放電電路係包含: 可變式充電電流源,用來提供一可變充電電节. 固疋式放電電流源,用來提供一固定放電電节. 第開關,用來依據該比較訊號來控制讀可變式充電 電流源和該可調整式充放電電路之輸出端之間的 電流流通路徑;以及 22 丄J厶厶JO:) 第“,關用來依據該比較訊號來控制該固定式放電 、L源和該可調整式充放電電路之輸出端之間的 電流流通路徑。 3如/求項2所述之自動增益控制電路,其另包含: 一電容’純於該可調整式充放電電路之輸出端,用來 依據該可遵充電電流及該固定放電電流來產生該 增益控制訊號。 4.如明求項2所述之自動增益控制電路,其中該第一開 關係為一 P型金氧半導體電晶體(P-type Metal Oxide Semiconductor Transistor ’ PMOS)開關,而該第二開關 係'為 N型金氧半導體電晶體(N-type Metal Oxide Semiconductor Transistor,NMOS)開關。 5·如請求項1所述之自動增益控制電路,其中該可調整 式充放電電路係包含: 一固定式充電電流源,用來提供一固定充電電流; 一可變式放電電流源,用來提供一可變放電電流; 一第一開關’用來依據該比較訊號來控制該固定式充電 電流源和該可調整式充放電電路之輸出端之間的 電流流通路徑;以及 一第二開關,用來依據該比較訊號來控制該可變式放電 23 電流源和該可調整式充放電電路之輸出端之間的 電流流通路徑。 如請求項5所述之自動增益控制電路,其另包含: 一電容,耦接於該可調整式充放電電路之輸出端,用來 依據該固定充電電流及該可變放電電流來產生該 增益控制訊號。 如請求項6所述之自動增益控制電路,其中該第一開 關係為一 P型金氧半導體電晶體開關,而該第二開關 係為一 N型金氧半導體電晶體開關。 如請求項1所述之自動增益控制電路,其中該可調整 式充放電電路係包含: 一可變式充電電流源,用來提供一可變充電電流; 一可變式放電電流源,用來提供一可變放電電流; 一第一開關,用來依據該比較訊號來控制該可變式充電 電流源和該可調整式充放電電路之輸出端之間的 電流流通路徑;以及 一第二開關,用來依據該比較訊號來控制該可變式放電 電流源和該可調整式充放電電路之輸出端之間的 電流流通路徑。 24 1322565 9. 如請求項8所述之自動增益控制電路,其另包含: 一電容,耦接於該可調整式充放電電路之輸出端,用來 依據該可變充電電流及該可變放電電流來產生該 增益控制訊號。 10. 如請求項8所述之自動增益控制電路,其中該第一開 關係為一 P型金氧半導體電晶體開關,而該第二開關 係為一 N型金氧半導體電晶體開關。 11. 如請求項1所述之自動增益控制電路,其中該峰值檢 測電路係包含: 一正相差動比較器,耦接於該可變增益放大器,用來以 差動方式比較一第一參考訊號和該輸出訊號,並產 生相對應之一正相比較訊號; 一反相差動比較器,耦接於該可變增益放大器,用來以 差動方式比較一第二參考訊號和該輸出訊號,並產 生相對應之一反相比較訊號;以及 一運算邏輯單元,耦接於該正相差動比較器、該反相差 動比較器和該可調式充放電電路,用來依據該正相 比較訊號和該反相比較訊號來產生該比較訊號。 12. 如請求項11所述之自動增益控制電路,其中該運算邏 輯單元係為一或閘(Or Gate)。 25 1322565 I3.如請求項丨1所述之自動增益控制電路,其中該第—參 考訊號和該第二參考訊號為相同。 〆 電路,其另包含一濾 和該峰值檢測電路之 14.如請求項〗所述之自動增益控制 波器,耦接於該可變增益放大器
26
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW095134800A TWI322565B (en) | 2006-09-20 | 2006-09-20 | Automatic-gain control circuit |
| US11/567,199 US7567127B2 (en) | 2006-09-20 | 2006-12-05 | Automatic-gain control circuit |
| JP2006010144U JP3129673U (ja) | 2006-09-20 | 2006-12-14 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW095134800A TWI322565B (en) | 2006-09-20 | 2006-09-20 | Automatic-gain control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200816626A TW200816626A (en) | 2008-04-01 |
| TWI322565B true TWI322565B (en) | 2010-03-21 |
Family
ID=39187946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW095134800A TWI322565B (en) | 2006-09-20 | 2006-09-20 | Automatic-gain control circuit |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7567127B2 (zh) |
| JP (1) | JP3129673U (zh) |
| TW (1) | TWI322565B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102025332A (zh) * | 2009-09-18 | 2011-04-20 | 震一科技股份有限公司 | 增益控制电路及其增益控制方法 |
| TWI405403B (zh) * | 2010-07-14 | 2013-08-11 | Anpec Electronics Corp | 電流控制電路、ab類運算放大器系統及電流控制方法 |
| US10418946B2 (en) * | 2017-01-06 | 2019-09-17 | Avago Technologies International Sales Pte. Limited | Dual hysteretic control loop of envelope tracking |
-
2006
- 2006-09-20 TW TW095134800A patent/TWI322565B/zh not_active IP Right Cessation
- 2006-12-05 US US11/567,199 patent/US7567127B2/en not_active Expired - Fee Related
- 2006-12-14 JP JP2006010144U patent/JP3129673U/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3129673U (ja) | 2007-03-01 |
| US20080068087A1 (en) | 2008-03-20 |
| US7567127B2 (en) | 2009-07-28 |
| TW200816626A (en) | 2008-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102629644B1 (ko) | 복수의 독립된 출력 스테이지들을 가진 클래스-d 증폭기 | |
| CN1943099B (zh) | 补偿电路和方法 | |
| CN109494990B (zh) | 基于频率和跨导可变的负载瞬态响应速度提升方法 | |
| KR101283998B1 (ko) | 슬루 레이트 제어를 이용한 시간차이증폭기 및 시간차이증폭방법 | |
| CN203377849U (zh) | 高速失调补偿动态比较器 | |
| US9401639B2 (en) | Injection locked phasing for a peak-valley multiphase regulator | |
| WO2008106458A1 (en) | Wide-input windowed nonlinear analog-to-digital converter for high-frequency digitally controlled smps | |
| CN113078817B (zh) | 适用于迟滞控制高频双相Buck变换器的相间电流均衡控制系统 | |
| CN108270402B (zh) | 电压检测及控制电路 | |
| US10044346B2 (en) | Low-power slew rate detector for edge rate control of an output power stage | |
| US10164537B2 (en) | Switching regulator | |
| TWI322565B (en) | Automatic-gain control circuit | |
| CN109906550B (zh) | 适合于毫微功率电路设计的高速电流比较器 | |
| CN109842408B (zh) | 模拟输出电路 | |
| CN119853396A (zh) | 偏置启动控制模块、滤波模块、电路、系统、设备和车辆 | |
| CN101154930B (zh) | 自动增益控制电路 | |
| JP2024058548A (ja) | 信号調整回路及び測定装置 | |
| US10840927B1 (en) | Low power current steering digital-to-analog converter | |
| CN113447697A (zh) | 信号检测电路、信号检测方法、触摸面板及显示装置 | |
| TW202226753A (zh) | 電流導向式比較器與電容控制方法 | |
| CN101257295B (zh) | 以缓和变化的波形消除开机关机爆音的电路 | |
| TWI910864B (zh) | 應用於脈波頻率調變轉換器的校正電路與校正方法 | |
| CN113556103B (zh) | 具迟滞功能的比较电路与比较模块 | |
| EP1271781A2 (en) | Comparator circuit | |
| CN108075756B (zh) | 一种开关电容电路及其控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |