TWI320966B

TWI320966B - Nonvolatile semiconductor memory device

Info

Publication number: TWI320966B
Application number: TW093107919A
Authority: TW
Inventors: Noboru Shibata
Original assignee: Toshiba Kk
Priority date: 2003-11-13
Filing date: 2004-03-24
Publication date: 2010-02-21
Also published as: KR20060054478A; KR100884124B1; WO2005048266A1; KR100831814B1; US20080080239A1; JP4041057B2; KR20070087117A; US7505335B2; KR100831812B1; TW200516760A; KR20070087119A; US7295468B2; KR100808310B1; JP2005149593A; US20060181923A1; KR20070087118A

Description

1320966 九、發明說明：【發明所屬之技術領域】本發明關係非揮發性半導體記憶體裝置能儲存，例二位元或更多的資料。【先前技術】能儲存多值資料的非揮發性半導體記憶體裝置，例如使用EEPROM的NAND快閃記憶體，已有發明（例如，參考曰本專利申請公報No. 2000-195280)。在一NAND快閃記憶體中，全部或一半的配置成列方向的複數個單兀同時寫入或讀取。組成各NAND快閃記憶體的 NAND單元經位元線連接寫入及讀取閂鎖電路。、在-健存多值資料的NAND快閃記憶體中，根據寫入資料叹疋臨界電壓於一記憶體單元内，使該記憶體單元能儲存復數個位元的資料。為了抑制臨界電壓分佈，第一次寫入操作執仃寫入的臨界電壓比原有的臨界電壓低。然後，在弟二次寫入操作中，執行寫入的電壓為原有臨界電壓。如果利用本方法寫人資料，第—次寫人操作後寫人的資料並未離開資料儲存電路。為此理由’第一次寫入操作後，寫入資料由讀取操作讀出並決定❶不過，第一次寫入操作寫入的貝料不能準確讀取因為電壓低於原有的臨界電壓。為 I克服此問題，必須儲存3位元資料，包括第一寫入資料、第二寫入資料及寫入前頁的資料（本寫入頁的前一頁一用 ;儲存這些身料的儲存電路由（例如）兩CMOS閂鎖電路及預充電電晶體組成，其用於保持逐位元驗証資料中自記 92203.doc 位準，如果儲存在第—咨邏輯位準，完成升高記憶體！路的資料之邏輯位準為第- 如果記憶體單元達到第一臨的寫入操作，· 錯存電路的資料之邏輯位準至第二羅儲存在第-資科第-資料儲存電路的f料之=位準/如果館存在持記憶體單元的臨界變為第一邏輯位準’保介电座不變；及繼續次 ί存電路的邏輯位準相第二邏輯位準’；如㈣存貝枓儲存電路的資料之邏輯位一存在第-資㈣存電路m仙料，設定儲如果記憶體單元達到第：=:二臨界電*的寫八操作；儲存雷心設定儲存在第-資料、貝’至第二邏輯位準；及如果儲存在第一資料料電路的資料之邏輯位準為第二邏輯位準，保持記憶體早兀•的臨界電壓不變。根據本發明的第三_ ^ . —嬈j耠供一非揮發性半導體記憶體、括。己L體單元儲存複數個n^n為等於一或更大之自然數）資料項目；及一寫入電路將資料寫入記憶體單元及在將-第丨項請項目“該記憶體單元的寫人操作中 :柏低於原始臨界電遷的臨界電壓將k值資料寫入記憶體 °°一内在第j項的寫入操作中將（k+i)值或更大值資料寫入記憶體單元内，及在第j項的寫人操作之前設定k值資料的臨界電壓。根據本發明的第四觀點，提供一非揮發性半導體記憶體 92203.doc 00 衣置包括.- §己憶體單元儲存複數個η值⑽等於—或更大之自然數）臨界電壓的資料 ^ ^ , … 胃㈣目，第-貝枓儲存電路連接記體早疋及儲存外部輪 _ _ 次钳入第—邏軏位準或第二邏輯位準的貝’。，第二資料儲存電路儲存讀取自該記憶體單元的第一準或弟二邏輯位準的資料；及—控制電路控制該記 '思次早凡及該等第-及第二資料儲存電路及如果需要將最次貝料項目寫入,己憶體單元内，則用一次寫入操作將最大 =料項目寫人為原始臨界„及用複數次寫人操作將最大貢料項目以外的資料項目寫入。據本么s月的第五觀點，提供一非揮發性半導體記憶體裝置I括.一 §己憶體單元儲存複數個具有臨界電壓的η位元㈣等^或更大之自減）資料；第-資料儲存電路連接 :體單元及儲存外部輸入第一邏輯位準或第二邏輯位準貝料，第一資料儲存電路儲存讀取自該記憶體單元的第 ^邏輯位準或第二邏輯位準的資料；及—控制電路控制該 °己隐體單疋及該等第一及第=資料儲存電路及將η位元資料逐位凡寫人記憶體單元内及藉由其他複數次寫入操作寫各位元資料而升高記憶體單元的臨界電壓。【實施方式】 X下參考附圖，說明本發明的具體實施例。第一具體實施例一 =2為根據本發明的非揮發性半導體記憶體裝置的配置不意圖。例如，圖2所示一 N A N D快閃記憶體儲存4值（2位元）資料。 92203.doc 記憶體單元陣列1包括複數個位元線、複數個字元線、及一共源極線。例如，在記憶體單元陣列丨中，記憶體單元配置成-矩陣。各記憶體單元由—EEPR〇M單元組成並能電重寫資料。用於控制位元線的位元控制電路2及一字元線控制電路6連接記憶體單元陣列1。位兀線控制電路2包括複數個資料儲存電路如後述。位元線控制電路2經位元線讀取記憶體單元陣列！的記憶體單元内的資料，經位元線偵測記憶體單元陣列1内的記憶體單元狀態’或經位元線施加寫人控制電Μ至記憶體單元將資料寫入記憶體單元陣列1内的記憶體單元。行解碼器3及資料輸入增出緩衝器4連接位元線控制電路2。位元線控制電路 2的貧料儲存電路由行解碼器3選擇。f料儲存電路讀取自記憶體單元的資料從資料輸入/輸出端子5輸出經資料輸入/ 輸出緩衝器4至外界。

抹除所需的電壓至選擇的字元線。

入端子8係由經控制訊號輸入端子8輸入 t塔/連接控制訊號輸入的外部控制訊號控 92203.doc 1320966 位7L線控制電路2、行解碼器3、字元線控制電路6及控制訊號及控制電壓產生電路7組成一寫入電路及一讀取電路。圖3為一顯示記憶體單元陣列1及圖2之位元線控制電路的配置。在記憶體單元陣列1中，具有複數個NAND單元。 NAND單元由串聯記憶體單元MC(如由16 EEPROM製成)及第一及第二選擇閘極S1、S2組成。第一選擇閘極81連接位疋線BL0及第二選擇閘極S2連接源極線SR(>各列配置的記憶體單το的控制閘極同等連接字元線WL^、WL2、wl3、...、 WL16。第—選擇閘極S1同等連接選擇線SG1及第二選擇閘極S2連接選擇線sg2。記憶體單元陣列1包括複數個區塊，如虛線所示。各區塊由複數個NAND單元組成。資料在區塊内抹除。抹除操作同時在連接資料儲存電路10的兩位元線上執行。每個其他位元線具有複數個記憶體單元（由虛線包圍的隐體單元）及連接一單字元線構成一扇區。資料寫入或讀取自扇區。例如，一扇區儲存兩頁資料。在讀取操作中，—程式驗証操作及—程式操作，根據外 :指定的位址訊號（γΑ1、γΑ2、.、γΑί、γΑ4〇23)從連接資料儲存電路10的兩位元線（BLi、BLi+1)中選擇—位元線。另外，根據一外部位址，選擇一字元線及選擇—扇區 (2頁）^兩頁之間的切換係根據位址決定。 °° 从顯示-記憶體單元。在—基板41中，形成_型擴散層圖4A及4B分別為記憶體單元及選擇電晶體的斷面圖 4： 92203.doc 1320966 ，為記憶體單it的源極及沒極。在基板41上面，經一閉極絕緣臈43形成—浮動間極（FG)44。在浮動閘極44上面，經絕緣膜45形成一控制閘極（CG)46。圖4B顯示一選擇閘極。在一基板41中，形成一 η型擴散層47作為源極及汲極。在基板41上面，經閘極絕緣膜48形成一控制閘極49。圖5為記憶體單元陣列内— NAND單元的斷面圖。在本例中，NAND單元中，如圊4A所示16記憶體單元的配置為串聯。NAND單元的汲極側及源極側分別配置第一選擇閘極 Μ及第一選擇閘極S2,如圖4B所示。圖1為圖3所示資料儲存電路1〇的電路圖。貝料儲存電路1〇具有一主要資料快取（pDC)、動態資料快取（DDC)、暫時資料快取（TDC)。PDC及DDC在寫入操作中保持輸人資料，在為讀取操作巾保持讀取資料，在驗紅操作中暫時保持貢料及在儲存多值資料中用來操作内部資料TDC不只在讀取資料中放大位元線資料及暫時保持資料，但也在儲存多值資料中用來操作内部資料。 PDC由時脈反相器電路61i、61j及電晶體6ik組成。電晶體61k在時脈反相器電路61丨的輸入端子及時脈反相器電路 61j的輸入端子之間連接。供應訊號EQ1至電晶體的閘極。節點Nla、Nlb作為時脈反相器電路6U、6lj的輸入端子分別經订選擇電晶體61a、61b連接輸出資料線1〇、I〇n。供應行選擇訊號CSLi至電晶體61&、611?的閘極。另外，PDC的節點Nib連接電晶體61丨的閘極。供應訊號 COMi至電晶體61丨的電流路徑的一端。電晶體611的電流路 92203.doc • 11 · 1320966 役的其他端經電晶體61m接地。另外，電晶體611的電流路 &的其他端經電晶體61 g及電晶體61 d接地。供應訊號CHK1 至電晶體61m的閘極。電晶體6lg的閘極連接節點N3，以後說明。供應訊號CHK2至電晶體61d的閘極。所有資料儲存電路10共用的訊號COMi表示是否所有資料儲存電路1 〇已完成驗証。特別，如以後所述，如果驗証操作己經完成’所有資料儲存電路10的PDC的節點N1 a變尚°在這種狀態下’如果訊號CHK1及CHK2為高，如果驗言正操作已完成，訊號COMi變高。反相器電路6 li的輸出端子及接地之間連接一電晶體 61c。供應預設訊號prst至電晶體61c的閘極。根據預設訊號PRST操作的電晶體61c設定PDC的節點mb為VSS(低位準）。即是，PDC的節點N1 a設定為Vdd(高位準）。例如，TDC由MOS電容器6Ip組成。電容器61p係在電晶體61g ' 61h的結合節點N3及接地之間連接。DDC經電晶體 61q、61h連接結合節點N3。供應訊號rEG至電晶體61q的閘極。供應訊號BLC1至電晶體61h的閘極。 DDC由電晶體61r、61s組成。供應訊號乂!^〇至電晶體61r 的電流路徑的一端。電晶體61 r的其他端連接電晶體6丨q電流路徑。電晶體61Γ的閘極經電晶體61s連接pDc的節點 Nla。供應讯號DTG至電晶體61s的閘極。另外，電晶體61t、61u的電流路徑的一端連接結合節點 N3。供應訊號VPRE至電晶體61 u的電流路徑的其他端。供應祝號BLPRE至電晶體61t的閘極。供應訊號blclamp至 92203.doc _ 12· 1320966 電晶體61t的閘極。電晶體61t的電流路徑的其他端經電晶體 61v連接位元線BLo的一端及經電晶體61w連接位元線BLe 的一端。位元線BLo的其他端連接電晶體6ix的電流路徑的一端。供應訊號BlASo至電晶體61x的閘極。位元線BLe的其他^^連接電晶體61y的電流路徑的一端。供應訊號BiASe 至電晶體6 1 y的閘極。供應訊號BLCRL至電晶體6 1X、61 y 的電流路控的其他端。電晶體61X、61 y接通以根據訊號 BlASo、BlASe補充電晶體61v、61w’因而供應訊號BLCRL 至未選擇位元線。上述的各訊號及電壓係由圖2的控制訊號及控制電壓產生電路7產生。在控制訊號及控制電壓產生電路7的控制下’完成以下的操作。多值記憶體能使資料的兩位元儲存在一單元内。兩位元之間的切換係根據位址來決定（第一頁、第二頁）。 (操作說明）操作根據上述配置說明。圖6A顯示記憶體單元資料及記憶體單元臨界電壓之間的關係。如果完成抹除操作，記憶體單元的資料變「〇」^如果第一頁寫入，記憶體單元的資料變為資料「〇」及資料「1」。第二頁寫入後’記憶體單元的資料變為資料「〇」至資料「3」。在第一具體實施例中，記憶體單元的資料的定義為採用較低至較高臨界值》 (程式及程式驗言正）在程式操作中’首先標示位址，然後選擇圖3的兩頁。在 92203.doc 13 1320966 兩頁的記憶體中，程式化只能按以下次序完成：第一頁，然後第二頁。所以，根據位址首先選擇第一頁。近年來，己使用一種具有一程式順序包括兩程式操作的寫入方法以窄化儲存複數個位元的多值快閃記憶體寫入操作中臨界電壓分佈。使用本方法，在第一程式操作中，設定驗言正電位低於原始的臨界電壓並完成寫入及驗証操作。在第一程式操作通過後，完成第二程式操作。在第二程式操作中，定驗証電位為原始的臨界電壓並完成寫入及驗証操作。在本方^中，記憶體單元的寫入為再寫入及設定臨界電壓稍高於前次寫入的臨界電壓。如此造成寫入操作臨界電壓的變化度變小，結果臨界電壓分佈變小。如果是财跡决閃記憶體，複數個單元連接相同字元線，其中一半的單元同時寫入。所以，在寫入驗言正迴路中，許多單元在第—驗言正操作中具有較低的臨界電壓。如此，源極線浮動。首先士成寫入的單元具有本狀態決定的臨界電愿。然後，在^單寫人後，源極制定為特定電位。結果，發現首先寫入早元的臨界電虔較低以防止臨界電塵分佈擴大。第一寫入操作之寫入電廢的增量Δνρ§ιη較大而第二寫寫入電壓的增量Δνρ§ιη較小，因而为、# 、 4囚而加迷寫入操作。在第-具體實施例中，同樣也使用上作。圖8顯示篦一百耷入π从去疋成程式操第-及第百宜i: ¥及圖9顯示第二頁寫入操作。頁寫入#作包括兩程式及驗言正操作。圈】〇A 刚及U顯示第一頁寫入 ° A、以，顯示第二二7的内容。圖頁寫入知作中各資料快取的 92203.doc 14 1320966 内容。圖中「L」表示低位準及「η」表示高位準。 (第一頁寫入操作）首先’參考圖8、1〇Α、10Β及11說明第一百合^ 只馬入杳^作。 (第一頁資料載入）(Si〇) 首先’寫人外部輸人的資料並儲存在所有資料儲存電路 _PDC内。如果資料Γ1」表示沒有外部輸入寫入，則圖 1所示PDC的節點Nla設定為高位準◊如果資料「〇」表示有外部輸入寫人，則PDC的節點Nla設定為低位準。削^假設PDC的資料為節點Nla的電位及DDC的資料為電晶體^ 的閘極電位。- (弟一頁資料快取設定）（S 1 1) 如果輸入-寫人命令’訊號DTG暫時變高及電晶體61s組成DDC暫時接通。結果，PDC資料經電晶體…拷貝至 DDC。所以，電晶體61r的閘極電位變高（圖i〇A)。 (第一次的第一頁程式）（S12) 其次，訊號BLC1、BLCLAMP、BLS〇stBLSe之電位設定為Vdd+Vth(Vdd:電源供應㈣（如，3 v^_8 Vn 並不限於此），vth:n·通道M0S電晶體的臨界電壓h然後，電晶體61h接通°結果’如果資料「1」表示PDC並未寫入並儲存於咖，則#元線變為VddUM「G」表示PDC 寫入並儲存於PDC，則位元線變為Vss(接地電位卜連接選擇^元線的未選擇頁的單元（其位元線未選擇）必須寫入。為 ^理由’連接這些單元的位元線設定為Vdd作為資料「1」。因此’如果供應Vdd至選擇區塊的選擇線SG卜供應 92203.doc -15- 1320966

Vpgm(20V)至選擇字元線，及供應Vpass(lOV)至未選擇字元線，如果位元線為Vss，則完成寫入因為單元的通道為Vss 及字元線為Vpgm。另一方面，如果位元線為Vdd，經輕合的Vpgm造成單元通道約為Vpgm/2。如此防止位元線為Vdd 的記憶體單元程式化。如圖6B所示，如果第一頁資料為「0」，記憶體單元的資料設定為「1」。如果第一頁資料為「1」，記憶體單元的資料保持為「0」。寫入完成後，電位為Vpgm及Vpass的字元線回歸原始電位。在本恢復操作中，完成下列操作。 (PDC及DDC之間資料的交換）訊號BLPRE暫時設定為Vdd及訊號VPRE設定為Vssw，因而設定TDC為Vss。然後，訊號VREG設定為Vdd及訊號REG 暫時為高，因而接通電晶體61q ^如果DDC儲存高位準，電晶體61r接通，經電晶體61r、61q設定TDC為Vdd。如果DDC 儲存低位準，電晶體61r截斷，結果TDC保持為Vss。利用此操作，DDC的資料拷貝至TDC。其次，訊號DTG暫時為高，因而PDC的資料拷貝至DDC。以後，訊號BLC 1暫時為高，因而TDC的資料拷貝至PDC。結果，PDC的資料移至 DDC及DDC的資料移至PDC(圖10B)。 (第一次的第一頁程式驗証）（S 13) 在第一頁程式驗証中，施加驗証電位「a*'」至選擇字元線，如圖6B所示。原始驗証電位「a、稍高於讀取位準。不過，第一頁程式的第一驗証電位「a*'」稍低於原始驗証 92203.doc -16- 1320966 電位「a1」。其次，供應Vread的電壓至選擇區塊的未選擇字元線及至選擇線SG1及訊號VPRE設定為Vdd，訊號BLPRE設定為 Vdd+Vth，訊號BLCLAMP設定為（例如）圖1資料儲存電路的 1 V+Vth，因而預充電位元線至（例如）1 V。然後，單元源極側的選擇線SG2為高。如果單元的臨界電壓比「a*'」高，則單元截斷。所以，位元線保持高。如果單元的臨界電壓達不到「a*’」，則單元接通。所以，位元線變為Vss。以後，訊號BLCLAMP設定為Vss，訊號VPRE設定為Vdd，及訊號BLPRE-設定為Vdd+Vth，因而充電TDC至Vdd。然後，訊號BLCLAMP設定為（例如）1 V+Vth。然後，如果位元線為低位準，TDC變為低位準。如果位元線為高位準，TDC 保持南。因此，如果寫入完成，低位準儲存於DDC内。如果寫入未完成，高位準儲存於DDC内。為了這理由，如果訊號VREG 設定為Vdd及訊號REG暫時為高，如果寫入未完成，TDC被迫變為高位準。以後，訊號DTG暫時為高，因而儲存PDC 的資料拷貝至DDC。然後，訊號BLC1為高位準，如果單元達到臨界電壓「a*’」或如果寫入未完成，高位準鎖定在PDC 内。只要單元的臨界電壓達不到「a*'」，低位準鎖定在PDC 内（圖10B)。如果PDC為低位準，再完成寫入操作及重複程式操作及驗証操作直到所有PDC的資料達到高位準（S14至S12)。此時，程式的電壓Vpgm每段為，例如，+0.4 V。 92203.doc •17- 這種方法，如杲所有PDC * 第二寫入操作。㈣為阿，則執行第一頁的 (第二次的第—頁資料快取設定卿)(圖⑴ 在所有PDC的資料為高位準作及PDr…U 癌’執行上述相同的操乍及PDC的貝科由DDC的資料替代資料轉移至pDC。DDC的資：子DDC的 #為原來儲存在PDC的資料。如果未元成寫入，DDC保持資

保持資料「〇」。」如果疋成寫入，DDC 種狀態下’執打第二次第—頁程式⑻6)及第二次第 1位=驗叫17”如上述操作。因此，在驗註操作的驗隼為a，」’即為原始驗証位準（圖6C)e 二後’如果PDC為低位準，再完成寫入操作及重複程式 f及驗采作直到所有PDC的資料達到高位準⑽至。)（圖11)。此時，程式的電壓Vpgm的增量AVpgm小於第一程式操作，及每段增加為，例如，0.2 V。如此’第-頁資料寫入第一頁後，資料寫入第二頁。 (第二頁寫入操作）其次，參考圖9、12A、12B、13A及13B說明第二頁寫入操作》 (第二頁資料载入）(S2〇) 、如第-頁程式’纟第二頁程式中，寫入外部輸入的資料並儲存在所有資料儲存電路10的PDC内。 (第一次的内部資料載入）（S21)(圖12A) 如圖7續示，在記憶體單元的資料為「〇」的情況下’如 92203.doc -18- 第一頁寫入操作丄的、、.。果（或第一頁並未寫入），如果第二頁資料為1 0」（表示宜、馬入完成）’設定記憶體單元的資料為「3 , 及如果第二頁資耝失「」 00 " 1」（表示寫入未完成）’容許記憶體早7L的資料保持「 U」。另外，在記憶體單元的資料為「1 , 的情況下，如第—百扣貝寫入操作的結果（或第一頁完成寫入），如果第二頁資料或 ^ 〇」（表示寫入完成），設定記憶體單元 =貝料為2」及如果第二頁資料為「1」(表示寫入未完成)，谷許記憶體單元的資料保持「1」。所以，I第二頁資料寫入記憶體單元之前’需要進行檢查是否記憶體單元的資料為「〇」或「1」。為此％加電位「a」至字元線，因而在内部資料載入操中凡成咳取操作，如圖6A所示。其次，供應讀取電位心以廿至選擇區塊的未選擇字元線及選擇線SG1及類似第一頁寫入操作中供應資料儲存電路1 〇的訊號VPRE、BLPRE的電位因而預《電位元線。然後，單元源極側的選擇線為尚。如果記憶體單元的臨界電壓比「a」高，則單元截斷，結果位元線的電位保持高。另一方面，如果記憶體單元的臨界電壓比「a」低，則單元接通，結果位元線的電位為％3。雖然位元線放電，訊號DTG暫時設定為高位準，因而pDc 的資料拷貝至DDC(圖12A)。其次，如第一頁寫入操作，在TDC充電至Vdd後，訊號 BLCLAMP設定為（例如）i v+Vth，因而接通電晶體6it。如果位元線的電位為低位準（或如果記憶體單元資料為「〇」）， TDC變為低位準’及如果位元線的電位為高位準（或如果記 92203.doc -19- 1320966 憶體單元資料為「丨」），丁0(：保持高。如果寫人完成，低位準鎖定在DDCj^。如果寫人未完成，高位準鎖定於DDC内。所以，當訊號VREG設定為Vss及訊號REG暫時為高時，如果寫入未完成，電晶體仏、叫接通，迫使TDC變為低位準。以後，訊號DT，時為高，因而二c的資料拷貝至DDC。然:後，如果訊號blci為高，只要貧料「2」寫人記憶體單元’則高位準鎖定在㈣内。如果貝料未寫入第二頁或資料「3」寫入記憶體單元内，則變為低位準。之後，完成PDC及DDC之間資料的交換及該寫入資料鎖定在PDC内。只要資料「2」寫人記憶體單元，高位準鎖定在DDC内。 (第一次的第二頁程式）（S23)(圖12B) 在第一次第二頁程式中，如果高位準鎖定在pDC内，如第一次第一頁程式的相同操作，資料未寫入記憶體單元。如果低位準鎖定在pDC内，則資料寫入記憶體單元。如果寫入完成，設定為乂1)§111及¥|)^8的字元線電位回到原始電位》在恢復操作中，完成pDC及DDC之間資料的交換，如第一頁程式。 (第一次第二頁程式驗証：資料「2」的驗証）（S24) 在第二頁程式驗証操作中，如果驗言正是否資料「2」已寫入=憶體單元’如第一次第一頁程式驗註操作一樣，驗証不能正確完成。特別，因為已經寫入資料「3」單元的臨界電壓比已經寫入資料「2」單元的臨界電壓高，即使資料「2」 92203.doc •20- 1320966 不充刀寫入，資科為合格。所以，資料厂2」的驗言正如以下所述。疋否貝料「2」已經寫人記憶體單元的驗註如下。如圖7A 所不，供應驗言正電位「b*，」至選擇字元線。資料「2」的原始驗』1位「b’」梢高於讀取位準。不過，程式查證操作的第一驗S正電位「b*'」比原始驗証電位「b，」稍低。其-人供應至選擇區塊的未選擇字元線及選擇線SG1及圖^的資料儲存電路的訊EBLC1之讀取電位力㈤設定為

Vdd+Vth。另外，電晶體61t及6iv或6iw接通，因而預充電位元線。只有連接寫入資料「2」的記憶體單元的位元線預先充電。即疋’如果高位準已經鎖定在pDc内，位元線己預先充電。然後，單元源極侧的選擇線sg2為高。如果臨界電壓高於「…’則單元截斷。所以，位元線的電位保持高位準。如果臨界電壓達不到「b*，」，則單元接通，結果位元線的電位變為Vss。之後’ TDC充電至Vdd如下述。然後，供應特定電壓至訊號BLCLAMP用於起動電晶體川。％果位&線的電位為低則TDC交低。如果位元線的電位為高，則保持高。如圖12B所示，如果寫入办士、，你从舟职木禺入π成，低位準鎖定在DDC内。如果寫入未完成，高位準鎖定於咖内。所以，當訊號乂臟設定為VCC及訊號REG暫時為高時，如果寫入未完成，tdc被迫變為高位準。之後’訊號DTG暫時為高，因而pDc的資料拷貝SDDC。然後，訊號BLC1為高位準，如果單元達到臨界電壓或如果寫入未完成’高位準鎖定在pDc内。另外， 92203.doc •21 · 1320966 如果資料「2」已寫入記憶體單元及臨界電壓未達到「b*’」，低位準鎖定在PDCR。 (第一次第二頁程式驗証：資料「3」的驗証）（S25) 使用驗証位準「c*’」驗証資料「3」是否已寫入記憶體單元，如第一次第一頁程式驗1正操作。設定驗t正位準「C*·」稍小於原始驗証讀取的位準「c’」。資料「2」驗証後，資料鎖定在PDC内不論資料表示寫入與否。只要資料「2」寫入記憶體單元，高位準鎖定在DDC内。所以，驗証前，完成下列操作，因而完成PDC及DDC之間資料的交換。 (PDC及DDC之間資料的交換）首先，設定訊號BLPRE暫時為Vdd及設定訊號VREG為 Vss，因而設定TDC為Vss。其次，設定訊號VREG為Vdd及訊號REG暫時為高，如果DDC為高位準，則TDC為Vdd。如果DDC為低位準，則TDC保持Vss。即是，DDC的資料拷貝至TDC。其次，訊號DTG暫時為高，因而PDC的資料拷貝至 DDC。以後，訊號BLC暫時為高，因而TDC的資料拷貝至 PDC。結果，儲存在PDC的資料轉移至DDC及儲存在DDC 的資料轉移至PDC。如果PDC為低位準，再完成寫入操作及重複程式操作及驗証操作直到所有PDC的資料達到高位準（S26至S23)。此時，程式電壓Vpgm增加每段為（例如）+0.4 V。 (第二内部資料載入）（S27)(圖13A) 如圖7A所示，在第一程式中，資料「2」及資料「3」均寫入記憶體單元。設定資料「2」及資料「3」的臨界電壓 92203.doc -22- 1320966 低於原始臨界電壓。所以，在第二程式中，資料「2」及資料「3」均寫成適當的臨界電壓，如圖7B所示。不過，在第一程式及程式驗言正完成後，所有PDC的資料達到高位準，結果寫入資料消失》所以，完成讀取操作以查看是否資料「2」或資料「3」已寫入記憶體單元。首先’供應5賣取電位「b」（「b」<「b'」）或第一驗f正電位「b*'」至字元線WL，因而完成讀取操作（S27)。從此，決疋疋否記憶體單元為已寫入資料「2」及「3」的單元。不過，已寫入資料「2」的單元只能寫入低於原始電壓的臨界電壓「b*’」。.為此理由，已寫入資料「2」的單元可能找不到。不過，因為在已寫入資料「2」的單元中，DDC也為咼位準，如圖12B所示，已寫入資料「2」的單元中便可確認。第一内。卩貝料載入的確定操作如下。首先，供應讀取電位b」至選擇字元線。然後，供應讀取電位心⑸^至選擇區塊的未選擇字元線及選擇線SG1。供應預充電位元線的電麼至資料儲存電路_訊號vpRE、虹刪，因而預充電位 I單元源極側的選擇線S G2為高。如果記憶體單元的臨界電屋高於「b」&「心」，則單元截斷。所:，位疋線的電位保持高。另-方面’如果記憶體單元的臨界電麼低於b」或「b*，」，則單元接通，結果位元線的電位為電™C至Vdd後，供應上述電位至訊號 BLCLAMP，田工，士， _ ,, 而使位元線的電位經過電晶體6丨t。如果位 92203.doc 23· 1320966 元線的電位為低位準，TDC變為低位準。如杲位元線的電位為高位準（記憶體單元的臨界電壓高於「b」或「b*'」）， TDC變為高位準。如果資料「2」寫入記憶體單元，高位準鎖定在DDC内。其他情況中，低位準鎖定在DDC(圖13A)。所以，當訊號VREG設定為Vdd及訊號REG暫時為高時，如果資料「2」寫入記憶體單元，TDC被迫變為高位準。之後，如果訊號BLC 1為高，只要資料「2」寫入記憶體單元或資料「3」寫入記憶體單元中，則高位準鎖定在PDC内。 (第二次的第二頁資料快取設定）（S28) 如果資料寫八第二頁，高位準鎖定在PDC内。如果資料未寫入第二頁，低位準鎖定在PDC内。所以，PDC内的資料必須反向。為此，完成下列操作。 (PDC及DDC之間資料的交換）首先，設定訊號BLPRE暫時為Vdd及設定VREG為Vss，因而設定TDC為Vss。其次，訊號VREG設定為Vdd及訊號 REG暫時為高。如果DDC為高位準，則TDC變為Vdd。如果 DDC為低位準，TDC保持Vss。即是，DDC的資料拷貝至 TDC。其次，訊號DTG暫時為高，因而PDC的資料拷貝至 DDC。之後，訊號BLC1暫時為高，因而TDC的資料拷貝至 PDC。 (PDC及DDC之間資料的交換：從DDC轉移反向資料至 PDC) 首先，設定訊號BLPRE暫時為Vdd及設定訊號VREG為 Vdd，因而設定TDC為Vdd。其次，訊號VREG設定為Vss及 92203.doc -24- 1320966 訊號REG暫時為高。如果DDC為高位準’則tdc變為vss。如果ddc為低位準，TDC保持Vdd。即是，ddc的資料為反向並拷貝至TDC。其次，訊號DTG暫時為高，因而pDC的資料拷貝至DDC。之後，訊號BLCw時為高，因而tdc的資料拷貝至PDC。結儲存在PDC的寫入資料為反向及轉移至PDC及儲存在DDC的資料保持不變。所以，如果資料寫 ^第二頁，低位準鎖定在PDC内。如果資料未寫入第二頁，高位準鎖定在PDC内。 (第二次的苐二頁程式）（S29)(圖13B) 第二次第二'頁程式的操作方式與第—次第二頁程式相同。即是，如果高位準鎖定在PDC内，資料未寫入第二頁。如果低位準鎖定在PDC内，資料寫入第二頁。 (第二次的資料「2」及資料「3」的驗崎作）⑽，S31) 在第二頁程式中，資料「2」及資料「3」的第二驗証操作除驗註電位外其餘與資料「2」及資料「3」的第一驗註射相同。特別，在第二驗㈣作中，原始驗註電位％及「c'」施加於字元線，如圖7B所示。 2果驗註操作的結果PDC為低位準，再完成寫入操作及重複程式#作及驗轉作直相有pDc的資料達到高位準 (S32至S29)。此時，程式電壓Vpgm的增量小於第—

Pg例如，如果第一驗証操作的程式電壓增加單位為 + CK4 V ’則第二驗站操作的程式㈣增加單位為。在第二寫入操作中，資料寫入記憶體單元，如圖 (讀取操作） 92203.doc •25· 1320966 (第二頁讀取）（圖14A) 在第二頁讀取操作中，施加讀取操作電位「b」至選擇字元線。其次，供應讀取電位Vread(如，4.5 V)至選擇區塊的未選擇字元線及選擇線SG1。設定訊號VPRE為Vdd及施加一特定電壓至訊號BLPRE、BLCLAMP，因而設定資料儲存電路10的TDC為高位準（如上述）及預充電位元線。之後，單 7L源極侧的選擇線SG2為高。如果記憶體單元的臨界電壓比「b'」高，則單元截斷，結果位元線的電位保持高。另一方面，如果圮憶體單元的臨界電壓未達到「b,」，結果位元線的電位變為VsS。記憶體單元的資料及記憶體單元的臨界電，的疋義如圖6A所示。所以，如果記憶體單元的資料為〇」、「1」’ TDC變為低位準。如果記憶體單元的資料為「2」、「3」，TDC保持高位準。，、-人，轉移TDC的電位至PDC。如果記憶體單元的資料為「〇」、「1」，低位準鎖定在咖内。如果記憶體單元的資料為2」3」’ raj位準鎖定在PDC内（圖14A)。從pDC讀取放在資料線IΟ的資料為資料心貝料輸入/輸出缓衝器4的反向。所以，如果記憶體單元的資料兔「肩杆為0」、「1」，結果資料為資料「1」。如果記憶體單元的資料 J貝枓為「2」、「3」，結果資料為資料〇」。上述操作與儲存二推生、 ^ —進制貝料的記憶體的讀取相同。 (第一頁讀取）（圖14B) 如果第一頁讀取操作輪出貝枓為「1」，如圖6A所示，留在記憶體單元分離區的資料 J貝枓，為「〇」及「3」。所以，需要決定是否記憶體單元的資料貝料為「2」或更小、或「3」，及 92203.doc -26 - 1320966 然後決定是否記憶體單元的資料為 (讀取操作（1))

」或 2」或更大。首先，決定是否記憶體單元的資料貝针為「2」或更小、或「3 為此’施加讀取電位「c至字元绐一線，因而讀取記憶體單元的貢料於位元線上。讀出的資料儲 ^碑存在TDC内，並轉移至 PDC。結果’只有記憶體單元的資頁枓為「3」時，高位準鎖定在PDC内。另外，如果印情體留一禾°己隐體早兀的資料為「〇」、「i」、「2」，低位準鎖定在PDC内。」 (讀取操作（2)) 其次，決定是否記憶體單元的資料為「丨」、或「2」或更大。為此’施加讀取電位「a」至字元線，因而讀取二憶體單元的資料於位元線上。結果’如果記憶體單元的資料為「〇」’位元線的電位變為低位準。如果記憶體單元的資料為「1」、「2」、「3」’位元線的電位變為高位準。雖然，位元線放電，訊號DTG暫時為高，因而轉移pDc 貝料至DDC。然後，在位元線的電位轉移至TDC後，設定訊號VREG為Vss及訊號REG暫時為高。如果DDC為高位準，TDC被迫變為低位準。結果，如果記憶體單元的資料為〇」、「3」’ TDC變為低位準。如果記憶體單元的資料為「1」、「2」’ TDC變為高位準。其次，讀取TDC的電位於PDc内。如果記憶體單元的資料為「0」、「3」，低位準鎖定在Pdc内》如果記憶體單元的資料為「2」、「3」’高位準鎖定在Pdcr » &PDC讀取放在資料線10的資料例如為資料輸入/輸出緩衝器4的反向。所 92203.doc -27· 丄如果β己憶體早凡的資料為「0」、「3」，結果輸出資料。」。如果記憶體單元的資料為Γ1」、「2」，輸出資料「0」。

在第m實施例巾’ f料儲存電路1G具有PDC、DDC 外部輸人的寫人資料在PDC、臟及TDC處操作並貢料。結果，不需要提供保持寫入資料的資料快取，因而減少電路配置的尺寸。 :外，在該寫入資料載入資料儲存電路10後，不需要再相同資料、结果，寫入操作可以快速完成。 (第二具體實施例）其-人，訧明本發明的第二具體實施例。具體實施例中，第m時，各為寫人資料「2」 =及寫入資料「3」的操作中利用傳遞寫入方法完成兩寫：麵作。不過，如果寫入資料「3」，在第二頁程式的第 :寫入操作中寫入可用原始臨界電壓「c，」完成及只有資料 2」在第二寫入操作中利用傳遞寫入方法寫入。圖15顯不第一具體實施例。在圖15中，與圖9相用相同參钱碼表示。圖15只顯4二頁程式操作。第-次第二頁程式’寫入資料「2」的程式為、*，」稍低於原始臨界電壓，如第—具體實施例。反之「3」的程式為原始臨界電壓％,」。所以，為了驗註資料「1」， ^應「匕作為餘電位至字元線（S25)。如此，寫人㈣ 3」為原始臨界電壓。因：資料「3」已寫入為原始臨界電壓，只有資料％寫入第--人第一頁程式。在第—程式後，外部輸入的寫入 92203.doc •28· 1320966 資料並不留在資料儲存電路1〇。不過，如果資料「2」已經寫入’ DDC在第一寫入操作後為高位準(圖13八)。所以，的貧料為反向及轉移iPDC，因而能使咖的f料作為寫入貝料使用(S28)。所以’内部資料載入，即是，使用讀取電位「b」或「b*’」的讀取操作在第一具體實施例中可以省略。如上述’在資料快取設定後’完成第二程式（S29)。本程式用於设定寫入資料r 2」為原始臨界電壓。所以，只執行使用驗註電位「b，」的驗㈣作。如果程式及驗崎作的结果所有PDC變高，則寫人操作完成。在第二具體實施例中，因為資料「3」在-程式操作寫入 !原始臨界電廢’資料「3」的臨界電壓分佈變寬。不過，資料3」的驗Μ操作數減少，能致動高速寫入。另外’在第H頁程式後，DDC的資料為反向及轉移至PDC’因而能使用pDC的資料作為寫人資料來執行第二「式*,所卩内部資料載入’即是，使用讀取電位「b」或 b」的讀取操作在第—具體實施例中可以省略。結果，程式時間可以縮短。在第二具體實施例中 τ 如果4值資料中最大值的資料「3 寫入，便完成一程式的宜、 '的寫入。不過，資料寫入一程式並不限於資料「3」。特，即使如果大於4值的資料寫入，第二具體貫施例可用來宜λ >办卜用來寫入該寫入資料項目的最大項。弟二具體實施例其次，說明本發明沾埜_ s Η 月的弟二項具體實施例。在第一及第二具體貫施例中，ρ音罵入4值資料。使用如圖1所示配置的實 92203.doc •29· 料儲存電路1 ο，單元内。大於4值（2位元）資料的資料可儲存在記憶體 I大於4值資料的寫入資料的演算法將作說明。已經設計下列寫二法以防止記憶體單元的臨界電麼浮動，結果鄰近單 70的資料因浮動閘極之間的電容而變化。「例如，4值記憶體單元其中資料的定義為「0」、「1」、「2」、「匕依臨界電壓之升序’如果第-頁寫入，具有資料「〇」的早元設定為「2」，其具有臨界電壓「”，」低於原始電晶體。然後，在鄰近單元的第―頁寫人後，「2 界六電壓^。如果由於鄰近單元的浮動閘極（FG_FG)之間的電谷’早兀的臨界電壓上升，寫入臨界電壓變化不大為原界電壓2」。如果由kFG_fg電容臨界電壓不上升， #界電壓上升至原始臨界電壓「2」，結果臨界電壓不艾。在第三具體實施例中’說明8值資料寫人操作的例子。根據第三具體實施例的非揮發性半導體記憶體單元的配置與第一及第二具體實施例相同。脚圖16顯示記憶體單元陣列及資料儲存電路的配置。記憶體單元陣列及資料儲存電路的配置幾乎與圖3相同，除了3 位7G資料儲存在各記憶體單元内以外。 ^ 圖17Α 17Β、17C、18Α及18Β顯示第三具體實施例的操作。圖19顯示記憶體單元寫入次序。圖㈣，為了方便理由’- NAND單元由4記憶體單元串聯組成。圖顯示8值資料的記憶體單元資料及記憶體單元臨界屯C之間的對應關係。如果是8值資料記憶體單元資料設 92203.doc 1^20966 疋例如為「G」、「l」、「2」、...、「7」，依臨界電壓之升序β 如果抹除記憶體單元的資料，記憶體單元資料變為資料〇」。如果寫入第一頁，記憶體單元的資料變「〇」或「4」。如果寫入第二頁，記憶體單元的資料變「〇」、「2」、「4」、「6」。另外，如果寫入第三頁，記憶體單元的資料變「0」、…、「7」。為了簡化理由，如圖17c所示’說明已儲存4值或2位元資料的記憶體單元寫入額外一位元資料的情況。圖ΠΑ顯示第一頁資料寫入之後第二頁資料寫入之前的狀態（圖19寫入次序1至4之後）。圖17B顯示第一頁資料寫入鄰近單元後的狀態。因為寫入操作與第一及第二具體實施例相同，說明因而省略。圖19的寫入次序5及6中，第二頁貝料寫入之後，第一頁資料沿位元線方向寫入鄰近記憶體早7C 3、4的記憶體單元5、6。之後，第二頁資料寫入記憶體單兀3, 4(圖19的寫入次序9、1〇)。圖17C顯示第二頁資料寫入之後第二頁資料寫入之前的狀態（圖19寫入次序⑺ 之後）。以下說明儲存一額外位元資料於已儲存4值或2位元資料狀態中的方法。圖20顯示資料寫入第二頁後資料寫入鄰近第二頁單元的情況。如圖19的寫入次序U中’第二頁資料寫入記憶體單疋4,如圖19的寫入次序10，剛好在第三頁資料寫入記憶體單元1之前。在寫入完成後’記憶體單元1的臨界電壓分佈如圖18A所示。在寫入資料「2」、「4」、「6」的單元中，寫入第三頁原始驗註位準「b」、「d」、「f」。為此，首先設定字元線電位為 92203.doc 31 1320966 a」，因而讀取寫入記憶體單元的資料（圖2〇(S4i))。圖22八顯示讀取操作的資料讀取。如果記憶體單元的資料為「〇」以外的值，資料「！」鎖定在PDC内。之後，操作資料快取，因而設定PDC如圖22B(S42)。結果，如果寫入記憶體單元的資料為「2」、「4」、「6」，資料「〇」鎖定在pDC内。如圖18A所不，在第二頁寫入操作中寫入低於原始驗証電，的独電位「b*,」、「d*,」、「f*，」。之後，由於寫入鄰近早疋，臨界電壓上升。另外，有些單元達到原始驗証電位 b」、「d」、「f'」。所以，首先，使用原始驗証電位「」、「d'」、「f'」完-成驗証操作(S43、S44、S45)。 (驗註具有最高臨界電壓的單元）首先，具有最南6&界電壓的單元，即是，經證實已寫入資料「6」的單元^在這種情況下，在讀取操作中施加稍高於電位「f」的電位「f，」至選擇字元線。供應讀取電位心以(1 至選擇區塊的未選擇字元線及選擇線Sgi及供應特定電壓至資料儲存電路10的訊號BLCLAMP及訊號blpre，因而預充電位元線。如果記憶體單元的臨界電壓比「f，」高，則單 το截斷。所以’位元線保持高。如果記憶體單元的臨界電壓比「f」低，則單元接通◎所以，位元線變為Vss。雖然位元線放電，TDC暫時設定為Vss »之後，訊號rEG暫時為高，因而電晶體6 1 q接通，DDC的資料轉移至TDC » 其次，訊號DTG暫時為高，因而電晶體6is接通，PDC的資料轉移至DDC。之後，訊號BLC1為高，因而電晶體61h 接通’ TDC的資料轉移至pDC。 92203.doc •32- 1320966 其次，設定資料儲存電路10的訊號VPRE為Vdd及設定訊號BLPRE為高，因而預充電TDC達Vdd。之後，訊號 BLCLAMP為高。如果位元線為低位準，TDC變低。如果位元線為高位準，TDC變高。如果寫入完成，低位準鎖定在DDC内。如果寫入未完成，高位準鎖定於DDC内。所以，當訊號VREG設定為Vdd及訊號REG為高時，如果寫入未完成，電晶體61ι•接通，結果TDC 被迫變為高位準。結果，PDC的資料轉移至DDC及TDC的電位轉移至PDC。如果只有未寫入或資料「6」已寫入記憶體單元及單元的臨界電壓達到驗証電位「f'」，高位準鎖定在PDC内。另外，如果只有單元的臨界電壓未達「f」或如果資料「4」或「2」已寫入記憶體單元則低位準鎖定在PDC 内。 (驗証具有中間臨界電壓的單元）（圖20(S44，S45)) 如驗証具有最高臨界電壓的單元，很難驗証具有中間臨界電壓的單元，即是，已寫入資料「2」、「4」的單元。理由為，因為已將單元的臨界電壓寫入至高於具有一中間臨界電壓單元的臨界電壓係高於該中間臨界電壓，造成具有較高臨界電壓單元的驗証也合格。為了解決此問題，完成一讀取操作決定是否有任何單元具有臨界電壓高於中間臨界電壓的驗証電位。如果有此單元，驗証操作的結果必須決定為不合格。為此，在讀取操作中施加稍高於電位「d」或「b」的電位「d'」或「b'」至選擇字元線。供應讀取電位Vread至選 92203.doc •33- 1320966 擇區塊的未選擇字元線及選擇線SG1及供應特定電壓至資料儲存電路10的訊號BLCLAMP及訊號BLPRE，因而預充電位元線。如果記憶體單元的臨界電壓高於「d'」或「b'」，則單元截斷。所以，位元線保持高。另外，如果記憶體單元的臨界電壓低於「i」或「b'」，則單元接通。所以，位元線變為V s s。其次，設定資料儲存電路10的訊號VPRE為Vdd及設定訊號BLPRE為高，因而預充電TDC達Vdd。之後，供應一特定高位準至訊號BLCLMP。如果位元線為低位準，TDC變低。如果位元線為高位準，TDC變高。然後，PDC的資料轉移至DDC及TDC的電位轉移至PDC。如果單元的臨界電壓高於「d'」或「b’」，即是，如果驗証操作的結果為合格，或資料「6」已寫入記憶體單元，或如果資料「4」或「6」已寫入記憶體單元，則PDC變為高位準。其次，字元線的電位升高至稍高於「d'」或「W」的電位「e」或「c」。位元線變為高位準，如果單元的臨界電壓等於或高於「d'」或「W」。不過，如果臨界電壓低於「e」或「c」，單元接通，結果位元線變為Vss。所以，因為單元只在臨界電壓高於「e」或「c」時接通，位元線保持高。 (PDC及DDC之間資料的交換）雖然，位元線放電，TDC暫時設定為Vss，訊號VREG設定為Vdd，及訊號REG為高，因而轉移DDC資料至TDC。其次，訊號DTG暫時為高，因而PDC的資料轉移至DDC。之後，轉移TDC的資料至PDC。 92203.doc -34- 1320966 (PDC及DDC之間資料的交換：DDC資料為反向並轉移至 PDC) TDC暫時設定為Vdd，訊號VREG設定為Vss，及訊號REG 為高，因而DDC資料反向並轉移該反向資料至TDC。之後，訊號DTG暫時為高，因而PDC的資料轉移至DDC。之後，轉移TDC的資料至PDC。 (PDC及DDC之間資料的交換） TDC暫時設定為Vss，訊號VREG設定為Vdd，及訊號REG 為高，因而DDC資料轉移至TDC。其次，訊號DTG暫時為高，因而PDC的資料轉移至DDC。之後，轉移TDC的資料至 PDC。如操作結果，如果單元的臨界電壓低於位元線放電時字. 元線的電位「d'」或「b'」，則DDC變高。另外，如果單元的臨界電壓高於位元線放電時字元線的電位「d'」或「b'」，則DDC變低。鎖定在PDC的資料為先前鎖定的資料。即是，如果單元需要寫入，資料「〇」鎖定在内。如果單元不需要寫入，資料「1」鎖定在内。其次，設定資料儲存電路10的訊號VPRE為Vdd及訊號 BLPRE升高至特定高位準，因而預充電TDC達Vdd。之後，供應一特定高位準至訊號BLCLMP。如果位元線為低位準，TDC變低。如果位元線為高位準，TDC變高。所以，當訊號VREG設定為Vdd及訊號REG為高時，如果高位準儲存在DDC内，TDC被迫變為高位準。結果，如果單元的臨界電壓低於「d'」或「V」，或單元的臨界電壓高於「e」或 92203.doc -35· 1320966 「c」，則TDC變高。如果單元的臨界電壓高於「d'」或「b’」，或單元的臨界電壓低於「e」或「c」，則TDC變低。即是，如果資料「4」或「2」已寫入記憶體單元及驗証操作的結果為合格則TDC變低。之後，PDC的資料轉移至DDC及TDC 的電位轉移至PDC。 (PDC及DDC之間資料的交換） TDC暫時設定為Vss，訊號VREG設定為Vdd，及訊號REG 為高，因而DDC資料轉移至TDC。之後，訊號DTG暫時為高，因而PDC的資料轉移至DDC。然後，轉移TDC的資料至 PDC。 (PDC及DDC之間資料的交換：DDC資料為反向並轉移至 PDC) TDC暫時設定為Vdd，訊號VREG設定為Vss，及訊號REG 為高，因而DDC資料反向並轉移該反向資料至TDC。之後，訊號DTG暫時為高，因而PDC的資料轉移至DDC。然後，轉移TDC的資料至PDC。 TDC暫時設定為Vss，訊號VREG設定為Vdd，及訊號REG 為高，因而DDC資料轉移至TDC。之後，訊號DTG暫時為高，因而PDC的資料轉移至DDC。訊號VREG設定為Vdd及訊號REG為高。然後，如果高位準鎖定在DDC内，TDC被迫變為高位準。結果，如果資料「4」或「2」已寫入記憶體單元及驗証操作的結果為合格或資料「1」已鎖定（寫入未選擇），則TDC變高位準。之後，轉移TDC的資料至PDC。 (程式操作）（S47) 92203.doc •36· ^20966 程式操作與第—及第二具體實施例_式操作_ 4 果貢料「1」已儲存在PDC内，不執行寫人。如果資料「〇已儲存，執行寫入。 - (程式驗証）（S43至S46、S47) 矛王式操作後’使用原始驗証電位「b 「岀、 ^ 私士」 1」完成驗吨作。重複程式及独操作直到所有職的資料變為「1」。程式及驗証操作與驗証具有最高臨界電壓單元及具有中間Sa界電壓單元相同。八如程式及驗証操作結果，記憶體單元的資料「〇

厂」 ™ J 4」 6」的雖界電壓分佈如圖i8B所示。 (第三頁寫入）

其次’參考圖21說明第三頁寫入操作。 (資料載入，讀取操作，及資料快取設定）其次，第三頁的寫入資料為外部載入pDC(S5l)。圖23A 不貧料載入PDC。輸入-寫入命令後，在讀取操作中施力電位a」、「d」、「f」至字元線，因而讀取記憶體單元的貝料（S52至S54)。根據讀出的資料，設定資料快取（S55)。結果，資料鎖定在PDC内如圖23B所示。在圖23B中，資料「1」表示寫入未經選擇及資料「〇」表示寫入經選擇。 (程式操作）（S56) 私式操作與第一及第二具體實施例的程式操作相同。如果資料「1」儲存在pDC内，不執行寫入。如果資料「〇」已儲存，執行寫入。 (程式驗証）（S57至S60) 92203.doc -37- 1320966 程式操作後，使用原始驗証電位「a，」、「c，」、「e、、「gi το成驗siE操作。重覆驗証操作直到所有pDC的資料變為「1 (S61至S56)。程式驗証操作令，具有驗証電位「g，」的驗証操作與驗証具有最高臨界電壓單元相同。具有驗証電位 a」、 c」、「e'」的驗証操作與驗証具有中間臨界電壓的驗証操作相同。驗証操作後，設定字元線的電位為讀取電壓「b」、「d」、「f」及讀取記憶體單元的資料，因而防止具有问於剛項取資料的臨界電壓的單元被接受作為驗証操作結果。由於第二具體實施例，儲存8值或3位元資料的nand快閃記憶體可使用3資料快取組成的資料儲存電路配置。所以，較大體積的資料可使用較小電路配置儲存。在第三具體實施例中，為了簡化操作，如圖17C所示在4 值或二位元資料己儲存的狀態中儲存一額外位元資料，使能館存8值或3位元資料。另外’第三具體實施例的操作可用於，如圖17 A所不在二進制或1位元資料己儲存的狀態中儲存一額外位元資料，使能儲存4值或2位元資料。另外，不只8值或3位元資料，16值或更多資料也可用幾乎與第三具體實施例相同操作寫入。 (第四具體實施例）本發明的f四項具體實施例為第三項具體實施例的修改1在第三項具體實施例中，在第三頁（第三位元資料）寫入之前，第一頁及第二頁的記憶體單元資料（4值或2位元資料）已寫入為原始驗f正電位「b1 |、「d，，、「ρ . .. 92203.d〇, -38- 省略如果有空間供臨界電屬分佈。如此，省略圖所示的操作及只有資料Γ ! 、「1 「令貝枓1」、3」、「5」、「7」寫入第三頁，如圖21所示。用於第四具體實施例，並不需要將第二頁及第一頁中的記憶體單元資料寫入為原始驗註電位「b'」、「d,」、「f,」，倮能用較高速度完成程式操作。 (第五具體實施例）在第一至第四具體實施例中，資料儲存電路1〇有兩位元線如圖1及3所示。本發明並不限於此。圖24』不本發明的第五具體實施例。在第五具體實施例中’資料儲存電路10連接各別位元線。由於這種配置作 ^高崩潰電㈣電晶體數量可以減半。如為心配置，高崩 ^壓電晶體61x、61v連接位元線BL。的兩端及高崩潰電塵电曰日肢61 y、61 w連接位元線BLe的兩端。電晶體6丨χ、6】乂為供應訊號BLCRL的電位的電晶體。電晶體61χ、61y、6iv、 61w的尺寸比構成pDC及其他的其他電晶體的尺寸大許夕。不過，如圖24所示，如果資料儲存電路1〇連接各別位疋線，電晶體61X、61y可以省略。所以，即使如果資料儲存電路連接各別線，可以防止晶片尺寸增加。【圖式簡單說明】圖1為根據本發明第一具體實施例的資料儲存電路的電路圖； ’ 圖2為根據本發明的非揮發性半導體記憶體裝置的示音方塊圖； 92203.doc •39- 丄圖3為顯不記憶體單元陣列及圖2位元線控制電路的配置之電路圖；圖4A及4B分別為記憶體單元及選擇電晶體的斷面圖；圖5為一 NAND單元的斷面圖；圖6A、6B及6C顯示記憶體單元資料及記憶體單元臨界電壓之間的關係；圖7A及7B顯示記憶體單元資料及記憶體單元臨界電壓之間的關係；圖8為顯示第一頁寫入操作之流程圖；圖9為顯示第二頁寫入操作之流程圖；圖10A及10B顯不在第—頁寫人操作中各資料快取及記憶體單元資料之間的關係；圖11顯示在第一頁寫入操作中各資料快取及記憶體單元資料之間的關係；圖12A及12B顯示在第二頁宜* ^ 貝冩入刼作中各資料快取及記憶體單元資料之間的關係；圖13A及13B顯示在第二百皆x , 弟一頁寫入刼作中各資料快取及記憶體單元資料之間的關係；圖顯示第二頁讀取操作後儲存在資料快取的資料及圖MB顯示第-頁讀取操作後儲存在資料快取的資料；圖15顯不本發明第二具體眚 θ. 趙貫施例的第二頁程式操作流程圖，圖16顯示本發明第=且體香 …弟〜、體實知例應用的記憶體單元陣列及貝料儲存電路的配置； 92203.doc -40· 1320966 圖17A、17B及17C顯示根據第三具體實施例之記憶體單元資料及記憶體單元臨界電壓之間的關係；圖18A及18B顯示根據第三具體實施例之記憶體單元資料及§己憶體單元臨界電壓之間的關係；圖19顯不第二具體實施例資料寫入記憶體單元的次序；圖20顯示第三具體實施例資料寫入第二頁後資料寫入第二頁附近單元的流程圖；圖21為顯示第三具體實施例有關的第三頁寫人操作之流程圖； ~ 圖22A及22B顯示資料儲存在資料快取作為圖2丨之第三頁寫入操作的結果；圖23A及23B顯示資料儲存在資料快取作為圖21之第三頁寫入操作的結果；及圖24為根據本發明的第五具體實施例的資料儲存電路的電路圖。【主要元件符號說明】 1 記憶體單元陣列（MCA) 2 位元線控制電路 3 行解碼器 4 資料輸入/輸出緩衝器 5 資料輸入/輸出端子 6 字元線控制電路 7 控制訊號及控制電壓產生電路 8 控制訊號輸入端子 92203.doc -41 - 1320966 10 資料儲存電路 41 基板 42，47 n型擴散層 43 ， 45 ， 48 絕緣膜 44 浮動閘極 46，49 控制閘極 61i，61j 時脈反相電路 61a-6 1 y 電晶體 6 1 p 電容器 92203.doc -42-

Claims

1320966 第093107919號專利申請案中文申請專利範圍替換本十、申請專利範圍 1. 一種非揮發性半導體記憶體裝置，包括： -記憶體單it ’其儲存複數個„值（11為等於—或更大之自然數）臨界電麼的資料項目；背ΓΓ料電路，其料該記憶體單元及儲存外讀入—第-邏輯位準或-第二邏輯位準的資料； n料儲存電路，其連接該第—資料儲存電路；及二控制電路，其控制該記憶體單元及該等第二貪料儲存電路，並且在資料 ^ ^ 成。己隐體早兀之中間，新產生：等第一及第二資料儲存電路的資料，以重單元中=:入資料來重新開始寫入資料於該記憶體 :::其中該控制電路在一讀取操作下，將健存在如φ / α存電路的資料轉移到該第二資_存電路。專㈣”〗項之非揮發料導體記憶體裝置， /、…己憶體早元組成一勵0記憶體單元。 3’ 圍第1項之非揮發性半導體記憶體裝置，一、：一貝料儲存電路為-閂鎖電路，其具有一第、一第二、及一第三端子，該等第一及第二端性地連接資料線及 4如由心奎& 乐一端子選擇性地連接一位元線。 .進一：，圍第1項之非揮發性半導體記憶體裝置， .次二匕含一第三資料儲存電路，其連接該等第-及第一貢料儲存電技廿口士人 r 並且耦口該記憶體，其中該第三資料儲存電路由MOS電容器組成。貝抖儲 5·如中請專利範圍第3或4項之非揮發性半導體記憶體裝 92203-980825.doc 置，其中該第二資料儲存電路包括：第一電晶體，其電流路徑的一端連接該第一資料儲存电路的第二端子及供應—第一控制訊號至該第—電晶體之閘極；及 —第二電晶體，供應一第二控制訊號至該第二電晶體之電流路徑的一端及該第二電晶體之閉極連接該第一電晶體的電流路徑的另一端。 6 士 U利範圍第5項之非揮發性半導體記憶體褒置，進一步包括：第—電aa體，其連接在該第二電晶體的電流路徑的另一端及該第三資料儲存電路之間及從該第二資料儲存電路轉移資料至該第三資料儲存電路；及第四電曰曰H，其連接在該第一資料儲存電路的第三知子及該第三資料儲存電路之間及從該第三資料儲存電路轉移貝料至該第—資料儲存電路。 7. -種非揮發性半導體記憶體裝置，包括： °己隐體單凡，其儲存複數個η值（η為等於一或更大之自然數）臨界電壓的資料項目；第資料儲存電路，其連接該記憶體單元及儲存外 ' 第邏輯位準或一第二邏輯位準的資料； ^ ”；儲存電路，其連接該記憶體單元及儲存讀取自該記憶體單开沾# & & 的該專第一邏輯位準或第二邏輯位準的資料；及控制電路，其控制該記憶體單元及該等第一及第二 92203-980825.doc * 2 - ^8.¾. 資料儲存電路；及當該外部輸入資料的邏設定儲存在該第二資料儲存/為該第二邏輯位準時， -邏輯位準；料㈣的資料之邏輯位準至第當儲存在該第一資料φ^ 鞔仞淮* 、、包路的貧料之邏輯位準為第一邏準時，完成升高該記, 姐从，丨心體早疋的臨界電壓的一耷入刼作；當該記憶體單元達寫入存在該第一資料儲存電吁°又疋儲輯位準；當儲存在該第+主。玄弟—邏準為該第二邏輯位準眭^ 针之邏輯位憶體單元的臨界雷厭.n 1电嶝而保持該記早·界電壓，及繼續寫入直至該電路的邏輯位準達到該第二邏輯位準； 4储存當儲存在該第二資料儲存電路的資料之邏輯位準為兮第二邏輯位準時，設定儲在疋儲存在该第一資料儲存電路的資料之邏輯位準至該第一邏輯位準；及如果儲存在該第-資料储存電路的資料之邏輯該第-邏輯位準，完成升高該記憶體單元的臨界電2 -寫入操作；當該記憶體單元達到該第二臨界電遲時，設定館存在該P資料儲存電路的資料至該第二邏輯位準；及當储存在該第-資㈣存電路的f料之邏輯位準為該第二邏輯位準時，不改變該臨界電壓而保持該記憶體單元的臨界電虔。、 8.如申請專利範圍第7項之非揮發性半導體記憶體裝置，其中該第一臨界電壓係低於該第二臨界電壓。 92203-980825.doc 1320966 9. 如f請專利範圍第7項之非揮發性半導體記憶體其中忒δ己憶體單元組成一 NAND記億體單元。 10. 如中請專利範圍第7項之非揮發性半導體記憶體其中該第一資料儲存電路為-問鎖電路，其具有第二'及一第三端子，該等第一及第二蝗第性地連接資料線及該第三端子選擇性地連接—位元:擇 11·如申ft專㈣圍第7項之非揮發料導體記憶體裝其中該第二資料儲存電路由MOS電容器組成。 12.如㈣專利範圍第1G項之非揮發性半導體記憶進一步包括： -第三資料儲存電路，其位於該第一資料儲存電路該第二資料儲存電路之間並儲存資料於該第電路中。、枓儲存 13. 如中請專利範圍第12項之非揮發性半導體記憶體裝置，其中該第三資料儲存電路包括： • —第一電晶體，其電流路徑的-端連接該第-資料儲存電路的第三端子及供應一第一控制訊號至該第曰體之閘極；及 -第二電晶體’供應一第二控制訊號至該第二電晶體之電流路徑的一端及該第二電晶體之閘極連接該第—電晶體的電流路徑的另一端。 14. 如申請專利範圍第13項之非揮發性半導體記憶體装置，進一步包括： -第三電晶體，其連接在該第二電晶體的電流路徑的 92203-980825.doc 1320966 年I曰i|正替換頁 I 98^ 〇> 25__ 另-端及該第二資料儲存電路之間及從該第三資料儲存電路轉移資料至該第二資料儲存電路；及 -第四電晶體，其連接在該第一資料儲存電路的第三端子及該第二資料儲存電路之間及從該第二資料儲存電路轉移資料至該第一資料儲存電路。 1 5. —種非揮發性半導體記憶體裝置，包括： -記憶體單元，其健存複數個城…為等於_或更大之自然數）資料項目；及寫入電路’其將資料寫入該記憶體單元及在將第1項資料項目寫入該記憶體單元的寫入操作中將k值資料以稱低於原始臨界電壓的一臨界電壓寫入該記憶體單元内 ;在第j項的寫入操作中將㈣值或更大值資料寫入該記憶體翠元内，及在第j項的寫入操作之前設定該k值資料的臨界電壓。 16·如U利範圍第15項之非揮發性半導體記憶體裝置， /、中°亥寫入電路在寫入操作中間複製該輸入資料。 17· 一種非揮發性半導體記憶體裝置，包括：。己隐體單π，其儲存複數個η值（n為等於一或更大之自然數)臨界電壓的資料項目；第資料儲存電路’其連接該記憶體單元及儲存外邏輯位準或一第二邏輯位準的資料；一一貝料儲存電路，其儲存讀取自該記憶體單元的該等第一邏祐，％輯位準或第二邏輯位準的資料；及一控制電故 * 、 & ’其控制該記憶體單元及該等第一及第二 92203-980825.doc 18 資料儲存電路及當將最大資料項目寫入該記憶體單元中時，則用一次寫入操作將最大資料項目寫入至原始臨界 t及用複數认寫入知作將最大項目以外的資料項目寫入至該原始臨界電壓。一種非揮發性半導體記憶體裝置，包括：隐體單元其用複數個臨界電壓储存n位元（n為等於—或更大之自然數）資料；第—貝料儲存電路，其連接該記憶體單元及儲存外部輸入-第一邏輯位準或一第二邏輯位準的資料；第資料儲存電路，其儲存讀取自該記憶體單元的該等第-邏輯位準或第：邏輯位準的資料·，及一控制電路，其控制該印，陪科留_ ώ 制°玄。己隐體早兀及該等第一及第二貢：=電路及將η位元資料逐位元地寫入該記憶體單 =二Γ其他複數個寫入操作中藉由寫入各位元資科而升尚该記憶體單元的臨界電壓。 19·Π==第a項之非揮發性半導體記憶體裝置，該控制電路在寫人最後位元f料之前，設定該等位兀資料至該原始臨界電壓外。位几貝枓的最後位元除 92203-980825.doc