[go: up one dir, main page]

TWI317171B - Pmos transistor with discontinuous cesl and method of fabrication - Google Patents

Pmos transistor with discontinuous cesl and method of fabrication Download PDF

Info

Publication number
TWI317171B
TWI317171B TW095105730A TW95105730A TWI317171B TW I317171 B TWI317171 B TW I317171B TW 095105730 A TW095105730 A TW 095105730A TW 95105730 A TW95105730 A TW 95105730A TW I317171 B TWI317171 B TW I317171B
Authority
TW
Taiwan
Prior art keywords
layer
gate
forming
spacer
source
Prior art date
Application number
TW095105730A
Other languages
English (en)
Other versions
TW200644247A (en
Inventor
Chih-Hao Wang
Yen-Ping Wang
Pang-Yen Tsai
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200644247A publication Critical patent/TW200644247A/zh
Application granted granted Critical
Publication of TWI317171B publication Critical patent/TWI317171B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D30/0275—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming single crystalline semiconductor source or drain regions resulting in recessed gates, e.g. forming raised source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/792—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions comprising applied insulating layers, e.g. stress liners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/798—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being provided in or under the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

1317171 第95105730號專利說明書修正本 修正日期：98.4.28 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種半導體裝置，特別是有關於一 種具有應力接觸蝕刻停止層（CESL)的半導體裝置，更特 別有關於具有不連續應力接觸蝕刻停止層（CESL)的P型 金氧半電晶體(PMOS)。 【先前技術】 • 超大規模積體電路（VLSI)的尺寸改變是一直持續而 並未間斷，且隨著電路變得更小且更快，裝置驅動電流 •的改進更行重要，裝置電流與閘極長度、閘極電容、以 - 及載子移動率（carrier mobility)關連緊密，縮短多晶矽閘 極長度、增加閘極電容、與增加載子移動率，能促進裝 置電流功能，閘極長度的縮減必須持續不斷以便縮小電 路尺寸，增加閘極電容也能達到相同效果，例如減少閘 ^ 極介電層厚度或增加閘極介電常數等，而為了進一步改 善裝置電流，也須開發增加載子的移動率。 為了增加載子移動率，已知可形成一個應力的矽通 道，應力能增加電子團和電洞團的移動率，場效應電晶 體(FET)裝置能透過一個表面應力通道來增強效能，此技 術允許在閘極長度不變的情況下來改進，而不須增加電 路製造或設計的複雜度。 當矽置於平面内之應力底下，在室溫下電子的移動 率會劇烈增加；一個形成應力的方法為使用漸變砍鍺磊 0503-A31372TWFl/jeff 5 1317171 第娜730號專利說明書修正本 修正曰期：购8 晶層（graded SiGe 、， ^ pitaxY)當作基底材，在於其表面形成 :曰石夕錯層’然後在鬆^夕錯層上形成石夕層，而場效 應電晶體（FET) #署目ii + a 置則在矽層上形成，此矽層具内在應 力’由於錯切晶格f數大於々，賴受静拉伸應力， 因此載子會有因應力所增加的移動率。 _應力也此應用到通道區，藉由在場效應電晶體(FET) 裝置上形成一個由應力所導致的接觸蝕刻停止層 (CESL)，當接觸蝕刻停止層沉積時，由於接觸蝕刻停止 層（CESL)與底層間的晶格間距錯置，將會形成平面内的 應力以相應於晶格間距，此平面内應力也導致垂直於接 觸界面間的一個帕松應力（p〇iss〇n伽⑻。 第1圖所示’應力可能有三個方向的分量：平行於 場=應電晶體(FET)裝置通道方向（εχ，χ方向），平行於裝 置見邊方向（sy，y方向），以及垂直於通道面方向（εζ, ζ 方向向上的應力稱為平面内應力。研究發現， 接觸钱刻停止層（CESL)具有之雙軸平面内的拉伸應力場 (εχ及sy方向）’能改善n型金氧半電晶體(nm〇S)功能； 研究結果也顯示，對於P型金氧半電晶體（pM〇s)，平行 於通道寬邊方向（εγ)上的拉伸應力，也改善了 p型金氧半 電晶體（PMOS)功能，但平行於通道長邊方向（εχ)上的拉伸 應力有損於Ρ型金氧半電晶體（PMOS)功能。 為了降低Ρ型金氧半電晶體(PMOS)上的不利因素’ 應該減低或去除εχ方向上的拉伸應力，然而，應該保留 方向上的拉伸應力；因此先前技術所要求的，是一種 0503-A31372TWFl/jeff 6 1317171 修正日期：98.4.28 力來改善裝置 第95105730號專利說明書修正本 方法可以藉著加強半導體層内所必要的應 功能，同時減少或避免不必要的應力。 【發明内容】
有鑑於此，本發明之目的在於提供_種p型金氧 電晶體(m〇s)，包含一基底，其具有一基底表ς、；:問 極介電層，位於該基底表面上；以及—閉極電極，位於 該閘極介電層上；此電晶體更包含—間隔層，位於該間 極介電層及該間極電極之侧壁；—源極和—汲極，分別 位於該閘極介電層及該閘極電極之兩側邊；該源極及該 放極定義出-通道區，該通道區具有—通道長度，且並 =基底間實質上自該源極延伸至該汲極；此電晶體也 包^ 一_刻停止層，位於該閑極電極、該間隔層、 =古，極Ϊ;該接觸崎止層於沿該通道區 “ 11上’係m局部連續；該接㈣刻停止声 於沿該通道區之平杆玄a 〆—從 了此智 ▲ s 十仃方向上，係實質上局部不連續。 本ix明之另一目的，在;^ ^ 、 、土 a . ^ 1在於美供一種電晶體之形成方 法’八有一應力通道區。此方 於一其麻矣&,, 此方法包含形成一閘極介電層 、^ ，形成一閘極電極於該閘極介 以及’形成一間隔層於兮門也人 曰 ’ 舍人带m 玄間極介電層之側壁上。此方法更 ^ ^ ^ ^ 極，刀別位於該閘極電極之兩侧 邊及該汲極在該基底間定義出一通道區。：： 形成-接職刻停A層於該 層於覆#哕門 3上’ 3亥接觸蝕刻停止 伋層處之沿該通道寬邊之平行方向上，係. 0503-A3I372TWFl/jeff 7 1317171 第95105730號專利說明書修正本 實質上連續；該接觸蝕 修正日期：98.4.28 該通道長邊之平行方向上现該間隔層處之沿 你1貝上不連續。 ，明之再一目的，在於提供—種p型 體（PM〇S)之形成方法，包含形成1極 ’沿该間極之兩側壁形成一對 成、 極及-汲極，分別位於該閑極介 及源 側邊。此方法更包合汁… 該間極電極之兩 k 更包3於該源極及該汲極上 物區；形成一接觸蝕刻停止層 及該金屬石夕化物區，·以及極’該間隔層， 之尺而隔層與該金屬石夕化物區 之，1面形成多個鄰接該界面之中斷處。 為達成上述目的，對於—種新的p型 卿獅造此電晶體的方法，做—說明， W —基底衣卸上，一對間隔層沿閑極之兩侧壁形成，一 源極及-祕形成㈣極之兩侧邊，金屬魏㈣成於 源極及沒極區之上，-應力接觸钱刻停止層（CESL)形 成，在接觸蝕刻停止層（CESL)沿通道區寬邊之方向上形 成多個中斷處。 【實施方式】 本發明揭示如第5圖所示之一種新型p型金氧半電 晶體（PMOS)及其製造方法。電晶體5〇,源極及汲極區12 於基底2之間形成’ 一閘極6覆蓋於一閘極介電層4上， 且覆盍於基底2之表面上，位於閘極電極6下方之部分 基底2 ’以及源極及閘極2所插入之區域中間，，定義一通 0503-A31372TWFl/jeff 8 '1317171 第95W5730號專利說明書修正本 修正日期：98 4 % 道區54。如上所述，裝置功能可藉由適當方向上之以 並，型金氧半電晶離〇s)裝置，:: 、σ之w力會妨礙其功能。電晶體50具有—微小區 域之不逹輪觸_停止層（cesl)i6在上㈣心且^ 離源極及沒極區12與間極電極6間 之f性連接區域外。形成接觸餘刻停止層（CESLM6之中 喊，以減低金氧半電晶體(PM〇s)裝置沿通道方 上之應力。需注意接觸钱刻停止層（cesl)16在s 上:進人、紙平面之方向，為有效逹續，至少於相關仙 區係有效連續°由於接職刻停止層（CESL)16之作用， 2加強下切區域之内在拉伸應力，可得到~方向上 應Γ更需注意區域中斷處52，減低或避免接觸 二了則CESD16所引起之通道區内不必要之〜方向 在應力，在第5圖中區域54所指之處。所減低之應 j加载子移動率’並因而增加電晶體效能。在下列各 C中拉伸應力及應力具有最廣泛涵義且可交替，以 5廣泛涵蓋及描述拉伸應力及應力觀念，除非文章中明 石使用其中任—詞語而限^文章中涵義的使用。第$圖 也揭示形成於接觸㈣停止層（CESL)16上方之層間介 ^ a ( LD)56，及接點％，其形成由層間介電層（江〇)56 命接觸钱刻止層（cesl)16所決定，在電性上連接閑極 二極6與源極及汲極區12至其他電路零件，使用傳統連 接技術以形成金屬層（圖中未示）。 雖然實施例中描述金氧半電晶體(PM〇s).裝置之製造 〇5〇3-A3l372TWF1/；jeff 〇 1317171 第95105730號專利說明書修正本 修正日期：98.4.28 方式，接觸蝕刻停止層（CESL)16減低應力的觀念也能利 用於互補型金氧半電晶體（CMOS)及其他裝置之製造，以 增加裝置效能。本發明額外的特徵及益處將於隨後闡 述，其成為本發明之申請專利範圍要旨。技術的價值在 於其觀念及具體揭露之實施例為可利用之基礎，以更改 或設計與本發明相同目的之結構或步驟。 第2a圖至第2g圖係為本發明之一實施例。第2a圖 係繪出一閘極之組成。在較佳實施例中，基底2為矽基 底材。在另一實施例中，基底2為一虛基底：一鬆弛矽 鍺層（SiGe)形成於漸變梦鍺層（gradedSiGe)上，且一應力 石夕層形成於鬆弛梦鍺層之上。此結構提供裝置通道之拉 伸應力，以及增加載子移動率。在其他實施例中，基底2 可經由大塊半導體、應變半導體、複合半導體、多層半 導體、矽覆蓋絕緣層結構（SOI)、應變矽覆蓋絕緣層結構 (SSOI)、應變鍺化矽覆蓋絕緣層結構（S-SiGeOI)、鍺化矽 應變絕緣層結構（SiGeOI)、鍺覆蓋絕緣層結構（GeOI)等所 組成。 沉積一閘極介電層4於基底2之表面上，此閘極介 電層最好為氧化矽，藉由已知方法所形成，譬如熱氧化 法、化學氣相沉積法（CVD)等；閘極介電層氧化矽之厚度 最好少於二十二埃（22人）。在其他實施例中，閘極介電層 也可為氮化$夕、氮氧化石夕、含氧介電層、含氮介電層、 高介電值（high-k)(k>3.9)材料、及其結合物。 第2a圖也揭示，形成一閘極電極6於閘極介電層4 0503-A31372TWFl/jeff 10 '1317171 第95105730號專利說明書修正本 上，閘極電極6最好為多 t正日期.98.4.28 物結構，包含全屬、本為‘：石夕，雖然其可由金屬或化合 組成，間極電極之多ϋ?屬氧化物或石夕化物，所 自行對準機制之光罩，使用夕阳矽作為 極或汲極間疊合㈣差讀術所述，以將閘極至源 能；然後對多_進行小’因此而增加裝置效 他實施例可使用非晶梦:具導!性：降=板電阻。其 性之元素金屬合金、具導電性：：：，屬、具導電 物、或任何其他材料组 ^切化物或氮化 晶矽6及閑極介乂形成間極電極。閘極多 广⑽，，电層4共同形成閘極。 第2b圖係緣出一含間隔声 閉極介電層4及間極多晶二一對間隔層8沿 隔層8作為隨後步驟中之自行下所述，間 施例中，間隔層形狀之作用，在於开一些實 石夕、或任何組成物二石;:氮化石夕、氮氧化 如沉積一介電> 覆罢= 由已知方法所形成，譬 ，陶此介電層，以移除水平表面上 。後非 步驟中所使用之里：，£之結構間隔層8，作為後續 :所使用之Μ，將在下面詳細描述。 “ 第4a圖與第扑圖係綸屮 在第如圖，間隔声且Γ :出兩種間隔層輪廓之形式； 小侧壁斜面，因此曰，;4一、^垂直輪廟，伴隨小基卿及 现後儿積之接觸蝕刻停止層將具有 〇503-A31372TWFl/jeff 1317171 第95105730號專利說明書修正本 " 修正日期：98.4.28 許多微小區域中斷處；在第朴圖，間隔層具有較大之基 2廣，伴隨緩降侧壁斜面，因此，隨後沉積之接觸钱 乡| T正層將具有連續性。可利用反應式離子钱刻（卿， 以形成間隔層之不同輪廣;第2,目中，間隔層8之形成， 係由於在反應式離子钱刻（R J E)步驟中使用四氣甲烧/氧 氣（CF4/〇2)。蝕刻過程中，須謹慎控制碳、氟、氧三者， T保間隔層8具有_垂直㈣，並伴隨小基腳及小 :壁：面。若反應式離子蝕E)步驟中 比例來使用m/氧氣(咖瓜），會得到第朴圖1 以更改間隔層之輪廟，以得到具有微小 &域中斷處之接觸蝕刻停止層（(::£;§1)。 如弟2 b圖揭示，於間隔岸只取 早。H〜 ％间Μ 8形成後，植入及擴散離 子牡早义丨土貫施例中，源極及没極 於間隔層8植入雜質同時，源朽，然阳 及錄區以離子植入方 ;=Γ8植入離子之步驟中，用以形塑間隔 離2 方部份較間隔層之下转份為寬， 2由離子植人術促其介電層材料膨脹；為了得到所需 =Jit離子應主要注人於間隔層上方部份之内。 在圖不之貫施例中，於植人離子之氣室内， 卿2);離子如錯、神、碟、銻、、錮等 入間隔層。第四族元素較第二族 才 其較不影響袭置之性質五族70素為佳，因 日衣直之Μ。然而於本發明中 = -步驟’因為間隔層植入雜質之步驟二 ： 準間極電極之摻雜步驟-起實施，以完整整合間:層； 〇503-A3I372TWFl/jeff 12 1317171 第95105730號專利說明書修正本 修正日期：98.4.28 程至傳統互補型金氧半電晶體（CM〇s)製造流程中。 實驗顯示，植入能量及元素型式，將影響閘極及間 隔層最後形狀，以及間隔層側壁陡峭程度。高植入能量 及重元素，如鍺或砷，用以穿透入間隔層之較低部^里 導致基腳效果及具斜面之間隔層；低植入能量及輕元 素，如硼，易於注入間隔層之上方部份内，導致上方部 为膨脹及陡峭之間隔層。在一實施例中，鍺以約為五千 電子伏（5keV)至三萬電子伏（3〇keV)範圍内之能量植入， —萬電子伏（IGkeV)為佳。反之，若植人能量高於三萬電 子伏(3〇keV)，鍺離子易於穿透人間隔層之較低部分，將 使得間隔層侧壁輪廓平坦化。而且植人離子之集中度對 於間隔層輪靡不具效用。 、 如第2c圖所示，回到電晶體製造步驟，以蝕刻基底 2方式’於閘極電極6兩侧形成一對凹陷冑1〇，與間隔 層8 #接。在較佳之實施例中，切除間隔層8下方之美 底2,使凹陷處與閘極電極6對準；間隔層8之設計，^ ^以使凹陷處與難電極能精確對準。在另-實施例 中，間隔層8可設計成讓凹陷區與閘極電極6分 2垂直料上。又—實施射，可能使凹陷處於閑極 德I:二垂直邊界上形成，會使隨後源極及汲極區形成 區，較閘極電極寬度為短。熟悉此技藝之人士 將可猎由平常之實驗，以確認凹陷處之最佳對準化。凹 曰：0可由非等向性蝕刻基底而形成，例如離子蝕刻； 非等向性钱刻將使不受間隔層所保護之區域中形成凹陷 0503-A31372TWFl/jeff 13 1317171 第95105730號專利說明書修正本 處；然而，主要备古伊A虹， 修正曰期：98.4.28 要9有棱向蝕刻，使凹陷處延伸至Hr恩 下方。間隔層之寬度形成一區域， 間隔層 的一些空間。在一些實施例中，⑽$向餘刻所需 形間隔層，L形間隔層具有用L 度。 刀J s周整精確對準 形成間隔層8之後，接著形 述之實施财，在基底2下方之 。在下 極區，或者，如冻义 匁中形成源極及汲 士先刚技術，可利用傳統離子植入 所選區域中之方式，形成源極 丰= 在凹陷處W中生長源極及没極i2。源極圖料出 料為半導體，最好為石夕錯（SiG 生驟$之材 二可使用其他已知方法，生長源極及 /及1之Μ方式為選擇㈣晶生長（sdeeti growth, S£G；)。 ^pnaxiai 之門：二圖也繪出間極電極6與源極及汲極區12頂端 間间度h。下面將更為清楚，高度 響隨後形成朗_停止層卿L)時，中^ = ::連=觸軸!止層卿)需在間隔層之側ί上 若古产:二f 5亥同#於接觸钱刻停正層（CESL)厚度； 大於接觸钱刻停止層（C£SL)厚度，將對於 曰曰側壁上連續性接觸韻刻停止層有 =影響，因此將有科接觸㈣停止層（c = 部性尹斷處。弁前^λ ^ 於I 无則技侖將確認凹陷之源極及汲極區能對 基底2表面形成相對性凹陷，因此可增加間隔層側壁 0503-Α3 D 72Τ WFI /jeff 14 1317171 第95105730號專利說明書修正本 修正日期：98.4.28 之高度h。在另一實施例中，源極及汲極區可在基底表面 上方。 如第2e圖所示，藉由一自動對準金屬石夕化物 (Self-Aligned Silicide,salicide)步驟，形成金屬石夕化物區 14。過渡金屬，如銘、鈦、鎳等，覆蓋閘極電極及源極 及汲極區；加熱此裝置，金屬會與下方矽材反應，形成 金屬石夕化物；先前技術已知，可使用钱刻劑清除未反應 之金屬，而不破壞金屬石夕化物、氧化石夕及石夕基底。 • 如第2f圖所示，沉積一接觸蝕刻停止層（CESL)16以 覆蓋於整個裝置，包含源極、汲極及閘極。如上所述， _ 此覆蓋層具有兩個目的；第一，提供一拉伸應力至下方 •裝置通道區以增加載子移動率；第二，做為一蝕刻停止 層保護下方區域，以在隨後製程步驟中形成源極及汲極 區及閘極之電性接點時，避免被蝕刻。蝕刻停止層須具 有足夠厚，度以提供所需應力。在一實施例中，接觸蝕 φ 刻停止層（CESL)16由沉積約二十奈米（20nm)至一百奈米 (1 OOnm)厚度之氮化;ε夕層所形成，最好為七十奈米 (70nm);氮化石夕層宜使用低壓化學氣體沉積（low-pressure CVD)製程沉積，雖然電漿加強化學氣體沉積（plasma enhanced CVD)可用以沉積氮化石夕接觸#刻停止層 (CESL)。在另一實施例中，氮氧化石夕、氧化铭、氮化紹、 氧化鈦、碳化珍、及$夕酸紹可用作接觸#刻停止層 (CESL)。接觸蝕刻停止層（CESL)16具有内在拉伸應力約 十七億帕（1.7 Giga Pa)，最好為十三億帕（1.3 Giga Pa)， 0503-A31372TWFl/jeff 15 1317171 第95105730號專利說明書修正本 修正日期：98.4.28 其拉伸應力在接觸蝕刻停止層（C E S L )覆蓋之下方矽區形 成。 亦如第2f圖所示，中斷處15在接觸蝕刻停止層 (CESL)沉積時於間隔層8側壁上方形成。如上所述，多 個中斷處之形成，係由於間隔層侧壁輪靡，且侧壁高度 h(第2d圖）同等於接觸蝕刻停止層（CESL)厚度。接觸蝕刻 停止層（CESL)16主要沉積於水平表面，垂直表面上之沉 積量非常少。通常，一確定之中斷處15在接觸蝕刻停止 層（CESL)沉積後出現在間隔層上方。有時，一些接觸蝕 刻停止層（CESL)材料在侧壁上形成；但其厚度較源極/汲 極及閘極區上方之接觸蝕刻停止層（CESL)更為稀薄，其 厚度不足以在閘極區上方之接觸蝕刻停止層（CESL)及源 極/汲極上方之接觸蝕刻停止層（CESL)間銜接其應力。換 言之，即使假定一些接觸蝕刻停止層（CESL)材料沿側壁 形成，沿侧壁將非常薄且εχ*向上應力消除或減少，即 使有一薄接觸蝕刻停止層（CESL)覆蓋間隔層。因此，接 觸蝕刻停止層（CESL)在沿εχ方向上有效不連續（拉伸或 壓縮應力）。 接著如第2g圖所示，一層間介電層（ILD)18，有時稱 為一金屬前介電層（PMD)或一金屬間介電層（IMD)沉積 覆蓋於接觸蝕刻停止層（CESL)16上。此層間介電層 (ILD)18 宜使用四乙正石夕酸鹽（Tetraethyl Orthosilicate, TEOS)，化學氣相沉積法（CVD)、電ϋ力口強化學氣體沉積 法（PECVD)、低壓化學氣相沉積法（LPCVD)、或其他已知 0503-A31372TWFl/jeff 16 1317171 第95105730號專利說明書修正本 沉積技術沉積二氧化矽_ 修正日期：98.4.28 及隧後所形成上方覆罢 捉伙电日日體 (肋)18内應力遠低 ^之絕緣體。層間介電層 間介電層瓜卿於:及^止層（CESL)16;因此層 影響下方區應力大小及x方^方向/係實質上連續，且不 成且覆蓋於相介電雜;阻材細中未示）將形 及間極接點開孔。 ’以形成源極及没極區 電層圖係為本發明之另-實施例。閘極介 閘二，形成請參考第23圖及 極介電層4及閉極電成間=8沿閑 例，間隔層8之形成為沉積=!:夂述之實施 非茸i日,@ "田-層覆盍全區域，然後 ，相陶其覆蓋層以移除 傻 不兩且右!^ 層。在此實施例中，間隔層侧壁 或垂直輪廊，或間隔層上方區域較下方 ::圖綠出一矩形間隔層。在另一實施例中， Π 層8也可為L形，如先 水平支柱之f 』技術之形成。L形間隔層 '支柱之長度宜小於約六百五十奈米_麵)。 n也μ升起式源極及汲㈣31化 :材料之較佳方法為選繼晶生長，雖缺== 依本教導及平常實驗之益處亦可達成。在具體 Γ 成—光罩層，最好為二氧切，以覆蓋i &且在光罩層曝光出源極/汲極區以形成開孔，·然i 〇503-A31372TWFl/jeff 17 1317171 第95105730號專利說明書修正本 修正日期：98.4.28 在曝光區内磊晶生長半導體材料，宜使用分子束磊晶法 (Molecular Beam Epitaxy, MBE)，雖然其他沉積技術也可 使用，包含化學氣相沉積法（CVD)、超高真空化學氣相沉 積法(UHVCVD)、原子層化學氣相沉積法(ALCVD)、或金 屬有機化學氣相沉積法（MOCVD)。在下方單晶基底2曝 光區域内，磊晶生長半導體材料；如第3a圖所繪，產生 單晶源極及汲極區310,於二氧化矽光罩層上形成多晶或 非晶半導體材料，之後移除多晶或非晶及二氧化石夕光罩 層，宜使用一高選擇性蝕刻製程，一方面磊晶半導體材 料較難蝕刻，另一方面多晶及非晶半導體材料及光罩層 材料，如二氧化石夕，較易钱刻；半導體材料之選擇，包 含矽、鍺、碳、及矽鍺碳之合金、以及其他半導體。 暴露源極及没極區310以進行離子植入，源極及没 極區應摻雜P形掺雜物，以形成一所繪之P型金氧半電 晶體（PMOS)，多晶矽之電阻隨摻雜而降低；然後實施一 退火步驟，以恢復植入前狀態之晶格結構，謹慎控制此 退火步驟。在一實施例中，摻雜物垂直擴散越過植入破 壞區。在另一實施例，使用一迅速熱處理（RTP)步驟，也 稱為迅速熱退火(RTA)，以減少摻雜物之再散佈。橫向散 佈會使摻雜物擴散進入至間隔層下之基底區，而且在某 些情況也會有摻雜物擴散至閘極區下方，更會縮短最後 電晶體之有效通道長度。熟悉此技藝之人士將可精良控 制步驟及參數，以得到所需之摻雜物輪廓。 接著如第3b圖所示，升起式源極及;:及極區3為金屬 0503-A31372TWFl/jeff 18 1317171 第95105730號專利說明書修正本 修正日期：98.4.28 碎化物’此時之鬧搞兩托l & 电極也且為金屬矽化物，如前文所 纣淪，可错由一自叙蚪 · 子準金屬石夕化物（Self-Aligned
Silicide，salicide )步驟，弗士 人汗“ ^ ^也成金屬矽化物區312。過渡金 屬’如銘、鈦、錦等。 第c圖所示，形成—接觸蝕刻停止層（cesl)3〗4， 以覆蓋之❹驟形成之全部裝置’接觸㈣停止層 (CESL)314可沉積與接觸_停止層（〇亂)16前述之相
同材料，請參考第2f圖。^在此實施射，沉積接觸 儀刻停止層（CESL)314為-連續層，不只沿間隔層8及源 極及沒極區3ig及間極6上方沉積，也沿間隔層8之侧 壁沉積。因而在此實施例巾，接職刻停止層（cesl)3i4 厚度及間隔層高度h之間關係並不重要；同樣，因為間 隔層侧壁上形成之接觸蝕刻停止層（CESL)314並非不需 要，可使用其他沉積技術以形成接觸蝕刻停止層 (CESL)314，·即使不相同，應使用—材料及—方式沉積^
觸蝕刻停止層（CESL)314，以產生下方半導體材料之内在 應力，特別疋如述之通道區。在此實施例中，接觸蝕刻 停止層（CESL)314之形成宜具有約二十奈米（2〇nm)至一 百奈米（100nm)間之厚度。 如第3d圖所繪，塗佈一光阻316於接觸.蝕刻停止層 (CESL)314之上，於光阻316上形成一開孔318，實質^ 對準間隔層8與源極及汲極區310(沿εχ方向）銜接之界 面。在光阻層316中形成開孔318,以曝光部分之接觸飯 刻停止層（CESL)314，開孔318之較佳寬度約在十奈求 〇503-A3I372TWFI/jefF 19 1317171 第95105730號專利說明書修正本 修正曰期：98.4.28 (1 Onm)至五十奈米（5〇nm)範圍内，更期望在三十奈米 pchm)之寬度。接觸蝕刻停止層（CESL)314之曝^部:做 -钱刻處理’·宜用四氟甲垸/氧氣(αν〇2)㈣接觸飯刻 停止層（CESL)314。 第3e圖係為P型金氧半電晶體(pM〇s)蝕刻後之剖 面示意圖。在光阻層316 ~，經開孔318非等向性钱刻 接觸蝕刻停止層（CESL)314，於接觸蝕刻停止廣 =產生相對應之開孔319。此開孔319在^方向上切斷 接觸_停土層（CESL)，因此消除或減少下方通道區沿 方向上之應力。然而Sy方向上之應力維持不變。 :第圖所緣，移除光阻316以及形成層間介電層 i _ 然、後，先前技術已知，形成源極/没極區及閘 他電極之電性接點（圖中未示）。 ] 雖然本發明及其益處已詳細描 她變，替換及修改;其中並不背離二=: ::圍口神及範圍。再者，本發明崎 =幾：、製：、及物質成份 '方法、及詳述之步驟： 二疋：Ϊ例：右本發明、製程、機器、製法、及物質成 方法、或步驟揭露先前技術之一般項目，目〜成 或即將發展的；實質上具有㈣功能 =存在 結果，所描述相對瘅之& 、貝上達到相同 此，所附之申气域可根據本發明來使用。因 芬机麻申印專乾圍將包含諸製程、機器、制太 及物質成份、方法、或步驟。 或益衣法、 〇503-A31372TWFl/jeff 20 1317171 第95105730號專利說明書修正本 【圖式簡單說明】 修正日心⑽ f1圖鱗出標準型電晶體應力軸之方向圖。 納:h圖至第2g圖係P型金氧半電晶體_〇S)各製 私階段之剖面示意圖。 ’合衣 第3a圖至第3f圖係给ψ v — 面示意圖。 圏乎'曰出另一實施例各製程階段之剖 第4a圖與第4b圖係 細之間隔層示意圖。’、乂康本發明之一實施例，更詳 第5圖係根據本發 — 面示意圖。 λ加例’電晶體裝置之剖 第6圖係根據本發 — 示意圖。 —貫施例’ L形間隔層之剖面 【主要元件符號說明】 基底〜2 ; 閘極〜6 ; 閑極介電層〜4 ; ^1^4-10 ； 間隔層〜8 ; 金屬石夕化物區〜14、312.源極及没極〜12、310; 接觸蝕刻停止層〜16 ’ Ό 314 ; 層間介電層〜18、56 ; 開孔〜318、319 ; 中斷處〜15、52 ; 光阻〜316 ; 接點〜58 0503-A31372TWFl/jeff 21

Claims (1)

  1. !317171 第95105730號專利說明書修正本 修正日期·· 98.4.28 十、令請專利範園： Ϊ . 種電晶體，包含·· 一基底，具有一基底表面； 一閘極介電層，位於該基底表面上； 一閘極電極，位於該閘極介電層上； 一間隔層，位於該閘極介電層及閘極之侧壁； 電極之及極’分別位於該間極介電層及該間極 :道亥源極及該沒極定義出-個通道區，該 源禋延伸至該汲極；以及 、貝上自及 一接觸蝕刻停止層，位於該閘極 該源極声該涊气电極，遠間隔層’ 低'上，該接觸蝕刻停止層於，焚兮pw s 之沿該通道區之垂亩玄Αμ ^ 该間隔層 刻停止層於2 ，係實質上連續；該接觸蝕 係實質上不間隔層之沿該通道區之平行方向上， 隔層之：：二專利範圍第1項所述之電晶體，盆中兮門 I明層之組成係包含氧化石夕 h肢/'中》亥間 合物。 ？ 夕氮氣化石夕、及其結 3 .如申请專利範圖笛Ί tS 觸钱刻停止層之組成係包、^之γ曰體，其中該接 一，1切、;氧二氧-、 4·如申請專利範圍筮]TS 、、 /、'、、η合物。 隔層之摻雜物係包含 、所述之電晶體，其中該間 合物。 、f、石粦、録、石朋、銦、及其結 〇5〇3-A31372TWFl/jeff 22 1317171 第95105730號專利說明書修正本 5如由上主击i , 修正日期：98.4.28 ‘申5月專利範圍第1項所述之雷曰體，A由上 底包含梦、應變半導雕、$ 日日 “中该基 結構（s 01 )、應變石夕声罢二2半導體或石夕覆蓋絕緣層 覆蓋絕緣層結構二=層：構卿)、應變錯化發 (slGe0I)、鍺應變絕緣層結構(Ge0I)。 構 申'^專概㈣1項所述之電晶體，其中竽門 極介電層係包含翕介 … /、r及閘 3魏$、_切、含氧介電層、 值㈣h-k)(k>3.9)材料、及其結合物。 極介電層之有厚晶體’其中㈣ 極電===，之電晶體，其中該閑 曰:夕广體金屬、導體金屬合金、導化 物或氮化物、及其結合物。 7化 9. 如申請專利範圍第j項所述 隔層為L·形。 ，、甲苡間 10. 如申請專利範圍第9項所 形間隔層’具有-水平支柱，其長度約小於咖；；。心 極與該汲極I :^:二)1。項所述之電晶體，其中該源 極_=申為：:::二)項所述之電晶體，其中該源 13. 一種電晶體之形成方法，具有—應力通道區 含： °5〇3-A31372TWFl/jeff 23 1317171 第95105730號專利說明書修正本 修正日期：98.4.28 形成一閘極介電層於一基底表面上； 形成一閘極電極於該閘極介電層上； 形成一間隔層於該閘極介電層之側壁上； 邊 及 形成-源極及—汲極，分別位於該閘極電極之兩侧 該源極及該汲極在該基底間定義出一個通道區；以 =韻刻停止層於該間極電極，該間隔層， …原在及該汲極上；該接觸_停 f之沿該通道寬邊之平行方向上，係實質上;= 停覆蓋該間隔層處之沿該通道長二;ί 方向上，係貫質上不連續。 卞丁 法 底 Κ如中請專利範㈣13項所述之電晶體 其中形成該閉極電極側邊之該間隔層之步驟，包丄. ^性沉積—絕緣材料以覆蓋於該閘極電極及錄 蝕刻該介電材料以形成該間 具有一垂直輪廓。 ％ 。亥間隔層實質上 15. 如申請專利範圍f 13項所述之 法，更包含： 尾日曰體之形成方 離子植入雜質於該間隔層上方部 層之輪廓。 M改變該間隔 16. 如申請專利範圍f 13項所述之 法，其中該形成-接觸钱刻停止層之曰曰體之形成方 形成-編刻停止層，其在沿該“平行 〇503-A31372TWFl/jeff 24 1317171 第93105730號專利說明書修正本 修正日期：98.4.28 皆實質上連續； 邊之平行方向上， 方向上，與沿該通道長 以及 的镬觸蝕刻停 ㈣_質上連續的接職 形成該接觸蝕刻停止層之中斷處。 17.如申請專利範圍帛13項所述之電曰雕 法，其中該形成一 、弋包日日體之形成方 战源極區及一汲極區之步 基底之日“ υ含於該 猫日日生長一丰導體材料。 含：18.—種ρ型金氧半電晶體(mos)之形成方法，包 形成一閘極於—基底上； 沿該閘極兩侧壁形成一對間隔層； 及該 形成一源極及一汲極 閘極電極之兩側邊； 分別位於該閘極介電層 於該源極及該汲極上形成金屬矽化物區 該間隔層
    形成一接觸蝕刻停止層以覆蓋該閘極， 及§亥金屬石夕化物區；以及 沿該間隔層及該金屬矽化物區間之界 鄰接該界面之中斷處。 見成多個 19·如申請專利範圍第18項所述之？型金氧 曰 體(PMOS)之形成方法，其中該形成中斷處之步驟，：： 選擇性钱刻該接觸蝕刻停止層。 3 20·如申請專利範圍第18項所述之？型金 曰 體(mos)之形成方法，其中所形成之該對間隔層，^ 陡峭側壁之輪廓，避免該陡峭侧壁被該接觸蝕刻停止 〇503-A31372TWFl/jeff 25 1317171 第95105730號專利說明書修正本 修正日期：98.4.28 層所實質覆蓋。 21.如申請專利範圍第20項所述之P型金氧半電晶 體（PMOS)之形成方法，更包含： 離子植入雜質於該對間隔層，改變該對間隔層之側 壁輪廓。 2 2.如申請專利耗圍弟18項所述之P型金氧半電晶 體（PMOS)之形成方法，更包含： 形成一層間介電層，以覆蓋該接觸蝕刻停止層。 0503-A31372TWFl/jeff 26 1317171 第95105730號專利說明書修正本 修正日期：98.4.28 the substrate therebetween, and a contact etch stop layer on said gate and said spacers, and said source and drain. \the contact etch stop layer is substantially locally continuous in a direction perpendicular to the channel region length and substantially locally discontinuous in a direction parallel to the channel region length. 七、指定代表圖： (一） 本案指定代表圖為：第（5)圖。 (二) 本代表圖之元件符號簡單說明： 基底〜2 ; 閘極介電層〜4 ; 閘極〜6 ; 源々盈及〉及極〜12 ; 中斷處〜52 ; 層間介電層〜56 ; 接點〜5 8。 a ' mu學式時’請揭示最賴示發明特徵的化學式： 0503-A31372TWFl/jefF
TW095105730A 2005-02-22 2006-02-21 Pmos transistor with discontinuous cesl and method of fabrication TWI317171B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US65514205P 2005-02-22 2005-02-22
US11/118,730 US7615426B2 (en) 2005-02-22 2005-04-29 PMOS transistor with discontinuous CESL and method of fabrication

Publications (2)

Publication Number Publication Date
TW200644247A TW200644247A (en) 2006-12-16
TWI317171B true TWI317171B (en) 2009-11-11

Family

ID=36913267

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095105730A TWI317171B (en) 2005-02-22 2006-02-21 Pmos transistor with discontinuous cesl and method of fabrication

Country Status (2)

Country Link
US (1) US7615426B2 (zh)
TW (1) TWI317171B (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060151808A1 (en) * 2005-01-12 2006-07-13 Chien-Hao Chen MOSFET device with localized stressor
US7612389B2 (en) * 2005-09-15 2009-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded SiGe stressor with tensile strain for NMOS current enhancement
US7696019B2 (en) * 2006-03-09 2010-04-13 Infineon Technologies Ag Semiconductor devices and methods of manufacturing thereof
DE102006019934B4 (de) * 2006-04-28 2009-10-29 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Ausbildung eines Feldeffekttransistors
US7605407B2 (en) * 2006-09-06 2009-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Composite stressors with variable element atomic concentrations in MOS devices
JP5092340B2 (ja) * 2006-10-12 2012-12-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法
DE102007004861B4 (de) * 2007-01-31 2010-02-18 Advanced Micro Devices, Inc., Sunnyvale Transistor mit eingebettetem Si/Ge-Material auf einem verspannten Halbleiter-auf-Isolator-Substrat und Verfahren zum Herstellen des Transistors
US7488659B2 (en) * 2007-03-28 2009-02-10 International Business Machines Corporation Structure and methods for stress concentrating spacer
US7655984B2 (en) * 2007-06-12 2010-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with discontinuous CESL structure
KR20090012573A (ko) * 2007-07-30 2009-02-04 삼성전자주식회사 반도체 소자 및 그 제조 방법
US7781799B2 (en) * 2007-10-24 2010-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain strained layers
US8921190B2 (en) 2008-04-08 2014-12-30 International Business Machines Corporation Field effect transistor and method of manufacture
US7737498B2 (en) * 2008-05-07 2010-06-15 International Business Machines Corporation Enhanced stress-retention silicon-on-insulator devices and methods of fabricating enhanced stress retention silicon-on-insulator devices
US20100314690A1 (en) * 2009-06-15 2010-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Sidewall-Free CESL for Enlarging ILD Gap-Fill Window
JP5801300B2 (ja) * 2009-07-15 2015-10-28 シランナ・セミコンダクター・ユー・エス・エイ・インコーポレイテッドＳｉｌａｎｎａ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｕ．Ｓ．Ａ．， Ｉｎｃ． 背面放熱を伴う絶縁体上半導体
US9390974B2 (en) 2012-12-21 2016-07-12 Qualcomm Incorporated Back-to-back stacked integrated circuit assembly and method of making
US9466719B2 (en) 2009-07-15 2016-10-11 Qualcomm Incorporated Semiconductor-on-insulator with back side strain topology
CN102484097B (zh) * 2009-07-15 2016-05-25 斯兰纳半导体美国股份有限公司 具有背侧支撑层的绝缘体上半导体
US8921168B2 (en) 2009-07-15 2014-12-30 Silanna Semiconductor U.S.A., Inc. Thin integrated circuit chip-on-board assembly and method of making
US9496227B2 (en) 2009-07-15 2016-11-15 Qualcomm Incorporated Semiconductor-on-insulator with back side support layer
US8232597B2 (en) 2009-07-15 2012-07-31 Io Semiconductor, Inc. Semiconductor-on-insulator with back side connection
US8084822B2 (en) * 2009-09-30 2011-12-27 International Business Machines Corporation Enhanced stress-retention fin-FET devices and methods of fabricating enhanced stress retention fin-FET devices
US9202913B2 (en) * 2010-09-30 2015-12-01 Institute of Microelectronics, Chinese Academy of Sciences Method for manufacturing semiconductor structure
KR101734207B1 (ko) 2010-10-13 2017-05-11 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9142462B2 (en) * 2010-10-21 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having a contact etch stop layer and method of forming the same
US8383485B2 (en) * 2011-07-13 2013-02-26 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial process for forming semiconductor devices
US8652963B2 (en) * 2011-09-20 2014-02-18 GlobalFoundries, Inc. MOSFET integrated circuit with uniformly thin silicide layer and methods for its manufacture
US8937369B2 (en) * 2012-10-01 2015-01-20 United Microelectronics Corp. Transistor with non-uniform stress layer with stress concentrated regions
US9437440B2 (en) * 2012-11-21 2016-09-06 Infineon Technologies Dresden Gmbh Method for manufacturing a semiconductor device
US9633835B2 (en) * 2013-09-06 2017-04-25 Intel Corporation Transistor fabrication technique including sacrificial protective layer for source/drain at contact location
US9515181B2 (en) 2014-08-06 2016-12-06 Qualcomm Incorporated Semiconductor device with self-aligned back side features
US9601593B2 (en) * 2014-08-08 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US20160071801A1 (en) * 2014-09-04 2016-03-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device etching for rc delay improvement
CN106684041B (zh) * 2015-11-10 2020-12-08 联华电子股份有限公司 半导体元件及其制作方法
US9911849B2 (en) * 2015-12-03 2018-03-06 International Business Machines Corporation Transistor and method of forming same
CN106865485B (zh) 2015-12-10 2021-09-21 联华电子股份有限公司 微机电结构及其制作方法
US20180138177A1 (en) * 2016-11-16 2018-05-17 Globalfoundries Inc. Formation of band-edge contacts
US10763104B2 (en) 2017-09-28 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming differential etch stop layer using directional plasma to activate surface on device structure
US10283624B1 (en) * 2017-11-14 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for forming the same
US11600530B2 (en) 2018-07-31 2023-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10811409B2 (en) 2018-10-16 2020-10-20 Globalfoundries Inc. Method of manufacturing FinFET with reduced parasitic capacitance and FinFET structure formed thereby
US10943818B2 (en) 2018-10-31 2021-03-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2606143B2 (ja) * 1994-07-22 1997-04-30 日本電気株式会社 半導体装置及びその製造方法
US5668024A (en) * 1996-07-17 1997-09-16 Taiwan Semiconductor Manufacturing Company CMOS device structure with reduced risk of salicide bridging and reduced resistance via use of a ultra shallow, junction extension, ion implantation process
US6096591A (en) * 1997-06-30 2000-08-01 Advanced Micro Devices, Inc. Method of making an IGFET and a protected resistor with reduced processing steps
US6004861A (en) * 1997-12-19 1999-12-21 Advanced Micro Devices Process for making a discontinuous source/drain formation for a high density integrated circuit
US6346468B1 (en) * 2000-02-11 2002-02-12 Chartered Semiconductor Manufacturing Ltd. Method for forming an L-shaped spacer using a disposable polysilicon spacer
JP2004096065A (ja) * 2002-07-08 2004-03-25 Renesas Technology Corp 半導体記憶装置およびその製造方法
US7371629B2 (en) * 2002-12-09 2008-05-13 Taiwan Semiconductor Manufacturing Company N/PMOS saturation current, HCE, and Vt stability by contact etch stop film modifications
KR100953332B1 (ko) * 2002-12-31 2010-04-20 동부일렉트로닉스 주식회사 반도체 장치의 제조 방법
TW594976B (en) 2003-01-17 2004-06-21 Taiwan Semiconductor Mfg CMOS device and its manufacturing method
TWI361490B (en) * 2003-09-05 2012-04-01 Renesas Electronics Corp A semiconductor device and a method of manufacturing the same
JP2005109389A (ja) * 2003-10-02 2005-04-21 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7053400B2 (en) * 2004-05-05 2006-05-30 Advanced Micro Devices, Inc. Semiconductor device based on Si-Ge with high stress liner for enhanced channel carrier mobility
US7141476B2 (en) * 2004-06-18 2006-11-28 Freescale Semiconductor, Inc. Method of forming a transistor with a bottom gate

Also Published As

Publication number Publication date
TW200644247A (en) 2006-12-16
US20060189053A1 (en) 2006-08-24
US7615426B2 (en) 2009-11-10

Similar Documents

Publication Publication Date Title
TWI317171B (en) Pmos transistor with discontinuous cesl and method of fabrication
US7888747B2 (en) Semiconductor device and method of fabricating the same
US10269801B2 (en) Semiconductor device and method of manufacturing the same
US8159038B2 (en) Self aligned silicided contacts
US7288470B2 (en) Semiconductor device comprising buried channel region and method for manufacturing the same
US9472466B2 (en) Semiconductor device having reduced-damage active region and method of manufacturing the same
US8741710B2 (en) Methods of fabricating semiconductor devices using a plasma process with non-silane gas including deuterium
CN103137705A (zh) 半导体装置及其制造方法
US10276685B2 (en) Heterojunction tunnel field effect transistor fabrication using limited lithography steps
US8754527B2 (en) Self aligned borderless contact
CN101587896B (zh) 半导体器件及其制造方法
US5981365A (en) Stacked poly-oxide-poly gate for improved silicide formation
US11527643B2 (en) Trench gate MOSFET and method of manufacturing the same
TW201330253A (zh) 具有改進的矽化物厚度均勻性之金屬氧化物半導體場效電晶體積體電路及其製造方法
CN1812103B (zh) 在栅极电极上具有硅层的半导体器件
JP2000252366A (ja) Ｃｍｏｓデバイスのデュアル・ゲート構造を製造するプロセス
TWI261336B (en) A semiconductor device
JP2008085205A (ja) 半導体装置及びその製造方法
CN109411532A (zh) 半导体装置
TW201027629A (en) Method for fabricating a semiconductor device
JP2007227694A (ja) 半導体装置およびその製造方法
JP2006066757A (ja) 半導体装置
JP2006024679A (ja) 半導体装置の製造方法
JP2006339172A (ja) 半導体装置
JP2008219036A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees