[go: up one dir, main page]

TWI313929B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TWI313929B
TWI313929B TW092128309A TW92128309A TWI313929B TW I313929 B TWI313929 B TW I313929B TW 092128309 A TW092128309 A TW 092128309A TW 92128309 A TW92128309 A TW 92128309A TW I313929 B TWI313929 B TW I313929B
Authority
TW
Taiwan
Prior art keywords
die
cavity
substrate
conductive material
wall
Prior art date
Application number
TW092128309A
Other languages
English (en)
Other versions
TW200416989A (en
Inventor
A Gerber Mark
A Joiner Bennett
Antonio Montes De Oca Jose
A Thompson Trent
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of TW200416989A publication Critical patent/TW200416989A/zh
Application granted granted Critical
Publication of TWI313929B publication Critical patent/TWI313929B/zh

Links

Classifications

    • H10W74/019
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117Shapes of semiconductor bodies
    • H10W40/778
    • H10W70/68
    • H10W72/30
    • H10W74/114
    • H10W74/141
    • H10W70/682
    • H10W70/685
    • H10W72/07304
    • H10W72/075
    • H10W72/536
    • H10W72/5363
    • H10W72/551
    • H10W72/884
    • H10W72/951
    • H10W74/00
    • H10W74/142
    • H10W90/754

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

1313929 玖、發明說明: 【發明所屬之技術領域】 本發明在美國已作為專利申請案第本申請案已在2〇〇2年 1月8日於美國提出,其專利中請案號為第·9g,959號。 本發明大體上係關於一種半導體裝置,更特定言之,係 關於一種具有改良熱消散之封裝半導體裝置。 【先前技術】 在封裝積體電路時,提供「允許使由於該積體電路晶粒 〈運行而產生的熱量得以消散」之封裝極為重要。為將熱 :移除,m常將一散熱器連接至該積體電路之表面以使熱 I和除1散熱器可為通常連接至該積體電路晶粒之底部 =非主動表面的該封裝之傳導部分H將散熱器添 口土孩晶粒底邵可增加該封裝之厚度。在—些應用中,例 如’在仃動電話中’要求較低側面之封裝以減小電話之尺 寸因此要求具有低側面且同時仍具有良好熱消散之封 裝的積體電路。 ' 【發明内容】 、大上’本發明提供一種具有改良之熱消散之低侧面半 導體裝置’其中將在—表面上具有主動電路系統之半道俨 晶粒安置於—封裝基板的空U。該封裝基板具有 表面及M d第—表面相對之第二表面。該空腔形成於該第 表面内並延伸人孩封裝基板。該空腔具有—大體上垂直 万;这第一及第—表面之空腔壁。該積體電路晶粒具有一第 -表面及-與該第—表面相對之第二表面。該晶粒之外壁 88386 1313929 或邊緣大體上垂直於該空腔之第一及第二表面。可使用膠 帶或其它臨時支架將該晶粒臨時固定。將傳導材料分散於 晶粒與空腔壁之間的空間中。該傳導材料將該'晶粒之外壁 熱耦合至該空腔壁。在一具體實施例中,當將臨時支架移 除時,即暴露出該晶粒之後侧。在另一具體實施例中,該 封裝基板空腔包括一散熱器,以在製造過程中,至少部份 充作支架之用。 藉由在晶粒與空腔壁之間嵌入傳導黏著劑,該封裝基板 即可充當散熱器,同時提供一低侧面封裝。 【實施方式】 圖1 _5包括對根據本發明第一具體實誨例形成的封裝裝置 之連續橫截面圖之說明。 圖1說明根據本發明之一具體實施例之半導體裝置10。半導 體裝置10包括一封裝基板12及一半導體晶粒20。該封裝基板 包括一具有複數個引線接頭焊墊14之頂面及一空腔22。基板 12之底面包括多個焊墊16。焊墊16具有傳導性且可用於各種 目的。例如,焊墊1 6可用來安裝分立的裝置,可用來接收用 於測試目的之測試探針,或可用來接收傳導互連(例如焊球) 。圖1亦說明了施用於基板12底部之臨時支架1 8。在該所說明 之具體實施例中,臨時支架1 8為在一側塗覆有黏著劑之膠帶 ,其將臨時支架U連接至該基板。在本發明之另一具體實斿 例中,基板12包含f導體,例如可用於將一個或多個晶粒互 連至外部接點(未圖示)之軌跡線及通路。此外,基板12可包 括多個内部金屬層(未圖示)。 88386 1313929 藉由將晶粒20之底面固定至臨時支架丨8,將晶粒2〇安置 於位於空腔22中心的臨時支架1 8之頂部。臨時支架丨8作為 支搏構件’以在隨後的製造步驟中將晶粒2 〇固定在空腔2 2 之内。應注意.可將晶粒連接材料施加於晶粒2 〇之底部, 但此在圖1中並未顯示。臨時支架丨8可延伸或可不延伸至基 板1 2之整個底面❶應注意:在該所說明的具體實施例中, 晶粒20之頂面延伸出空腔22 ’並高出基板12之表面。然而 ’在其它具體實施例中,晶粒20可完全位於空腔22之内。 圖2說明了將傳導材料24分散於空腔22之壁與晶粒2〇之 間的空間之後的半導體裝置10。在該說明之具體實施例中 ’傳導材料24為基於環氧樹脂之傳導性黏著劑。例如,傳 導材料24可為填充有銀之環氧樹脂。如圖2所說明,傳導材 料24完全填充空腔22,並視情況可覆蓋基板12之頂面。然 而,若僅大體上填充該空腔,即可獲得合理的熱效能。 圖3說明了在將引線接頭26連接在焊墊丨4與晶粒2〇上的 士T蟄(未圖示)之間後的半導體裝置1 〇。應注意,可在連接引 線接頭26之前或在下文所述的圖4之封裝步驟後將臨時支 架18移除。 圖4說明了封裝之後的半導體裝置1(^可藉由傳遞模塑法 、覆頂式分配法(glob top dispensing)或其它密封方法中的一 種來私用余封材料28。應注意:傳導材料24之導熱性應大 於密封材料28之導熱性, 圖5說明了連接至一印刷電路板(PCB) 3〇之半導體裝置1〇 。可以多種方式在半導體裝置10與PCB 3〇之間建立電連接 88386 1313929 圖5 δ尤明一種基板栅格陣列(iand grid array),其使用絲網 印刷焊料(screen printed 3〇1(ΐ6Γ)36Η*ρ(:Β 3〇中的焊墊 W 連接至基板1 2上的焊墊丨6。使用絲網印刷焊料3 8以將晶粒 2曰〇之曝露的後側連接至焊墊34。熟悉此項技術者將瞭解: 晶粒=之後側將需要—可坪接表面來以此方式連接晶粒加 <曝路的後側。或者,若晶粒2〇之後側不具有可焊接表面 或在一特定應用中焊料之使用非吾人所樂見,則可使用導 熱展層填料或介面材料。在圖5之具體實施例中,在晶粒 、、吁中生成的热里將經由連接3 8及經由傳導材料2 4導出 。精由傳料料24擴散至封裝基板12之熱量將藉由連接36 傳導至PCB 3〇。經由傳導材料24傳導至基板12之埶量亦將 自該封裝積體電路裝置之頂部消散。將熱量經由傳導材料 I4擴散至封裝基板’可大幅提升僅藉由連接38之傳導而獲 仵的熱效说。在另—具體實施例中,連接Μ可略之,且 由傳導材料24將埶量 曰 里傳導至基板12及PCB 30,可實現改良 性、更簡易之印刷電路板總成、減低之成本及盥目 页可獲得之低側面封裝相比而言更低侧面之裝置。’、 置之連Ρ 2對根據本發明第二具體實施例形成的封裝裝 置t連、,檢截面圖之說明。 二!Λ根據本發明另-具體實施例之半導體裝置5。 Μ ^ Λ ^ .农基板52及一半導體晶粒60。該 土。—具有複數個引線接頭焊塾54之頂面及一空 底面包括多個洋塾56。焊塾56具有傳導性 万、目的。例如’焊心6可用來安裝分立的裝置 88386 1313929 w來接收用於測試目的之測試探針,或可用來接收傳 而互連(例如烊球)。圖6亦說明了具有延伸跨越空腔7〇之底 :積體晶粒連接焊#的基板52。在空腔壁之頂部邊緣形 '•綷料遮罩隆含58。在該說明之具體實施例中,自傳導 =料(例如銅)形成該積體晶粒連接焊墊。在本發明之一具體 :她例中,基板52包含電導體,例如可用於將—個或多個 卵粒互連至外邵接點(未圖示)之軌跡線及通路。此外,基板 52可包括多個内部金屬層(未圖示)。 藉由以ΘΕ(粒連接材料64將晶粒60之底面固定至積體晶粒 連接焊墊,將晶粒6〇安置於位於空腔7〇中心。積體電路晶 粒60具有一頂面(或主動表面)及一與該頂面相對之底面。該 晶粒之外壁或邊緣大體上垂直於該空腔之第一及第二表面 。在一具體實施例中,該積體電路晶粒之底面大體上與該 封裝基板之底面共面。晶粒60包括切入該主動表面之頂部 邊緣的突出部分62。在一具體實施例中,可在將晶圓鋸成 多個晶粒時形成突出部分62。自兩步驟鋸割加工獲得該突 出邵分62。在第一步驟中,使用一較寬锯條以製作一第一 、部分切口。在第二步驟中’使用一較窄鋸條自該第一部 分切口鋸割第二切口,完成將該晶圓分割成多個晶粒之程 序。應注意:在其它具體實施例中,可以其它方式形成該 突出部分62。 基板52包栝一沿空腔70週邊之焊料遮罩隆脊58。沈積該 焊料遮罩隆脊以防土所分配的傳導材料72覆蓋焊墊5 4。 圖7說明了在將傳導材料72分散於空腔70之壁與晶粒60 88386 -10- 1313929 <間的玉間 < 後的半導體裝置5〇。在該說明之具體實施例 中傳導材料72為基於環氧樹脂之傳導性黏著劑且將晶粒 '.彖或外壁傳導結合至空腔7 0之壁。例如,傳導材 料72可為填充有銀之環氧樹脂。如圖7所說明,傳導材料72 私工腔70填充至晶粒6〇上的突出部分62及基板上的焊料 逖罩隆含58。焊料遮罩隆脊58之功能為防止傳導材料意 外覆蓋引線接頭坪塾54。同樣地,冑出部分62之功能為防 止傳導材料72覆蓋晶粒6〇之主動表面。 圖8說明了在將引線接頭74連接於焊墊54與晶粒6〇上的 焊墊(未圖示)之間後的半導體裝置5〇。 圖9說明了密封之後的半導體裝置5〇。可以傳遞模塑法、 覆頂式刀配法(glob top dispensing)或其它密封方法中的一 種來施用密封材料78。應注意:傳導材料72之導熱性應大 於密封層之導熱性。 圖1〇3兄明了連接至一印刷電路板(PCB) 8〇之半導體裝置 。可以多種方式在半導體裝置5〇與pcB 8〇之間建立電連 接。圖戦明-基板柵格陣列,其使用絲網印刷烊料%以 將PCB 80中的焊墊82連接至基板52上的焊塾56。視情況, 將絲網印刷焊料88用於將基板52之底部連接至焊塾料。或 者’若基板52之底部不具有可焊接表面或在—特定應用中 焊料(使用非吾人所樂見,則可使用導熱底層㈣或介面 在圖10之具體實施例中 主要經由連接88及經由傳 在晶粒60運行期間生成的熱量 導材料72傳導出 亦可藉由積體 88386 -il · 1313929 晶粒焊墊將熱量傳遞至傳導材料π。藉由傳導材料72擴散 土封衣基板52之熱量將經由連接86傳導至pCB 8〇。經由傳 導材料72傳導至基板52之熱量亦將自封裝積體電路裝置之 頂邵消散。將熱量經由傳導材料72擴散至封裝基板,可大 幅提升僅藉由連接88傳導而獲得之熱效能。在另一具體實 施例中,連接88可略之,且將藉由傳導材料將熱量傳導 至基板52及PCB 80,可在具有改良之熱效能的較低側面裝 置中貫現更簡易的印刷電路板總成及降低之成本。 圖11說明意欲用於本發明第一及第二具體實施例之封裝 基板9〇之頂視圖。例如,基板9〇可替代在圖1-圖5中所說明 的县體實施例中的基板丨2,或在圖6_圖1〇所說明的具體實施 倒中的基板52。封裝基板9〇包括用於接收晶粒94之空腔91 9玄腔9 1疋壁可具有複數個電鍍切斷部分%。在一具體膏 裱例中,藉由沿界定空腔壁之線以間隔方式鑽孔而形成該 Φ鍍切斷部分92。其後,以傳導材料(例如鎳或銅)將該等孔 電鍍。在其它具體實施例中’可以其它導熱材料電鍍該等 孔。如圖所示,可將該空腔佈線,以保留一半的電鍍通路 、刀政於军腔中的傳導材料在晶粒與電鍍切斷部分之間形 成傳導連接。因為在電鍍通路與内部平面之間建立了一直 接金屬連接,基板9〇為基板9〇之傳導内部平面(未圖示)提供 增鈿之熱耦合。或者,可不使用通路而電鍍該等空腔壁以 提供相似之結果。 應汪意:可使用基板90内的軌跡線及通路(未圖示)以將基 板90各個部分選擇性地互連。 88386 1313929 應注意:晶粒連接材料可為任意種類的適宜之材料,例 如黏性膠帶或非固態黏著劑⑽如膠水、環氧樹脂)。晶粒20 ㈣可為任何類型之積體電路、半導體裝置或其它類型之 電氣主動基板。本發明之替代具體實施例可具有任何數量 的封裝於封裝裝置内之晶朽? 夏Μ足阳釭20或60。例如,替代具體 例可在封裝裝置内封裝多於—個的晶粒。 ”她 在上这4明書中’參照特定具體實施例對本發明進行了 ::直然而’普通熟悉此項技術者將暸解,可不悻離以下 ^專㈣圍所提出的本發明之範圍對其進行各種修改。 例如’在所說明具體實施例之形成中,可使用一 晶粒連接程序、引均姐_g ^ , 且< . 序引線接頭程序及膠帶黏著程序,其中每少 程序在此項技術中均為 '夕 τ 1為已知。並且,可以引線框 frame)替代該基板。因此, 非限制性音μ (將0說明看作說明性意義而 已,转心我’且本發明之範圍意欲包含所有該等修改。 已政特疋具體實施例描 題之解決。钬而m 處、其它優勢及多個問 m 以盈處、優勢、問題之解決及可導致 何並處、優勢或解決之發. 要素並非為兮 /、又侍更為顯者炙任何 或要素寺申請專利範圍之關鍵、必要或基本的特點 【圖式簡單說明】 二!:::明::明’且—,其中相 仃观表不同樣的元件,且其中: 圖1-5包括對根據本 之連續橫截面网、 $具"施例形成的封裝裝置 "仄饯面圖〈說明;及 圖6 -1 〇包括料士 括對根據本發明第二具體實施例形成的封裝裝 88386 -13 - 1313929 置之連續橫截面圖之說明。 圖11說明用於本發明第一及第二具體實施例之封裝基板 之頂視圖。 熟悉此項技術者將理解:為簡單清晰起見,並未按照比 例纟會製圖中的元件。例如,相對於其它元件而言,圖中的 某些元件之尺寸可誇大,以有助於改良對本發明各種具體 實施例之理解。 圖式代 表符 號說明】 10, 50 半導體裝置 12, 52, 90 封裝基板 14, 54 引線接頭焊墊 16, 34, 56 焊墊 18 臨時支架 20, 60 半導體晶粒 22, 70, 91 空腔 24, 72 傳導材料 26 引線接頭 28 密封材料 30, 80 印刷電路板 36, 38, 88 連接 62 突出部分 64 晶粒連接材料 86 焊料 92 電鍍 88386 -14-

Claims (1)

  1. I313f2^128309號專利申請案 fa 中文申請專利範圍替換本(95年10月) 拾、申請專利範圍: 1. 一種半導體裝置,其包含: 一封裝基板,其具有一第一表面及一與該第一表面相 對之第二表面、及一形成於該第一表面内並延伸入該封 裝基板之空腔,該空腔具有一大體上垂直於該第一及第 二表面之空腔壁; 一積體電路晶粒,其中該積體電路晶粒之至少一部分 位於該空腔内,且其中該積體電路晶粒具有一第一表面 ,一與該第一表面相對之第二表面,一大體上垂直於該 第一及第二表面之外壁及在該積體電路晶粒之該第一 表面及該外壁之一交又處之一突出部分,其中該外壁之 至少一部分大體上面向該空腔壁;及 一位於該空腔中之傳導材料,其中該傳導材料將該積 體電路晶粒之該外壁熱耦合至該空腔壁。 88386-950929.doc
TW092128309A 2002-11-08 2003-10-13 Semiconductor device TWI313929B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/290,959 US6847102B2 (en) 2002-11-08 2002-11-08 Low profile semiconductor device having improved heat dissipation

Publications (2)

Publication Number Publication Date
TW200416989A TW200416989A (en) 2004-09-01
TWI313929B true TWI313929B (en) 2009-08-21

Family

ID=32229161

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092128309A TWI313929B (en) 2002-11-08 2003-10-13 Semiconductor device

Country Status (4)

Country Link
US (1) US6847102B2 (zh)
AU (1) AU2003265881A1 (zh)
TW (1) TWI313929B (zh)
WO (1) WO2004044983A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006079865A1 (en) * 2005-01-27 2006-08-03 Infineon Technologies Ag Semiconductor package and method of assembling the same
US7956459B2 (en) 2005-02-28 2011-06-07 Infineon Technologies Ag Semiconductor device and method of assembly
US7374971B2 (en) 2005-04-20 2008-05-20 Freescale Semiconductor, Inc. Semiconductor die edge reconditioning
US20060286706A1 (en) * 2005-06-21 2006-12-21 Salian Arvind S Method of making a substrate contact for a capped MEMS at the package level
US20070111399A1 (en) * 2005-11-14 2007-05-17 Goida Thomas M Method of fabricating an exposed die package
TWI313943B (en) * 2006-10-24 2009-08-21 Chipmos Technologies Inc Light emitting chip package and manufacturing thereof
US8426960B2 (en) * 2007-12-21 2013-04-23 Alpha & Omega Semiconductor, Inc. Wafer level chip scale packaging
US9510495B2 (en) 2012-11-27 2016-11-29 Freescale Semiconductor, Inc. Electronic devices with cavity-type, permeable material filled packages, and methods of their manufacture
US9070657B2 (en) 2013-10-08 2015-06-30 Freescale Semiconductor, Inc. Heat conductive substrate for integrated circuit package
US9598280B2 (en) 2014-11-10 2017-03-21 Nxp Usa, Inc. Environmental sensor structure
US10083888B2 (en) * 2015-11-19 2018-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US11315843B2 (en) 2016-12-28 2022-04-26 Intel Corporation Embedded component and methods of making the same
US12315836B2 (en) * 2022-01-03 2025-05-27 Wolfspeed, Inc. Limiting failures caused by dendrite growth on semiconductor chips

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4633573A (en) * 1982-10-12 1987-01-06 Aegis, Inc. Microcircuit package and sealing method
US5468994A (en) * 1992-12-10 1995-11-21 Hewlett-Packard Company High pin count package for semiconductor device
JPH07142627A (ja) * 1993-11-18 1995-06-02 Fujitsu Ltd 半導体装置及びその製造方法
US5436203A (en) * 1994-07-05 1995-07-25 Motorola, Inc. Shielded liquid encapsulated semiconductor device and method for making the same
US5541450A (en) * 1994-11-02 1996-07-30 Motorola, Inc. Low-profile ball-grid array semiconductor package
US5625227A (en) * 1995-01-18 1997-04-29 Dell Usa, L.P. Circuit board-mounted IC package cooling apparatus
JPH0955459A (ja) * 1995-06-06 1997-02-25 Seiko Epson Corp 半導体装置
JPH10173003A (ja) * 1996-12-13 1998-06-26 Sharp Corp 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法
US5894108A (en) * 1997-02-11 1999-04-13 National Semiconductor Corporation Plastic package with exposed die
GB2373924B (en) 1997-05-17 2002-11-13 Hyundai Electronics Ind Ball grid array package
TW561799B (en) 1999-08-11 2003-11-11 Fujikura Ltd Chip assembly module of bump connection type using a multi-layer printed circuit substrate
US7135768B2 (en) * 2001-09-06 2006-11-14 Silicon Bandwidth Inc. Hermetic seal
US20030218236A1 (en) * 2002-05-24 2003-11-27 Wright Lance Cole Chip carrier tape

Also Published As

Publication number Publication date
US20040089922A1 (en) 2004-05-13
AU2003265881A1 (en) 2004-06-03
WO2004044983A1 (en) 2004-05-27
US6847102B2 (en) 2005-01-25
TW200416989A (en) 2004-09-01

Similar Documents

Publication Publication Date Title
JP2548350B2 (ja) テープ自動結合に使用される熱放散相互接続テープ
US7196403B2 (en) Semiconductor package with heat spreader
JP3549294B2 (ja) 半導体装置及びその実装構造
JP4493121B2 (ja) 半導体素子および半導体チップのパッケージ方法
TWI313929B (en) Semiconductor device
TWI291752B (en) Semiconductor package with heat dissipating device and fabrication method thereof
TW200427029A (en) Thermally enhanced semiconductor package and fabrication method thereof
JP4075204B2 (ja) 積層型半導体装置
TW201041097A (en) Multi-die package with improved heat dissipation
JP3228339B2 (ja) 半導体装置およびその製造方法
TWI286832B (en) Thermal enhance semiconductor package
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
CN1685777A (zh) 用于集成电路的增热式封装件
JP4190250B2 (ja) 半導体装置
EP1627428A1 (en) An integrated circuit package employing a head-spreader member
TW201017855A (en) Chip package with connecting extension of TSV
JP3922809B2 (ja) 半導体装置
TW200529387A (en) Chip package structure
TW200818423A (en) Thermally enhanced BGA packages and methods
CN118800741B (zh) 一种高散热率芯片封装结构
TWI280643B (en) Packaged device and method of forming same
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2003224228A (ja) 半導体装置用パッケージ並びに半導体装置及びその製造方法
JP4510975B2 (ja) 回路基板
JPH05198696A (ja) 半導体チップの実装構造

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees