TWI312085B - - Google Patents

Description

1312085 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種與半導體層間隔設置佈線層之半導體 元件、具備該半導體元件之電子電路陣列基板及該電子電 路陣列基板之製造方法。 【先前技術】 近年來，作為平面顯示裝置的液晶顯示裝置多數具備作 為薄膜電晶體基板的電子電路陣列基板。該電子電路陣列 基板具備絕緣性基板，在該基板上，按矩陣狀形成多個像 素。該等多個像素具備1組色彩單位，例如紅（Red : R)、綠 (Green : G)、藍（Blue : B)3個顯示點，在該等各個顯示點中， 分別配置像素電極、蓄積電容及薄膜電晶體。 而且’在電子電路陣列基板之基板上，例如疊層多晶矽 膜成島狀。在包含該多晶石夕膜的基板上，疊層閘極絕緣膜。 另外，在介以該多晶矽膜的閘極絕緣膜上，疊層作為閘極 電極佈線的掃描線。並且，在與該掃描線間隔的閑極絕緣 膜上，疊層作為共用電容佈線的輔助電容線。 另外，在包含該等掃描線及輔助電容線的閘極絕緣膜 上，疊層層間絕緣膜。在該層間絕緣膜上，疊層介以接觸 孔而電性連接多晶⑦膜、作為圖像信號佈線的信號線。 並且’在該電子電路陣列基板的信號線彻j，相肖配設對 向基板’其具備设置於絕緣基板上、作為色層的彩色遽光 片。另外’在該等電子電路陣列基板和對向基板之时置 液晶後密封而成之液晶顯示裝置乃習知之構造（例如參照 97667-980218.doc 1312085 專利文獻1)。 [專利文獻1] 曰本專利特開2000-187248號公報（第4-6頁、圖1·圖3) 但是，在上述液晶顯示裝置中，為顯示大量資料，必須 具備非常多的像素。尤其是在將該液晶顯示裝置用作為於 個人電腦的代表畫面，且分別由3個顯示點構成rgb三色之 情形時，必須在電子電路陣列基板的基板上形成具備該等 顯示點的數百萬個像素。 近年來，對液晶顯示裝置的顯示要求逐年提高，要求盡 可能減少、甚至消除該液晶顯示裝置的像素不良所導致的 點缺陷。可是，在製造現場中要製作良率高且完全沒有點 缺陷的液晶裝置非常_，故提供點缺陷少的構造或製造 方法非常重要。 而產生液晶顯示裝置的像素的點缺陷的—大原因在於製 作該液晶顯示裝置的電子f路陣列基板時的靜電破壞。換 言之’在電子電路陣列基板的基板上，分別形成圖案化為 薄膜電晶體的多晶㈣、閘極絕緣膜、掃描線、輔助電容 線及層間絕緣膜，在該層間絕緣膜及閘極絕緣膜上形成接 觸孔的階段，即在層間絕賴切成圖像錢佈線之前的 狀態下1洗淨該電子電料縣板，則具有因靜電破壞 而導致薄膜電晶體之特性異常的問題。 本發明繁於上述問題作出，其目的在於提供一種可抑制 靜電破壞、可提高良率的半導體元件、電子電路陣列基板 及電子電路陣列基板的製造方法。 97667-980218.doc 1312085 【發明内容】 本發明具有：半導體層；佈線層，其係與該半導體層間 隔地設置；及層間絕緣層，其係設置在該佈線層的相對於 前述半導體層之相反側，具有連通前述半導體層且開口的 第1開口部及連通前述佈線層且開口的第2開口部。 而且，在與半導體層間隔設置的佈線層之相對於半導體 層的相反側設置層間絕緣層，層間絕緣層具有連通半導體 層且開口的第1開口部和連通佈線層且開口的第2開口部。 結果，由於利用在設置該層間絕緣膜之後的製程中可能產 生之靜電，使與介以第1開口部而蓄積於半導體層的電荷相 同的電荷介以第2開口部蓄積到佈線層。因此抑制施加在該 等半導體層和佈線層之間的電壓，因而抑㈣半導體層的 靜電破壞，所以良率提高。 [發明效果] 根據本發明，由於利用在設置層間絕緣層之後的製程中 可能產生的靜電’使與介以&開口部而蓄積於半導體層的 電荷相同之電荷介以第2開口部亦蓄積到佈線層，所以可抑 制施加在該等半導體層和佈線層之間的電壓，而可抑制該 半導體層的靜電破壞，因而提高良率。 【實施方式】 下面’參照圖！至圖5來說明本發明之液晶顯示裝置的第i 實施形態之構造。 在圖1至圖5中，！係作為平面顯示裝置的液晶顯示裝置 1，該液晶顯示裝置1#頂閘極型的薄臈電晶體（恤F此 97667-980218.doc 1312085

Transistor : TFT)方式。而如圖5所示，該液晶顯示裝置1具 備作為薄膜電晶體基板的大致矩形平板狀之電子電路陣列 基板2。該電子電路陣列基板2具有玻璃基板3，其係略透明 之矩形平板狀、作為絕緣性基板的透光性基板。另外，作 為該玻璃基板3 ’例如使用#丨73 7玻璃基板（康寧c〇rning公司 製）等。 再者，如圖4所示’在作為該玻璃基板3之一主面即表面 上之中央部’形成作為圖像顯示區域之顯示部4。而且，在 該玻璃基板3上之顯示部4中，按矩陣狀設置多個像素5。該 等像素5具備至少2色以上之}組色彩單位，例如紅（Red : R)、綠（Green : G)及藍（Blue : B)3個顯示點 5a、5b、5c。各 像素5係重複配置該等顯示點5 a、5 b、5 c而構成。另外，在 該等各顯示點5a、5b、5c中，分別配置各一個像素電極6、 蓄積電容7及作為半導體元件之薄膜電晶體8。 再者’在玻璃基板3之表面上’沿該玻璃板3之寬度方向 配設作為佈線層之掃描佈線即多條閘極電極佈線丨丨。該等 多條閘極電極佈線1 i由鉬（M〇)合金構成，朝向玻璃基板3 之橫方向以相等間隔平行離間。再者，該等多條閘極電極 佈線11電性連接於薄膜電晶體8。 另外’在各個該等多條閘極電極佈線11之間，沿玻璃基 板3之橫方向配設作為輔助電容線之多條共用電容佈線 12。該等多條共用電容佈線12朝向玻璃基板3之橫方向以相 等間隔平行離間。再者，該等多條共用電容佈線12電性連 接於蓄積電容7。另外，該等多條共用電容佈線12電性連接 97667-980218.doc 1312085 於薄膜電晶體8。 再者，在玻璃基板3之表面上，沿該玻璃基板3之縱方向， 配設作為信號佈線層之信號線即多條圖像信號佈線13。該 等多條圖像信號佈線13由鋁（Α1)和高熔點金屬之疊層膜構 成’且朝向玻璃基板3之縱方向以相等間隔離間。 另外’在該玻璃基板3之周緣配設閘極驅動電路丨4，其係 設置在沿該玻璃基板3的橫方向之一側緣、作為周邊驅動電 路的細長矩形平板狀之γ驅動電路。該閘極驅動電路丨4沿玻 璃基板3之縱方向設置，電性連接於該玻璃基板3上之各閘 極電極佈線11之一端部。 另外’在沿該玻璃基板3的縱方向之一端部配設圖像信號 電路15，其係作為周邊驅動電路之細長矩形平板狀的χ驅動 電路。該圖像信號電路15沿玻璃基板3之橫方向設置，電性 連接於該玻璃基板3上之各圖像信號佈線13之一端部。再 者，將前述之共用電容佈線12各自電性連接於統一作為周 邊驅動電路之驅動電路16。 另外，如圖5所示，在該玻璃基板3之表面，疊層形成由 氮化矽膜或氧化矽膜等構成之未圖示之底層。在該底層 上，作為1像素之構成要素，配設薄膜電晶體8作為開關裝 置7L件之像素電晶體。而該等薄膜電晶體8具備多晶矽半導 體層21，其係作為形成於底層上之半導體層的多晶半導體 層。 該多晶矽半導體層21係透過作為準分子雷射結晶化之退 火將作為非晶質半導體之非晶矽（a_si)製成多晶矽（p_si)薄 97667-980218.doc 1312085 臈。另外，該多晶矽半導體層21係薄膜電晶體8用之半導體 層圖案，具有作為設置在該多晶矽半導體層21中央部之活 I"生層之溝道區域22。在該溝道區域22之兩側，分別設置源 極區域23及汲極區域24。 而且，在包含各薄膜電晶體8之各溝道區域22、源極區域 23及汲極區域24之底層上，疊層形成閘極絕緣膜3丨，作為 具有絕緣性之佈線絕緣層之氧化矽膜。該閘極絕緣膜31由 透過電聚化干氣相 >儿積（Chemical Vapor Deposition : CVD) 法形成之、膜厚150 nm之氧化矽膜構成。另外，該閘極絕 緣臈3 1配置在多晶矽半導體層2丨上。 再者，在與各薄膜電晶體8之溝道區域22相向之閘極絕緣 膜3 1上，疊層形成一對細長矩形狀之閘極電極32。閘極電 極32係朝向溝道區域22之長度方向間隔配設。另外，該等 閘極電極3 2分別介以閘極絕緣膜3丨與各薄膜電晶體8之溝 道區域22相向。而且，如圖】所示，該等閘極電極32係一體 連接於閘極電極佈線11之一側緣，構成該閘極電極佈線“ 之一部分。換言之，該等閘極電極32係形成為從各閘極電 極佈線11之一側緣垂直突出之細長矩形平板狀。 此處，該等各閘極電極佈線丨丨分別介以閘極絕緣膜Η， 即夾持該閘極絕緣膜31而重疊在多晶矽半導體層21上。再 者，該等各閘極電極佈線11係設在閘極絕緣膜3丨上。換言 之，該等各閘極電極佈線丨丨係介以閘極絕緣膜3丨，與各薄 膜電晶體8之多晶矽半導體層21間隔設置。 如圖5所示，在閘極絕緣膜31上形成共用電容佈線12，汲 97667-980218.doc -10- 1312085 極電極39具有介以層間絕緣膜33與共用電容佈線12相向之 延伸部。由此，用共用電容佈線12及汲極電極39之延伸部 夾持層間絕緣膜33形成蓄積電容7。該共用電容佈線丨2對薄 膜電晶體8之閘極電極32電性絕緣。此處，該等共用電容佈 線12與閘極電極佈線11在同一之製程中使用同一材料形 成。 而且，在分別包含該共用電容佈線1 2、閘極電極32及閘 極電極佈線11之閘極絕緣膜3 1上’疊層形成作為層間絕緣 層之層間絕緣膜33。該層間絕緣膜33由利用電激CVD法成 膜之、膜厚350 nm之氮化矽和膜厚450 nm之氧化石夕之疊層 膜構成。此處，該層間絕緣膜33係設在閘極電極佈線丨丨之 相對於多晶矽半導體層2 1之相反側。再者，該層間絕緣膜 33 s史置在閘極電極佈線11之一主面上。 另外’如圖1、圖3及圖5所示，在該等層間絕緣膜33及閘 極絕緣膜3 1上’開口設置多個接觸孔34、35，作為分別貫 通該等層間絕緣膜33及閘極絕緣膜3 1之第1開口部的導通 部。此處’該等接觸孔34、35設置在位於薄膜電晶體8之閘 極電極32兩側的、該薄膜電晶體8之源極區域23及汲極區域 24上。再者’接觸孔34連通薄膜電晶體8之源極區域23且開 口。另外’接觸孔35連通薄膜電晶體8之汲極區域24且開口。 再者’如圖1及圖2所示’在層間絕緣膜33上形成多個虛 s史孔3 6 ’作為連通閘極電極佈線丨丨且開口之第2開口部之接 觸孔。該等虛設孔36分別設置於電子電路陣列基板2之玻璃 基板3上的顯示部4之每個顯示點5a、5b、兄中。換言之， 97667-980218.doc 11 1312085 在1個顯示點5a、5b、5c中各設置1個該等虛設孔36。並且， 該等虛設孔3 6由在層間絕緣膜3 3上形成之開口圖案構成。 換言之，該虛設孔36係介以層間絕緣膜33使閘極電極佈 線11之一部分露出，放出蓄積在該閘極電極佈線丨丨中之電 荷，使蓄積在薄膜電晶體8之多晶矽半導體層21中之電荷流 向閘極電極佈線11 ’以抑制施加於位於該等多晶石夕半導體 層21和閘極電極佈線11之間的閘極絕緣膜3 1之電壓，而減 少薄膜電晶體之靜電破壞。 並且，在分別形成该等虛設孔36及接觸孔34、35而覆蓋 圖像信號佈線13用的佈線材料之前的狀態下，例如在用蝕 刻液或電解水等洗淨層間絕緣膜33表面侧之洗淨製程之 後，藉由以圖像信號佈線13用之佈線材料形成之圖案所構 成的作為導電層之覆蓋膜37分別覆蓋該等虛設孔36。換言 之’該覆蓋膜37設置於層間絕緣膜33上，填充在各虛設孔 ?6中’而覆蓋住該等各虛設孔36中露出之閘極電極佈線 11 6並且，該覆蓋膜37與圖像信號佈線13在同一製程中使 用同一材料形成。 立此處，在各間極電極佈線！！中之各虛設孔％各自連通之 p刀刀別δ又置使該閘極電極佈線i】之一部分朝寬度方向 拓寬為矩形狀拓寬部之拓寬佈線部38。換言之，該等拓寬 佈線部38構成為在此拓寬佈線部％之中央部連通虚設孔 —並且在各像素5之每個顯示點5a、5fc>、&中設置該等 寬佈線38 ’其係設置在該各間極電極佈線11上-體形 成之閘極電極32之間。 97667-9802I8.doc -12、 1312085 換。之，該等拓寬佈線部38係設在設有該等拓寬佈線部 38之顯不點5a、5b、㈣的薄膜電晶體^之汲極區域μ、及 沿設有該等拓寬佈線部38之閘極電極佈線11之長度方向鄰 接之顯不點5a、5b、5。中的薄膜電晶體8之源極區域η之間 的大致中間部。另夕卜，該等拓寬佈線部38係在與各閘極電 極32從各閘極電極佈線u突出之方向相反之側，即朝向沿 該閘極電極佈線11之寬度方向之一側垂直突出。 並且，在包含連通薄膜電晶體8之源極區域23之接觸孔34 之層間絕緣膜33上，疊層設置作為該薄膜電晶體8之源極電 極發揮作用之圖像信號佈線13。該圖像信號佈線13介以接 觸孔34電性連接並導通薄膜電晶體8之源極區域23。 另外’在包含連通該薄膜電晶體8之汲極區域24之接觸孔 35之層間絕緣膜33上，疊層設置作為信號線之汲極電極 39。該汲極電極39係與蓄積電容7之共用電容佈線12相向， 在與介以層間絕緣臈33之共用電容佈線12之間蓄積輔助電 谷。另外’該沒極電極39介以接觸孔35而電性連接並導通 薄膜電晶體8之沒極區域24。並且’該沒極電極39和圖像信 號佈線13在同一製程中用同一材料形成。 此處，藉由該等圖像信號佈線13、汲極電極39、多晶石夕 半導體層21、閘極電極佈線11、閘極絕緣膜3丨及層間絕緣 膜33構成各薄膜電晶體8。由此，在玻璃基板3之顯示部4 上形成s亥專各薄膜電晶體8’作為矩形狀之半導體層圖荦。 另一方面，在包含該等圖像信號佈線13及汲極電極39之 層間絕緣膜33上，疊層形成作為保護膜之平坦化膜41。在 97667-980218.doc 13 1312085 該平坦化膜41上，開口設置貫通該平坦化膜41之作為導通 部之接觸孔42。該接觸孔42係連通薄膜電晶體8之汲極電極 3 9並開口。 而在包含該接觸孔42之平坦化膜41上，疊層形成IT〇薄膜 之像素電極6。該像素電極6介以接觸孔42電性連接並導通 汲極電極3 9。此處，該像素電極6由任一個薄膜電晶體8控 制。再者，在包含該像素電極6之平坦化膜41上疊層形成配 向膜43。 另一方面’在電子電路陣列基板2之表面上，相向配設矩 形平板狀之對向基板51。該對向基板51具備玻璃基板52, 其係作為略透明之矩形平板狀絕緣基板之透光性基板。在 該玻璃基板52中與電子電路陣列基板2相向側之一主面即 表面上’疊層作為色層之多個彩色濾光片53，其係重複配 置至少2色以上之1組色彩單位，例如紅（Red : R)、綠 (Green : G)及藍（Blue : B)3個點而構成。該等彩色濾光片53 在使對向基板5 1與電子電路陣列基板2相向時，係對應該電 子電路陣列基板2之各像素5之顯示點5a、5b、5c而與該電 子電路陣列基板2相向設置。 另外’在該專彩色遽光片53之表面上，疊層設置矩形平 板狀之對向電極54。該對向電極54係在使對向基板51之表 面與電子電路陣列基板2之表面相向時、遍及該電子電路陣 列基板2之玻璃基板3的整個顯示部4而相向之矩形狀大電 極。並且’在該對向電極54上疊層形成配向膜55。 而該對向基板51在使該對向基板51之配向膜55與電子電 97667-980218.doc -14- 1312085 路陣列基板2之配向膜43相向之狀態下，在該對向基板^ 上安裝電子電路陣列基板換言之，該電子電路陣列基板 2之像素電極6係與對向基板5丨之對向電極54相向配設。再 者，在該等對向基板51之配向膜55與電子電路陣列基板2 之配向膜43之間，夾插入液晶％後密封，作為光調變層之 液晶層。 下面，說明上述第1實施形態之電子電路陣列基板之製造 方法。 首先，在玻璃基板3上疊層底層之後，在該底層上透過電 漿CVD法形成未圖示之非晶矽膜。 之後，對該非晶矽膜照射準分子雷射光束後進行雷射退 火，使該非晶矽膜進行準分子雷射結晶化而成為多晶矽薄 膜0 接著，在摻雜該多晶矽薄膜之後透過微影製程形成為島 狀，而如圖1所示，形成多晶矽半導體層21圖案。 並且，透過電漿CVD法，在包含各島狀之多晶矽半導體 層21圖案之底層上，成膜膜厚15〇 nm之氧化矽膜形成閘 極絕緣膜3 1。 接著，在§亥閘極絕緣膜3 1上，在形成由鉬（M〇)合金構成 之未圖示之導電層之後，钱刻該導電層，而分別形成構成 各薄膜電晶體8之閘極電極32之閘極電極佈線丨丨及共用電 容佈線12。 在該狀態下，將閘極電極32作為掩膜，分別摻雜構成多 晶矽半導體層21中之薄膜電晶體8之源極區域2 3及汲極區 97667-980218.doc •15· 1312085 域24之部分，成為p型或n型。 之後’在包含各薄膜電晶體8之閘極電極佈線丨丨及蓄積電 容7之共用電容佈線12之閘極絕緣膜31上，透過電聚CVD法 形成膜厚350 nm之氮化矽和膜厚450 nm之氧化石夕之疊層 膜’而形成層間絕緣膜33。 接著，如圖3所示，透過微影製程，分別貫通層間絕緣膜 33及閘極絕緣膜31，形成分別連通各薄膜電晶體8之源極區 域23及没極區域24之接觸孔34、35。 再者，如圖2所示，透過微影製程，貫通層間絕緣膜33， 在各像素5之每個顯示點5a、5b、5c上形成分別連通於各閘 極電極佈線11之各拓寬佈線部3 8之虛設孔3 6。 在泫狀態下，作為洗淨製程，例如用触刻液或發泡二氧 化碳（C02)之純水即電解水等流體，洗淨電子電路陣列基板 2中之層間絕緣膜33之表面側。另外，作為該洗淨製程，也 可姓刻後洗淨電子電路陣列基板2中之層間絕緣膜33之表 面側。 接著’在分別包含虛設孔36及接觸孔34、35之層間絕緣 膜33上，在形成鋁（A1)和高熔點金屬之疊層膜（疊層結構未 圖示）而形成導電層之後，透過微影製程蝕刻該導電層，並 藉由同一製程、使用同一材料分別形成覆蓋各虛設孔36之 覆蓋膜3 7、作為各薄膜電晶體8之源極電極發揮作用之圖像 信號佈線1 3、和没極電極3 9。 再者’在包含該等圖像彳§號佈線13及没極電極39之層間 絕緣膜33之面上全面形成平坦化膜41。 97667-980218.doc -16- 1312085 接著’透過微影製程蝕刻該平坦化膜41，在該平坦化膜 41上形成導通〉及極電極39之接觸孔42。 之後，、在包含該接觸孔42之平坦化膜41上賤射透明導電 膜而形成像素電極6後，進行微影製程及姓刻製程，將該像 素電極6予以圖案化。 接者，在包含該各像素電極6之平坦化膜41上形成配向膜 43、製造電子電路陣列基板2之後，在該電子電路陣列基板 2之玻璃基板3上的顯示部4周緣，形成閘極驅動電路14、圖 像信號電路1 5及驅動電路1 6。 之後，在使對向基板51之配向膜55與電子電路陣列基板2 的配向膜43側相向、而在對向基板51上安裝該半導體陣列 基板2之後，於該等電子電路陣列基板2和對向基板$丨之間 介置液晶5 6後進行密封。 再者，在該等電子電路陣列基板2及對向基板51中，組裝 未圖示之系統電路或偏光板、背光等各種構件，而製作成 液晶顯示裝置1。 如上所述，根據上述第1實施形態，係在玻璃基板3上疊 層層間絕緣膜33而形成接觸孔34、35之狀態，即在該層間 絕緣臈33上被覆圖像信號佈線13用之佈線材料之前的狀態 下，用蝕刻液或電解水等流體洗淨該玻璃基板3之層間絕緣 臈33側之情形時，即使在除電處理後使用該等流體，搭載 於該等流體中之電荷或因該等流體與層間絕緣膜33等之間 的摩擦接觸等而產生之電荷仍會從各接觸孔34、35蓄積到 薄膜電晶體8之多晶碎半導體層21上。 97667-980218.doc -17- 1312085 而蓄積在該多晶矽半導體層21上之電荷，會使該多晶石夕 半導體層21與閘極電極佈線11之閘極電極32之間產生電壓 差’而有可能因該電壓差導致位於多晶矽半導體層21和問 極電極32之間之閘極絕緣膜3 1遭靜電破壞。 因此，本發明在用蝕刻液或電解水等流體洗淨形成有層 間絕緣膜33及接觸孔34、35之玻璃基板3的層間絕緣膜33 側之前’係在各像素5之每個顯示點5a、5b、5c上形成貫通 層間絕緣膜33而連通閘極電極饰線丨丨之拓寬佈線部38之虛 設孔36。 結果，在形成該等虛設孔36之狀態下，在用蝕刻液或電 解水等流體洗淨玻璃基板3之層間絕緣臈33側時，與蓄積在 ^薄膜電晶體8之多晶料導體層21上的電荷同樣之電 荷，從各虛設孔36流入而蓄積於閘極電極佈線u，使該等 開極電極料U與多晶料導體f21變成大致相等 位。 由此’可抑制該多_半導體層21和開極電極佈線狀 ^電/1差之產生，所以可抑制施加於位在該等多晶石夕半 導體層21和閘極電極32之間 同之閘極絕緣膜31之電壓。因 此，由於可抑制該閘極絕緣臈 B m ^ , 〜肝电艰壞，所以可防止 具備該閘極絕緣膜3丨之各薄 分碑暝電晶體8之特性異常。 因此，在作為產品所需之電子 5的顯示點5a、5b、5(;切 ， 1 土板2上之各像素 ^ , 夕之薄臈電晶體8受虛設孔36保 〇隻之機羊變鬲。由此， V成層間絕緣臈33之後，可無需 增加在+導體元件基板2之 ⑨ί無需 顯不部4之閘極電極佈線11上之 97667-980218.doc 1$ 1312085 夹層絕緣膜33上形成虛擬孔36之製程而藉由簡單結構，減 少覆蓋圖像信號佈線13用的佈線材料前之洗淨製程中產生 之靜電導致在電子電路陣列基板2之各像素5的顯示點心 5b、5C中產生之點缺陷，即電晶體損壞。 因此，可大幅度地提高具備該電子電路陣列基板2之液晶 顯示裝置丨之製造良率。此處，對於在各像素5之各個顯示 點化、％、5C上形成使用多晶矽半導體層21之薄膜電晶體8 之液晶顯示裝置卜及畫面尺寸大且閘極電極佈’㈣長之液 晶顯示裝置丨等尤其有效。 再者，由於是在以由圖像信號佈線丨3用的佈線材料構成 之覆蓋臈37覆蓋各虛設孔36之後，在包含該等覆蓋骐叨及 圖像信號佈線13之層間絕緣膜33上疊層平坦化膜41，所以 不會因為形成該等各虛設孔36而導致各薄膜電晶體8產生 作動失靈或損傷等。 另外’在上述第1實施形態中，係在電子電路陣列基板2 之各像素5之每個顯示點5a、5b、5e中分別形成虛設孔％， 仁亦可如圖6所示之第2實施形態，在具備丨組色彩單位即 RGB各顯不點5a、5b、氕之各像素5中每個b(藍）顯示點氕 之區域中’分別形成拓寬佈線部38及虛設孔36之開口圖 案而將該等各像素5作為1個單位來使用。此情形時，對j 個像素5分別設置各1個該等拓寬佈線部38及虛設孔36。 另外，如圖1及圖6所示’虛設孔36係以每個RGB顯示點 53 5b、5e或每個B顯示點5c中設置1個之比例來配置，但 也可不必對各顯示點5a、5b、5c各設置1個虛設孔36，所以 97667-9802l8.doc -19_ 1312085 也可在各顯示點5a、5b、5c中配置多個該等虛設孔36。 換言之，也可在1個顯示點5a、5b、5c中形成2個以上之 虛設孔36，更且，也可在丨個像素5中設置2個以上之虛設孔 36 〇 再者，在上述各實施形態中，說明了在半導體元件基板2 和對向基板5 1之間密封液晶56作為光調變層之液晶顯示裝 置1，但亦可適用於例如以光調變層代替液晶材料作為有機 發光材料之電致發光（Electr〇Luminescenee: EL)材料之有機 自發光型顯示裝置，即電致發光顯示裝置等平面顯示裝置。 另外，在上述各實施形態_係在電子電路陣列基板2之玻 璃基板3之顯示部4周緣，形成閘極驅動電路14、圖像信號 電路15及驅動電路16等周邊驅動電路’但也可獨立於電子° 電路陣列基板2而個別形成該等閘極驅動電路14、圖像信號 電路15及驅動電路16等周邊驅動電路後，使其連接於該電° 子電路陣列基板2上。 【圖式簡單說明】 圖1係表示本發明之電子電路陣列基板的第丨實施形態之 說明平面圖。 圖2係在形成圖丨中之層間絕緣層為止的狀態下之截 面圖。 圖3係在形成圖1中之層間絕緣層為止的狀態下之b_b截 面圖。 圖4係表不具備同上電子雷故陆而丨甘』 电卞電路陣列基板之平面顯示裝置 的說明電路圖。 97667-980218.doc -20- 1312〇85 圖5係表示同上電子電路陣列基板之截面圖。 圖6係表示本發明之第2實施形態的電子電路陣列基板之 說明平面圖。 【主要元件符號說明】 1 液晶顯示裝置 2 電子電路陣列基板 3 玻璃基板（作為透光性基板） 4 顯示部 5 像素 6 像素電極 7 蓄積電容 5a, 5b, 5c 顯示點 δ 薄膜電晶體（作為半導體元件） 11 閘極電極佈線（作為佈線層） 12 共用電容佈線 13 圖像信號佈線（作為信號佈線層） 14 閘極驅動電路 15 圖像信號電路 16 驅動電路 21 多晶石夕半導體層（作為半導體層） 22 溝道區域 23 源極區域 24, 39 汲極區域 31 閘極絕緣膜（作為佈線絕緣層） 97667-980218.doc -21 - 1312085 32 閘極電極 33 作為層間絕緣層的層間絕緣膜 34, 35 接觸孔（作為第1開口部） 36 虛設孔（作為第2開口部） 37 覆蓋膜 / 38 拓寬佈線部 41 平坦化膜 42 接觸孔 43, 55 配向膜 51 對向基板 52 玻璃基板 53 彩色濾光板 54 對向電極 56 液晶 97667-980218.doc -22-

Claims (1)

1312085 十、申請專利範圍： 1 · 一種電子電路陣列基板，其特徵在於包括： 顯示部，其設置有顯示點； 半導體元件，其包含： 半導體層，其設置於前述顯示部； 佈線絕緣膜，其設置於前述半導體層上； 閘極電極佈線，其形成於前述佈線絕緣膜上；及 層間絕緣膜，其形成於前述線上，且設置有第丨開口 部及第2開口部，該第1開口部連通前述半導體層，該 第2開口部連通前述閘極電極佈線；及 透光性基板，其上形成有前述半導體元件； 其中，前述半導體層、前述佈線絕緣膜及前述閘極電 極佈線形成薄臈電晶體； 前述顯示點設有前述薄膜電晶體，前述第2開口部係設 在前述顯示部之前述顯示點。 2.如請求項丨之電子電路陣列基板，其中 前述第2開口部係設在前述顯示部之^個前述顯示 3·如請求項1之電子電路陣列基板，其中 :述顯示點包含至少2個色的顯示點以形成配置於前 之像素’且前述第2開口部係設在前述每1個像 4. 如請求項1之電子電路陣列基板， 填充於定義在前述層間絕緣 其進一步包括覆蓋膜 獏前述第2開口部中。 97667-980218.doc 1312085 其進一步包括信號佈

一種電子電路陣列基板之製造方法， ’其特徵在於包含： 如請求項4之電子電路陣列基板 線’其連接於前述薄膜電晶體之 在透光性基板上於顯示部形成半導體層； 在前述半導體層上形成佈線絕緣膜； 在前述佈線絕緣膜上形成閘極電極佈線； 在前述閘極電極佈線上形成層間絕緣膜，其中，前述 半導體層剛述佈線絕緣膜及前述閘極電極佈線形成薄 膜電晶體，前述顯示部之顯示點設有前述薄膜電晶體； 使第1開口部穿過前述層間絕緣膜及前述佈線絕緣膜 至前述半導體層； 使第2開口部穿過前述層間絕緣膜至前述閘極電極佈 線，前述顯示點設有前述第2開口部；及 形成前述第2開口部之後，洗淨前述層間絕緣膜。 7. 如請求項2之電子電路陣列基板，其進一步包括覆蓋膜， 其係填充於定義在前述層間絕緣膜前述第2開口部中。 8. 如請求項7之電子電路陣列基板，其進一步包括信號佈 線’其連接於前述薄膜電晶體之前述半導體層；前述覆 蓋膜係與前述信號佈線以同一製程形成。 9. 如請求項3之電子電路陣列基板，其進一步包括覆蓋膜， 其係填充於定義在前述層間絕緣膜前述第2開口部中。 10. 如請求項9之電子電路陣列基板，其進一步包括信號佈 線’其連接於前述薄膜電晶體之前述半導體層；前述後 蓋膜係與前述信號佈線以同一製程形成。 97667-980218.doc 1312085 七、指定代表圖： (一) 本案指定代表圖為：第（1 )圖。 (二) 本代表圖之元件符號簡單說明： 2 陣列基板 3 破璃基板（作為透光性基板） 4 顯示部 5 像素 5a, 5b, 5c 顯示點 6 像素電極 7 蓄積電容 8 薄膜電晶體（作為半 11 閘極電極佈線（作為 12 共用電容佈線 13 圖像信號佈線 21 多晶矽半導體層（作 23 源極區域 24 汲極區域 32 閘極電極 34, 35 接觸孔（作為第1開1 36 虛設孔（作為第2開〗 37 覆蓋膜 38 拓寬佈線部 39 汲極電極 42 接觸孔 層） 八 、本案若r)b學式時，触轉軸科__化學式 97667-980218.doc