TW200530664A - Semiconductor device, semiconductor device array substrate and method of manufacturing the same - Google Patents

Description

200530664 九、發明說明： 【發明所屬之技術領域】 本發明係關於—種與半導體層間隔設置佈線層之半導體 兀件、具備該半導體元件之半導體元件陣列基板及該半導 體元件陣列基板之製造方法。 【先前技術】 近年來，作為平面‘㈣裝置的液晶顯示裝置多數具備作 為薄膜電晶體基板的半導體元件陣列基板。該半導體元件 陣列基板具備絕緣性基板，在該基板上，按矩陣狀形成多 個像素。該等多個像素具備1組色彩單位，例如紅（Red: R)、 綠咖en : G)、藍師e : B)3個顯示點，在該等各個顯示點 中，分別配置像素電極、蓄積電容及薄膜電晶體。 而且，在丨導體元件陣列基板之基板上，例如疊層多晶 石夕膜成島狀。在包含該多晶⑦膜的基板上，疊層閘極絕緣 膜。另外，在介以該多晶矽膜的閘極絕緣膜上，疊層作為 閘極電極佈線的掃描線。並且，在與該掃描線間隔的間極 、’邑緣膜上，邊層作為共用電容佈線的辅助電容線。 另外，在包含該等掃描線及輔助電容線的閘極絕緣膜 上，疊層層間絕緣膜。在該層間絕緣膜上，疊層介以接觸 孔而電性連接多晶⑦膜、作為圖像信號佈線的信號線。 並且，在该半導體元件陣列基板的信號線側，相向配設 對向基板，其具備設置於絕緣基板上、作為色層的彩色濾 光片。另外，在該等半導體元件陣列基板和對向基板之間 "置液aa後牷封而成之液晶顯示裝置乃習知之構造（例如 97667.doc 200530664 參照專利文獻1)。 [專利文獻1 ] 曰本專利特開2000-187248號公報（第4-6頁、圖卜圖；^ 但是，在上述液晶顯示裝置中，為顯示大量資料，必須 具備非常多的像素。尤其是在將該液晶顯示裝置用作為於 個人電腦的代表晝面，且分別由3個顯示點構成rgB三色之 情形時，必須在半導體元件陣列基板的基板上形成具備該 等顯示點的數百萬個像素。 近年來，對液晶顯示裝置的顯示要求逐年提高，要求盡 可月b減少、甚至消除該液晶顯示裝置的像素不良所導致的 點缺陷。可是，在製造現場中要製作良率高且完全沒有點 缺卩曰的液晶裝置非常困難，故提供點缺陷少的構造或製造 方法非常重要。 而產生液晶顯示裝置的像素的點缺陷的一大原因在於製 作该液晶顯不裝置的半導體元件陣列基板時的靜電破壞。 換言之，在半導體元件陣列基板的基板上，分別形成圖案 化為薄膜電晶體的多晶矽膜、閘極絕緣膜、掃描線、輔助 電容線及層間絕緣膜，在該層間絕緣膜及閘極絕緣膜上形 成接觸孔的階段’即在層間絕緣膜上形成圖像信號佈線之 前的狀態了，若洗淨該半導體元件陣列基板，則具有因靜 電破壞而導致薄膜電晶體之特性異常的問題。 本發明鑒於上述問題作出，其目的在於提供一種可抑制 靜電破壞、可提高良率的半導體it件、半導體S件陣列基 板及半導體元件陣列基板的製造方法。 97667.doc 200530664 【發明内容】 本發明具有：半導體層；與該半導體層間隔設置的佈線 層，及層間絕緣層，其係相對於該佈線層的前述半導體層 之：反側’具有連通前述半導體層且開口的第旧口部及連 通前述佈線層且開口的第2開口部。 而且，在肖半導體層間隔設置的佈線 層的相反側設置層間絕緣層，層間絕緣層具有連通半導體 層且開口的第1開口部和連通佈線層且開口的第2開口部。 結果，由於利用在設置該層間絕緣膜之後的工序中可能產 生之靜電，使與介以第口部而蓄積於半導體層的電荷相 同的電荷介以第2開口部蓄積到佈線層。因此抑制施加在該 等半導體層和佈線層之間的電壓，因而抑制該半導體層的 靜電破壞，所以良率提高。 [發明效果] 根據本毛明，由於利用在設置層間絕緣層之後的工序中 可能產生的靜電，使與介以第1開口部而蓄積於|導體層的 電何相同之電荷介以第2開口部亦蓄積到佈線層，所以可抑 制施加在該等半導體層和佈線層之間的電壓，而可抑制該 半導體層的靜電破壞，因而提高良率。 【實施方式】 下面，參照圖1至圖5來說明本發明之液晶顯示裝置的第i 實施形態之構造。 在圖1至圖5中，1係作為平面顯示裝置的液晶顯示裴置 1，忒液晶顯不裝置！係頂閘極型的薄膜電晶體（Thin扪比 97667.doc 200530664

Transistor : TFT)方式。而如圖5所示，該液晶顯示裝置1具 備作為薄膜電晶體基板的大致矩形平板狀之半導體元件陣 列基板2。該半導體元件陣列基板2具有玻璃基板3，其係略 透明之矩形平板狀、作為絕緣性基板的透光性基板。另外， 作為該玻璃基板3，例如使用#1737玻璃基板（康寧c〇rning 公司製）等。 再者，如圖4所示，在作為該玻璃基板3之一主面即表面 上之中央部’形成作為圖像顯示區域之晝面部4。而且，在 讜玻璃基板3上之畫面部4中，按矩陣狀設置多個像素5。該 等像素5具備至少2色以上之！組色彩單位，例如紅（Red : 以）、綠价咖：〇)及藍（01此：叩個顯示點515卜5^各 像素5係重複配置該等顯示點5a、％、&而構成。另外，在 遠等各顯示點5a、5b、5e中，分別配置各一個像素電極6、 蓄積電容7及作為半導體元件之薄膜電晶體8。 再者，在玻璃基板3之表面上，沿該玻璃板3之寬度方向 配設作為佈線層之掃描佈線即多條閘極電極佈線丨丨。該等 夕條閘極電極佈線1丨由鉬（M〇)合金構成，朝向玻璃基板3 之檢方向以相等間隔平行離間。再者，該等多條閘極電極 佈線11電性連接於薄膜電晶體8。 另外，在各個該等多條閘極電極佈線11之間，沿玻璃基 板3之秩方向配設作為輔助電容線之多條共用電容佈線 亥等多條共用f容佈線12朝向玻璃基板3之橫方向以相 等間&平订離間。再者，該等多條共用電容佈線12電性連 接於蓄積電容7°另外，該等多條共用電容佈線12電性連接 97667.doc 200530664 於薄膜電晶體8。 再者，在玻璃基板3之表面上，沿該玻璃基板3之縱方向， 配設作為信號佈線層之信號線即多條圖像信號佈線13。該 等多條圖像信號佈線13由鋁（A1)和高熔點金屬之疊層膜構 成’且朝向玻璃基板3之縱方向以相等間隔離間。 另外，在5亥玻璃基板3之周緣配設閘極驅動電路14，盆係 設置在沿該玻璃基板3的橫方向之一側緣、作為周邊驅動電 路的細長矩形平板狀之Y驅動電路。該閘極驅動電路14沿玻 璃基板3之縱方向設置，電性連接於該玻璃基板3上之各閘 極電極佈線11之一端部。 另外，在沿該玻璃基板3的縱方向之一端部配設圖像信號 電路15 ’丨係作為周邊驅動電路之細長矩形平板狀的χ驅動 電路。該圖像信號電路15沿玻璃基板3之橫方向設置，電性 連接於該玻璃基板3上之各圖像信號佈線13之一端部。再 者’將前述之共用電容佈線12各自電性連接於統一作為周 邊驅動電路之驅動電路16。 另卜如圖5所不’在該玻璃基板3之表面，疊層形成由 氮化石夕膜或氧切膜等構成之未圖示之底層。在該底層 _作為1像素之構成要素，配設薄膜電晶體8作為開關裝 置几件之像素電晶體。而該等薄膜電晶體8具備多晶矽半導 體層21 ’其係作為形成於底層上之半導體層的多晶半導體 该多晶矽半導體層2 1倍读、岛々炎 '、透匕作為準分子雷射結晶化之退 火將作為非晶質本墓辦 、 體之非晶矽（a-Si)製成多晶矽（p_Si)薄 97667.doc 200530664 膜。另外，該多晶矽半導體層21係薄膜電晶體8用之半導體 層圖案，具有作為設置在該多晶矽半導體層2 1中央部之活 性層之溝道區域22。在該溝道區域22之兩側，分別設置源 極區域2 3及〉及極區域2 4。 而且，在包含各薄膜電晶體8之各溝道區域22、源極區域 23及汲極區域24之底層上，疊層形成閘極絕緣膜31，作為 具有絕緣性之佈線絕緣層之氧化矽膜。該閘極絕緣膜3 i由 透過電漿化學氣相沉積（Chemical Vapor Deposition : CVD) φ 法形成之、膜厚150 nm之氧化矽膜構成。另外，該閘極絕 緣膜3 1配置在多晶矽半導體層2丨上。 再者，在與各薄膜電晶體8之溝道區域22相向之閘極絕緣 膜31上，疊層形成一對細長矩形狀之閘極電極32。閘極電 極32係朝向溝道區域22之長度方向間隔配設。另外，該等 閘極電極32分別介以閘極絕緣膜3丨與各薄膜電晶體8之溝 道區域22相向。而且，如圖i所示，該等閘極電極32係一體 連接於閘極電極佈線i i之一侧緣，構成該閘極電極佈線u 鲁 之邛刀換a之，該等閘極電極32係形成為從各閘極電 極佈線11之一側緣垂直突出之細長矩形平板狀。 此處，該等各閘極電極佈線11分別介以閘極絕緣膜31， P夾持4閘極絕緣膜3 1而重疊在多晶；^半導體層2 i上。再 者，該等各閘極電極佈線11係設在閘極絕緣膜31上。換t ' 之’該等各閘極電極佈線u係介以閘極絕緣膜Μ，與各、薄 . 膜電晶體8之多晶料導體層21間隔設置。 圖斤τ在閘極絕緣膜3〗上形成共用電容佈線12，汲 97667.doc -10- 200530664 極電極39具有介以層間絕緣膜33與共用電容佈線12相向之 延伸部。由此，用共用電容佈線12及汲極電極39之延伸部 失持層間絕緣膜33形成蓄積電容7。該共用電容佈線12對薄 膜電晶體8之閘極電極32電性絕緣。此處，該等共用電容佈 線12與閘極電極佈線11在同一之工序中使用同一材料形 成。 而且’在分別包含該共用電容佈線12、閘極電極32及閘 極電極佈線11之閘極絕緣膜3丨上，疊層形成作為層間絕緣 層之層間絕緣膜33。該層間絕緣膜33由利用電漿CVD法成 膜之、膜厚350 nm之氮化矽和膜厚45〇 nm之氧化矽之疊層 膜構成。此處，該層間絕緣膜33係設在相對於閘極電極佈 線11之多晶矽半導體層21之相反側。再者，該層間絕緣膜 33設置在閘極電極佈線u之一主面上。 另外，如圖1、圖3及圖5所示，在該等層間絕緣膜33及閘 極絕緣膜3 1上，開口設置多個接觸孔34、35，作為分別貫 通該等層間絕緣膜33及閘極絕緣膜3丨之第1開口部的導通 部。此處，該等接觸孔34、35設置在位於薄膜電晶體8之閘 極電極32兩側的、該薄膜電晶體8之源極區域23及汲極區域 24上。再者’接觸孔34連通薄膜電晶體8之源極區域23且開 口。另外，接觸孔35連通薄膜電晶體8之汲極區域24且開口。 再者，如圖1及圖2所示，在層間絕緣膜33上形成多個虛 設孔36，作為連通閘極電極佈線丨丨且開口之第2開口部之接 觸孔。該等虛設孔36分別設置於半導體元件陣列基板2之玻 璃基板3上的畫面部4之每個顯示點5a、5b、兄中。換言之， 97667.doc 200530664 在1個顯示點5a、5b、5c中各設置！個該等虛設孔％。並且， 該等虛設孔36由在層間絕緣膜33上形成之開口圖案構成。 換言之，該虛設孔36係介以層間絕緣膜33使閘極電極佈 線11之一部分露出，放出蓄積在該閘極電極佈線丨丨中之電 荷，使蓄積在薄膜電晶體8之多晶矽半導體層21中之電荷流 向閘極電極佈線11，以抑制施加於位於該等多晶石夕半導體 層21和閘極電極佈線！〗之間的閘極絕緣膜31之電壓，而減 少薄膜電晶體之靜電破壞。 並且，在为別形成该等虛設孔3 6及接觸孔3 4、3 5而覆蓋 圖像信號佈線13用的佈線材料之前的狀態下，例如在用蝕 刻液或電解水等洗淨層間絕緣膜33表面側之洗淨工序之 後，藉由以圖像信號佈線〗3用之佈線材料形成之圖案所構 成的作為導電層之覆蓋層37分別覆蓋該等虛設孔36。換言 之，該覆蓋層37設置於層間絕緣膜33上，填充在各虛設孔 36中，而覆蓋住該等各虛設孔36中露出之閘極電極佈線 11。並且，該覆蓋層37與圖像信號佈線13在同一工序中使 用同一材料形成。 此處，在各閘極電極佈線丨丨中之各虛設孔％各自連通之 部分，分別設置使該閘極電極佈線丨丨之一部分朝寬度方向 拓寬為矩形狀拓寬部之拓寬佈線部38。換言之，該等拓寬 佈線邛38構成為在此拓寬佈線部％之中央部連通虛設孔 3 6並且在各像素5之每個顯示點5 a、5 b、5 c中設置該等 拓寬佈線部38，其係設置在該各閘極電極佈線11上一體形 成之閘極電極32之間。 97667.doc 200530664 換言之，該等拓寬佈線部38係設在設有該等拓寬佈線部 3 8之顯示點5&、513、5(^中的薄膜電晶體8之汲極區域24、及 /σ T7又有5亥荨拓寬佈線部3 8之閘極電極佈線1 1之長度方向鄰 接之顯示點5a、5b、5c中的薄膜電晶體8之源極區域23之間 的大致中間部。另外，該等拓寬佈線部3 8係在與各閘極電 極32從各閘極電極佈線11突出之方向相反之側，即朝向沿 該閘極電極佈線11之寬度方向之一側垂直突出。 並且’在包含連通薄膜電晶體8之源極區域23之接觸孔34 之層間絕緣膜33上，疊層設置作為該薄膜電晶體8之源極電 極發揮作用之圖像信號佈線13。該圖像信號佈線13介以接 觸孔34電性連接並導通薄膜電晶體8之源極區域23。 另外’在包含連通該薄膜電晶體8之汲極區域24之接觸孔 35之層間絕緣膜33上，疊層設置作為信號線之汲極電極 39。該沒極電極39係與蓄積電容7之共用電容佈線12相向， 在與介以層間絕緣膜33之共用電容佈線12之間蓄積辅助電 容。另外，該汲極電極39介以接觸孔35而電性連接並導通 溥膜電晶體8之汲極區域24。並且，該汲極電極3 9和圖像信 號佈線13在同一工序中用同一材料形成。 此處，藉由該等圖像信號佈線13、汲極電極39、多晶矽 半導體層21、閘極電極佈線丨丨、閘極絕緣膜3丨及層間絕緣 膜33構成各薄膜電晶體8。由此，在玻璃基板3之畫面部4 上形成該等各薄膜電晶體8，作為矩形狀之半導體層圖案。 另一方面’在包含該等圖像信號佈線13及汲極電極39之 層間絕緣膜33上，疊層形成作為保護膜之平坦化膜41。在 97667.doc -13 - 200530664 泫平坦化膜4 1上，開口設置貫通該平坦化膜4丨之作為導通 部之接觸孔4 2。該接觸孔4 2係連通薄膜電晶體8之汲極電極 39並開口。 而在包含该接觸孔42之平坦化膜41上，疊層形成ιτο薄膜 之像素電極6。該像素電極6介以接觸孔42電性連接並導通 汲極電極39。此處，該像素電極6由任一個薄膜電晶體8控 制。再者，在包含該像素電極6之平坦化膜41上疊層形成配 向膜43。 另一方面，在半導體元件陣列基板2之表面上，相向配設 矩形平板狀之對向基板5丨。該對向基板5 i具備玻璃基板 52，其係作為略透明之矩形平板狀絕緣基板之透光性基 板。在該玻璃基板52中與半導體元件陣列基板2相向側之一 主面即表面上，疊層作為色層之多個彩色滤光片53，其係 重複配置至少2色以上u組色彩單位，例如紅（Red: r)、 綠（Green ·· G)及藍（Blue ·· B)3個點而構成。該等彩色滤光片 ^3在使對向基板51與半導體元件陣列基板2相向時，係對應 該半導體元件陣列基板2之各像素5之顯示點5” ％、5c而 與該半導體元件陣列基板2相向設置。 卜在w亥等彩色/慮光片53之表面上，疊層設置矩形平 板狀之對向電極54。該對向電極54係在使對向基砂之表 面與半導體元件㈣基板2之表面相向時、遍及該半導體元 件陣列基板2之玻璃基板3的整個畫面部4而相向之矩形狀 大電極。並且，在該對向電極54上疊層形成配向膜… 而該對向基㈣在使該對向基板51之配向膜辦半導體 97667.doc 200530664 元件陣列基板2之配向膜43相向之狀態下，在該對向基板” 上安裝半導體元件陣列基板2。換言之，該半導體元料列 基板2之像素電極6係與對向基板51之對向電極η相向配 设。再者，在該等對向基板51之配向膜55與半導體元件陣 列基板2之配向膜43之間，夾插入液晶％後密封，作為光調 變層之液晶層。 β 下面，說明上述第丨實施形態之半導體元件陣列基板之製 造方法。 首先，在玻璃基板3上疊層底層之後，在該底層上透過電 名CVD法形成未圖示之非晶石夕膜。 之後，對該非晶矽膜照射準分子雷射光束後進行雷射退 火，使該非晶矽膜進行準分子雷射結晶化而成為多晶矽薄 膜。 接著，在摻雜該多晶矽薄膜之後透過微影工序形成為島 狀，而如圖1所示，形成多晶矽半導體層21圖案。 並且，透過電漿CVD法，在包含各島狀之多晶矽半導體 層21圖案之底層上，成膜膜厚15〇 nm之氧化矽膜，形成閘 極絕緣膜3 1。 接著，在該閘極絕緣膜31上，在形成由鉬（M〇)合金構成 之未圖示之導電層之後，蝕刻該導電層，而分別形成構成 各薄膜電晶體8之閘極電極32之閘極電極佈線丨丨及共用電 容佈線12。 在該狀態下’將閘極電極32作為掩膜，分別摻雜構成多 晶石夕半導體層21中之薄膜電晶體8之源極區域23及汲極區 97667.doc 15 200530664 域24之部分，成為P型或N型。 之後’在包含各薄膜電晶體8之閘極電極佈線丨丨及蓄積電 容7之共用電容佈線12之閘極絕緣膜31上，透過電漿cvd法 形成膜厚350 nm之氮化石夕和膜厚450 nm之氧化石夕之疊層 膜，而形成層間絕緣膜33。 接著，如圖3所示，透過微影工序，分別貫通層間絕緣膜 33及閘極絕緣膜3 1，形成分別連通各薄膜電晶體8之源極區 域23及汲極區域24之接觸孔34、35。

再者，如圖2所示，透過微影工序，貫通層間絕緣膜33， 在各像素5之每個顯示點5a、5b、5c上形成分別連通於各閘 極電極佈線11之各拓寬佈線部38之虛設孔36。 在忒狀悲下，作為洗淨工序，例如用蝕刻液或發泡二氧 化碳（CQ2)之純水即電解水等流體，洗淨半導體元件陣列基 板2中之層間絕緣膜33之表面側。另外，作為該洗淨工序， 也可㈣後洗淨半導體元件陣列基板2中之制絕緣膜^ 之表面側。

接著’在分別包含虛設孔36及接觸孔34、35之層間絕緣 膜33上’㈣成鋁⑽和高熔點金屬之疊層膜(疊層結構未 圖示)而形成導電層之後，透過微影工序蝕刻該導電層，並 Μ同—卫序、使用同—材料分別形成覆蓋各虛設孔36之 覆盍層37、作為各薄膜電晶體8之源極電極發揮作用之圖像 #號佈線13、和汲極電極3 9。 再者’在包含該等圖像信號料13及&極電極39之 絕緣膜33之面上全面形成平坦化膜41。 曰 97667.doc -16 - 200530664 接著’透過微影工序钱刻該平坦化膜4丨，在該平坦化膜 41上形成導通汲極電極39之接觸孔42。 之後，在包含該接觸孔42之平坦化膜41上濺射透明導電 膜而形成像素電極6後，進行微影工序及蝕刻工序，將該像 素電極6予以圖案化。 接著’在包含該各像素電極6之平坦化膜41上形成配向膜 43、製造半導體元件陣列基板2之後，在該半導體元件陣列 基板2之玻璃基板3上的畫面部4周緣，形成閘極驅動電路 14、圖像號電路15及驅動電路16。 之後，在使對向基板51之配向膜55與半導體元件陣列基 板2的配向膜43側相向、而在對向基板5丨上安裝該半導體陣 列基板2之後，於該等半導體元件陣列基板2和對向基板5工 之間介置液晶5 6後進行密封。 再者’在該等半導體元件陣列基板2及對向基板5丨中，組 裝未圖示之系統電路或偏光板、背光等各種構件，而製作 成液晶顯示裝置1。 如上所述根據上述第1實施形態，係在玻璃基板3上疊 層層間絕緣膜33而形成接觸孔34、35之狀態，即在該層間 絕緣膜33上被覆圖像信號佈線13用之佈線材料之前的狀態 下，用蝕刻液或電解水等流體洗淨該玻璃基板3之層間絕緣 膜33側之情形時，即使在除電處理後使用該等流體，搭載 於該等流體中之電荷或因該等流體與層間絕緣膜33等之間 的摩擦接觸等而產生之電荷仍會從各接觸孔34、％蓄積到 >專膜電晶體8之多晶石夕半導體層21上。 97667.doc 200530664 而蓄積在該多晶矽半導體層2 1上之電荷，會使該多晶矽 半導體層21與閘極電極佈線11之閘極電極32之間產生電壓 差，而有可能因該電壓差導致位於多晶矽半導體層21和閘 極電極32之間之閘極絕緣膜3 1遭靜電破壞。 因此，本發明在用蝕刻液或電解水等流體洗淨形成有層 間絕緣膜33及接觸孔34、35之玻璃基板3的層間絕緣膜33 側之前，係在各像素5之每個顯示點5a、51)、5c上形成貫通 層間絕緣膜33而連通閘極電極佈線丨丨之拓寬佈線部38之虛 設孔36。 、、’°果，在形成該等虛設孔36之狀態下，在用蝕刻液或電 解水等机體洗淨玻璃基板3之層間絕緣膜33側時，與蓄積在 各薄膜電曰曰體8之多晶矽半導體層21上的電荷同樣之電 何，從各虛設孔36流入而蓄積於閘極電極佈線丨丨，使該等 間極電極佈線11與多晶料導體層變成大致相等之電 位0 可抑制δ亥多晶矽半導體層21和閘極電極佈線11戈 間之電壓差$ & & ^ 生，所以可抑制施加於位在該等多晶矽导 =層^閘極電㈣之間之閉極絕緣膜以電壓。因 且備：：可抑制該問極絕緣膜31之靜電破壞，所以可防丘 昇備该閘極絕緣腺^ 緣臈31之各溥膜電晶體8之特性異常。 因此，在作為產品 + 5 is - 而之+導體凡件陣列基板2上之各偉 京5的顯不點5a、5b、5 保護之機率變言。A 薄膜電晶體8受虛設孔3< 需增加在半導：-:，在形成層間絕緣膜33之後，可無 70基板2之晝面部4之閘極電極佈線11上 97667.doc 200530664 之夾層絕緣膜33上形成虛擬孔36之工序而藉由簡單結構， 減少覆蓋圖像信號佈線13用的佈線材料前之洗淨工序中產 生之靜電導致在半導體元件陣列基板2之各像素二示點 5a、5b、5C中產生之點缺陷，即電晶體損壞。 因此，可大幅度地提高具備該半導體元件陣列基板2之液 晶顯示裝置！之製造良率。此處，對於在各像素5之各個顯 示點5a、5b、兄上形成使用多晶矽半導體層u之薄膜電晶 體8之液晶顯示裝置丨、及晝面尺寸大且閑極電極佈線η長 之液晶顯示裝置1等尤其有效。 再者，由於是在以由圖像信號佈線13用的佈線材料構成 之覆蓋層37覆蓋各虛設孔36之後，在包含該等覆蓋層37及 圖像信號佈線13之層間絕緣膜33上疊層平坦化膜41，所以 不會因為形成該等各虛設孔36而導致各薄膜電晶體8產生 作動失靈或損傷等。 另外，在上述第1實施形態中，係在半導體元件陣列基板 2之各像素5之每個顯示點5a、5b、5c中分別形成虛設孔刊， 但亦可如圖6所示之第2實施形態，在具備1組色彩單位即 RGB各顯不點5a、5b、5〇之各像素5中每個B(藍）顯示點& 之區域中’分別形成拓寬佈線部38及虛設孔36之開口圖 案’而將該等各像素5作為1個單位來使用。此情形時，對1 個像素5分別設置各1個該等拓寬佈線部38及虛設孔36。 另外’如圖1及圖6所示，虛設孔36係以每個RGB顯示點 5a、5b、5c或每個b顯示點5c中設置1個之比例來配置，但 也可不必對各顯示點5a、5b、5c各設置1個虛設孔36，所以 97667.doc -19- 200530664 也可在各顯示點5a、5b、化中配置多個該等虛設孔36。 換言之，也可在1個顯示點5a、5b、5c中形成2個以上之 虛設孔36,更且，也可在丨個像素5中設置2個以上之虛設孔 3 6° 再者，在上述各實施形態中，說明了在半導體元件基板2 和對向基板5 1之間密封液晶56作為光調變層之液晶顯示裳 置1 ’但亦可適用於例如以光調變層代替液晶材料作為有機 ‘光材料之電致發光（Electr〇Luminescence: EL)材料之有機 自I光型顯不裝置，即電致發光顯示裝置等平面顯示裝置。 另外，在上述各實施形態中係在半導體元件陣列基板2 之玻璃基板3之畫面部4周緣，形成閘極驅動電路14、圖像 L號電路1 5及驅動電路丨6等周邊驅動電路，但也可獨立於 半導體元件陣列基板2而個別形成該等閘極驅動電路1 *、圖 像乜號電路1 5及驅動電路16等周邊驅動電路後，使其連接 於該半導體元件陣列基板2上。 【圖式簡單說明】 圖1係表示本發明之半導體元件陣列基板的第丨實施形態 之說明平面圖。 圖2係在形成圖丨中之層間絕緣層為止的狀態下之截 面圖。 圖3係在形成圖丨中之層間絕緣層為止的狀態下之截 面圖。 圖4係表示具備同上半導體元件陣列基板之平面顯示裝 置的說明電路圖。 97667.doc -20- 200530664 圖5係表示同上半導體元件陣列基板之截面圖。 圖6係表示本發明之第2實施形態的半導體元件陣列基 說明平面圖。 土【主要元件符號說明】 1 2 4 6 5a，5C 8 11 12 13 14 15 16 21 22 23 24, 39 31 液晶顯示裝置 半導體元件陣列基板 作為透光性基板的玻璃基板 畫面部 像素 像素電極 蓄積電容 顯示點 作為半導體元件的薄膜電晶體 作為佈線層的閘極電極佈線 共用電容佈線 作為信號佈線層的圖像信號佈線 閘極驅動電路 圖像信號電路 驅動電路 作為半導體層的多晶料導體層 溝道區域 源極區域 汲極區域 作為佈線絕緣層白勺閘極絕緣膜 97667.doc 200530664 32 閘極電極 33 作為層間絕緣層的層間絕緣膜 34, 35 作為第1開口部的接觸孔 36 作為第2開口部的虛設孔 37 覆蓋層 38 拓寬佈線 41 平坦化膜 42 接觸孔 43, 55 配向膜 51 對向基板 52 玻璃基板 53 彩色濾光板 54 對向電極 56 液晶 97667.doc -22-

Claims (1)

1. 200530664 十、申請專利範圍： 1 · 一種半導體元件，其特徵在於包括·· 半導體層； 與該半導體層相隔設置之佈線層；及 層間絕緣層，其係設在相對於該佈線層之前述半導體 層之相反側，包含連通削述半導體層且開口之第1開口部 及連通前述佈線層且開口之第2開口部。 2. 一種半導體元件陣列基板，其特徵在於包括： 請求項1之半導體元件；及 在一主面上設有該半導體元件之半導體層之埠光性基 板； 其構成薄膜邊晶體，該薄膜電晶體包含前述半導體 層，及介以佈線絕緣層而設在該半導體層之一主面上之 前述半導體元件之佈線層； 前述半導體元件之層間絕緣層係設在前述薄膜電晶體 之佈線層之一主面上。 3 ·如印求項2之半導體元件陣列基板，其中 透光性基板包含分別設有薄膜電晶體之多個顯示點，· 第2開口部係設在備有前述多個顯示點之顯示部。 4·如請求項2之半導體元件陣列基板，其中 透光性基板包含分別設有薄膜電晶體之多個顯示點，· 第2開口部係就每1個前述顯示點設置。 5·如請求項2之半導體元件陣列基板，其中 透光性基板包括多個像素，該等像素分別設有薄膜電 97667.doc 200530664 6. 7. 第2H且包3至少2個以上的色彩單位之顯示點； 第2開口部係設在前述像素單位_。 至5中任一項之半導體元件陣列基板，其中包 其係設在層間絕緣層之—主面上覆蓋設在 4層間絕緣層之第2開口部。 :請：項6之半導體元件陣列基板，其中包括信號佈線 =其係設在層⑽緣層之—主面上，電性連接於各薄 膜電晶體之半導體層； 8· 覆蓋層係與前述信號佈線層以同 一種半導體元件陣列基板之製造方 性基板之一主面上設置半導體層， 面上介以佈線絕緣層而設置佈線層 一工序形成。 法，其特徵係在透光 在該半導體層之一主 ，在該佈線層之一主 面上設置層間絕緣層者， 其係於該半導體元件陣列基板之前述層間絕緣層及前 述佈線絕緣層上分別形成連通前述半導體層且開口之第 1開口部，並在前述半導體元件陣列基板之層間絕緣層上 形成連通前述佈線層且開口之第2開口部之後，洗淨前述 半導體元件陣列基板之層間絕緣層側。 97667.doc