TWI311350B - A testing method of ball grid array package - Google Patents
A testing method of ball grid array package Download PDFInfo
- Publication number
- TWI311350B TWI311350B TW92104140A TW92104140A TWI311350B TW I311350 B TWI311350 B TW I311350B TW 92104140 A TW92104140 A TW 92104140A TW 92104140 A TW92104140 A TW 92104140A TW I311350 B TWI311350 B TW I311350B
- Authority
- TW
- Taiwan
- Prior art keywords
- test
- grid array
- package
- ball grid
- ball
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims description 77
- 229910000679 solder Inorganic materials 0.000 claims description 54
- 239000000523 sample Substances 0.000 claims description 30
- 238000010998 test method Methods 0.000 claims description 29
- 230000032683 aging Effects 0.000 claims description 25
- 239000011265 semifinished product Substances 0.000 claims description 14
- 238000011990 functional testing Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 10
- 210000000078 claw Anatomy 0.000 claims description 8
- 239000005022 packaging material Substances 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 239000000047 product Substances 0.000 description 23
- 235000012431 wafers Nutrition 0.000 description 21
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000012858 packaging process Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910001174 tin-lead alloy Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 238000000275 quality assurance Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
1311350 97-06-10 九、發明說明: 【發明所屬之技術領域】 本發明是有關於一種半導體封裝的測試方法,且特別 是有關於一種球格陣列式(BGA)封裝的測試方法。 【先前技術】 電子工業是近年來發展速度最快之重要的工業之 一 ’它逐漸地改變世界並且提供許多影響我們日常生活的 產例如丫了動電g舌、電腦、視聽產品等產品,爲了達到 輕、薄、短、小的趨勢,所使用的主要電子元件均以半導 體封裝爲主流,而上述關鍵技術之一就是電子構裝 (Electronic Packaging),因此諸多高密度、高效能的半 導體封裝結構也就因應而生。其中,特別是以具有面陣列 (area array)之球格陣列式(Ball Grid Array,BGA)封裝結 構或針格陣列式(Pin Grid Array,PGA)封裝結構,爲目前半 導體封裝結構的主流。 以球格陣列式(BGA)封裝結構而言,常見以有機基板 (organic substrate)或陶瓷基板(ceramic substrate)作爲晶片 之承載器(carrier),而晶片配置於承載器之後,晶片之電子 訊號可藉由承載器之內部線路而向下繞線(routing)至承 載器之底面,最後經由承載器之銲球(s〇lder bal1)而傳遞至 外界的電子裝置。由於承載器具有佈線密集、訊號傳輸路 徑短、電氣特性良好等優點,因此廣泛成爲晶片封裝結構 之構件之一,且銲球係以面陣列的方式形成於承載器之底 5 1311350 97-06-10 面,因此一直是高腳位(High pin count)半導體元件常用的 封裝結構。 一般而言,在完成晶片與承載器之封裝製程之後,會 依照所指定的各項測試流程,對封裝完成之成品進行成品 測試(Final test),以檢測出不符合品質要求之半導體封裝成 π口。其中’成品測試之流程包括產品外觀品質檢測(incoming Quality Assurance,IQA)、功會g性測試(Function Test)、老化 測試(Burn-in Test)以及開路/通路測試(Open/Short Test) 等。下文針對習知球格陣列式(BGA)封裝的測試方法作進一 步的說明。 請同時參考第1A〜1B圖,其中第1A圖繪示習知球格 陣列式封裝之測試方法的流程方塊圖,而第1B圖繪示習知 球格陣列式封裝之測試方法的示意圖。首先如步驟S10所 市,提供一球格陣列式封裝成品的待測物(Device Under Test,DUT)100,並以目測或影像檢測的方式,對球格陣列 式封裝成品之待測物100進行產品外觀品質檢測(IQA),以 初步篩選合格之待測物100,接著如步驟S20所示,針對此 待測物100進行一功能性測試,其方式例如以一探針卡 (Probe Card)10接觸待測物100之銲球110,並在常溫狀態 下讓此待測物100正常運作,最後將探針卡10所得到之測 試結果傳回測試機台(Tester),以進行待測物100之電性特 性的分析以及偵錯。 接著如步驟S30所示,對此待測物100進行一老化測 試,其方式例如在高溫(攝氏約I25度)的環境中進行,並且 外界提供超過待測物1〇〇工作電壓、電流的電功率。由於 1311350 97-06-10 待測物100在超出其正常運作之環境下進行測試’因此會 加速待測物100之電性特性、工作速度的老化。最後’可 藉由老化測試所得到的數據來推斷出此待測物100之正常 工作壽命。當完成老化測試之後’接著如步驟S40所示’ 對此待測物100進行一開路/通路測試’其方式係將待測物 100於一通電狀態下,以確定待測物100之內部線路的開路 狀態或通路狀態是否正常。 同樣請參考第1B圖,在進行BGA封裝成品之待測物 100的成品測試時,先將待測物100放置於老化插座(burn-in socket)20上,且探針卡1〇係以多個陣列排列之爪型探針 12來分別夾持待測物1〇〇之銲球11〇 ’其中銲球11〇例如 爲錫鉛(Sn/Pb)合金。値得注意的是,錫鉛合金具有低熔點 的特性,可作爲絕佳的焊接材料’然而在進行老化測試時, 係在攝氏125度的高溫環境下進行’且高功率負載之晶片 120更使待測物100內部產生高熱,致使錫鉛銲球110在環 境高溫以及高功率所產生之高熱下,其溫度非常接近錫鉛 合金的熔點(約180度)。一方面,銲球11〇的硬度隨溫度升 高而降低,另一方面,銲球110受到爪型探針12之夾持而 產生變形,以至於完成老化測試之後,銲球110因變形而 損傷,並影響後續製程之良率,更不利於此BGA封裝成品 與外界電子裝置如電路板、主機板等結合之可靠度。 【發明内容】 因此,本發明的目的就是在提供一種球格陣列式封裝 的測試方法,用以解決銲球因老化測試而變形,進一步改 善其後續製程之良率及可靠度。 7 1311350 97-06-10 爲達上述目的,本發明提出一種球格陣列式封裝的測 試方法。首先,提供一球格陣列式封裝半成品,其係由一 承載器、一晶片及一封裝材料所組成,其中承載器具有— 第一表面及對應之一第二表面,第一表面具有多個接點分 別與晶片電性連接,而第二表面具有多個銲球墊,而封裝 材料包覆晶片及部分第一表面;接著對球格陣列式封裝半 成品進行一功能性測試;接著對球格陣列式封裝半成品進 行一老化測試;將多個銲球,分別植接於這些銲球墊,以 形成一球格陣列式封裝;最後對球格陣列式封裝進行一開 路/通路測試。 爲達上述目的,本發明提出一種球格陣列式封裝的測 試方法。首先,提供一球格陣列式封裝半成品,此球格陣 列式封裝半成品包括一承載器、多個晶片以及一封裝材 料。其中’承載器具有多個封裝單元,而承載器具有一第 一表面及對應之一第二表面,每一封裝單元之第一表面具 有多個接點’而第二表面具有多個銲球墊,這些接點分別 與銲球墊電性連接。晶片係分別配置於這些封裝單元,並 與對應的這些封裝單元之接點電性連接。封裝材料係分別 包覆晶片及封裝單元的部分第一表面。接著對球格陣列式 封裝半成品進行一功能性測試;接著對球格陣列式封裝半 成品進行一老化測試;接著將多個銲球,分別植接於這些 靜球墊’以形成多個球格陣列式封裝;最後將這些球格陣 列式封裝分離’以形成個別獨立的球格陣列式封裝。 依照本發明的較佳實施例所述,上述之功能性測試之 前還包括進行一產品外觀品質檢測。此外,老化測試係以 8 1311350 97-06-10 多個探針,分別接觸這些銲球墊’以進行測試。另外’開 路/通路測試係以多個爪型探針’分別夾持這些銲球’以進 行測試。 本發明因以BGA封裝半成品爲待測物’以進行功能 性測試以及老化測試,並在完成老化測試之後’再植接銲 球於承載器之銲球墊上,由於銲球於老化測試之後才形 成,因此銲球不會受到損傷,故可提高後續製程之良率, 更可改善BGA封裝成品與外界電子裝置如電路板、主機板 等結合之可靠度。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂,下文特舉一較佳實施例,並配合所附圖式,作詳 細說明如下: 【實施方式】 請同時參考第2圖及第3A〜3C圖,其中第2圖繪示依 照本發明一較佳實施例之一種球格陣列式封裝的測試方法 的流程方塊圖,而第3A〜:3C圖依序繪示本發明之球格陣列 式封裝之測試方法的示意圖。 首先如步驟sίο所示,提供一球格陣列式(BGA)封裝 半成品的待測物2〇〇,其係由一承載器210、一晶片22〇及 一封裝材料23〇所組成。晶片2;2〇配置於承載器21〇之第 一,面212上,而封裝材料23〇係可包覆晶片22〇以及部 份第一表面以2。此外,承載器21〇之第一表面212具有多 女點2U分別與晶片22〇電性連接,且承載器21〇之第 一表面2U具有多個銲球墊以8。上述在完成晶片22〇與承 9 1311350 97-06-10 載器210之封裝製程之後,會依照所指定的各項測試流程’ 對此待測物200進行測試。其中,測試的流程包括產品外 觀品質檢測(IQA)、功能性測試(Function Test)、老化測試 (Birni-in Test)以及開路/通路測試(Open/Short Test)等。下文 針對本發明之球格陣列式封裝的測試方法作進一步的說 明。 値得注意的是,由於待測物200之第二表面216暴露 出銲球墊218,且銲球墊218尙未配置銲球,因此本發明可 藉由平面格陣列(Land Grid Array)封裝所使用之探針卡來 進行步驟S20所示之功能性測試。如第3A圖所示,其方式 係以一探針卡30之多個探針32來接觸銲球墊218,而探針 32的頂端分別接觸待測物200之銲球墊218,並在常溫狀 態下讓此待測物200正常運作,最後經由探針卡30所得到 之測試結果傳回測試機台(Tester),以進行待測物200之電 性特性的分析以及偵錯。 接著如步驟幻0所示,對待測物200進行一老化測 試,其方式如第3A圖所示,先將待測物200放置於一插座 (socket)20上,在高溫(攝氏約125度)的環境中進行,並且 外界提供超過待測物200工作電壓、電流的電功率,以進 行老化測試。接著請同時參考步驟S4〇及第3B圖,完成老 化測試之後,再將多個銲球240,分別植接於承載器210 之銲球墊218上’以形成一球格陣列式(BGA)封裝的成品 2〇2。値得注意的是,由於銲球24〇於老化測試之後才形成, 因此銲球240不會產生變形,故可提高後續之製程的良率。 接著請同時參考步驟S5〇及第3C圖,進行一開路/通 .1311350 97-06-10
路測S式,將BGA封裝之成品202於一通電狀態下,並且婷 球240可分別以一探針卡40之多個爪型探針42夾持,以 進行測試,用以確定此BGA封裝之成品2〇2的內部線路的 通路狀憩或開路狀態是否正常。此時,由於銲球240在常 溫下不會因爪型探針42夾持而變形,因此有利於改善BGA 封裝之成品2〇2與外部電子裝置如電路板或主機板連接時 之可靠度。 請參照第4A〜4C圖,其繪示依照本發明—較佳實施例 之另一種球格陣列式(BGA)封裝的測試方法的示意圖。請參 考4A圖,以目前生產與製作流程而言,爲符合大量生產之 求以及簡化承載器之製作’通常在單一片大面積之承載 器310上先製作多個封裝單元31〇a(僅繪示其二),而每一 封裝單兀310a之第一表面3丨2具有多個接點314,且第二 表面316具有多個銲球墊3 18,這些接點314可藉由封裝單 兀310a內部之線路而分別電性連接至這些舞球墊318。之 後再將多個晶片320以及封裝材料do配置於承載器31〇 上’其中晶片320分別與封裝單元310a之接點314電性連 接,而封裝材料330係分別包覆這些晶片32〇及封裝單元 310a的部份第一表面312。上述在完成晶片320與承載器 3 10之封裝製程之後,會依照所指定的各項測試流程,對此 球格陣列式封裝半成品的待測物3〇〇進行測試。其中,測 試的流程包括產品外觀品質檢測(IQA)、功能性測試 (Function Test)、老化測試(Burn-in Test)以及開路/通路測試 (Open/Short Test)等。 値得注意的是,由於待測物300之第二表面316暴露 11 1311350 97-06-10 出銲球墊318,而銲球墊318尙未配置銲球,因此本發明可 藉由平面格陣列(Land Grid Array)封裝所使用之探針卡來 進行一功能性測試,其測試方法如上所述,如第4A圖所 不’同樣以一探針卡40之多個探針42來接觸封裝單元310a 之銲球墊318。接著對待測物3〇〇進行一老化測試,其方式 同樣在高溫(攝氏約I25度)的環境中進行,並且外界提供超 過待測物工作電壓、電流的電功率,以進行老化測試。接 著請參考第4B圖,完成老化測試之後,再將多個銲球“ο, 分別植接於承載器310之銲球墊318上,以形成多個球格 陣列式(BGA)封裝3〇2。最後如第4C圖所示,再進行切單 (singulation)的步驟’將球格陣列式封裝3〇2分離,以形成 個別獨立的BGA封裝之成品304。 此外’請參考第3D圖’在分離這些BGA封裝之成品 304之後,還可對每一 BGA封裝的成品3〇4進行一開路/ 通路測試,其方式係將BGA封裝之成品304於一通電狀態 下,並且銲球340可分別以一探針卡50之多個爪型探針52 夾持,以進行測試,用以確定此BGA封裝之成品3‘〇4之內 部線路的開路狀態或通路狀態是否正常。 綜上所述,本發明之球格陣列式封裝的測試方法乃是 藉由成品測試之分析測試結果,來判斷出不符合要求之封 裝產品’其中於功能性測試以及老化測試之後,再將靜球 植接於球格陣列式封裝半成品的銲球墊上,接著再進行開 路/通路測試。由於銲球在老化測試之後才形成於銲球墊 上,因此在後段的開路/通路測試過程中,銲球不會因爪型 探針夾持而產生變形,故可提高後續製程之良率,且改善 12 1311350 97-06-10 球格陣列式封裝之成品與外界電子裝置結合之可靠度。 雖然本發明已以一較佳實施例揭露如上,然其並非用 以限定本發明,任何熟習此技藝者,在不脫離本發明之精 神和範圍內,當可作些許之更動與潤飾,因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 【圖式簡單說明】 第1A圖繪示習知球格陣列式封裝之測試方法的流程 方塊圖。 第1B圖繪示球格陣列式封裝之測試方法的示意圖。 第2圖繪示依照本發明一較佳實施例的一種球格陣列 式封裝的測試方法的流程方塊圖 第3A〜3C圖依序繪示本發明之球格陣列式封裝之測 試方法的示意圖。 第4A〜4C圖繪示依照本發明一較佳實施例之另一種 球格陣列式封裝的測試方法的示意圖。 【主要元件符號說明】 10、30、40、50 :探針卡 12、32、42、52 :探針 20 :插座 100、200、300 :待測物 110 :銲球 120 __晶片 202、302 :球格陣列式封裝 13 1311350 97-06-10 210、310 :承載器 212 ' 312 :第一表面 214、314 :接點 216、316 :第二表面 218、318 :銲球墊 220、320 :晶片 230、330 :封裝材料 240、340 :銲球 310a :封裝單元 S10、S20 ' S30、S40、S50 :步驟 14
Claims (1)
- •1311350 97-06-10 十、申請專利範圍: 1.一種球格陣列式封裝的測試方法,包括: 提供一球格陣列式封裝半成品,該球格陣列式封裝半 成品包括: 一承載器,具有複數個封裝單元,其中該承載器具 有一第一表面及對應之一第二表面,每一該些封裝單元之 該第一表面具有複數個接點,而該第二表面具有複數個銲 球墊,該些接點分別與該些銲球墊電性連接; 複數個晶片,分別配置於該些封裝單元,並與對應 的該些封裝單元之該些接點電性連接;以及 一封裝材料,分別包覆該些晶片及該些封裝單元的 部分該第一表面; 對該球格陣列式封裝半成品進行一功能性測試; 對該球格陣列式封裝半成品進行一老化測試; 將複數個銲球,分別植接於該些銲球墊,以形成複數 個球格陣列式封裝;以及 將該些球格陣列式封裝分離,以形成個別獨立的該些 球格陣列式封裝。 ~ 一 、2·如申請專利範圍第1項所述之球格陣列式封裝的測 試方法,其巾贿㈣格關雜裝㈣,娜成個別獨 立的該些球格_式封裝之前,M包括麵些球格陣列式 封裝進行一開路/通路測試。 3.如申請專购g第2項所述之球格關式封裝的測 試方法,其巾騰腿麵針,分別 夾持該些銲球,以進行測試。 ,1311350 97-06-10 4. 如申請專利範圍第1項所述之球格陣列式封裝的測 試方法,其中該功能性測試係以複數個探針,分別接觸該 些銲球墊,以進行測試。 5. 如申請專利範圍第1項所述之球格陣列式封裝的測 試方法,其中該老化測試係以複數個探針,分別接觸該些 銲球墊,以進行測試。 6. 如申請專利範圍第1項所述之球格陣列式封裝的測 試方法,其中該老化測試的溫度約爲攝氏125度。 7. 如申請專利範圍第1項所述之球格陣列式封裝的測 試方法,其中在該功能性測試之前還包括進行一產品外觀 品質檢測。 8. 如申請專利範圍第1項所述之球格陣列式封裝的測 試方法,在分離該些球格陣列式封裝後,更包括對該些球 格陣列式封裝進行一開路/通路測試。 9. 如申請專利範圍第8項所述之球格陣列式封裝的測 試方法,其中該開路/通路測試係以複數個爪型探針,分別 夾持該些銲球,以進行測試。 16 1311350 97-06-10 七、 指定代表圖: (一) 本案之指定代表圖:圖3A (二) 本代表圖之元件符號簡單說明: 30 :探針卡 32 :探針 20 :插座 200 :待測物 210 :承載器 212 :第一·表面 214 :接點 216 :第二表面 218 :銲球墊 220 :晶片 230 :封裝材料 八、 本案若有化學式時,請揭示最能顯示發明特徵 的化學式: 無 4
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW92104140A TWI311350B (en) | 2003-02-27 | 2003-02-27 | A testing method of ball grid array package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW92104140A TWI311350B (en) | 2003-02-27 | 2003-02-27 | A testing method of ball grid array package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200416923A TW200416923A (en) | 2004-09-01 |
| TWI311350B true TWI311350B (en) | 2009-06-21 |
Family
ID=45072409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW92104140A TWI311350B (en) | 2003-02-27 | 2003-02-27 | A testing method of ball grid array package |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI311350B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105445647B (zh) * | 2015-12-18 | 2019-08-06 | 苏州华兴源创科技股份有限公司 | 一种用于测试中对bga芯片进行定位的气动定位机构 |
-
2003
- 2003-02-27 TW TW92104140A patent/TWI311350B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW200416923A (en) | 2004-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6590409B1 (en) | Systems and methods for package defect detection | |
| JP2801858B2 (ja) | テストソケット及びそれを用いたkgdの製造方法 | |
| US5721496A (en) | Method and apparatus for leak checking unpackaged semiconductor dice | |
| CN103887193A (zh) | 用于三维集成电路测试的装置 | |
| CN101821634B (zh) | 多部位探针 | |
| CN108666228A (zh) | 半导体设备及其检测设备和制造方法 | |
| JP2005322921A (ja) | バンプテストのためのフリップチップ半導体パッケージ及びその製造方法 | |
| WO1999054932A1 (en) | Leadless array package | |
| CN113053772A (zh) | 用于封装后硅通孔叠层芯片的测试结构 | |
| US20090058447A1 (en) | Fault analyzer | |
| US7723980B2 (en) | Fully tested wafers having bond pads undamaged by probing and applications thereof | |
| KR100687687B1 (ko) | 멀티칩 모듈 패키징 방법 | |
| CN1477690A (zh) | 复数个半导体封装结构的测试方法 | |
| CN1779935A (zh) | 导电凸块测试装置与测试方法 | |
| TW200828482A (en) | Method for fabricating semiconductor device to which test is performed at wafer level and apparatus for testing semiconductor device | |
| TWI311350B (en) | A testing method of ball grid array package | |
| CN1201384C (zh) | 晶圆级探针卡及其制造方法 | |
| US5940680A (en) | Method for manufacturing known good die array having solder bumps | |
| US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
| JPH0348171A (ja) | 混成集積回路板の電気的特性検査を行う方法 | |
| US6597188B1 (en) | Ground land for singulated ball grid array | |
| TW202318014A (zh) | 封裝陣列基板的測試裝置及其測試方法 | |
| US6525553B1 (en) | Ground pin concept for singulated ball grid array | |
| US6489673B2 (en) | Digital signal processor/known good die packaging using rerouted existing package for test and burn-in carriers | |
| US7420206B2 (en) | Interposer, semiconductor chip mounted sub-board, and semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MK4A | Expiration of patent term of an invention patent |