[go: up one dir, main page]

TWI310567B - Dram memory with common pre-charge circuits - Google Patents

Dram memory with common pre-charge circuits Download PDF

Info

Publication number
TWI310567B
TWI310567B TW094139053A TW94139053A TWI310567B TW I310567 B TWI310567 B TW I310567B TW 094139053 A TW094139053 A TW 094139053A TW 94139053 A TW94139053 A TW 94139053A TW I310567 B TWI310567 B TW I310567B
Authority
TW
Taiwan
Prior art keywords
bit
bit line
line
memory
circuit
Prior art date
Application number
TW094139053A
Other languages
English (en)
Other versions
TW200625330A (en
Inventor
Young-Ju Choi
Gyu-Hong Kim
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200625330A publication Critical patent/TW200625330A/zh
Application granted granted Critical
Publication of TWI310567B publication Critical patent/TWI310567B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1204—Bit line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G11C2029/2602—Concurrent test

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Description

pif.doc 九、發明說明： 【發明所屬之技術領域】 、 本發明有關於動態卩現機存取記憶體(Dynamic Random V- Access Memory, DRAM)半導體記憶體，更具體地說，是有 關於DRAM記憶體之結構及其測試。 . 【先前技術】 • 半導體DRAM記憶體傳統上包含記憶胞陣列、等化器 電路(equalizer circuit)、預充電電路、讀出放大器（sense % amplifier)，位元線以及字元線。一個普遍採用的結構包括 雙絞的(twisted)位元線。圖i是一個例子，其繪示一簡單 的傳統DRAM δ己憶體之一個部分。這些記憶體組件（沒有 特別地緣示出來），位於命名為WL之字元線以及標明為 ' 標號131至138的位元線之交又點上。位元線131至134 . 是雙絞對pair)的位元線，而位元線135至138是不 雙絞的。每一對的位元線有一標明為121到128之相關聯 的等化器電路和預充電電路，還有一標明為ιι〇到ιι7之 % M聯的讀出放大器°為改善面積的使用效率，每-讀出 放大态都由兩個記憶胞陣列所使用。 、，Ϊ體電路的製造方法，並不總是製造出完美的裝置， 亚且母t置在其生產出來之後，必須進行測試。某些時 升高的溫度和升高之電壓來進行的預燒(bum⑻測 ^其通常用於劇呆隱AM記憶體在運輸後仍能根據其規 範而運作。 在通常採用的預燒测試中，在相鄰的記憶胞之間產生 I310547Pif- :電壓差。在一沒有雙絞對位元線的記憶體之中， =如下操作來完成’即同時賦能(enable)?mG、3，^ 高電壓之位元線進行預充電’然後與能字元^ 』’ 5和8，接著再對有低電壓之位元線預充電。 ^-個包括圖i所示之雙絞位元線的記憶體，上述 ’、忒過秩亚不會在所有的相鄰記憶胞之間導致電壓差。圖 兮說明測試電壓的應用。圖2]8緣示在一代表性^量之二 憶胞f所產生的電壓。如圖2B所指出的’位元線bl〇和 四個高電壓記憶胞（以帶有垂直影線的圓圈來表示）交叉， 而位元線BLOB和四個低電壓記憶胞（以帶有水平影線的 圓圈來表示）交又。因此，讀出放大器能夠讀出（sense)位 元線BL0和位元線Bl〇B之間的電壓差。位元線BL1和 • BL1B各自和兩個高電壓記憶胞以及兩個低電壓記憶胞相 父叉。因此，在一有雙絞位元線的記憶體中，如果所有的 字元線被同時啟動，那麼，在位元線BL1和BL1B之間不 會有一個適當之電壓，並且此測試不會合乎要求地運作。 ¥ 因此，提出上述問題的先前技術之設計，將這些字元 線分成了如下這樣的兩組： 對於讀出壓力測試： 字元線WL_4k和WL_4k+3 字元線 WL_4K+1 和 WL_4K+2 對於寫入壓力測試： 字元線WL_4k和WL_4k+2 字元線 WL_4K+1 和 WL_4K+3 6
I3l〇5«pifdoc 測試，為了這些測試而啟動適當的字元線是需要四個 【發明内容】 本1§明知:供一種έ己憶體的設計(lay〇ut)，其中在 兀線對的之間，而不是在讀出放大器的之間 ^ ^ ϋ電路。每-對位元線中的兩條位元線連接到的 充，電路，並由此可將它們充電到不同的預充電電壓的， ，絲-個位元線對巾的位元線和位元線棒 連接到不_贱電電狀巾。經錢樣的配置 ^ 通過同時啟動所有的位址線來執行—讀出壓力測試= 線中的位元線和位元棒線預充電到不同^雷 堅。即使些位凡線是雙絞的，此電塵也能夠 ^ 元線被同時啟動的時候讀出。 巧的予 按照傳統的方式，經由順序地啟動偶數的字 :數:字元：，可執行一寫入壓力測試。這需要兩個S 墊^然而’由於對於本發明來說，該寫人賴 2 啟動所有的字元線來進行的， ^ 、冋蚪 可用於此寫入測試的過程之中。從而1:::同的：試墊 測試墊之數量從四個減少到兩個。 此巴所需要的 【實施方式】 •下。本發明當可作些二==可說 ^種不_方式，並且本糾不應轉為舰定於在= ul〇m Pif.doc 描述的各實施例。 所列之各圖式， 些實施例的運作。说明了本發明較佳的實施例’以及這 不同物理元件 圖式中，方框的大小並不用於表示這些 件，將用相同小。如果在多個圖式中出現相同的元 元件。 、用標號在其出現的所有圖式t表示此一 在不同的單元中 到本領域的技蓺者 只有那些對將本實施例之理解傳達 述。那些沒有所/、須的部分，才作出繪示並加以描 所瞭解。 S/、部分和元件，是傳統的並已為本領域 圖3說明—第一给 括三個DRAM f己憶的設計。圖3所示之實施例包 3〇5。六個標明為31^的陣列塊(a卿Wock)302，304和 體陣列塊之間。每個出放大器，位於這些記憶 條位元線。按照傳^放按照傳統那樣連接到兩 化器電路(以帶有傾4線^位f線之間連接著等 化器被標明為322; '方鬼表不）。―代表性的等 都有-等化器電路。4 ’要注意在每—對的位元線之間 方2中’預充電器電路由帶有水平以;5千古 方形來表示。帶有垂 :有水千以及垂直影線之長 器’而帶有水平影線之方形表不高電墨的預充電 路°例如’標明為3 ' 低電壓的預充電器 而方塊324代表—高^塊代表一低電墨的預充電器电 中的線路細節、這也等：二充電器。這些預充電器電％ 〜寺化錢路，以及這些記憶^ !31〇56^〇〇 ==參考圖7A，7B*7C而作出描述。這些等化 =ΐ Γ器控制訊號EQ-A、即』等來控制，而這些 預充電@ f路丨—預充f控制訊號pRE—A、pRE_B等來控 制。 -二 口。每一讀出放大器連接到一對位元線。例如，讀出放大 裔311連接在標明為BLn和的位域之間。同樣地， ^等化n ’例如等化器322，連接在每—對位元線的位 Μ之間H每—對位元線巾的每—條位元線，連接 到不同的預充電器電路之中。也就是說，這些預充電器電 路連f在—對對的位元線之間，而這些位元線對連接到每 -個讀出放大器。因此，在預燒測試的過程中，在每一個 =7L線^中的兩條位元線，可被充電到不同之預充電電 壓。其結果是’在預燒賴的過程巾，鄰近的記憶胞具有 如圖4B所示之高和低電壓。帶有水平影線的預充電器電 路’連接到低電壓、線VBL—L，而帶有垂直影線的預充電器 電路，連接到冑電壓、線VBL—H。 °° 二在此使用的術語低電壓和高電壓，是用以表示對於這 些Ϊ憶?陣列的某特定線路，這些電壓是低的和高的。這 二二£是在預燒測試的過程中，傳統上所使用的低電壓和 1電壓位準(level)。要注意的是，在正常操作的過程$， 按照傳，那樣’所有的位元線被預先充㈣相同的電壓。 在°賣出壓力測试的過程中，所有的位址線(address 如圖4A所示那樣，被同時地啟動。在位元線BLO和 BLOB ’以及在Bu和BUB上的電壓，如圖仏所指出的 i3l〇^77Pifdoc 那樣。相鄰的記憶胞之電壓，如s 4B戶斤緣示的那樣。從 圖4B可見，每一位元線只讀出充電到—特定電壓的記憶 胞。這對於不雙紋的和雙絞的位元線對都是如此。 利用圖3所示的安排，有可能對這些位元線以及位元 線棒(bit lines bar)，同時預先充電到不同的電壓位準。也 就是說，=如BU # BL1B連接到不同的預充電器，而這 些預充電為接著連接到不同的預燒預充電電壓Η和 VBL-L。例如，此位元線BL1和BUB可被同時充電到 不同之電壓。如圖4A所指出那樣，這縮短了此測試的週 期。 圖5A和5B指出用於進行晶圓(wafer)預燒測試的結 構。行解碼益（column decoder)501連接到記憶體陣列502， 此陣列有第一和第二的陣列塊506和51〇。讀出放大器5〇7 位於陣列506以及510之間。墊(pad)5〇8和509連接到外 部的測試裝置，由此將適當的訊號提供給字元線。圖7A、 7B和7C提供記憶體5〇2各不同實施例的詳細圖示。晶圓 預燒控制訊號(wafer burn in control signal, WBE)將晶圓預 燒處理器504啟動。然後’晶圓預燒處理器504啟動位址 解碼益（address decoder)505。 經由所示之電路’可進行兩個測試。該兩個測試是讀 出屢力測試(Sense Stress Test)以及寫入壓力測試(％如 Stress Test)。請注意的是，只需要兩個墊508和5〇9以提 供訊號而執行這些測試。只需要兩個墊的原因是，如前所 說明的’此記憶體包含具有兩個電壓位準的預充電哭， D〇 5 rfq 1310567 18473pif.doc 且在讀出測試之過秘中’所有的線都被同時地啟動。在寫 入測試的過程中，這些1字元線被分成兩個組，它們需要兩 個測試墊。然而，這些相同的墊可在讀出測試的過程中， 用於啟動所有的線。
這兩個測試執行的方式，將在如下作出描述。在讀出 壓力測試中，如前所述，所有的字元線被同時地啟動。圖 6 A中，一個時序圖、繪示出该項出壓力測試是如何執行的。 時間段(the period of time)a、b、c和d沿著水平線表示出 來。請注意字元線P一even和P—〇dd是被同時啟動的9同 樣的，此低的和高的預充電VBL—Η和VBL—L在同—時 間發生。充電發生在時間段a和c。讀出發生在時間段,b 和d之中。 在圖5B，更詳細地繪示出在一寫入壓力測試的過程 中，該位址解碼器505啟動這些字元線的方式。所有的字 元線都由連接到墊508和509的兩個訊號1)_^^11和？_〇(1(1 來啟動。 在寫入壓力測試的過程中，按照傳統那樣，這些字元 線被分成如下偶數線和奇數線的兩組： 1) WL—4K 與 WL一4K+2 2) WL—4K+1 與 WL—4K+3 在讀出壓力測試的過程中，所有的字元線都同時被啟 動。也就是說’上面的兩組結合為如下的一組： WL—4K、WL—4K+1、WL—4K+2 和 WL—4K+3 因此’該讀出壓力測試以及寫入壓力測試可只用兩個 1310567 18473pif.doc 測試墊來進行。這就和先前技術所要求的四個測試墊形成 了對比。 如圖5B所示’該兩個測試訊號P_even和p_〇dd提供 輸入(input)到柵(gate)561至564，由此產生訊號PWBE0、 PWBE1、PWBE2以及PWBE3，這些訊號按照如下啟動各 字元線： PWBE0 字元線 〇、4、8、12 等
PWBE1 字元線 1、5、9、13 等 PWBE2 字元線 2、6、1〇、14 等 PWBE3 字元線 3、7、11、15 等 | 此操作的時序繪示於圖6B之中。如上述的時序7圖厂 樣，時間段a、b、c等沿著水平軸來展示。在此情況下， P_even和P—odd字元線訊號發生在不同的時間段之中。 然而，位元線訊號VBL—L和VBL_H發生在不同的時間。 在時間段a ’資料被寫入到節點(n〇de)WL_4K、WL_4K+2 等4之中。而在時間段b ,資料被寫入到節點WL_4K+1、 WL_4K+3等等之中。 — 圖7A ’ 7B和7C說明了三個不同的實施例。在圖7A 所說明的實施例中，對於每個記憶胞陣列中的每一對位元 線，都有一等化裔電路以及一預充電電路。在圖7B所說 明的實施例中，對於連接到每個讀出放大器的兩個記憶胞 陣列，其中的位元線有—公共的等化器電路。在圖7B所 說明的實施例中，對於每個記憶胞陣列中的每一對位元 線，都有一預充電電路。在圖7C所說明的實施例中，對 13m§lrdoc 於連接到每個讀出放大器的兩個記憶胞陣列，其中的位元 線有-公共的等化㈣路以及-公共的賊電電路。 概括來講，在圖7A所說明的實施 憶胞陣列中的每—對位元線，都有—等化器以電 =路。在圖7B所說明的實施例中，有公共的等化器電路。 在圖^所朗的實施例巾，不僅有公共的等化器電路， 而且還有公共的預充電電路。 電電3二二.和7C中’某些等化器電路和某些預充 電電路疋的(eilxled)，並將在如τ作㈤ 只對一個預充電和等化器電路作出二 二=ΐΓ摘合於其他處在相同情形下的等化器和 預充屯為電路。母一個單獨的預充電 =等化器電路，基本上由如圖那樣連接的傳:電:彳:
圖7Α所說明的實施例，含有DRa 706和708。讀出放大器7〇5位於陣列7〇ι^車列7〇1， 出放大器707位於記憶體陣列寫和7〇 6之間。讀 列701含有預充電電路7G2A以及等化B。記憶胞陣 胞陣列706含有預充電電路702B α及等二〇3八。記憶 請，意這些預充電電路如先前所描述那樣，^路703B。 和尚的電壓線VBL—Η以及VBL· L·之上’。連接到這低的 化器電路之相同配置’位於記憶體陣列電電路和等 圖％所說明的實施例，含有DR : 7〇8之間。 725和似。讀出放大器722位於陣列=己憶跑陣列721， 和725之間。讀 13 13 1 05677pif.doc
出放大器726位於陣列725 * 728之間。預充電電路722A 和陣列721相關聯(associated)，而預充電電路72沈和陣列 725相關聯。等化器723為記憶胞陣列721和記憶胞陣列 725提供服務。預充電電路和等化器電路之相同配置，出 現於記憶胞陣列725和728之間。 圖7C所繪示的實施例含有DRAM記憶胞陣列乃卜 755和759。讀出放大器752位於陣列乃！和⑸之間4 出放大器756位於陣列755和759之間。預充 ^ 位於記憶胞陣列751和755之間，並為該兩個記憶胞陣列 ==同等化器電路75从位於記憶胞陣列751 路測和咖電路麗為陣細“ ^電 應該理解的是，在圖3、7Α、7Β#σ7(^== 列1。只缘示三個記憶體塊是為了 St:明 = = 數量之記憶體 :寬度。該記憶體剩餘的部分類二== 雖然本發明已以較佳實施例揭露如上，缺 熟習此技藝者，在不脫離ϊ發二 :::内：，可作些許之更動與潤飾，因此本 ： 章巳圍§視後附之申請專利範圍所界定者為 又 【圖式簡單說明】 圖 1繪示一簡單的傳統DRAM記憶 體 14 if.doc 131056¾ 圖2A和2B說明一個妨礙對記憶體進行有效測試的問 題。 圖3是第一實施例的一方塊圖。 圖4A和4B繪示在第一實施例中，在各相鄰記憶胞中 的電壓。 圖5A和5B說明此測試模式之結構。 圖6A和6B是時序圖。 圖7A，7B和7C說明三個不同的實施例。
【主要元件符號說明】 110-117 :讀出放大器 121-128:等化器電路和預充電電路 131-138 :位元線 302 :第一記憶體陣列塊 304 :第二記憶體陣列塊 305 :第三記憶體陣列塊 311 :第一讀出放大器單元 312 :第二讀出放大器單元 313 :第三讀出放大器單元 314 :第四讀出放大器單元 315 :第五讀出放大器單元 316 :第六讀出放大器單元 321 :低電壓的預充電器 322 :等化器 323、324 :高電壓的預充電器 15 1310561* 501 行解碼器 502 記憶體陣列 504 晶片預燒處理器 505 位址解碼器 506 第一陣列塊 507 言買出放大益 508 、 509 :墊 510 :第二陣列塊
552、553、561、562、563、564 :栅電路 70卜 706、708、72卜 725、728、75卜 755、759 :記 憶胞陣列 702A、702B、722A、722B、753A、753B ··預充電電 703A、703B、723、754A、754B :等化器電路 705、707、722、726、752、756 :讀出放大器 16

Claims (1)

1310567 修正日期:97年6月日 气许t月、。日修正本 爲第94D9053號中文專利範圍無劃線修正本 18473pif.doc 十、申請專利範圍： 1.一種半導體記憶體裝置，其包括： 夕個安排在一個二維記憶胞矩陣中的記憶胞，前述的 記憶胞矩陣分成多個二維的記憶胞陣列； 多個字元線’這些字元線以一第一方向穿過前述之記 憶胞矩陣； 多個位70線對，前述之位元線在一第二方向穿過前述 之記憶胞矩陣，每-對的位场有—第—和第二的位元線； ▲二述記憶胞的其中之―，位於—字元線和前述第一或 前述第二位元線的交叉處之上； 交替的(alternate)前述位元線對在相鄰的記憶胞陣列 之間雙絞起來； 每一對位元線有一相關聯的讀出放大器，由此檢測前 述各對位元線之間的電壓差別；以及 -夕個預充電電路’其每-預充電電路用以給兩相鄰位 讀射的-條位讀充電，在每—位元線對巾的兩位元 •線是充電到不同的電壓；及 〜讀出壓力測試電路，其同時啟動所有字線；藉此，當 月1J述預充電電路將每-位元線對中的兩位元線充電至不同 電壓及所有字線被同時啟動時，每一位元線僅讀出充電至 特定電壓之記憶胞。 2.如申請專利範圍第1項所述之半導體記憶體裝置， -、中刖述的預充電電路，實際上(phySicaUy)位於前述位元 線對之間。 17 1310567 18473pif.doc 睛寻利靶….…千導體記侉體 其中在讀出測試的過程中，前述的預充電電路將=: 線中的兩條位S線，充電到不同的預充電電壓j、疋 4.如申請專利範圍第3項所述之半導體ς 其中所有的字喊铜；地賦能： 其中在讀出測試的過程中，半憶體裝置， 憶胞，被預充電到相同的電塵。位7^買出之所有的記 6.如申請專利範圍第2項 其中前述的記憶胞是DRAM記憶胞。+V體錢體裝置， λ如中請專利第i項所述 申等圍第它和每-對位元線相“體裝置， 其中有單獨的預充i電路=記憶體褒置， 個記憶體陣列相闕聯。早獨的專化斋電路，它們與每 t中9有It專利範圍第7項所述之半導體記，㈣番 憶體陣列相關聯的單獨的預充2 置，二，專利範圍第7項所述之半導； 直其尹的預充電雷败丁予懘屺億體裝 的位元線所共用。 專化态電路被兩個記憶體陣列中 置，发專利範固第1項所述之半導體a 罝其中則述的預充蕾％ 耀5己憶體裝 -位元線對中的J電電路安排成兩組的預充電電路，卷 的兩條位樣接到不同預充電C中： 18 I31〇568Z3p,doc 預充電電路，由此，在測試操作的過程中，每一組的預充 電電路被充電到不同的電壓，使得每對位元線中的兩條位 元線將被充電到不同的電壓。
12.—種半導體記憶體，其包含多個記憶胞陣列、多個 字元線、含有兩條位元線的位元線對、用以檢測前述這些 位元線對之電壓的讀出放大器，以及在相鄰的記憶胞陣列 之間雙絞起來的交替的前述位元線對，該半導體記憶體之 改良在於包括： °
位於相鄰的前述位元線對之間的預充電電路 兩相鄰位元線對中的-條位域的每個預充 試操作的過程中，前賴預充钱路調整 線對中的兩條位元線充電到不同的電壓， ； 兀 由此，在預燒讀出測試的過程中，當前 線被同時啟動時，前述所有的位元線上將會^有之字兀 13·如申請專利範圍第12項所述之半導 電壓。 中在正常操作的過程中，前述的預充電電=憶體，其 充電到相同的預充電電壓。 別述位7G線 14. 如申請專利範圍第12項所述之半 一個位元線對包括一等化器電路。 圮憶體，每 15. 如申請專利範圍第14項所述之半導 中有單獨組的預充電電路和單獨組的等化，憶體，其 每個記憶體陣列相關聯。 电略’它們與 16. 如申請專利範圍第14項所述之半 其中有單獨組的預充電電路斑每 ^記憶體， 母1口°己^體陣列相關 19 13105¾ 73pif.doc 聯，並且，前述等化器電路被兩個記憶體陣列中的位元 所共用。 ’ 17. 如申請糊範㈣Η顧狀轉敎憶體，直 令的預充電電路和等化器電路被兩個記憶體陣列中的位元 線所共用。 18. —種半導體記憶體，其包括： 對的Si::線Ϊ位，線交叉處的記憶胞，組織成位元線 位= 母"'個位元線對有—條位元線以及一 ::線棒，母一字元線在與每個位元線對中的—位元線或 線棒處和一個記憶胞交又’每個位元線對有一讀 有多成記憶胞陣列，每個記憶胞陣列 來位元軸在各陣列塊之間雙絞起 線，:兩個位元線對中的-條位元 r於給每-位元線對中的兩條二充電:= 中在第18項ΐ述之半導體記憶體，其 -位元線對中的位元:私：中’前述預充電電路給前述每 作的過程中充電到不同之電壓，而在正常操 兀線’充電到相同之電壓。 母彳辑封中的位 20 1310567 18473pif.doc 20.如申請專利範圍第1項所述之半導體記憶體裝 置，包括兩個測試墊以及電路邏輯，其用以在一寫入測試 操作的過程中，同時啟動所有偶數的字元線或所有奇數的 字元線。
21
TW094139053A 2004-11-10 2005-11-08 Dram memory with common pre-charge circuits TWI310567B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040091454A KR100630714B1 (ko) 2004-11-10 2004-11-10 트위스트 비트 라인들에 센싱 스트레스를 효과적으로 줄수 있는 프리차아지부를 갖는 메모리 장치, 그 웨이퍼번-인 테스트 방법 및 프리차아지부의 배치 방법
US11/245,350 US7327610B2 (en) 2004-11-10 2005-10-05 DRAM memory with common pre-charger

Publications (2)

Publication Number Publication Date
TW200625330A TW200625330A (en) 2006-07-16
TWI310567B true TWI310567B (en) 2009-06-01

Family

ID=36316164

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094139053A TWI310567B (en) 2004-11-10 2005-11-08 Dram memory with common pre-charge circuits

Country Status (4)

Country Link
US (1) US7327610B2 (zh)
KR (1) KR100630714B1 (zh)
CN (1) CN1819057B (zh)
TW (1) TWI310567B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI620196B (zh) * 2015-12-29 2018-04-01 Taiwan Semiconductor Manufacturing Company Ltd. 針對雙埠式靜態隨機存取記憶體(dp-sram)的飛跨式與交錯式位元線架構
TWI728675B (zh) * 2019-09-20 2021-05-21 日商鎧俠股份有限公司 記憶體裝置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100838363B1 (ko) * 2005-10-20 2008-06-13 주식회사 하이닉스반도체 센스앰프 회로
US7324396B2 (en) * 2005-10-20 2008-01-29 Infineon Technologies Ag Sense amplifier organization for twin cell memory devices
KR100827444B1 (ko) 2006-12-22 2008-05-06 삼성전자주식회사 반도체 메모리 장치 및 이의 번인 테스트 방법
US7495976B2 (en) * 2007-01-08 2009-02-24 Arm Limited Repairing integrated circuit memory arrays
KR100913969B1 (ko) 2007-07-26 2009-08-26 주식회사 하이닉스반도체 메모리 장치의 이퀄라이즈 트랜지스터 레이아웃
US7697343B2 (en) * 2007-09-27 2010-04-13 Intel Corporation Circuit and method for pre-charging from both ends of an array in a read operation in NAND flash memory
CN101645305B (zh) * 2008-08-05 2013-03-27 辉达公司 静态随机存取存储器的自动跟踪数据
US7881137B2 (en) * 2008-10-23 2011-02-01 Qualcomm Incorporated Read assist for memory circuits with different precharge voltage levels for bit line pair
CN102496389B (zh) * 2011-11-30 2014-11-05 中国科学院微电子研究所 一种读取时序控制电路
WO2013100982A1 (en) * 2011-12-28 2013-07-04 Intel Corporation Apparatus and method for improving power delivery in a memory, such as, a random access memory
KR102125568B1 (ko) * 2014-02-19 2020-06-23 에스케이하이닉스 주식회사 반도체 장치 및 그 테스트 방법
CN104601734B (zh) * 2015-02-14 2018-06-01 成都我来啦网格信息技术有限公司 一种智能储物柜的在线激活方法
KR20160124582A (ko) * 2015-04-20 2016-10-28 에스케이하이닉스 주식회사 센스앰프 및 이를 포함하는 반도체 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07118196B2 (ja) * 1988-12-28 1995-12-18 株式会社東芝 スタティック型半導体メモリ
JP2793427B2 (ja) * 1992-04-08 1998-09-03 株式会社東芝 半導体装置
KR100319897B1 (ko) * 2000-01-31 2002-01-10 윤종용 파이프라인 구조에서의 데이터 테스트 시간을 줄일 수있는 반도체 메모리장치
US6307768B1 (en) * 2000-12-28 2001-10-23 Infineon Technologies Richmond, Lp Bitline twist with equalizer function
US6721217B2 (en) * 2002-06-27 2004-04-13 Texas Instruments Incorporated Method for memory sensing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI620196B (zh) * 2015-12-29 2018-04-01 Taiwan Semiconductor Manufacturing Company Ltd. 針對雙埠式靜態隨機存取記憶體(dp-sram)的飛跨式與交錯式位元線架構
TWI728675B (zh) * 2019-09-20 2021-05-21 日商鎧俠股份有限公司 記憶體裝置

Also Published As

Publication number Publication date
KR20060042702A (ko) 2006-05-15
CN1819057A (zh) 2006-08-16
US7327610B2 (en) 2008-02-05
TW200625330A (en) 2006-07-16
KR100630714B1 (ko) 2006-10-04
US20060098508A1 (en) 2006-05-11
CN1819057B (zh) 2012-04-11

Similar Documents

Publication Publication Date Title
TWI310567B (en) Dram memory with common pre-charge circuits
TW538414B (en) Semiconductor device
TWI286753B (en) Source side sensing scheme for virtual ground read of flash EPROM array with adjacent bit precharge
TW396307B (en) Singal transmission system using PRD method, receiver circuit for use in the signal transmission, and semiconductor memory device to which the signal transmission system is applied
CN104575602B (zh) 半导体存储器
US8059471B2 (en) Method and apparatus of operating a non-volatile DRAM
CN104051008B (zh) 存储器装置及降低读取操作下位线上耦合噪声的方法
TW442796B (en) A new DRAM sensing scheme for eliminating bit-line coupling noise
JPS63244400A (ja) メモリセルの検査回路装置および方法
CN105761747B (zh) 静态随机存储器位线预充电路
JPH0836885A (ja) ダイナミックランダムアクセスメモリ
JPH0312900A (ja) Ｒａｍテスト用記録回路
TWI789307B (zh) 半導體儲存裝置
TWI292158B (en) Isolation control circuit and method for a memory device
JPH0349092A (ja) 半導体集積回路メモリのためのテスト信号発生器およびテスト方法
JP3798477B2 (ja) ダイナミック・ランダム・アクセス・メモリ用のデータ検出回路
TW451467B (en) Semiconductor device
JPS61206255A (ja) 半導体メモリ装置
TW320723B (en) Semiconductor memory device and testing method thereof
JPH0411379A (ja) 半導体メモリ
JP2609211B2 (ja) メモリセルの検査回路装置および方法
TW410345B (en) Sense amplifier block layout for use in a dynamic random access memory
TW200540877A (en) Low power dissipating sense amplifier
JPS6077457A (ja) ビツト線の前充電を増強するワ−ド線を持つたｆｅｔ読出し専用メモリ配列
JP5587141B2 (ja) 半導体装置