TWI309541B - Method for fabricating punch type leadless ic packages - Google Patents

Description

•1309541 * 睿 九、發明說明： 【發明所屬之技術領域] 本發明係有關於半導體封裝技術之單體化分離 Ο—)，特別係有關於—種沖裁式無外引腳封裝構造 之製造方法。 【先前技術】 在目刖的半導體封裝製造技術中，先將複數個載體單元 _ 集成在—基材以供進行封裝製程，是相當常見的且符合經濟 效率。當大部份的封裝製程完成之後，方進行單體分離^ 分離出複數個半導體封裝構造。譬如說，使用導線架作為基 材製作出無外引腳封裝構造（leadless IC㈣―）亦是: 匕在I程最後進行單體分離。就已知的分離種類，無外^ — ㈣裝構造可進-步區別為沖裁式（p_hing⑽)與鑛切式 (咖ing type)。其中在沖裁式無外引腳封裝構造中，複數個 ^ /體係個別形成’以沖裁導線架引腳之方法便可達到單體 鲁分離之效果。而鑛切式則是以—封膠體連續覆蓋所有載體單 70必須以高速旋轉的鋸切刀同時切斷封膠體與引腳，對於 刀具的磨損影響較大且較耗時。 八如第1圖所不，習知沖裁式無外引腳封裝構造是以一次 王裁切的動作完成單體分離，導線架1]〇固定在一沖裁設備 之載A ! ! ° 上，並以沖裁刀12 —次切斷該導線架11 〇之引腳 ’而不會切到預定形狀之封膠體13〇。配合參閱第2圖， 知冲裁式無外引腳封裝構造100主要包含該導線架110之 ° 、—晶片120、以及一封膠體130。該晶片120係設 :1309541

置於該導線架110並藉 错由複數個銲線121電性連接至該些 腳1。模封形成該封膠體13 : 合該些引腳⑴，但 :應:片：並結 沖裁。該些引腳U i之 ^ 合。在沖裁之前，面亦=為顯露狀’可供表面接 補露出y下^以1御先形成㈣些㈣⑴之 接。然而如第；圖所亍’：避免引W化並有助於薛 圖所不，在習知的沖裁過程中，沖 對腳U1之沖切力量會導致引腳U1容易由該封膠體 130剝離，甚至掉落的問題發生。此外，如第2圖所示，在 該些引腳⑴之沖裁面會有毛邊現象，容㈣傷人體或電子 元件。 【發明内容】 土本發明之主要目的係在於提供一種沖裁式無外引腳封裝 構造之製造方法，用以解決習知單程沖裁的製程中會引起沖 裁式無外引腳封裝構造之引腳剝離、掉落與毛邊等問題，故 能提昇製程良率，更可增加引腳之電鍍面積。 本發明的目的及解決其技術問題主要是採用以下 技術方案來實現的。依據本發明揭示一種沖裁式無外弓丨 腳封装構造之製造方法。首先，提供一具有複數個載體單元 之導線架，每一載體單元内係形成有複數個引腳，在相鄰载 體單元之間係可形成有一堵住桿（dam bar)。再將複數個晶片 没置至該導線架，並以適當方式使該些晶片電性連接至該此 引腳。之後，個別形成複數個封膠體於對應之該些載體單 元，以結合該些引腳但顯露該些堵住桿。在封膠之後，進行 1309541 一半沖裁㈣，沿著該些封«之外周緣形成複數個半凹缺 口於該些引腳。之後’進行-電鑛步驟，形成一電鑛層於該 些弓丨聊包含該些半凹缺口之外露表面。最後，進行一全沖裁 步驟’沿著該些半凹缺口切斷該些引腳，而分離成個別之封 膠體。另揭示依上述製程所製成之沖裁式無外引腳 造。 再 在前述的製造方法中 些引腳之上表面。 在前述的製造方法中 些引腳之下表面。 在前述的製造方法中 線以電性連接至該些引 ，該些半凹缺口係可形成於該 ，該些半凹缺口係可形成於該 該些晶片係可藉由複數個 銲 腳 在前述的製造方法中，贫此坐 τ °亥些+凹缺口之深度可約Α 該些引腳之厚度三分之—$_人 ^ 土 一刀之一 0 在前述的製造方法中，上述 4之電鍍步驟係為化學雷 鍍或是電解電鍍。 4 在前述的製造方法中，該 锡 ^ ^ 電鍍層係可選自於錫、 鉛、錫-祕之其中之—。 【實施方式】 在本發明之第一具體實 3G圖，揭示一種沖裁文益认中’配合參閱第3Α至 第4圖則為製程中使^卜引㈣裝構造之製造方法， 、，本如笔之—導線架之了員面示意圖。 f先，如第3Α及4圖所 貝职 線架21G係具有複數個载:' ’提供1線架21G ’該導 早7^ 21〇a，每〆載體單元21〇八 1309541 内係形成有複數個引腳211，且在相鄰載體單元21〇A之間 係形成有一堵住桿212(dam bar)，以連接該些引腳2 11。在 本實施例中’每一載體單元21 0A内可另形成有至少一晶片 承座213。通常該導線架210係為全金屬材質並具有約〇2 毫米（mm)之厚度。但該些引腳211係不具有習知可形成j、j 或海鷗形外引腳之長度。每一引腳211係具有一上表面2Ua 與一下表面211B。

如第3B圖所示，設置複數個晶片22〇至該導線架21〇， 可利用已知的黏晶技術將該些晶片22〇之一表面黏貼至該導 線架210之該些晶片承座213。此外，在不同類型的導線架 中’其引腳亦可供黏晶之用。 為使該些晶片220可電性連接至該些引腳211。如第3C 圖所示’利用打線技術形成複數個銲線2 2 1，該此曰η 220係藉由該些銲線221以電性連接至該些引腳2ιι之上表 面211A。此外，亦可利用内引腳接合與覆晶接合等技術達 到晶片220與導線架2 1 〇之電性互連。 之後，如第3D圖所示，可利用壓模、印刷或點膠方式 形成複數個封膠體230於對應之該些載體單元21〇A，以結 ^該些引腳2U但顯露該些堵住桿212。換言之，每—裁體 單元2l〇A冑可對應到一個封膠體230。在本實施例中，該 一封膠體23G係為壓模形成，通常該些封膠體係為絕緣 材料匕3可固化樹脂、無機填充劑、固化促進劑與色料等 等。每-封膠體230除了密封對應載體單元應上的晶片 更畨封該些引腳211之大部份的上表面2UA。但在本 ；Γ309541 實施例中’該導線架21〇之堵住桿212、引腳211之下表面 211B、晶片承座213之下表面以及引腳211之些許上表面 211A係不被該些封膠體23〇所覆蓋。 如第3E圖所示’在該些封膠體23〇形成之後方進行一半 沖裁步驟。將該導線架21〇固定在一沖裁設備之載台2ι上。 利用複數個沖裁刀22沿著該些封膠體23〇之外周緣23丨形 成複數個半凹缺口 211C於該些引腳211，值得注意的是，

於半沖裁步驟後所形成的該半凹缺σ 211C，其开績並不限 定，可以是凹型或者是U型等其他幾何形狀。在本實施例 中，該些半凹缺口 211C係形成於該些引腳211之上表面 211A。該些半凹缺口 2nc之深度約為該些引腳之厚度 二分之一至二分之一。即是在半沖裁步驟中不可切斷該些引 腳211，以利電鍍。 一 F圖所示，進行一電鍍步驟，其係形成一電鑛 謂於該些引腳211包含該些半凹缺口 2nc之外露表面 其中在本實施例中，該些引腳2i i可供電錢層⑽形成 外露表面係包含上述顯露在該些封膠冑23 212、引腳m之下表面211B、晶片承座213之=者住 日曰月承座213之下表面以 引腳川之些許上表面211A及半凹缺口 2uc。此外該 ^步驟係可為化學電鑛或是電解電鍍等其他方式。而該電 層240之材質係可選自於锡、錫-錯、錫-祕之其中之一。 最後，如第30 W所示，進行_全沖裁步驟，經過到 與電鍍之導線架21〇係固定在另 ㈣二目“ # U疋在另-冲裁設備之載台上 具有沖切槽道以提供沖裁刀32之全沖裁行程。並 ：Γ309541 用該些沖裁刀32沿著該些半凹缺口 2UC切斷該些引腳 2 1卜而分離成個別的封膠體230。在本實施例中，該些引腳 211係被該些封膠體230結合而與該些堵住桿212分離。在 本發明並不局限沖裁設備之種類，在半沖裁步驟與全沖裁步 驟中使用的沖裁設備可為相同或不相同。 如第5圖所不，稽田琢全沖裁步驟可得到複數個沖裁式 無外引腳封裝構造’利用上述半沖裁步驟實施在封膠步

驟與電鍍步驟之間並在全沖裁步驟之前，以降低全沖裁步驟 時對引腳211和封膠體230結合處所造成破壞性的沖切應 力。故能防止該些引腳211由與封膠體230結合界面產生裂 縫’不會有習知因-次全沖裁造成引腳剝離與引腳掉落之問 題，並進—步解決了引腳毛邊問題。並且，如第6圖所示， 原广半凹缺口 2UC内之電鍍層“Ο可增加產品中引腳211 ::側緣之電鍵面積’減少該㈣腳2ii之鱗化以及增加上 板時對焊球或錫膏的接合能力。 因此，在本發明之第— 兩段式沖裁方… 例中另揭示了上述包含 6圖所- 沖裁式無外引腳封裝構造。如第5及 圖所不，該沖裁式I外 架no之複數個： 裝構造200主要包含-導線 <複數個W腳21】、— -電鍍層240。每—引腳曰曰片22〇、-封膠體230以及 以兩段式沖裁形成之顯露於封膠體外之外端係具有 其中該第-切面2UD4 —切面2UD與一第二切面211E， 2UC< —側·彳a^料沖裁步卿成之半凹缺口 所覆蓋（如第3F(S|成（如第3E圖所示），且被該電鍍層240 ^ t圖所示）。兮贫 )6亥第二切面211E係為由前述全沖 1309541

所形成之引腳外露端面。在本實施例中，該料腳211 之第一切面211D係與對應引腳211之上表面2uA相連接。 在不同實施例中，該些引腳2U之第-切面211D亦可與對 應引腳之下表面相連接。該晶片22()係設置於該導線架 之日日片承座213並以形成複數個銲線22ι之打線技術或 疋覆日日接α方式使该晶片22〇與該些引腳叫電性連接。該 封膠體230係形成於該導線架2Η)上並與該些引腳211 ;; 口較佳地’該些引腳211亦可具有一稍突出於該封膠體㈣ 侧邊之上表面2ΐιΑ以及下表面2UB。該電鑛層州係至少 形成於該些引腳211之該些第一切面2UD，更可形成在該 1稍突出於該封膠體23〇侧邊之引腳2ιι之上表面211入與 引腳下表面211B以及該晶片承座213之下表面。 、 在本發明之第二具體實施例中，揭示另—種沖裁式無外 引腳封裝構造之製造方法。在半沖裁步驟之前的封裝步驟，

如導線架提供、黏晶與封膠等等，其係大致與第一具體實施 例相同，不再贅述。 之後，進行一半沖裁步驟。如第7A圖所示，在半沖裁步 驟之前，複數個晶片320已設置於一導線架31〇，並以複數 個銲線321電性連接至該導線架310之複數個引腳311。一 封膠體330係形成於該導線架3 1〇之對應載體單元，以結合 該些引腳3 11但顯露該導線架3丨〇之複數個堵住桿3 2。在 半沖裁步驟中，該導線架310係可反向固定於—沖裁設備之 栽台3 1，並利用複數個沖裁刀42沿著該些封膠體之外 周緣331形成複數個半凹缺口 3UC於該些引腳31丨。在本 11 1309541 實施例中’該導線架310係反向設置於該载台31，而該些半 凹缺口 311C係形成於該些引腳311之下表面3Ub。 如第7B圖所示，在半沖裁之後進行—電鍍步驟其係形 成一電鍍層340於該些引腳311包含該些半凹缺口 3nc之 外露表面，即該些引腳311之部分上表面3Ua、下表面Ha 以及該些半凹缺口 311C。 —一 /外，软守蜾罘3 10可2

為正向放置於-沖裁設備之載台51，並利用複數個沖裁； 52沿著該些半凹缺口 3UC切斷該些引腳3"，而分離成4 = 此’本發明之半凹缺口無論是形成在〗 沖裁…皆能解決習知單程沖裁的製程中们 藉腳封裝構造之引腳剝離、掉落與毛邊等問題 '昇製程良率，更可增加引腳之電鑛面積。 明作二所二’上僅是本發明的較佳實施例而已’並非對本每 上，然而雖然本發明已以較佳實施例揭露女 脫離本發明之申請==，任何熟悉本項技術者，在不 性變化與㈣料的任打間早修改、等M 【圖式簡單發料技術範圍内。 習头冲裁式無外引腳封裝構造在沖裁單 不意圖。 〜m如 第2圖：@ i 第3A至3G圖裁式無外引腳封裝構造之截面示意圖。 式無外封本::…一具體實施例，—種沖裁 5丨腳封裝構造在製造過程中之截面示意 12 :1309541 圖。 依據本發明之第一具體實施例，使用於該沖裁式無 第$ 外引腳封裝構造之導線架 之俯視示意圖。 依據本發明之第一具體實施例，該沖裁式無外引 Λ 封裝構造之載面示意圖。 +圖.依據本發明之第一具體實施例，該沖裁式無外弓I聊 第 封裝構造:之側面示意圖。 至7C圖：依據本發明之第二具體實施例，另—種沖 裁式無外引腳封裝構造在製造過程之兩沖裁步驟 • 中之截面示意圖。 主要元件符號說明】 11 載台 12 21 載台 22 31 載台 32 41 栽台 42 51 載台 52 沖裁刀 沖裁刀 100沖裁式無外引腳封裝構造 110導線架 ill引腳 120晶片 121銲線 130封膠體 140電鍍層 211引腳 211 C半凹 體草元 表面 二切面 200沖裁式無外引腳封裝構造 21〇導線架 210Α載 211Α上表面 211Β下 211D第一切面 211Ε第 13 :1309541 212 堵住桿 213 晶片承座 220 晶片 221 銲線 230 封膠體 231 外周緣 240 電鍍層 310 導線架 311 引腳 311B下表面 311C半凹缺口 312 堵住桿 320 晶片 321 銲線 330 封膠體 331 外周緣 340 電鍍層 311A上表面

14

Claims (1)

1309541 十、申請專利範圍： k h月 卜厂種沖裁式無外㈣封麵造之製 提供-導線架’其係具有複數個載體單元 元内係形成有複數個引腳； 載體早 設置複數個晶片至該導線架，並使該些晶片電性連接至 該些引腳； 电注連接至 形成複數個封膠體於該迆截體罝分，，v a人 、隹> , —戟體単兀，以結合該些引腳； 進仃一半沖裁步驟，沿著該此封膠體 個半凹缺口於該些引腳； 卜周緣形成複數 進行-電鐘步驟，形成—電鍍層於該些引腳包含該 凹缺口之外露表面；以及 進行—全沖裁步驟’沿著該些半凹缺口切斷該些引腳， 而分離成個別之封膠體。 2、 如申請專利範圍第1項所述之、.Φ共斗—· 造之盤Μ》1…引腳封裝構 -之製地方法’其中在相鄰載體單元之間係形成 住桿（dam bar)，該些封膠體在形成時係顯露該些堵奸 3、 如申請專利範圍第i項所述之沖裁式無外引腳封裝干構 造之製造方法’其中該些半凹缺口係形成於該些引腳之 上表面 ° 4、 如申請專利範圍第i項所述之沖裁式無外引腳封 造之製造方法，其中該些半凹缺口係形成於該 下表面。 芝 5、 如申請專利範圍第i項所述之沖裁式無外引腳 造之製造方法，其中該些晶片係藉由複數個銲線以電性 15 '1309541 連接至該些引腳。 6、如申請專利範圍第ι項所述之 造之製造太土 式…、外弓丨腳封襄槿 製、方法，其中該些半凹缺口之展構 之厚度三分之一至二分之 冰又約為該些引腳 —— 〇 7、 如申請專利範圍第丨項所述之沖 造之製造方法，其中上^##+式…外弓丨腳封裝構 電解電鍍。…鍍步驟係為化學電鑛或是 8、 如申請專利範圍第"員所述 造之製造方本裁式無外引腳封裝構 “造方法’其中該電鍍層係選自於構 秘之其中之—。 踢-氣、錫_ 9、 -種沖裁式無外引腳封裝構造，包含· :=::==:::_一段 體ST置於該導線架並與該些引腳電性連接，· 以及冑，其係形成於該導線架上並與該些引腳結合; /電鍍層，其係至少形成於該些弓丨腳之該些第一 10、如申請專利範圍第9項所述 。 造，其中_ —切Jit: 外引腳封袭構 切面係與對應引腳之下表面相連接。 '如Π專利範圍第9項所述之沖裁式無外引腳封裝構 造，其中該些第-切面係與對應引腳之上表面相連接。 12、如申請專利範圍第9項所述之沖裁式無外引腳封裝構 $ /、中每弓I腳係具有一猶突出於該封膠體側邊之上 表面。 16 13〇9541 j 13 14 ~~—-如申請專利範圍$ 12 、斤返之沖裁式益外弓丨 構造，其中該電鍍層係亦形成於該些引聊之突出封裝 、如申請專利範圍第9項所述之：中栽，，其中該……：S中裁式無外引腳封裳構 -月 1叫a热外3丨腳封奘楳’其中該晶片係以打線或是覆晶接合方式電性連接至 tb Θ RSP。 丈设王 造该竣引腳 15、如申請專利範圍第9項所述之沖裁式無外引腳封裝構 造，其中該導線架係具有一晶片承座，以供該晶片之設 % 0 φ 丨6、如申請專利範圍第15項所述之沖裁式無外引腳封裝 構造’其中該電鍍層係形成於該晶片承座之下表面。

17