[go: up one dir, main page]

TWI308385B - Package substrate - Google Patents

Package substrate Download PDF

Info

Publication number
TWI308385B
TWI308385B TW095129187A TW95129187A TWI308385B TW I308385 B TWI308385 B TW I308385B TW 095129187 A TW095129187 A TW 095129187A TW 95129187 A TW95129187 A TW 95129187A TW I308385 B TWI308385 B TW I308385B
Authority
TW
Taiwan
Prior art keywords
layer
circuit board
contact
line
package substrate
Prior art date
Application number
TW095129187A
Other languages
English (en)
Other versions
TW200810058A (en
Inventor
David C H Cheng
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW095129187A priority Critical patent/TWI308385B/zh
Priority to US11/533,765 priority patent/US7772703B2/en
Priority to JP2006264172A priority patent/JP2008042154A/ja
Publication of TW200810058A publication Critical patent/TW200810058A/zh
Application granted granted Critical
Publication of TWI308385B publication Critical patent/TWI308385B/zh

Links

Classifications

    • H10W90/401—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • H10W90/701—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/0949—Pad close to a hole, not surrounding the hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H10W90/724—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

1308385 97-11-13 九、發明說明： 【發明所屬之技術領域] 本發明是有關於一種封裝基板，且 可強化薄形線路板的結構強度的封裝基板。疋？於種 【先前技術】
近年來，隨著電子技術的日新月異，高科技 的相繼問世，使得更人性化、功能更佳的電子產品不斷地 推陳出新’並朝向輕、薄、短、小的趨勢設計。 請參考圖1 ’其I會示習知-種封裝基板的示意圖。為 了增加封裝基板1GG的強度，封裝基板⑽以含玻纖布 (glassfiber)和環氧樹脂（epoxyresin)為核心層的 銅箔基板120製作内層線路。銅箔基板的厚度可達4⑻〜
8〇〇微米，其相對二表面以圖案化蝕刻製程形成所需的線 路層122、124。然而，厚度越厚的銅箔基板12〇雖可提高 封裝基板1〇〇的強度及支撐性，但相對地線路層122、 電性傳遞的速度反而降低。因此，習知封裝基板100為了 達到薄形化基板的要求，勢必要減少核心層11〇的厚度， 以加快電子訊號的傳遞速度。 然而’因薄形化基板的厚度變小，故無法提供足夠的 支擇性，以達到平坦化的要求。特別在高溫植球時，薄升^ 化基板受熱而造成麵曲變形的情形更加嚴重，無法符合黎J 程上的要求。 【發明内容】 本發明的目的就是在提供一種封裝基板，其藉由強化 6 1308385 97-11-13 板之結合以使薄形化基板的強度增加，以符合製程上的要 求。 本發明提出—種封録板，其包括-線路板、—強化 ^以及至少-導電通道。強化板以_第—表面配置於線路 上，可抵抗線路板翹曲變形。強化板具有開口，而 |對應具有第-接點，其顯露於開口中，強化板包括一絕 屬=二，板’絕緣膜包覆金屬板的所有表面，且金 中並成型的結構。此外，導電通道之一端位於開口 之接第-接點’而導電通道之另一端位於強化板 間無—接轉4中導電通道與金屬板之 線路，鱗缺純Μ _㈣ 具有上層線路、；St於等於6〇微米的絕緣層。線路板還 略配置糾及鍍通孔，上層線路與下層線 對二表面=θ之相對二表面’崎通孔貫穿絕緣層之相 具有上層線路以及下層線路電性連接。線路板還 線略，：ΐ:缘;;緣層以及導電孔，上絕緣層覆蓋上層 〜路.且所述導電孔分別形成 層綠路。 下、、巴緣層中’亚電性連接上層線路以及下 ，強施例所述，第-接點位於下絕緣層 墣電性連接。 ν電孔分別藉由第一接點與各導電通 依照本發明一實施例所述，上述的金屬板之材質可包 7 1308385 97-11-13 括銅、鋁或不銹鋼等金屬。絕緣膜之材質可包括環氧樹脂 (epoxy resin)或聚乙酸胺（polyimide)等絕緣物質。 本發明因採用強化板增加薄形線路板的強度，且強化 板在高溫狀態下不易產生翹曲變形，因此能改善高溫植球 時造成薄形線路板彎曲的情形，以符合製程上的要求。 為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂’下文特舉較佳實施例，並配合所附圖式，作詳細說 _ 明如下。 【實施方式】 請參考圖2，其繪示本發明一實施例之封裝基板的示 意圖。此封裝基板200包括一線路板210 ,其符合薄形化 基板所要求的線路密度以及厚度限制，以加快電子訊號傳 遞的速度。線路板210具有多數個上接點202 (即第二接 點），其對應連接晶片20 (以虛線表示）上的凸塊22，以 傳遞電子訊號。特別是，本發明以無玻纖布的絕緣層22〇 及其一表面上的金屬層來製作内層線路230，而内層線路 鲁 230包括上層線路232以及下層線路234,其可藉由貫穿絕 緣層220的鍍通孔222而電性連接。其中，絕緣層22〇的 厚度小於100微米，較佳是在5〇〜6〇微米之間，故線路板 210比習知圖1中具有玻纖布之核心層110來得薄。 在圖2中，線路板210還具有上絕緣層212以及下絕 緣層214,上絕緣層212覆蓋於上層線路232，且下絕緣層 214覆蓋於下層線路234。上絕緣層212和下絕緣層214 ❸厚度大致上是在5G〜6()微米之間，其例如以增層法形成 8 1308385 97-11-13 或以壓合方式堆疊成多層線路板21〇，而上層線路况以 及下層線路234還可分別藉由導電孔236、23δ與 接點202或是下接點2〇4 (即第—接點）電性連接。1中， ίίϋΓ、238例如以電鍍金屬填孔或導電凸塊形成於上 絕緣層212以及下絕緣層214中。 值得注意的是，線路板210由於薄形化而造成強度不 為了增加線路板2Η)的強度，本發明之封裝基板2〇〇 退包括一強化板240,其以一第一表面2伽配 別上。在本實施例中，強化板配置在線路板21〇的 L方沾但在另—實施例中，強化板㈣例如配置在線路板 210的上方。 ，化板24G可以壓合的方式固定在製作好的線路板 710^以提供線路板21G所需的強度，並能增加線路板 化板^合製程上的要求。在本實施例中，強 40具有足夠強度的金屬板242以及包覆在金屬板 不It面/絕緣膜244。金屬板242之材質例如是銅、銘或 it 屬，而採用金屬板242的另—目的是為了增加 ;:積，以提_基板的散熱效率，更可藉由金 屬开蚊的效果來防止電磁波的干擾。此外，絕緣膜2私可 =金屬板242與線路板210的線路誤接觸而短路，其材 二：：是環氧樹脂(epoxyresin)或聚乙醯 4絕緣物質。 ) 值得注意的是’本發明之封裝基板2〇 多個導電通道250,其—端252位於開口 246中:電= 9 1308385 97-11-13 接於線路板210的下接點204。導電通道250的製作方法 如下：首先，強化板240以機械或雷射鑽孔形成至少一開 口 246，並覆蓋絕緣膜244於開口 246的内壁上。接著， 將強化板240壓合固定在線路板21〇上，且線路板21〇的
下接點204對應顯露於開口 246中。之後，以電鍍製程形 成一金屬層於開口 246中以及強化板240的第二表面240b 上。最後，圖案化金屬層以形成所需的導電通道25〇。在 本實施例中，導電通道250之另一端位於強化板240的第 =表面240b並形成一接合墊254，且接合墊254顯露於覆 盍強化板240的第二表面240b的防銲層260，用以電性連 接產f球262 (以虛線表示）或針腳（未緣示）。 ，承上所述，由於強化板24〇具有耐高溫且不易翹曲變 形的功效，因此可避免高溫植球時造成線路板210彎曲的 情形’以符合平坦化的要求。
紅上所述，本發明因採用強化板增加薄形線路板的強 =且強化板在高溫狀態下不減她曲變形，因此能改 〇呵/皿植球B寸造成薄形線路板彎曲的情形，以符合製程上 2求J：匕外，強化板更具有較大的散熱面積以及較高的 政熱效率’並具有金屬賤的絲來防止電魏的干擾。 ，然本發明已哺佳實施觸露如上，然其並非用以 離^發明’任何所屬技術領域中具有通常知識者，在不脫 明之精神和範圍内’當可作些許之更動與潤飾，因 ^料明之保護範圍當視後附之申請專利範圍所界定者為 10 1308385 97-11-13 【圖式簡單說明】 圖1繪示習知一種封裝基板的示意圖。 圖2繪示本發明一實施例之封裝基板的示意圖。 【主要元件符號說明】 20 :晶片 22 :凸塊 100 :封裝基板 110 :核心層 ® 120:銅箔基板 122、124 :線路層 200 :封裝基板 202 :上接點（第二接點） 204 :下接點（第一接點） 210 :線路板 212 :上絕緣層 214 :下絕緣層 φ 22〇 :絕緣層 222 :鍍通孔 230 :内層線路 232 :上層線路 234 :下層線路 236、238 :導電孔 240 :強化板 240a :第一表面 11 1308385 97-11-13 :第二表面 金屬板 絕緣膜 開口 導電通道 末端 接合墊 防鲜層 鮮球 12

Claims (1)

  1. .1308385 97-11-13 十、申請專利範圍： 1_一種封裝基板，包括： 一線路板； 一強化板，該強化板以_ 上，可抵抗該線路板_變形 該線路板
    線路板對應具有第一接點，敌二強化板/、有開口 ’而該 板包括-絕緣臈以及一金屬极1於所述開口中，該強化 所有表面，且該金屬板是絕緣膜包覆該金屬板的 至少—導電通道，該導躲構；以及 並電性連接所述第一接點 所述開口中 該金屬板之間無電性連接。妾"墊，其中該導電通道與 路板圍第1項所述之封裝基板，…線 於等於60微米的絕緣層。 3·如申鮰專利範圍第2
    路板還具有上層線路、叙封裝基板，其中該線 與該下層線路配置 4 Μ及料孔，該上層線路 貫穿該絕緣層之c緣層之相對二表面 ’而該鍍通孔 路電性連接。 表麵該上層線路以及該下層線 t如中請專利範圍第3項所 路板逛具有上絕緣芦、 封衣基板，其中該線 覆蓋該上層線路，二 m S以及導電孔’該上絕緣層 :電孔分別形‘絕下層線路，且所述 連接该上層線路以及該下層線路。❿巴緣層中，並電性 13 .1308385 5.如申請專利範圍第4項所述 戶斤述 與該強化板之=述導€孔 刀別猎由所逑弟—接點與該些導電通道 6·如申請專利範圍第4項所：連。 而所逑第 路板還具有第二接點，其位於 2板’其中該線 二接『藉由所述導電孔與該上層線路;St 屬板之材質包括銅、_賴鋼。封撼板，其中該金 緣膜範:第1項所述之封裝基板，其中Μ 4包括被乳樹脂或聚乙酸胺。 r。亥絕 .如申請專利範圍第1項所述 防銲層，其覆蓋 t衣基板，更包括— 道，並顯露該接合塾。" 、該第二表面的該導電通 少-:利範圍第1項所述之封裝基板，更包括5 次斜卿，其配置在該接合墊上。 包括至 14 1308385 97-11-13 七、指定代表圖： (一) 本案指定代表圖為：圖（2) (二) 本代表圖之元件符號簡單說明: 20 :晶片 22 :凸塊 200 :封裝基板 202 :上接點（第二接點） 204 :下接點（第一接點） 210 :線路板 212 :上絕緣層 214 :下絕緣層 220 :絕緣層 222 :鍍通孔 230 :内層線路 232 :上層線路 234 :下層線路 236、238 :導電孔 240 :強化板 240a :第一表面 240b :第二表面 242 :金屬板 244 :絕緣膜 246 :開口 250 :導電通道 1308385 97-11-13 252 :末端 254 :接合墊 260 :防銲層 262 :銲球 八、本案若有化學式時，請揭示最能顯示發明特徵 的化學式：
TW095129187A 2006-08-09 2006-08-09 Package substrate TWI308385B (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW095129187A TWI308385B (en) 2006-08-09 2006-08-09 Package substrate
US11/533,765 US7772703B2 (en) 2006-08-09 2006-09-20 Package substrate
JP2006264172A JP2008042154A (ja) 2006-08-09 2006-09-28 パッケージ基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095129187A TWI308385B (en) 2006-08-09 2006-08-09 Package substrate

Publications (2)

Publication Number Publication Date
TW200810058A TW200810058A (en) 2008-02-16
TWI308385B true TWI308385B (en) 2009-04-01

Family

ID=39049897

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095129187A TWI308385B (en) 2006-08-09 2006-08-09 Package substrate

Country Status (3)

Country Link
US (1) US7772703B2 (zh)
JP (1) JP2008042154A (zh)
TW (1) TWI308385B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI739027B (zh) * 2018-08-30 2021-09-11 恆勁科技股份有限公司 覆晶封裝基板之核心結構及其製法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8653662B2 (en) * 2012-05-02 2014-02-18 International Business Machines Corporation Structure for monitoring stress induced failures in interlevel dielectric layers of solder bump integrated circuits
KR101538573B1 (ko) * 2014-02-05 2015-07-21 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US9972582B2 (en) * 2016-08-08 2018-05-15 Invensas Corporation Warpage balancing in thin packages
TW201947722A (zh) * 2018-05-07 2019-12-16 恆勁科技股份有限公司 覆晶封裝基板
TWI738069B (zh) * 2019-09-27 2021-09-01 恆勁科技股份有限公司 覆晶封裝基板及其製法
CN118476018A (zh) * 2022-02-02 2024-08-09 铠侠股份有限公司 半导体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61188997A (ja) * 1985-02-18 1986-08-22 オ−ケ−プリント配線株式会社 プリント配線基板およびその製造方法
JP2000003980A (ja) 1998-04-17 2000-01-07 Sumitomo Metal Electronics Devices Inc 半導体搭載用回路基板及びその製造方法
US6960824B1 (en) * 2000-11-15 2005-11-01 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless chip carrier
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
CN1224305C (zh) * 2001-10-31 2005-10-19 新光电气工业株式会社 半导体器件用多层电路基板的制造方法
TWI227102B (en) * 2002-03-15 2005-01-21 United Test Ct Inc Fabrication method for circuit carrier
JP3955799B2 (ja) 2002-06-27 2007-08-08 日本特殊陶業株式会社 配線基板の製造方法
TWI229574B (en) * 2002-11-05 2005-03-11 Siliconware Precision Industries Co Ltd Warpage-preventing circuit board and method for fabricating the same
JP4003767B2 (ja) 2004-09-02 2007-11-07 株式会社トッパンＮｅｃサーキットソリューションズ 半導体装置、及び印刷配線板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI739027B (zh) * 2018-08-30 2021-09-11 恆勁科技股份有限公司 覆晶封裝基板之核心結構及其製法

Also Published As

Publication number Publication date
TW200810058A (en) 2008-02-16
US7772703B2 (en) 2010-08-10
JP2008042154A (ja) 2008-02-21
US20080036058A1 (en) 2008-02-14

Similar Documents

Publication Publication Date Title
TWI258175B (en) Wiring board, method of manufacturing the same, and semiconductor device
JP2748768B2 (ja) 薄膜多層配線基板およびその製造方法
CN101853793B (zh) 半导体器件的制造方法
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
KR100939550B1 (ko) 연성 필름
JP2013062314A (ja) 配線基板及び配線基板の製造方法
EP1675175B1 (en) Wired circuit board
US9173291B2 (en) Circuit board and method for manufacturing the same
KR20000006037A (ko) 저열팽창회로보드및다층회로보드
CN100499968C (zh) 连接基片及用该连接基片的多层布线板和半导体插件用基片和半导体插件以及它们的制造方法
TWI308385B (en) Package substrate
CN105932008A (zh) 低弯翘无芯基板及其半导体组体
US8304665B2 (en) Package substrate having landless conductive traces
KR20090067744A (ko) 연성 필름
TWI435675B (zh) 佈線板
JP7379066B2 (ja) インダクタ部品
JP4276740B2 (ja) 多層配線基板
KR20090037811A (ko) 배선 기판
JP2013219204A (ja) 配線基板製造用コア基板、配線基板
TW200904282A (en) Board having buried patterns and manufacturing method thereof
JP2005302924A (ja) 配線基板およびその製造方法
JP5371834B2 (ja) 配線回路構造体およびそれを用いた半導体装置の製造方法
US9673063B2 (en) Terminations
JP3709035B2 (ja) ２層配線基板、及びその製造方法
JP4770095B2 (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees