TWI307965B - Multi-level non-volatile memory and manufacturing method thereof - Google Patents

Description

I3079^〇2 19830twf.doc/e 九、發明說明： 【發明所屬之技術領域】 種半導體元件，且特別是有關於― 及其製造方法與操作方法。 本發明是有關於— 種多階非揮發性記憶體 【先前技術】 非揮發性記㈣元件由 入、讀取、技降犛叙从 丄 人選仃貝#之存 失之優點，所以已成為個=人之資料在斷電後也不會消 -種記憶體元件。1腦和電子設備所廣泛採用的 典型的非揮發性記憶體元件是以推 ”閘極(F1〇ating Gate)與控制 曰曰押= 極是直接設置在較_上，浮雜 )= 介電層相隔，而浮置_與基底之間以穿 0xlde)刪亦即所謂堆疊閘極快閃記憶體 ^己fe體在抹_ ’ _度鎌絲太過嚴重，而導致資 ==的問題。所以，會在控制閘極與浮置閘極側壁、、 =二另二選擇_(select Gate) ’而形成分離閘極 (Split Gate)結構。 般而σ ’目刖業界較常使用的非揮發性記憶體 例如是反或閘(Ν〇·_結構。在f知的反或閘(ν 型陣列中，每兩個記憶胞共用—條位元_接_以及共 用一條源極線。因此，每一個記憶胞會佔用到半個接觸^ 與半個源極線寬度之大小。由於每個記憶胞皆由位元線直 接連結，因此在反或閘(N〇R)型陣列中，記憶胞可以任意 I30796$7〇2 19830twf.d〇c/e 貝取與寫入的操作，且由於串聯之電阻較小，記恃 取操作時的電流較大，讀取的速度也就較快/心 階±NC)R _揮發性記憶體中的記憶體作為多 分布範圍 二於用於判別各個資料狀態的啟始電壓 的程式化在習知的歷型非揮發性記憶體 認步^要進行多絲疏步驟及程式化確 ’錢程式化記憶鮮確處於設定的啟始電壓分布 範圍中，如此將花費較長的時間。 【發明内容】 有鑑於此’本發明的目的就是在提供一 ^己憶體及其製造方法與操作綠，可以提高元件的3 本發明的再一目的是提供一種多階非揮發性記憶體及 ^衣仏方法與操作方法，其製程簡單，而可以增加製程裕 度。 本發明的又一目的是提供一種多階非揮發性記憶體及 ，、製造方法與操作方法，可以縮短記憶胞的程式化時間、 加快抹除速度。 本發明提供-鮮轉發性記憶體，包括設置於基 底上的第-記憶胞。此第—記憶胞包括控制閘極、電荷儲 存層、摻雜區、選擇閘極與輔助閘極。控制閘極設置於基 底上。電荷儲存層設置於控制閘極與基底之間。摻雜區設 置於控制閘極之第-側的基底中。選擇閘極設置於控制閘 極之第-侧_壁’且位於控制閘極與摻祕之間的基底 1307965702 19830twf.doc/e =。辅助雜設置雜制_之帛二觸 閘極施加電壓時’輔助閘：於辅助 =明的較佳實施=之底;二 H電層設置於電荷儲存層與基底之間。Ϊ -”電層設置於電荷儲存層鱼 ^ _ 弟一 置於辅助閘極與控制閘極；：。弟二介電層設 極與基底之間。第四介⑽於 3 /及輔助閘 電荷儲存層之間，上=:與控制閘極、 體二本-發二的二實:Γ述之多階非揮發性記憶 間隙壁。電層與控制閘極、電荷儲存層之間形成有 ^照本發明的較佳實施例所述之多階非揮發性 ’ t逑第四介電層與控制閘極之間形成有_壁。… 體，上實施觸述之多_揮發性記憶 边第"電層的材質包括氧化矽。 體 依照本發明的触實施觸述之 =第二介電層的材質包括氧化石夕/氮化：二己。隐 體 =、7的k佳實施例所述之多階_發性記憶 上述第二；丨電層與第四介電層為高溫熱氧化層。 體，：=發：的較佳實施例所述之多階非揮二生記憶 埃Sr丨電層以及第四介電層的厚度介於購埃至 依照本發_健實闕所述之乡階麵發性記憶 7 1307965 702 19830twf.doc/e 體，更包括第二記憶胞。第二記憶胞與第一記憶胞具有相 同的結構，且第二記憶胞與第一記憶胞以鏡像對稱的方 鄰接設置。 ％ 並且與 依照本發明的較佳實施例所述之多階非揮發性記愴 體，上述第二記憶胞設置於第一記憶胞之第一側 第一記憶胞共用摻雜區。 依照本發明的較佳實施例所述之多階非揮發性記情 體，上述第二記憶胞設置於第一記憶胞之第二側，並且^ 第一記憶胞共用輔助電極。 /、 依照本發明的較佳實施例所述之多階非揮發性記 體，更包括頂蓋層。此頂蓋層設置於控制閘極上。μ 依照本發明的較佳實施例所述之多階非揮發性記 體，上述電荷儲存層部分係水平地突出於該控制間極，= 且鄰接選擇閘極的位置具有轉角。 、’ 本發明提供-種多階非揮發性記憶體，包括多 ' ί數條位元線、多數條控制閘極線、多數條選擇Η ^夕數條獅时極線與多數個f晶體。多數個記憶二 铋二：上5又置成行/列陣列。各記憶胞包括控制閘極、電‘ 其：：巧區、選擇閘極、辅助閘極。控制閘極設置於 % 荷儲存層&置於控侧極與基底之間。摻雜巴 制間極之第-側的基底中。選擇間極設置於： ::之疒側的側壁，且位於控制閑極與摻雜區之間的I =二，：閘極設置於控制閘極之第二側的側壁，其中在 仃上的讀胞以鏡像對稱的方式鄰接設置。多數條位 8 Ό2 19830twf.doc/e 元線在行方向上平行排列，連接同一行之記憶胞的換雜 區。多數條控制閘極線在列方向上平行排列，連接同二列 之記憶胞的控制閘極。多數條選擇閘極線在列方向上平行 排列，連接同-列之記憶胞的選擇閘極。多數條輔助閉= 線在列方向上平行制，連接同—狀記憶胞的輔 極。電晶體岐極分職接輔助閘極線下方的基底。 依照本發_較佳實_所述之乡 體，更包括第一介電層、第二介電層、第三介電層^ =電層。第—介電層設置於電荷儲存層與基底之間。第: "電層設置於電荷儲存層與控侧極 二 =::rrr、電荷細之間；= 電价:ίΓ 層設置於選擇間極與控制間極、 電何儲存層之間，以及麵_與基底之間。 憶 間隙壁。電I、控制極、電何儲存層之間形成有 體’二:四介： 憶 記憶 蜜，其中該第三介電層與:： '02 19830twf.doc/e 依照本發明的較佳實施例所述之多階非揮發性記憶 體，上述電荷儲存層部分係水平地突出於控制聞極，並且 鄰接選擇閘極的位置具有轉角。 依照本發明的較佳實施例所述之多階非揮發性記憶 體’上述彼此鏡像對稱之相鄰二記憶胞係共用汲極區。 依照本發明的較佳實施例所述之多階非揮發性記憶 體’上述彼此鏡像對稱之相鄰二記憶胞係共用輔助閘極。 本發明之多階非揮發性記憶體中，相鄰的兩記憶胞例 如是以鏡像對稱的方式配置，亦即相鄰的兩個記憶胞共用 輔助閘極或摻雜區。因此本發明之多階非揮發性記憶體的 、、、σ構不但可以間化製造流程、降低製造成本，同時也能夠 提高元件的積集度。 而且，當辅助閘極上施加有電壓而打開辅助閘極下方 的通道、並形成反轉層時，於反轉層施加電壓，使得輔助 閘極下方的反轉層可以處於預充電狀態。在程式化本發明 之非揮發性記憶體時，藉由自我加速電荷注入(ch^nei ^lfboosting)之方式-，利用源極侧注入效應來進行記憶胞 可以提升程式化速度。而且’當此非揮發 體作為多階記憶胞時’在程式化操作時可以準確的控制記 憶胞經程式化後的啟始電壓位於所設定的範圍内。° 本發明提供一種多階非揮發性記憶體的製造方法，勹 步驟。首先，於基底上依序形成穿时電層，、電^ 储存層，並於電荷儲存層上形成至少二堆疊層，1 堆叠層依序包括關介電層、控卿極與職層。接著， 130796^702 19830twf.doc/e 130796^702 19830twf.doc/e ft堆疊層之㈣電荷儲存層，以形成第-溝泪。π 堆®層側壁與第—、、番泪办，时 取弟溝木。於二 禮外側之電荷儲存層。銬德，你且* L… 成介電層。於二堆疊岸之門取;;姑二交，於基底上形 外側之侧壁分別形成^ ~ 疊層 疊層與摻 ::;:别形成接雜區，並且選擇閘極係二广之 依照本發明的較佳實 的製造方法，上齡電料減溫揮紐輯雜 造方:照所述之非揮發性記憶體的製 ^ ί電層的厚度介於100埃至細埃之間。 造方法 實施例所述之非揮發性記憶體的製 ，外側之侧壁分卿成選擇雜之綠如下。首先於 >形成導體材料層’此導體材料層填滿第一溝渠、、土- 仃回，製？:移除部分導體材料層，直到暴露出頂蓋層 ^ ; 一堆豐層之間形成輔助閘極，並於二堆疊 渠’然後進 的發=，實_所述之多階非揮發性記憶曰體 ^方法’上述穿隨介電層的材質包括氧化石夕。 圭實施例所述之多階非揮發性記憶體 心方法’上迷轉介電層的形成方法包括熱氧化法。 氧化石夕 依照本發明的較佳實施例所述之多階非揮發性記 的製::ΐ發明广較佳實施例所述之多階非揮發性記憶體 ，製化方法，上述_介電層的材質包括氧切/氮化石夕/ 憶體 11 130796^702 19830twf.doc/e 在本發明之非揮多：石夕。 而日，士成本、增加製程裕度。 由於所形成的電荷儲存層在靠 分具有-個轉角，因此在對記 f選擇間極之部 角使電場集中’而可提高電子:：出：二此轉 極的抹除操作速度。 $仃储存層拉出至選擇閘 用;供I種多階非揮發性記憶體的操作方法，適 閘極之弟-側的基底中。選擇閘極設置於控制閘極之^ 貝1的側壁’且位於控制雜與摻雜區之間的基底上 ，極設置於控制閘極之第二侧的側壁，此方法包括在進行 表式化操作時’預先於辅助閘極施加第一電壓，以於輔助 閘極下方的基底中形成反轉層，並於反轉層施加第二電 慶。，後’於控侧極施加第三電壓，於選擇閘極施加第 四電壓，於汲極區施加第五電壓，其中第一電壓大於輔助 閘，的啟始電壓，第三電壓大於第一電壓，第四電壓大於 或等於選擇閘極的啟始電壓，第三電壓大於第五電壓，以 利用源極側注入效應程式化記憶胞。 依照本發明的較佳實施例所述之多階非揮發性記憶體 的操作方法，第一電壓為8伏特左右；第二電壓為5伏特 12 13079657 02 19830twf.doc/e ΐΐ電伏特左右如電壓為μ伏特左右； 弟五電壓為0伏特左右。 的操發，=佳實__之多階非揮發性記憶體 第二電厂：以於進仃抹除操作時’於選擇閘極施加

被拉出並移除，其中第丄雷壓盘装泛^子左由選擇閘極 穿隨效應。八中第，、電壓與基底的電壓差會引發FN 的二=發ΪΪ較佳實施例所述之多階非揮發性記憶體 、知作方法，第六電壓為u至15伏特左右。 的操發佳實施例所述之多階非揮發性記憶體 第七電愿於於進订％取操作時，於輔助閘極施加 九雷麗^ 閘極施加第人電壓，於選擇閘極施加第 壓錄區施加第十電壓，以讀取記憶胞，第九電 1大於選擇閘極的啟始電壓。 作方ί照ί發明的較佳實施例所述之非揮發性記憶體的操 _ Vee(f源電壓）’第八電壓為i 4伏特 左右’第九電塵為Vcc(電源電壓），第十龍為i 5伏 右0 本發明提供-種多階非揮發性記憶體的操作方法，適 Γ,Τ多數個記憶祕狀記憶胞陣列。各記憶胞包括控 '甲1極、電荷儲存層、摻雜區、選擇問極、辅助間極。控 制間極設置於基底上。電荷儲存層設置於控制閘極與基底 之，。摻雜區設置於控制間極之第一側的基底中。間 極叹置於控制閘極之第一側的側壁，且位於控制開極與摻 13 '702 19830twf.doc/e 雜區之間的基底上。輔师極設置於控糊極之第二侧的 侧壁，其巾在同—行上的記憶胞以鏡像對翻方式鄰接設 置。多數條位元線在行方向上平行排列，連接同一行之記 憶胞的摻㈣。多數齡糊極線在财向±平行排列， 連接同i之記憶胞的控制閘極4數條卿閘極線在列 方向上平行排列，連接同—列之記憶胞的選擇閘極。多數 條辅助酿線在财向上平行排列，連接同—狀記憶胞 的辅助閘;1¾。電晶體的汲極連接輔㈤閘極線下方的基底。 t法包括在進行程式化操作時，預先於電晶體的閑極施 u電壓，於電晶體的源極施加第二電壓，於辅助閘極 屏力第―電壓’以於輔助閑極線下方的基底巾形成反轉 曰’使反轉層導通有第二電壓，之後改變該些電晶體的閘 =電^為〇伏特以關閉該些電晶體的通道，使得該反轉層 处於一預充電狀態，然後將輔助閘極電壓拉至s伏特左 ’以轉合(coupling)反轉層的電壓至5伏特左右。於選定 $制間極線施加第四電壓，於選^之選擇閘極線施加第 於…壓，於選定之位元線施加第六電壓，其中第三電壓大 芦輔助閘極的啟始電壓，第四電壓大於第三電壓，第五電 =大於或等於選擇閘極的啟始電壓，第二電壓大於第六電 以利用源極侧注入效應程式化選定記憶胞。 依照本發明的較佳實施例所述之多階非揮發性記憶體 ▽喿作方法，第一電壓為Vcc(電源電壓）；第二電壓為 ^cc(電源電壓）-Vth(電晶體之起始電壓）；第三電壓為 (電源電壓），第四電壓為10伏特左右；第五電壓為 14 1307嫩 〇2 19830twf.doc/e 伏特左右；第六電壓為0伏特左右。 的極發明的較佳實施例所述之多階非揮發性記憶體 包括於進行抹除操作時，於選擇閘極施加 =拉出並移除，其中W與基底的電壓 穿隧效應。 左以丨钐州 =發明的較佳實施例所述之多階非揮發性記憶體 的刼作方法，第七電壓為11至15伏特左右。 的較佳實施例所述之多階非揮發性記憶體 極i包括於進行讀取操作時’於選定之辅助閘 極線施加“電壓，於選定之控侧極線施加第九電壓， 33?_線施加第十電壓，於選定之位元線施加 始電壓 續取記憶胞，第十電壓大於選擇閘極的啟 从士?照，發㈣較佳實施綱述之非揮發性記憶體的操 乍方法，第人電壓為Vee(電源電壓）’第九電壓為t 4 左右，第十電壓為Vee(電源電壓），第十—電壓為15 左右。 可 在本發明之多階非揮發性記憶體的操作方法中 採用自我加速電荷注入(咖圖1 Self-bcK)Sting)之方式，利用 源極側注人效應來進行織_植，聽使輔助開極的 通道充電至設定電壓，而可以快速的程式化記憶胞。而且， 利用選擇閘極來抹除記憶胞，使得電子經由抹除閘極而移 除，可以減少電子穿越請介騎之錄，而提高元件 15 13079餘02 1983〇twf.doc/e 靠度。此外，電荷儲存層鄰接選擇閘極之處具 時’藉由此轉角使電場集中，而可提高電子從電 何储存層拉^至選擇閘極的抹除操作速度。 為讓本發明之上述和其他目的、特徵和優點能更明顯 易馑’下文特舉實施例’並配合所_式，作詳細說明如 下0 【實施方式】

圖1疋依照本發明的實施例所奢示之非揮發性記憶 的結構剖面圖。 x 〜 β請參照圖卜本發明提出之多階非揮發性記憶體例如 是由設置於基底100上的多個記憶胞Q卜q2、Q3、所 構成。各記憶胞Q卜Q2、Q3、Q4包括穿隧介電層1〇2、 電荷儲存層104、閘間介電層1〇6、控制閘極1〇8、頂蓋層 Π0、間隙壁112a、112b、摻雜區114、選擇閘極116、辅 助閘極118以及介電層120、122。閘間介電層ι〇6、控制 閘極108、頂蓋層11〇構成堆疊層1U。

控制閘極108例如是設置於基底1〇〇上。控制閘極ι〇8 的材質例如是推雜多晶石夕。 電荷儲存層104例如是設置於控制閘極1〇8與基底 100之間。電荷儲存層104之材質例如是導體材料(如推雜 多晶矽）或能夠使電荷陷入於其中之材質，例如氮化矽、I 氧化石夕、氧化钽、鈦酸鎖或氧化給等。 閘間介電層106例如是設置於控制閘極108與電荷儲 存層104之間，閘間介電層106的材質例如是氧化矽/氮化 16 19830twf.doc/e 矽/氧化矽。 穿随介電層102例如是設置於電荷儲存層刚下方之 基底100上，穿隧介電層102的材質例如是氧化石夕。 摻雜區U4設置於控制閘極1〇8之一側的基底1〇〇 中。摻雜區114例如是作為汲極區。 選擇閘極116例如設置於控制間才亟1〇8 一侧的側壁， 且位於控咖極刚與該摻雜區114之間的基底⑽上。 選擇閘極116的材質例如是摻雜多晶 一 2層12〇例如設置於選擇_ 116與控制間極 〇、電^儲存層刚之間，以及選擇閘極116與基底卿 層12G之材質例如是以高溫熱氧化法形成之氧 選擇fU 1電層120的厚度介於120埃至130埃之間。在 擇問與基底觸之間的部分介電層料作為選 ^ 1ΠΛ . 电壓時，辅助閘極118下方的基 雜多晶發形成反轉層124。辅助閘極118的材質例如是摻 1〇8、電没置於輔助間才亟118與控制問極 之間。介電//22 7間’以及辅助閑極118與基底100 化石夕層。在輔例如是以高溫熱氧化法形成之氧 是作為辅助閘極"介電/:^底^之間的部分介電層120 130埃之間。 電層。"電層122的厚度介於120埃至 130796^702 19830twf.doc/e 在辅助閘極m與控制閘極l〇8、電荷儲存層⑺ 。在選擇閘極116與控制閘極 的材質例如是氮恤、⑽ 由於電何儲存層1〇4部分係水平地 二厚二，108並且位於間隙壁112a下方，使得電荷 ==二，閘極116之部分具有-個轉角⑼， =此在對讀、胞進行抹除時，藉由此轉角126使

=:=子從電荷儲存層104拉出至選擇間極丨;6 的抹除插作速度。 —此外’摻雜區114例如是藉由插塞130電性連接至位 兀線128。插塞13G與位元線128讀質例如是導體材料。

本毛月之夕階非揮發性記憶體中，才_的兩記憶胞例 如疋乂鏡像對稱的方式配置，亦即相鄰的兩個記憶胞共用 輔助閘極或摻雜區。舉例來說，記憶胞Q1與記憶胞Q2 共用輔助閘極；記憶胞Q2與記憶胞Q3共轉雜區；記憶 胞Q3與記憶胞Q4共用辅助閘極。因此本發明之多階非揮 發性記憶體的結構;^但可以簡化製造流程、降低製造成 本，同時也能夠提高元件的積集度。 而且，當輔助閘極118上施加有電壓而打開辅助閘極 118下方的通道、並形成反轉層124時，於反轉層I%施 加電壓，使得輔助閘極118下方的反轉層124可以處於預 充電狀態。在程式化本發明之非揮發性記憶體時，藉由自 我加速電荷注入(channel self_b〇osting)之方式，利用源極侧 注入效應來進行記憶胞程式化，可以提升程式化速度。而 18 13 07%& 19830twf.doc/e 且’當此非揮發性記憶體作為多階記憶胞時，在程式化操 作時可以準確的控制記憶胞經程式化後的啟始電壓位於所 設定的範圍内。 舉例來說，此多階記憶胞是藉由基準讀取電壓Vrefl、

VreG、Vref3 ’來判別四種不同啟始電壓（Threshold Voltage) Vthl 、Vth2、Vth3 、Vth4 ，

Vthl<Vrefl<Vth2<Vref2<Vth3<Vref3<Vth4。Vthl 例如為小 於〇伏特’表示為「〇〇」狀態；Vrefl例如為〇伏特左右； _ Vth2例如為0.2〜2伏特，表示為「〇1」狀態；Vref2例如 為2.2伏特；Vth3例如為2·4〜4.2伏特，表示為「1〇」狀 態；Vref3例如為4.4伏特；Vth4例如為大於4 4伏特，表 不為「11」狀態。在程式化時，要使記憶胞處於「〇1」或 「10」狀態時，需要使記憶胞的啟始電壓準確的落在ο.? 〜2伏特或2.4〜4.2伏特的範圍内。由於記憶胞處於「〇1」 或「10」狀態時的啟始電壓的範圍，因此需要進行多次程 式化步驟及程式化確認步驟，以使程式化記憶胞準確處於 • 設定的啟始電壓中，如此將花費較長的時間。然而，若採 用自我加速電荷注入(channel self_b〇〇sting)之方式，利用源 極侧注入效應來進行記憶胞程式化，預先使輔助間極的通 ，道充電至設定電壓’而可以快速的程式化記憶胞至「 或「1〇」狀態。至於「η」狀態，則可以採用自我加速電 何注入(channel self_boosting)之方式或者不採用自我加速 電荷注人(ehannd self_bGGSting)之κ進行記馳的程式 化，0 19 1307%& 02 19830twf.doc/e

所繪示為對記憶胞進行程式化操作之-實圖圖2A 犯所繪示為對記憶胞進行抹除操作之 2C所繪不為對記憶胞進行讀取操作之一實例的干ς圖 請參照圖2Α，錢行程式化操 結。 AG施加電壓Vag，以辅助 預先於輔助閉極

^ L L 閘極AG的啟始電壓，電壓 二a】於， VI例如為5伏特。 g例如為8伙特左右。電壓 然後’於控制閘極(^施加電壓Vpi :於 ==壓=^_壓，電壓¥大於 或等於選擇閘極‘：二:伙^;，Vp2大於 特左右；電壓V1㈣例如為L5伏 M Vi大於紐VP3 ’電壓Vp3例如為〇伏特 右’以利用源極側注入效應程式化記憶胞。 加雷圖2B，於進行抹除操作時，於選擇閘極犯施 袖’並將基料置’錢财在電荷儲存層之電 ’、’！ k擇開極SG被拉出並移除，其中電壓Vel =壓差會弓mFN穿隨效應。龍Vel例如為^至15 伏特左右。 請參照圖2C ’於進行讀取操作時，於輔助閘極八〇施 口 =壓Vrl ’於控制閘極CG施加電壓Vr2，於選擇閘極施 加電壓Vr2，於祕區D施加電壓—，以讀取記憶胞。 20 130796§〇2 19830twf.doc/e 其中，電壓Vrl例如是由輔助閘極下方的基底的電阻決 定，電壓Vrl例如為Vcc(電源電壓）。電壓Vr2例如為14 伏特左右。電壓Vr3大於選擇閘極的啟始電壓，電壓Vr3 例如為Vcc(電源電壓）。電壓Vr4例如為丨5伏特左右。 在上述偏壓情況下，可藉由偵測記憶胞之通道電流大 小來判斷儲存於此記憶胞中的數位資訊。 在本發明之操作方法中，由於採用自我加速電荷注入 (channel self_b〇osting)之方式’利用源極側注入效應來進行 s己憶胞程式化，預先使輔助閘極的通道充電至設定電壓， 而可以快速的程式化記憶胞。而且，利用選擇閘極來抹除 纪憶胞，使得電子經由選擇閘極而移除，可以減少電子穿 越穿隧介電層之次數，*提高元件可靠度。此外，電荷儲 存層鄰接騎閘極之處具有㈣。在進行抹除時，藉由此 轉角使電場集中，而可提高電子從電荷儲存層拉出至選擇 閘極的抹除操作速度。 ^圖3為繪示由本發明之多階非揮發性記憶胞所構成之 S己憶胞陣列之一實施例的電路簡圖。 夕如圖3所示，記憶胞陣列例如是由記憶胞QU〜Q44、 夕條辅助閘極、線AL1〜AL2、多條位元線BL1〜BL4盘多 ，控制閘極線CL1〜CL4。記憶胞Qn〜Q44的結科前 述圖1中的Q1〜Q4所示。 記憶胞Q11〜Q44排列成行/列陣列。在X方向(行方 二向)土’記憶胞Q11〜Q14例如是成鏡向配置。相鄰的兩個 ’《I Q11〜Q14會共用一個辅助閘極或沒極區。舉例來 21 Ό2 19830twf.doc/e 說，記憶胞Qll與Q12共用輔助閘極；記憶胞Q12與q13 共用汲極區；記憶胞Q13與Q14共用輔助閘極。 多條辅助閘極線AL1〜AL2在Y方向（列方向)上平行 排列’並連接同一列之記憶胞的輔助閘極。舉例來說，辅 助閘極線AL1連接記憶胞Q11〜記憶胞Q41以及記憶胞 Q12〜記憶胞Q42的輔助閘極；辅助閘極線AL2連接記憶 胞Q13〜記憶胞Q43以及記憶胞Q14〜記憶胞Q44的辅助 閘極。 多條位元線BL1〜BL4在X方向(行方向)上平行排 列，連接同一行之記憶胞的汲極區。舉例來說，位元線Bu 連接記憶胞Q11〜記憶胞Q14的汲極區；位元線BL2連接 s己憶胞Q21〜記憶胞Q24的汲極區；…；依此類推，位元 線BL4連接記憶胞q41〜記憶胞q44的汲極區。 多條控制閘極線CL1〜CL6在列方向上平行排列，並 連接同-狀記憶胞的控則極。舉例來說，控制閑極線 CL1連接記憶胞Q11〜記憶胞Q41的控制問極；控制間極 線CL2連接記憶胞φ2〜記憶胞Q42的控制閘極；…丨依 此類推，控制閘極線CL4連接記憶胞Q14〜記憶胞〇44 的控制閘極。 多條選擇閘極線SL1〜SL4在列方向上平行排列，並 連接同-狀記憶胞的選擇·。舉例來說，選擇間極線 SL1連接記憶胞Q11〜記憶胞Q41的選擇閉極；選擇間極 線SL2連接記憶胞Q12〜記憶胞Q42的選擇閘極；…；化 此類推’選擇閘極、線SL4連接記憶胞Q14〜記憶胞_ ^ 22 13079<^t)2 19830twf.doc/e 選擇閘極。 電晶體ΤΙ、T2的汲極D1、D2連接輔助閘極線AL1 〜AL2下方的基底。當輔助閘極線ALl、AL2上施加有電 壓而打開輔助閘極線AL1、AL2下方的通道、並形成反轉 層’且電晶體ΤΙ、T2的閘極Gl、G2施加有電壓而打開 電晶體Ή、T2的通道時，施加於電晶體ή、T2的源極 SI、S2的電流即會經由汲極D1、D2而流通至輔助閘極線 AU、AL2下方的反轉層。然後，關閉電晶體τ卜T2的 通道並且拉咼輔助閘極線ALl、AL2之電壓，使得輔助閘 極線ALl、AL2下方的反轉層可以處於預充電狀態，即反 轉層之電壓係大於源極SI、S2電壓減掉電晶體Ή、Τ2起 始電壓。在程^化本發明之非揮發性記憶體時，藉由自我 加，電荷注人(ehaimel self_b(K)Sting)來妨程式化可以提 。而且’當此非揮發性記憶體作為多階記憶 作時可辞確触制賴祕程式化後 的啟始電壓位於所設定的範圍内。 接著，說明本發明之非揮發性記憶 式’其係包括程式化、抹除與資料_ ί j之操作模 發明之非揮發性記紐之操作^㈣模式。就本 佳實施例作為說明。但本發明之非以下僅提供一較 作方法，並不限錄這料法。=料記憶斷列的操 記憶體陣顺行程式化操作之_ 4a崎示為對 繪示為對所有記憶胞進行抹除操作意圖。圖4B所 4C所繪示為記憶體陣列進行嘈一貫例的示意圖。圖 °锦作之一實例的示意 23 (2 19830twf.doc/e 圖。而且，在下述說明中係以圖3所示之記憶單元Q13為 實例做說明。 請參照圖3及圖4A ’在對記憶胞Q13進行程式化操 作時’預先於電晶體ΤΙ、T2的閘極施加電壓vtg ;於電晶 體τι、T2的源極SI、S2施加電壓vts;於輔助閘極線AL2 施加電壓Val，以於輔助閘極線AL2下方的基底中形成反 轉層L2，並使反轉層L2導通有電壓Vts_Vth，其中vth 為電晶體T卜T2之起始電壓，而輔助閘極線AL1之電壓 • 則維持0伏特，因此其下方的基底中不會形成反轉層。然 後’關閉電晶體ΤΙ、T2的通道’並且將辅助閘極線AL2 之電壓拉高至8伏特左右，以耦合反轉層L2之電壓至5 伏特左右，因此使得反轉層L2可以處於預充電狀態。其 中’電壓vtg例如是大於或者等於電晶體T1、T2的啟始_ 電壓Vth，以打開電晶體丁卜丁2的通道。電壓Vtg例如為

Vcc(電源電壓）。電壓Vts例如為Vcc(電源電壓電壓W 例如是大於或者等於輔助閘極的啟始電壓，例如是開始為 參 Vcc(電源電壓）’等到-電晶體们、T2 _之後便拉高^ 伏特左右。 —^後，於選定之控制閘極線CL3施加電壓vpl，於選 定之選擇閉極線SL3施加電壓Vp2，於選定之位元線Bu 1加電m Vp3 ’電塵Vpl例如為w伏特左右；電塵^ 你ί或等於選擇閘極SG的啟始電愿，電壓Vp2例如為1.5 性士 Ϊ右’電麼VtS大於電愿Vp3 ’電屢Vp3例如為0伏 寺右，以利用源極侧注入效應程式化選定記憶胞叫。 24 1307%^〇2 19830twf.doc/e 在進行上述程式化操作時，對於與選定記憶胞QU共 用控制閘極線CL3、選擇閘極線SL3及輔助閘極線AL2 的其他非選定記憶胞Q23、Q33及Q43而言，則可以於這 些非選定記憶胞Q23、Q33及Q43所耦接的非選定位元線 BL2、BL3及BL4施加電壓，以抑制非選定記憶胞Q23、 Q33及Q43被程式化。此外’因為非選定控制閘極線cli、 CL2、CL4未施加電壓，所以其他非選定記憶胞qU〜 Q41、Q12〜Q42及Q14〜Q44不會被程式化。 §奇參照圖3及圖4B，在進行抹除操作時，於選擇閘極 線SL1〜SL4施加電壓Vel，並將基底浮置，以使儲存在 所有記憶胞Q11〜Q41、Q12〜Q42、Q13〜Q43及Q14〜Q44 之電荷儲存層之電子經由選擇閘極被拉出並移除，其中電 壓Vel與基底的電壓差會引發FN穿隧效應。電壓Vel例 如為11至15伏特左右。 請參照圖3及圖4C，於進行讀取操作時，於選定之辅 助閘極線AL2施加電壓Vd’於選定之控制閘極線CL3施 加電壓Vr2，於選定之選擇閘極線SL3施加電壓Vr3，於 選定之位元線BL1施加電壓Vr4，以讀取記憶胞Q13。其 中，電壓Vrl例如是由輔助閘極線下方的基底的電阻決 定，電壓Vrl例如為Vcc(電源電壓）。電壓Vr2例如為L4 伏特左右。電壓Vr3大於選擇閘極的啟始電壓，例如為 Vcc(電源電壓）。電壓Vr4例如為1.5伏特左右。至於非選 定之輔助閘極線AL1、非選定之控制閘極線CLI、CL2、 CL4、非選定之選擇閘極線SL1、SL2、SL4、非選定之位 25 Ό2 19830tw£doc/c Ό2 19830tw£doc/c

« 元線BL2、BL3、BL4則不施加電壓或浮置。 在上述偏壓情況下，可藉由偵測記憶胞q13之通道電 ΛΙΙ·大小來判斷儲存於此記憶胞QU申的數位資訊。 在本發明之操作方法中，由於採用自我加速電荷注入 (self-boosted-charge injection)之方式，利用源極側注入效應 來，行s己憶胞程式化，預先使輔助閘極的通道充電至設定 電【而可以快速的程式化記憶胞。而且，利用選擇閘極 來抹除記憶胞，使得電子經由選擇閘極而移除，可以減少 電=穿越穿隧介電層之次數，而提高元件可靠度。此外， ，荷健存層雜選擇閘極之處具有㈣。在進行抹除時， 藉由此轉肖使電場集巾，而可提高電子從電荷错存層拉出 至選擇閘極的抹除操作速度。 接著，說明本發明之非揮發性記憶體的製造方法。圍 至圖5G為依照本發明之一實施例所繪示之 憶體的製造方法的流程剖面示賴。 輝發° a首先，請參照圖5A，提供基底200。此基底200例女 疋石夕基底。於基底200上形成一層介電層2〇2。介電声 的材質例如是氧切，介電層搬的形成方法例如是㈣ 化法。然後，於介電| 2〇2上形成一層電荷儲存層辦。 =儲存層204之材質例如是導體材料(如接雜多晶石夕）惠 =夠使電荷陷人於其巾之材質，例域切、氮氧化石夕、 鈦酸錄或氧化铪等。電荷儲存層綱的材質剔. 二ί矽時，其形成方法例如是利用化學氣相沈積法形居 一層未摻雜多晶㈣後，進行離子植人步驟⑽成之，^ 26 1307 19830twf.doc/e 者也可以採用臨場植入摻質的方式以化學氣相沈積法形成 之。而且，當電荷儲存層204為導體材料時，此電荷儲存 層204例如是成條狀(未纟會示）。 然後’於基底200上形成閘間介電層206。閘間介電 層206的材質例如是氧化矽/氮化矽/氧化矽，其形成方法 例如是先以熱氧化法形成一層氧化矽層後，再利用化學氣 相沈積法依序形成一層氮化矽層與另一層氧化矽層。當 然，閘間介電層206的材質也可以是氧化矽、或氮化矽/ 氧化矽等。 接著，請參照圖5B，於閘間介電層206上形成一層導 體層（未繪示)與一層頂蓋層（未繪示）。然後，圖案化頂蓋 層、導體層及閘間介電層206,以形成由閘間介電層2〇如、 導體層208及頂蓋層210構成的多個堆疊層212。導體層 208的材質例如是摻雜多晶矽，其形成方法例如是利用化 學氣相沈積法形成一層未摻雜多晶矽層後，進行離子植入 步驟以形成之，或者也可以採用臨場植入摻質的方式以化 學氣相沈積法形成之·。導體層2〇8例如是做為控制閘極。 頂蓋層210之材質例如是氮化矽或氧化矽，其形成方法例 如是化學氣相沈積法。 接著，請參照圖5C，於基底200上形成一層圖案化罩 幕層214。此圖案化罩幕層214具有開口 216，此開口 至少暴露每二堆疊層212之間的導體層204。然後，圖案 化罩幕層214為罩幕，移除每二堆疊層212之間的導體層 204 ’以形成-溝渠218。上述溝渠218的形成方法例如^ 27 13079餘 02 1983〇twf.d〇c/e 至曝露出介電堆糾212之_導體層綱 是光阻表面。圖案化罩幕層214之材質例如 程。，_化罩幕層214㈣成方法例如是微影製 案化；照圖5D，移除圖案化罩幕層214。移除圖 分的罩幕A，錢灰化餘移除大部 侧壁與溝渠2Μ側壁之後，於堆疊層212 龜日e 爾形成間隙壁220。間隙壁220的材質 如^夕或其他介電材料。間隙壁顶的形成方法例 2〇Γ。^ 相隙壁㈣層’叫形㈣住整個基底 層，以^成^行非等向性银刻餘，移除部分間隙壁材料 然後，請參照圖5Ε，以間隙壁22〇、堆疊層 =移除所裸露出之導體層綱，以於每—個堆疊層為 ^ =成電何儲存層2〇4a。其中位於電荷儲存層鳩與 二技G 0之間的介電層2 〇2例如是作為穿隧介電層。然後， 上形成共形的介電層222。介電層222的材質例如 疋1^熱氧切層’其形成方法例如是高溫熱氧化法。 隨後，請參照圖5F，於二堆疊層212之間形成導 =’並於二堆疊層212外側之側壁分別形成導體層22;。 =層224填滿溝渠218。導體層224及導體層226的材 、例如疋摻㈣晶⑦，其形成方法例如是利用化學氣相沈 積法形成一層未摻雜多晶矽層後，進行離子植入步驟以形 成之，或者也可以採用臨場植入摻質的方式以化學氣相沈 28 1307鄕2 19830twf.doc/e ft ίΐ。利用上述方法先於基底2GG上形成—層摻雜

分:雜曰石;ίΐ亍回蝕刻製程(非等向性蝕刻製程)移除部 刀摻雜夕一層直到暴露出頂 2iG =及導體層226。導體層224例如是作為輔助閉= ，層224與基底200之間的介電層222及介電層2〇2例如 疋作為辅助閘極介電層。導體層226 極。在導體層226與基底200之間的介電層 202例如是作為選擇閘極介電層。其中介電層及介電

層202的厚度總和例如是介於120埃至13〇埃之間。 然後，於二堆疊層212外侧之基底20〇中分別形成摻 雜區228。此摻雜區228例如是作為汲極區。摻雜區228

的形成方法例如是進行一離子植入製程。其中，導體層2 2 6 例如是形成在摻雜區228與導體層208之間的基底200上。 隨後，請參照圖5G，於基底200上形成層間絕緣層 230。層間絕緣層230的材質例如是氧化矽、磷矽玻璃、硼 磷矽玻璃或其他適合之介電材料，其形成方法例如是化學 氧相沈積法。然後，於層間絕緣層230中形成與摻雜區228 電性連接的插塞232。插塞232之形成方法例如是先圖案 化層間絕緣層230以形成暴露摻雜區228之開口，然後於 開口中填入導體材料而形成之。 之後，再於層間絕緣層230上形成與插塞232電性連 接的導體層234。導體層234例如是作為位元線。後續完 成非揮發性記憶體之製程為習知技術者所周知，在此不再 贅述。 1307暢丨 19830twf.doc/e —在本發明之非揮發性記憶體之製造方法中，由於採用 自厅對準的方式形成辅助閘極(導體層224)及選擇閘極(導 體層226) ’不需要使用到微影製程，因此可以節省製 本、增加製程裕度。 而且由於所形成的電荷储存層204a在靠近選擇閘極 (導體層226)之部分具有一個轉角，因此在對記憶胞進 藉由此轉角使電場集中，而可提高電子從電荷儲存 θ 〇,拉出至選擇間極(導體層226)的抹除操作速度。 ，上所述’本發明之多階非揮發性記憶體，相鄰的兩 例如是以鏡像對稱的方式配置，亦即相鄰的 憶胞共用辅助開極或摻雜區，因此能夠提高元件的積集度？ :且：當辅助閘極上施加有電壓而打開辅助閘極下； 、、、、並形成反轉層時，於反轉層施加電壓， 反制可以處㈣充錄態。在程式化本發明 ”揮發性記憶體時’藉由自我加速電荷= _bQ〇sted_ehaFge injeetiGn)之方式 ’ _ 源極側注 來進行記憶胞程式化-，可以提升程式化迷度。而且^應 =發性記憶體作為多階記憶胞時，在_化_^此 圍内。 莖位於所扠疋的範 此外’由於所形成的電荷儲存層在靠 ^具有一個轉角，因此在對記憶胞進行抹_，二,部 角使電場集中，而可提高電子從電荷儲存 :此轉 極的抹除操作速度。 e杈出至選擇閘 30 1307965)2 19830twf.doc/e 1307965)2 19830twf.doc/e

» 另外，本發明之多階非揮發性記憶體製造方法簡單， 可以降低製造成本，並增加製程裕度。 雖然本發明已以實施例揭露如上’然其並非用以限定 本發明，任何熟習此技藝者，在不脫離本發明之精神和範 ，内，當可作些許之更触難，因此本發明之保護範圍 當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 圖1是依照本發明的實施例所繪示之非揮發性記 的結構剖面圖。 X °〜 圖2A所繪示為對記憶胞進行程式化操作之一 示意圖。 、 圖2B所繪示為對記憶胞進行抹除操作之一實例的示 意圖。 圖2C所繪示為對記憶胞進行讀取操作之一實例的示 意圖。 、、 ® 3為緣示由本發明之多階非揮發性記憶胞所構成之 記憶胞陣列之一實施例的電路簡圖。 圖4A所繪示為對記憶體陣列進行裎式化操作之一實 例的示意圖。 ' 圖4B所繪示為對記憶體陣列進行抹除操作之―實例 的示意圖。 圖4C所繪示為對記憶體陣列進行讀取操作之一實例 的示意圖。 圖5A至圖5G為依照本發明之一實施例所綠示之非揮 發性記憶體的製造方法的流程剖面示意圖。曰 31 1307 9^0^02 19830twf.doc/e 【主要元件符號說明】 100、200 :基底 102 :穿隧介電層 104、204、204a :電荷儲存層 106、206、206a :閘間介電層 108、CG :控制閘極 110、 210 :頂蓋層 111、 212 :堆疊層 • 112a、112b、220 :間隙壁 114、228 :摻雜區 116、SG :選擇閘極 118、AG :輔助閘極 120、122、202、222 :介電層。 124、L、LI、L2 :反轉層 126 :轉角 128、BL1〜BL4 :位元線 修 130、232:插塞- 208、224、226、234 :導體層 214:圖案化罩幕層 216 :開口 218 :溝渠 222 :介電層 230 :層間絕緣層 AG :輔助閘極 32 1307945)2 19830twf.doc/e ALl〜AL2 :輔助閘極線 CL1〜CL4 :控制閘極線。 D .波極區 Dl、D2 :汲極 G1〜G2 :閘才亟 Q1〜Q4、Q11〜Q44 :記憶胞 SI、S2 :源極 ΤΙ、T2 :電晶體

33

Claims (1)

1. I307%5)2 19830twf.doc/e 十、申請專利範圍： 1.一種多階非揮發性記憶體，包括： 一第一記憶胞，設置於一基底上’該第一記憶胞包括： 一控制閘極，設置於該基底上； 一電荷儲存層’設置於邊控制閘極與該基底之間； 一換雜區’設置於該控制閘極之一第一側的該美 底中； 1

   一選擇閘極，設置於该控制閘極之該第一側的側 壁，且位於該控制閘極與該摻雜區之間的該基底上；以及 一辅助閘極，設置於該控制閘極之一第二側的側 壁，且於該辅㈤閘極施加-電壓時，該輔助閉極下方的該 基底中形成一反轉層。 2

   間 •如申請專利範圍第1項所述之多階非揮發性 更包括： X -第-介電層’設置於該電荷儲存層與該基底之間； -第二介電層，設置於該電荷儲存層與該控制間極之 記憶 一第三介電層，設置: a •於該辅助閘極與該控制閘極、今 電何=層=間’以及該辅助閘極與該基底之間丨以及/ 電荷赌存f之間，以及該選擇閉極與該基底=閉極、该 3=申請專利範圍第2項所述階 形成有-間隙壁。 m糾何儲存層之間 34 13 079膝 19830twf.doc/e 4.如申請專利範圍第2項所述 體，其中該第时電層無__之_成有 5·如申請專利範圍第2項所述之多階非揮發性記憶 體，其中該第一介電層的材質包括氧化矽。 6_如申請專利範圍第2項所述之多階非揮發性記憶 體’其中該第二介電層的材質包括氧化;化氧化石夕。

   7‘如申請專利範圍第2項所述之多階非揮發性記憶 體’其中該第三介電層與該第四介電層為一高溫熱氧化層。 8. 如申請專利範圍第2項所述之多階非揮發性記^意 體，其中該第三介電層的厚度與該第四介電層的厚度介於 100埃至200埃之間。 又 、 9. 如申睛專利範圍第1項所述之多階非揮發性記憶 體更包括一第一記憶胞，該第二記憶胞與該第一記憶胞 具有相同的結構，且該第二記憶胞與該第一記憶胞以鏡像 對稱的方式鄰接設置。 10. 如申請專利範圍第9項所述之多階非揮發性記憶 體，其中該第二記憶胞設置於該第一記憶胞之該第一侧， 並且與該第一記憶胞共用該摻雜區。 11. 如申請專利範圍第9項所述之多階非揮發性記憶 體’其中該第二記憶胞設置於該第一記憶胞之該第二侧， 並且與該第一記憶胞共用該輔助電極。 12.如申請專利範圍第1項所述之多階非揮發性記憶 體’更包括一頂蓋層，設置於該控制閘極上。 13.如申請專利範圍第12項所述之多階非揮發性記憶 35 13079½ 2 19830twf.doc/e 體’其中該電荷儲存層部分係水平地突出於該控制閉極， 並且鄰接該選擇閘極的位置具有一轉角。 14.一種多階非揮發性記憶體，包括： 多數個記憶胞，於-基底上設置成一行/ 些記憶胞包括： J 一控制閘極，設置於該基底上； 一電荷儲存層，設置於該控制閘極與該基底之間； -摻雜區，設置於該控制閘極之一第一側的該曰基 甲， —選擇閘極，設置於該控制閘極之該第-侧的側 J ’且位於該控㈣極與該摻雜區之間的該基底上；以及 辟輔助閉極，設置於該控制閑極之一第二侧的側 ί置行上的該些記憶胞以鏡像對稱的方式鄰接 却此多Ϊ條位元線’在行方向上平行排列，連接同一行之 該二5己憶胞的該摻雜區； ^數條控制閘極線，在列方向上平行排列連接同— 0坠記憶胞的該控制閘極； ^數條選擇閘極線，在列方向上平行排列，連接同一 列之该些記憶胞的該選擇閘極； 列少條輔助閘極線，在列方向上平行排列，連接同-Μ二6己憶胞的該輔助閘極；以及 閘極底該些電晶體的汲極分別連接該些辅助 36 I30796& 19830twf.doc/e 體，=物麵14項所物_揮發性記憶 一第-介電層，設置_電荷料層_ 間；一第二介電層’設置於該電荷館存層與該;制_之 電層’設置於該輔助閉極與該控制開極， 及該辅助閘極與該基底之間，·以/ 電荷儲存層之間，以及該選擇=閉極、該 體，其中該第三介電層盥非揮發性記憶 形成有-間隙壁。 制閘極、該電荷儲存層之間 體，ι17^第圍第15項所述之多階非揮發性記憶 成有-間隙壁。 體’其中該第-介電層 體，中15項_之乡_揮發性記憶 ^如申料跑魏切/_。 體，其中該㈣電^ ^所^多_揮發性記憶 體，其中該電荷儲存㈣揮發性記憶 並且鄰接該選擇閑極二出於該控制閑極， 體，項所述之多階非揮發性記憶 稱之相鄰二記憶胞係共用該汲極區。 37 1307965 pt.ap702 19830twf.doc/e 23·如申請專利範圍第14項所述之 體，t中彼此鏡像對稱之«二記憶胞係共用該 24. 一種多階非揮發性記憶體的製造方法，包括： 於一基底上依序形成一穿隧介電層、—電 於該電荷儲存層上形成至少二堆疊層，其中各該二堆 疊層依序包括-閘間介電層、—控制閘極與二頂蓋 移除該二堆疊層之間的該電荷儲存層 溝渠； 錢第一 於該二堆疊層侧壁與該第一溝渠侧壁形成一辟. 存層^該間隙壁作為罩幕移除該二堆疊層外侧之該電Ϊ儲 於該基底上形成一介電層； 々tw於該—堆疊層之間形成—輔助閘極’並於該二堆疊岸 外側之側壁分別形成一選擇閘極；以及 θ 於該二堆疊層外側之該基底中分別形成—播雜區 且該選擇閘極係位於該堆疊層與該摻雜區之間。 、 25. ^請專魏則Μ賴狀抑㈣揮發性記情 體的製以方法’其巾該介電層包括高溫熱氧化層。^ 26. 如申請專利範圍第Μ項所述之非揮 製造方法，其中該介電層的厚度介於咖埃至的 ”2方申咖第24顿述之非揮發性記憶體的 方法，/、中於该二堆疊層之間形成該辅助閘極， 该二堆疊層外歉㈣分卿成該選制極之方法包括：； 於該基底上形成-導體材料層，該導體材料層填滿該 38 丨 2 19830twf.doc/e 第一溝渠；以及 露：：刻製程’移除部分該導體材料層，直到暴 體的叙㈣特發性記憶 %, 士 〃中該㈣介電層的材質包括氧化石夕。 體的製造方:專二=述之多階非揮發性記憶 法。 、Ul電層的形成方法包括熱氧化 體的24項賴之細_性記憶 石夕Zjt夕間間介電層的材質包括氧化石夕/氮化 體的t利範圍第24項所述之多階非揮發性記憶 的^方法，其中該電荷儲存層之材質包括換雜多晶石夕。 T種多_揮發性記鐘的操作方法，適用於一記 記憶胞包括：—控制閘極，設置於—基底上；-存層’設置於該控制閘極與該基底之間；—沒極區， :^制閑極之一第一侧的該基底中；一選擇閑極， 之間的該基底上;以及一辅助== 控制閘極之一第二側的側壁，該方法包括： 在進仃料化操作時，預先於該伽問極施加-第- 於該輔助閑極下方的該基底中形成一反轉層，並 於该反轉層施加一第二電壓；以及 於。亥控制閘極施加-第三電壓，於該選擇閘極施加一 39 1307%& 19830twf.doc/e ί: ^’於該汲極區施加—第五電壓，其中該第-電髮 „閉極的啟始電壓’該第三電壓大於該第； 四電壓大於或等於該選擇_的啟始電壓，該Ϊ ㈣第五電壓，以利用源極側注人效應程式化讀 體的專圍第32項所述之多階非揮發性記恃 ==’其中該第一電壓為8伏特左右;該第4 &.5伏^;==伏特左右；該第四電愿 了么石，該第五電壓為0伏特左右。 體的32销㈣階鱗發性記憶 間的電，其中該第六電壓與該基底之 电望差會引發FN穿隧效應。 體的圍第34項所述之多階非揮發性記憶 直其中該第六電壓為11至15伏特左右。 體的操作方第32項所述之多階非揮發性記憶 施加—第雷更匕括於進行讀取操作時，於該辅助閘極 擇_施加控=極施加一第八電[於該選 讀取該記愔始於献極區施加—第十健，以 37.如^專°"九電驗於該選擇閘極的啟始電壓。 操作方法二第厂31項所述之非揮發性記憶體的 髮為w伏特左(電源電旬，該第八電 大特左右，该第九為Vcc(電源電屢），該第十 1307965)2 19830twf.doc/e 電壓為1.5伏特左右。 38.-種多階非揮發性記憶體的操作方法，適用於 數個記憶胞構成之記憶胞陣列，各該些記憶胞包括： 制閘極，設置於-絲上；—電荷儲存層，設置於該控^ 閘極與該基底之間；-祕區，設置於該控制閘極之一第 -側的該基底中；-選擇_，設置於該控制閘極之該第 一側的侧壁’且位於該控制閘極與該摻雜區之間的該基底 上；以及-輔助閘極，設置於該控制閘極之一第二側^側 壁’其中在同一行上的該些記憶胞以鏡像對稱的方式鄰接 設置；多數條位元線，在行方向上平行排列，連接同一行 之該些記憶胞的該汲極區；多數條控制閘極線，在列方向 上平行排列’連接同-狀該些記憶胞的該控彻極；多 數條選擇閘極線，在列方向上平行排列，連接同一列之該 些記憶胞的該選擇閘極；多數條辅助閘極線，在列方向上. 平行排列’連接同-狀該些記憶胞的該獅閘極；以及 多數個電晶體，該些電晶體的汲極連接該些辅助閘極線下 方的該基底，該方法包括： 在進行程式化操作時，預先於該些電晶體的閘極施加 第一電壓，於s亥些電晶體的源極施加一第二電壓，於該 些輔助閘極線施加一第三電壓，以於該些辅助閘極線下方 的該基底中形成一反轉層，並且使該反轉層導通有該第二 電壓，之後關閉該些電晶體的通道，使得該反轉層處於一 預充電狀態；以及 ' 於選定之該控制閘極線施加一第四電壓，於選定之該 41 1307娜 '2 19830iwf.doc/e 極線施加-第五電M，於奴之該位元線施加一第 中該第三_大於該些辅助閉極的啟始電壓， 该第四電屢大於該第三電麗，該第 :=的啟始電壓，該第二電壓大於該第六電 用源極側注人效應程式化—選定記憶胞。 體的=方申ΓΓί圍第38項所述之多階非揮發性記憶 :電=-(電源電壓卿些電晶』 電源電壓）；該第，為ig伏特左右； 二,.5伏特左右；該第六電壓為Q伏特左右。 體的摔項所述之㈣非揮發性記憶 :::高 =::== 之通道之後，輔助閘 5伏特左右。 、 ^耦口该些反轉層之電壓至 體38摘㈣晴發性記憶 極施加-第七電壓除操作時’於該些選擇閘 ，該選擇閘極線被拉出並移除，其中該第 底之間的電壓差會弓丨發FN㈣效應。電賴該基 體的階非揮發性記憶 43·如申請專利範圍笛u s 主〇伙特左右。 體的操作方法，更包括於進階非揮發性記憶 助閘極線施加H壓，讀時，於選定之該輔 於選疋該控制閘極線施加一第 42 I307%>52 19830twf.doc/e 九電壓，於選定之該選擇閘極線施加一第十電壓，於選定 之該位元線施加一第十一電麼，以讀取該記憶胞，該第十 電壓大於該選擇閘極的啟始電壓。 44.如申請專利範圍第43項所述之非揮發性記憶體的 操作方法，其中該第八電壓為Vcc(電源電壓），該第九電 壓為1.4伏特左右，該第十電壓為Vcc(電源電壓），該第十 一電壓為1.5伏特左右。

   43