TWI306311B - Thin film transistor and method for producing thin film transistor - Google Patents
Thin film transistor and method for producing thin film transistor Download PDFInfo
- Publication number
- TWI306311B TWI306311B TW094137766A TW94137766A TWI306311B TW I306311 B TWI306311 B TW I306311B TW 094137766 A TW094137766 A TW 094137766A TW 94137766 A TW94137766 A TW 94137766A TW I306311 B TWI306311 B TW I306311B
- Authority
- TW
- Taiwan
- Prior art keywords
- insulating film
- forming
- electrode
- film
- gate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
- H10D30/6739—Conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
Landscapes
- Thin Film Transistor (AREA)
- Drying Of Semiconductors (AREA)
Description
1306311 玖、發、明說明 【發明所屬之技術領域】 本發明係關於一種 專膜電晶體(Thin Film Transistor,以 下簡稱TFT)以及其製造方法。 【先前技術】 以閘極電極的位置分類薄膜電晶體TFT時,TFT可區 分為·閑極電極配設在半導體膜上方之頂閑極型TFT、以 及閘極電極配設在半導體膜下方之底閘極型TFT。 以下’利用第1圖(a)、(b)說明一般的頂閘極型τρτ 的構造。第1圖(a)為TFT的俯視圖,第i圖(b)為第i圖 (a)之χ-χ剖視圖。在由玻璃等所構成之透明基板η上疊 層由sm(氮化矽)以及/或Si〇2(氧化矽)所構成之絕緣膜 22’並在其上方形成島狀之多晶#膜23。在前述絕緣膜22 =晶碎膜23上’疊層由SiN2以及/或吨所構成之絕 ^ 24。此外,在前述閘極絕緣膜24上,以與多晶石夕膜 父又之方式,形成由Mo所组成之閑極電極Μ,在里上 所構蓋閘極電極25的方式疊層由_以及/或叫 所構成之層間絕緣犋26。 夕日日矽膜2 3中,係藉由雜質離 23s盥汲榀相# η, 的植入形成源極領域 極7員域23d,將兩領域間作為 源極電極盥汲槁泰、7員域23ce此外, 膜20,連接在% 、'毒馭24與層間絕緣 <丧在源極電極2 3 ς盘k ^ 毛往與及極領域23d。 述之TF丁適用於顯示元件或
顯示元件時,九疋件。將其使用於 才TFT配置為矩陣狀,源極I 兒極Μ汲極電極的 314654DO 1
1306311 為解決上述課題,本發明乃提供下列技術手段。 第卜一種薄膜電晶體,係具備:基板;配設於前述 f板i之半導㈣;覆蓋前述半導體膜之閘極絕緣膜;配 又、月i述閘極絕緣膜上之問極電極;卩覆蓋閘極電極之層 間絕緣膜’前述開極電極材料為高熔點金屬,
其特徵為:前述閘極電極的剖面,係藉由使用包含氧 之虱體或包含氟與氧之混合氣體之蝕刻,以及使用包含氣 與乳的混合氣體之蚀刻所形成者,並形成由前述層間絕緣 Μ朝前述閘極絕緣膜方向擴大的斜面形狀。 藉此可提间形成於閘極電極上之膜的逐步覆蓋率, 而得以提供一種特性穩定之薄膜電晶體。 此外’因閘極絕緣膜的厚度平均,而得以提供在雜質 離子植人步驟中其半導體膜之離子植人平均的薄膜電晶體。 ,第2 ’ -種薄膜電晶體的製造方法,係具備:在基板 上t成半導體臈之步驟;覆蓋前述半導體膜的整面而形成 間極絕緣膜之步驟;在前述閘極絕緣膜上形成由高溶點金 屬材料而成之閘極电極之步驟;在前述半導體膜形成源極 領域與沒極領域之步驟;在前述閘極電極上形成層間絕緣 膜之步驟; 其特徵為形成前述閘極電極之步驟係包含: 在觔述閘極緣膜上疊層電極材料層之步驟;在前述電極 材料層上形成對應閘極電極形狀之光罩圖帛之步驟; "使用包含氟之氣體或包含氟與氧之混合氣體,以前述 光罩圖东作為遮罩’而將前述電極材料層保留至少一部份 314654D01 1306311 - 而進行蝕刻之第1蝕刻步驟; 使用包含氣與氧的混合氣體,蝕刻前述電極材料層之 第2飯刻步驟。 藉此’在閘極電極上形成斜面形狀時,閘極絕緣膜不 曰產生厚度不均的問題。 此外’在之後的雜質離子植入步驟中,可平均地將離 子植入於半導體膜中。 同時,可防止反應室的污染。 鲁【貫施方式】 第2圖為顯示本發明之TFT之一實施型態之剖視圖。 以下’利用該圖’說明本實施例之TFT的構造。 在由玻璃等所構成之透明基板1上依序疊層SiN以及 Sl〇2以構成絕緣膜2,並在其上方形成多晶矽膜3 ^有關 該多晶石夕膜3的形成方法,係以利用化學氣相沈積法(c v d ) 直接形成多晶㈣的方法,$先形成非^膜,再將該非 W膜結晶化以形成多晶石夕膜的方法已為人所熟知。利用 ::::法時,因利用低溫製程,故透明基板"使用低 在别述乡巴緣膜2與多晶矽胺^ L — ς·η 3之上依序疊層SiN與 h〇2 ’以構成閘極絕緣膜4。 卜 後’在珂述閘極絕緣膜4 上以重莹於多晶矽膜3之方式Λ/ Λ、丄 閘坧# h <各 ",形成由Mo等所構成之 電極5,在其上方,以可试 晶禺ς ·χτ卜 ^ I閘極电極5之方式依序 冗層Μ與S102,以構成層間絕_6。 在多晶矽膜3中,隔著閘極哨 •。巴緣胺糟由雜質離子的植入
314654D0I(S 1306311 通形战有源極領域3s與汲極領域3d,並將兩領域間作為 :通領域3c。此外’源極電極與沒極電極7係透過問極絕 .馭4與層間絕緣膜6’連接在源極電極3s與汲極領域% 本發明之特徵在於:閘極電極5係藉由兩階段的蝕刻 '而形成’且其剖面形狀係具有在閘極絕緣膜側擴大的 =形狀。有關上述之閘極電極㈣成方法之說明,首先, 極ϋΓ極絕緣膜4上之電極材料層35上依所希望之閉 :勺圖案形成光阻劑。接著’將該光阻 =…2的氣體,保留一部份的電極材料層”而 膜的丁選=二。(Τ使用電極材料層35與_ Ch/Q㈤的cl2⑷以及―合氣體(以下簡稱為 閘極:枉t灰化先阻劑的同時藉由姓刻形成具有斜面狀之 列J 此’在進行第1次的蚀刻3夺,係保留廣飯 刻的電極材料層35的—部份 Η應飯 時,對廡、* — 退仃f d在第2次的蝕刻 1材in 之保留電極材料層選擇性地蝕刻,因此, 二;:層之閘極絕緣膜4不太會被餘刻。亦即, 問極絕緣膜的料不均會變小 膜植入雜質離子時,可者以問極絕緣 生不的,Μ 人於多晶㈣3之離子量發 二並提供具有穩定動作特性之TF丁。 具有上迷構造之本實施例的tft,與習 可使用於顯示元件、受光元件。 (TFT相冋 第3圖〇)至(e)為顯示本發明tf丁 型態製造步驟的剖視圖。以下…圈方去的-貫施 …構造。此外,在二說明本實施例 在弟2圖中標不與弟1圖相同之符 314654D01 10 1306311 號者係表示相同之部分。 第3圖⑷為第i步驟之剖視圖。在該步驟中,首先, 係錢明基板i上依序疊層_與叫以形成絕緣膜2, 接著,再形成多晶石夕膜3。多結晶石夕膜3的形成方法包含 有:於絕緣膜2上臺層非晶石夕,並藉由對該非晶石夕進行退 火處理使之結晶化而形成多晶石夕膜,再將該多晶石夕膜圖案 化之方法;以及於絕緣膜2上疊層非晶石夕,使之圖案化後 ’再施以退火處理而作成多晶矽的方法。 第3圖(b)為第2步驟之剖視圖。在該步驟中,首先, 在絕緣膜2上與多晶吩膜3上疊層由_與以〇2所構成之 ,絕緣膜4。接著,疊層由Mo所構成之電極材料層35,在 . 其上方則形成用以形成閘極電極之光阻劑8。 第3圖⑷為第3步驟之剖視圖。在本圖中,係將問極 絕緣膜4、電極材料層35以及光阻劑8的部分擴大。在該 步驟中’係使用S!V〇2電^虫刻電極材料層。SIV〇2因電 ®極材料層與底層之閘極絕緣膜間的選擇比較低(選擇比在$ 左右),而得以在完成蚀刻前的狀態下,亦即,可在藉由钱 刻使電極材料層35下方之閘極絕緣膜4露出前,結束f亥步 驟之姓刻。藉此’以防止閘極絕緣膜4受到蚀刻。 在此,僅使用SF6同樣可進行蝕刻,但添加A可提高 姓刻率,因此欲儘快完成蝕刻時可使用SF6/〇2。但,〇, 雖具有可提高蝕刻率的效果,但亦會產生使光阻劑灰化的 作用。在第1蝕刻步驟中,產生光阻劑8灰化時,將使得 314654D0] 1306311 傾斜角的控制變得困難。因 為提幵蝕刻率,並避免阻 劑8灰化,汀6/〇2的混合比 兄阻 G早以1 · 1較為理想。 第3圖(d)為第4步驟之卹相 之視圖8本圖係將與第3圖(c) 相同之σ卩分予以擴大之圖。 、”-义Ώ在°玄步驟中,首先,使用α2/〇2 進仃則一步驟所保留之電極 电杜材抖層35之電漿蝕刻。由於
Ch/O2之電極材料層與閘極 巴,,家联的選擇比超過3 0,故得 以選擇性地蝕刻電極材料岸 n 由於q2會使光阻劑逐 漸灰化’因而得以形成且古社 攻具有斜面形狀之閘極電極。該钭面 形狀可藉由(:12/〇2的混合比 X斜面 干叹’驭蝕刻裝置之電漿體 輸出而形成所希望之角戶。如 电求脰的 用度此外,在該步驟中,最好將n 與〇2的混合比率設定Λ 1 ^ Cl2 為1. 1,而將傾斜角度設定在15产 至60度的程度。 心牡1;)度 第3圖(e)為第5步驟之A,丨#国. 河 <視圖。在該步驟卡李 極電極5作為遮罩,自韌料..隹处 你M間 划…… 自動對準植入對應於應形成之電晶體 i心之市隹貝離子,亦即p刑斗、 π即ρ型或Ν型離子。形成ρ通道 電晶體時係植入BW#p型離子,而形成㈣ 體時係植人P⑽)#N型離子。藉由離子的植人 = 重疊❹晶㈣3兩側形成汲極領域㈣源極領 兩者間形成通道領域b此外,藉由前述2種 #刻步驟’可正確控制閘極絕緣膜的殘膜量 而仔以平均植入雜質離子,並獲得具有穩定動作性之 TFT 〇 b植入雜f離子後,於問極絕緣膜4上與閉極電極5上 疊層層間絕緣膜6。桩义 ..,^ „ 接^ ,在對應層間絕緣暝6之源極領
314654D0I 12 1306311 域3s與汲極領域3d的領域上,貫穿層間絕緣膜6與閘極 絕緣膜4以形成貫穿孔,並藉由在該貫穿孔内填充金屬以 形成與源極領域3s以及汲極領域3d相連接之源極電極7 及汲極電極7。 藉由上述方法’可獲得具有第1圖所示之構造的頂閘 極型TFT。此外,使用C12/〇2進行蝕刻時,因蝕刻所產生 之Mo Cl0的揮發性不佳’而使m〇CU附著於反應室内而導 致反應室污染之問題。不過’由於在前述第1步驟中係使 用Cl/〇2蝕刻大部分的電極材料層,因此利用ci2/〇2而完 成之蝕刻量可控制在較少量,且污染的程度亦較低。 此外,進行SF6/〇2之蝕刻時所產生的m〇F6因具有良 好之揮發性,故不會造成反應室的污染。因此,藉由在同 一反應室内反覆進行前述第3與第4步驟,可使對應下一 TFT之前述第3步驟所產生的MoC16與前述第4步驟所產 生之少量的MoC16同時揮發,因此具有清淨受污染之反應 室的效果。該種效果在減少第4步驟所處理之膜厚時,亦 即’在第3步驟中儘可能地蝕刻較厚、較多的膜厚時尤為 顯著。 以下,簡單闡述上述製造步驟中之第3及第4步驟所 使用之電感性搞合電漿(Inductively Coupled Plasma ;以下 簡稱為ICP)裝置。
首先,第5圖係顯示ICP裝置的概略圖,並針對ICP 裝置加以說明。進行電漿處理之反應室41包含導電材料, 且固定於接地電位。該反應室4 1中設有:用以導入蝕刻氣 13 314654D01 1306311 體之氣體導入口 42; s ,、,u, 乂排出氣體與蝕刻之殘渣物的排出 口 43。此外,下部兩士 节極44係隔著絕緣體45與反應室4 1 絕緣,而與作為偏壓 之第丨尚頻電源46相連接。渦旋狀 的電感性搞合線圈47係藉由絕緣體Μ而配設於反應室“ ΐ部’其中心側的端部係與作為電感性耗合《源之第2 尚頻電源4 9相連接,而 而另一端則形成接地。完成於蝕刻前 之步驟的TFT等試料5。係設置於下部電極44之上。 第⑷所不之第3步驟中,僅使ICP裝置之電成性 耦合電漿源之高頻電泝4〇 σ播 电认性 '、49王導通狀態,並使用SF6/〇2蝕 刻電極材料層35。此時,同樣地係在完成触刻前的狀態 • '、P #由蝕刻使電極材料層35下方的閘極絕緣膜4 路出之前的狀態下,結束蝕刻。 接者,在第3 (d)戶斤干· > / i J汀不之第4步驟中,除了 ICP裝置之 電感性耦合電漿源之吝4 兩、 间頻电源49之外,亦使偏壓源之高頻 電源46呈導读抽能,、,·& 、 心亚蛤入Cl2/〇2以蝕刻前述步驟所保 留之電極材料層35。由於、 、CV〇2之電極材料層與閘極絕緣 、、込k匕超過30 ’因此得以選擇性地蝕刻電極材料層。 此外’隨著偏魏動力的上升,可同時促進〇2所產生之恭 極材科層的姓刻與光阻劑的灰化,而得以形成具有斜面开: 狀的閑極電極。該斜面并彡 、电不袭計面形狀可精由變化C〗2/〇2的混合比率 及/或電漿源的輸出’而作成所希望之角度。除此之外 可使蝕刻前所塗抹之光阻劑的寬度(L1)與蝕刻後之閑極 緣膜側之閉極電極的寬度⑽的差(寬度變換差)的精確度 更為正確。此外’在該步驟’,最好將。2與的混合比 314654 D01 1306311 率設先為h卜將傾斜角度設;t為15度至6G度的程度。 精由上述兩階歸刻’可正確地控制問極絕緣膜的 殘膜量’因此可均句地植入雜質離子,並藉由後述之第5 步驟獲得動作特性穩定之具有第1圖構造的TFT。 接著,使用該ICP裝置,說明製造底間型tft的過程。 第5圖⑷至⑷係顯示底閘極型TFT的製造步驟。以下二 按照該步驟說明本實施例之TFT的製造方法。 第5圖⑷為第i步驟之剖視圖,在該步驟中,首先, 在由玻璃所構成之透明基板n上形成具有斜面形狀的問’ 極電極15。該問極電極15的形成方法因與上述之閘極: 極5的形成方法相同而省略其說明。此時,因閑極電極= 的底層為玻璃基板’因此相較於上述之以或训為 層的頂閘極型TFT,更能夠進行選擇性㈣。 * /接著,第5圖(b)為第2步驟之剖視圖,在該步驟中, ^閉極電極15上疊層由_舆叫所構成之問極 烟…二二對非晶妙進行退火處理以形成多晶 ㈣層i 與多晶碎材料33重疊的部分形成 植入::’第5圖(C)為第3步驟之剖視圖’隔著阻擋層20 、電晶體型態之p型或N型離子。藉由離子的植 領域13乂抬層2〇重疊之多晶矽材料33的兩側形成汲極 ' ; 〜源極領域1 3s,而兩領域的中間部分形 留預 ,乂樓電極重疊的部分以及其兩側預 •又使夕日日矽材料33圖案化,以形成多晶矽膜 314654D01 13〇6311 13。 第5圖(d)為第4步驟之剖視圖,依序疊層Si〇2、SjN、 Sl〇2而形成層間絕緣膜16,以覆蓋經圖案化之多晶矽膜 13。接著,在對應層間絕緣膜6的源極領域i3s與汲極領 域13d的領域上,形成貫穿層間絕緣膜16與閑極絕緣膜 14之貫穿孔’並藉由在該貫穿孔中填充金屬以形成連接源 極領域13s與汲極領域13d之源極電極17與汲極電極17。 ^藉由以上方法,可形成具有斜面形狀之閘極電極,並 製造具有第3圖(d)構造之底閘極型TFT。 本發明並未侷限於本實施例,可做各種不同的變更。 例如··在構成TFT的材料等方面’透明基板除了玻璃基板 外可使用石英玻璃,或使用不透明基板。基板上的絕緣膜、 閘極絕緣㈣層H賴,可使用構成料絕緣膜之材料 的SW以及Si〇2的其中一種,或使用其他的絕緣膜材料, 亦可變更疊層順序。但是,#導體膜(多晶石夕層)最好與抓 相連接。電極材料層除了使帛Mo外尚可使用M〇w、w# 高熔點金屬。構成TFT各層之形成方法可使用電漿CVD 法此外使用於用以形成閘極電極的蝕刻氣體,除Sp6 之外可使用cf4等’經由蝕刻所產生之含M〇化合物之揮 啦性良好之氟糸氣體,或取代ci2而使用HC1等閘極電極 材料層與問極絕緣膜之選擇比良好之氣系氣體。此外,分 為兩階段的钱刻步驟亦可在不同的反應室中進行。 本發明亚未侷限於上述實施型態,可有各種不同的變 更彳丨士頂閘極型TFT之離子植入步驟,可使用自動調
314654 DO I ⑧ 16 1306311 整方式以外的其他方式。在底閉桎型TFT中,亦可追加去 除阻擋層的步驟。此外,在多晶石夕膜的形成方法上,可伸 多晶石夕材料的圖案化與離子植入步驟順序顛倒。 、 、以上,根據本發明’使用選擇比低的sF6/〇2蝕刻大部 Γ電極材料層’再利用選擇比高的叫刻殘餘的部 :精由遠兩階段的㈣步驟’可選擇性地蝕刻電極材料 層,以形成具有所希望形狀之間極電極 厚度不均,而得以在之後的雜質離子植入 二=:子平均植八活性層…内的效果。此外, = 逐步1蓋率、且動作特性穩定之薄膜電 日日肪。此外,即使因利用 的污典利用cv〇2進行姓刻而造成反應室内 m 來的步驟中藉由使用%/〇2進行鼓 刻,而達到自動淨化反應室的效果。 以上,根據本發明,在第j餘刻步 性耦合電漿源蝕刻一部份 係利用电感 騾中使用該電感性耗人命將;:a ’而在第2姓刻步 电a『生祸分電漿源與 蝕刻殘餘的電極材料声 ' 火光阻劑並 以…… 由上述兩階段的銳刻步驟,可 以“確度形成具有所希望之斜面 了 此,可提高寬度變換差之*“ 閘極笔極。因 特性之TFT的效果。精確度’得以達到提供更具穩定 【圖式之簡單說明】 第圖(a)仏白知之薄膜電晶體的俯 薄膜電晶體的剖視圖。 ΰ (b)為習知之 第2圖係顯示本發“ 月之導膜晶體實施型態之剖視圖。 314654D0] 17 1306311 第J圖(a)至(e)係顯示本發明之薄膜電晶體製造步驟 之第1實施型態剖視圖。 第4圖(a)至(d)係顯示本發明之薄膜電晶體製造步驟 之第2實施型態剖視圖。 第5圖係使用於本發明之實施型態之電感性耦合電漿 裝置的概略圊。 [主要元件符號說明】 1 、 11 、 21 2 、 4 、 22 3 、 13 、 23 3c、 13c ' 23c 3d ' 13d ' 23d 3s、 13s 、 23s 4 、 14 、 24 6 、 16' 26 5 ' 15 ' 25
玻璃基板(透明基板) 絕緣膜 多晶矽膜 通道領域 汲極領域 源極領域 閘極絕緣膜 層間絕緣膜 閘極電極
17、27 8 光阻劑 20 阻擋層 33 多晶石夕材料 35 電極材料層 41 反應室 42 氣體導入口 43 排出σ 44 下部電極 45、 48 絕緣體 46、 49 高頻電源 47 笔感性耗合線圈 50 試料 18 314654D01 (δ
Claims (1)
1306311 拾、申請專利範圍 _ 1 .—種薄膜電晶體,係 , 一-…, %具備.基板;配設於前 半導體膜;覆蓋前述丰邕邮p a ” … 導組膜之閘極乡巴緣膜;配設於前 述閘極絕緣膜上之閘極電 * 抆,及覆盍閘極電極之層間絕 、.彖膜’丽述閘極電極材料為高熔點金屬, ,八:f鬧極電極的剖面係藉由使用包含氟之氣體或 .β 孔姐之蝕刻,以及使用包含氯與氧的 合氣體之姓刻所卅占并π 成,並形成由前述層間絕緣膜朝前 述閘極絕緣膜方向擴大的斜面形狀。 2.如申請專利範圍第!項之薄膜電晶體,其中,前述半導 =係具有隔著前述開極絕緣膜植人雜質之源極領域 14沒極領域。 3·如申請專利範圍第1項或第2項之薄膜電晶體,A中, 前述閘極絕緣膜係包含SiN及/或 4. 一種薄膜電晶體之螌 n “ I""方法,係具備:在基板上形成半 .膜之乂驟,復蓋前述半導體膜的整面而形成閘極絕 彖膜之步驟’在珂述閑極絕緣膜上形成由高熔點金屬材 料而成之閉極電極之步驟;在前述半導體膜形成源極領 或"及極錢之步驟,·在前述閘極電極上形成層間絕 膜之步驟; 前 其2徵為形成前述閘極電極之步驟係包含·· 、.在前述問極絕緣膜上疊層電極材料層之步驟;在 述電極材料層上形成光罩圖案之步驟; 3I4654D01 ]9 1306311 使用包含氟之氣體或包含氣^ ^ 述光罩圖案作為遮罩 ;乳之混5氣體,以前 部份而谁;r 丨 “,j述电極材料層保留至少一 而進仃蝕刻之第1蝕刻步驟; *使用包3 1與氧的混合氣體’钮刻前述電極材料層 之第2餘刻步驟。
5. 如申请專利範圍第4項之薄膜電晶體的製造方法,其 中,形成前述源極領域與汲極領域之步驟係包含:隔著 前述閘極絕緣膜將雜質植入前述半導體膜之步驟。 6. 如申請專利範圍第4項或第5項之薄膜電晶體的製造方 法,其中’形成前述閘極絕緣膜之步驟係包含:形成 SiN及/或Si〇2膜之步驟。
20 314654D01
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002181491A JP2004031409A (ja) | 2002-06-21 | 2002-06-21 | 薄膜トランジスタの製造方法 |
| JP2002181492A JP2004031410A (ja) | 2002-06-21 | 2002-06-21 | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200610154A TW200610154A (en) | 2006-03-16 |
| TWI306311B true TWI306311B (en) | 2009-02-11 |
Family
ID=30002255
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094137766A TWI306311B (en) | 2002-06-21 | 2003-05-02 | Thin film transistor and method for producing thin film transistor |
| TW092112095A TWI265636B (en) | 2002-06-21 | 2003-05-02 | Method for producing thin film transistor |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW092112095A TWI265636B (en) | 2002-06-21 | 2003-05-02 | Method for producing thin film transistor |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20040004220A1 (zh) |
| KR (1) | KR20030097720A (zh) |
| CN (1) | CN1287468C (zh) |
| TW (2) | TWI306311B (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7374984B2 (en) * | 2004-10-29 | 2008-05-20 | Randy Hoffman | Method of forming a thin film component |
| KR100603393B1 (ko) * | 2004-11-10 | 2006-07-20 | 삼성에스디아이 주식회사 | 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치 |
| CN100490125C (zh) * | 2006-05-30 | 2009-05-20 | 友达光电股份有限公司 | 液晶显示器用基板的制作方法 |
| TWI317538B (en) * | 2006-11-16 | 2009-11-21 | Au Optronics Corp | Etching process of metal layer of display panel |
| JP5361651B2 (ja) | 2008-10-22 | 2013-12-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR101833198B1 (ko) | 2009-12-04 | 2018-03-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 이를 포함하는 전자 기기 |
| TWI613822B (zh) | 2011-09-29 | 2018-02-01 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| KR102091444B1 (ko) | 2013-10-08 | 2020-03-23 | 삼성디스플레이 주식회사 | 표시 기판 및 표시 기판의 제조 방법 |
| CN104576387B (zh) * | 2013-10-14 | 2017-07-25 | 上海和辉光电有限公司 | 低温多晶硅薄膜晶体管制造方法 |
| KR102216678B1 (ko) * | 2014-07-14 | 2021-02-18 | 삼성디스플레이 주식회사 | 박막트랜지스터 제조방법 |
| KR20160080974A (ko) * | 2014-12-30 | 2016-07-08 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 |
| US10324050B2 (en) * | 2015-01-14 | 2019-06-18 | Kla-Tencor Corporation | Measurement system optimization for X-ray based metrology |
| US9660603B2 (en) * | 2015-04-09 | 2017-05-23 | Texas Instruments Incorporated | Sloped termination in molybdenum layers and method of fabricating |
| KR102430573B1 (ko) * | 2015-05-14 | 2022-08-08 | 엘지디스플레이 주식회사 | 박막 트랜지스터 및 이를 포함한 백플레인 기판 |
| JP6854600B2 (ja) * | 2016-07-15 | 2021-04-07 | 東京エレクトロン株式会社 | プラズマエッチング方法、プラズマエッチング装置、および基板載置台 |
| CN107731929B (zh) * | 2017-09-28 | 2019-12-13 | 信利(惠州)智能显示有限公司 | 薄膜晶体管的制作方法 |
| CN109212854B (zh) * | 2018-08-29 | 2021-06-01 | 武汉华星光电技术有限公司 | 一种ltps阵列基板的制造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0621018A (ja) * | 1992-06-29 | 1994-01-28 | Sony Corp | ドライエッチング方法 |
| US5580385A (en) * | 1994-06-30 | 1996-12-03 | Texas Instruments, Incorporated | Structure and method for incorporating an inductively coupled plasma source in a plasma processing chamber |
| US6365917B1 (en) * | 1998-11-25 | 2002-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6809229B2 (en) * | 1999-01-12 | 2004-10-26 | Hyperion Catalysis International, Inc. | Method of using carbide and/or oxycarbide containing compositions |
| US6407004B1 (en) * | 1999-05-12 | 2002-06-18 | Matsushita Electric Industrial Co., Ltd. | Thin film device and method for manufacturing thin film device |
| TW521226B (en) * | 2000-03-27 | 2003-02-21 | Semiconductor Energy Lab | Electro-optical device |
| US6706544B2 (en) * | 2000-04-19 | 2004-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and fabricating method thereof |
| TW480576B (en) * | 2000-05-12 | 2002-03-21 | Semiconductor Energy Lab | Semiconductor device and method for manufacturing same |
| US6283131B1 (en) * | 2000-09-25 | 2001-09-04 | Taiwan Semiconductor Manufacturing Company | In-situ strip process for polysilicon etching in deep sub-micron technology |
| JP4939690B2 (ja) * | 2001-01-30 | 2012-05-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6579809B1 (en) * | 2002-05-16 | 2003-06-17 | Advanced Micro Devices, Inc. | In-situ gate etch process for fabrication of a narrow gate transistor structure with a high-k gate dielectric |
-
2003
- 2003-05-02 TW TW094137766A patent/TWI306311B/zh not_active IP Right Cessation
- 2003-05-02 TW TW092112095A patent/TWI265636B/zh not_active IP Right Cessation
- 2003-06-19 US US10/600,171 patent/US20040004220A1/en not_active Abandoned
- 2003-06-20 KR KR10-2003-0040146A patent/KR20030097720A/ko not_active Abandoned
- 2003-06-23 CN CNB031477038A patent/CN1287468C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW200400643A (en) | 2004-01-01 |
| KR20030097720A (ko) | 2003-12-31 |
| CN1287468C (zh) | 2006-11-29 |
| TW200610154A (en) | 2006-03-16 |
| TWI265636B (en) | 2006-11-01 |
| CN1469492A (zh) | 2004-01-21 |
| US20040004220A1 (en) | 2004-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI306311B (en) | Thin film transistor and method for producing thin film transistor | |
| TWI287827B (en) | Masking methods | |
| TWI278026B (en) | Replacement gate flow facilitating high yield and incorporation of etch stop layers and/or stressed films | |
| TW564468B (en) | Dual gate logic device | |
| TWI353026B (zh) | ||
| TW200823993A (en) | Selective etch chemistries for forming high aspect ratio features and associated structures | |
| TW201239984A (en) | Semiconductor device with doped inter-level dielectric layers and method of fabrication thereof | |
| TW201017886A (en) | (110)-oriented p-channel trench MOSFET having high-k gate dielectric | |
| TW201227968A (en) | Thin film transistor and fabricating method thereof | |
| TW201246369A (en) | Substrate processing method | |
| US7985603B2 (en) | Ferroelectric capacitor manufacturing process | |
| TW201128779A (en) | Thin film transistor and method of forming the same | |
| TWI254382B (en) | Etching process to avoid polysilicon notching | |
| DE102019125427A1 (de) | Radikalätzen in Gate-Bildung | |
| TWI267916B (en) | Semiconductor device manufacturing method | |
| TW200424650A (en) | Thin film transistor and method for manufacturing same | |
| TW200926286A (en) | Method for etching metal nitride with high selectivity to other materials | |
| TWI334219B (en) | Manufacturing method of semiconductor device | |
| TW201916121A (zh) | 半導體裝置的形成方法 | |
| TW200408135A (en) | Method of manufacturing thin film transistor | |
| TW201036046A (en) | Method for fabricating a semiconductor device having a lanthanum-family-based oxide layer | |
| JP2004031409A (ja) | 薄膜トランジスタの製造方法 | |
| TW200910516A (en) | Method of manufacturing semiconductor device and semiconductor device | |
| TW538500B (en) | Method of manufacturing gate of field effect transistor | |
| TWI377647B (en) | Semiconductor device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |