TWI303475B - Method and system for fabricating semiconductor components with through wire interconnects - Google Patents
Method and system for fabricating semiconductor components with through wire interconnects Download PDFInfo
- Publication number
- TWI303475B TWI303475B TW095110095A TW95110095A TWI303475B TW I303475 B TWI303475 B TW I303475B TW 095110095 A TW095110095 A TW 095110095A TW 95110095 A TW95110095 A TW 95110095A TW I303475 B TWI303475 B TW I303475B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- contact
- bonding
- semiconductor
- wiring
- Prior art date
Links
Classifications
-
- H10P95/00—
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
- B23K20/002—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating specially adapted for particular articles or work
- B23K20/004—Wire welding
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
- B23K20/002—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating specially adapted for particular articles or work
- B23K20/004—Wire welding
- B23K20/005—Capillary welding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
-
- H10W20/023—
-
- H10W20/0238—
-
- H10W20/20—
-
- H10W70/635—
-
- H10W72/00—
-
- H10W90/00—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/45164—Palladium (Pd) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45599—Material
- H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45644—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10287—Metal wires as connectors or conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/049—Wire bonding
-
- H10W70/655—
-
- H10W72/01—
-
- H10W72/01551—
-
- H10W72/019—
-
- H10W72/07141—
-
- H10W72/07234—
-
- H10W72/07235—
-
- H10W72/07236—
-
- H10W72/07251—
-
- H10W72/075—
-
- H10W72/07511—
-
- H10W72/07532—
-
- H10W72/07533—
-
- H10W72/07553—
-
- H10W72/20—
-
- H10W72/522—
-
- H10W72/531—
-
- H10W72/536—
-
- H10W72/5363—
-
- H10W72/5453—
-
- H10W72/552—
-
- H10W72/5522—
-
- H10W72/5524—
-
- H10W72/5525—
-
- H10W72/555—
-
- H10W72/59—
-
- H10W72/90—
-
- H10W72/923—
-
- H10W72/9415—
-
- H10W72/942—
-
- H10W90/24—
-
- H10W90/284—
-
- H10W90/288—
-
- H10W90/297—
-
- H10W90/752—
-
- H10W99/00—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
- Y10T29/49149—Assembling terminal to base by metal fusion bonding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/53—Means to assemble or disassemble
- Y10T29/5313—Means to assemble electrical device
- Y10T29/532—Conductor
- Y10T29/53209—Terminal or connector
- Y10T29/53213—Assembled to wire-type conductor
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Wire Bonding (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Combinations Of Printed Boards (AREA)
Description
1303475 九、發明說明: 【發明所屬之技術領域】 、本發明係概括關於半導體封裝,且尤其是指一種用於 製造其具有貫穿連接線(through wire interconnect)的半導 體元件之方法及系統。本發明亦關於具有使用該種方法及 糸統所製造的貫穿連接線之半導體元件。 【先前技術】 -半導體兀件係包括含有種種的半導體裝置與積體電 路之一半導體基板。典型而言,半導體基板係包含一半導 體晶粒(die),其已經單一化自一半導體晶圓。舉例而言, 、,日日片規杈的半導體凡件係包括設有支揮與保護元件之一 半導體晶粒、及-外部訊號傳輸系統。半導體元件亦可包 2於-堆疊式或平面陣列之多個半導體基板。舉例… :種於封裝中之系統(SIP,system in a㈣匕㈨係 本體f多個半導體晶粒。-半導體元件亦可包括 命 才基板、一測試基板、或-印刷 电路板’其係建構成電氣接合一半導體基板。 ==以件係成為更小且具有更高的輸入/輸出架 式的互連(lnterc〇n,已經開 上以供傳輪訊號於χ盥 ^ 半導雜基板内以供傳卜Λ 互連亦可貧行“於⑽” 部,以Ζ方向,或於半導體基板外 以i、傳輸訊號於Χ、ΜΖ方向。 舉例而言’表面互連(諸如·· “於(οη)”半導體元件之 1303475 電路側上的導線)係可使用以電氣連接積體電路與於電路側 之端子接點。通孔互連(諸如··形成“於(in)”半導體基板 内之填充金屬的通孔)係可使用以電氣連接積體電路:二導 體基板之背側的端子接點。接線互連(諸如··黏結至半導體 基板之接線)係可使用以電氣連接積體電路至用於元件之支 撐基板的“外部”端子接點。
於製造半導體元件中,尤其是晶片規模的元件,呈有 一高導電性與-低寄生電容之互連係於訊號傳輸系統z中提 供最佳的性能。此外,對於互連而言係有利為能夠使用習 用的設備與技術而以密集的陣列製造。甚者,對於互連而 吕係有利為需要儘可能少的空間與額外元件。關於此點, 各個不同型式之互連係具有優點與缺點。
通孔互連之一個重大的優點係在於:佔有未使用之半 導體基板的空間。此係利於小、高度積體的半導體元件之 製造。通孔互連之缺點係包#:一相當低的導電性、相當 高的電容、與一相當低的可靠度’尤其是關於溫度循環: 此外,通孔互連係可能需要昂貴的製造技術,諸如:使用 播種及電鍍金屬化設備之通孔的填充。 另方面,接線互連係需要額外的空間與絕緣,但是 相較於通孔互連而具有一較高的導電性與一較低的電容。 此外’接線互耗可為使用絲、經濟且強健的接線接合 製程與設備而作成。 本發明係針對於-種用於製造其具有貫穿連接線的半 導體元件之方法及系統。貫穿連接線係混合式,其結合通 7 1303475 孔互連及接線互連之態樣。此外,本發 種方法及系統所製造之具有貫穿連接線的半導1 子於使用該 括、.晶片規模的元件、晶圓規模的元件 以件,包 互連元件。 ®式元件、與 【發明内容】 發明’—種方法及系統係提出 貝牙連接線的半導體元件。亦為提出者係 ^具有 之改良式的半導體元件。 ’、 貝牙連接線 5亥種方法係實行於一基板上,其且右一命 專利範g中t g . " 包路側(於申請 側)I · )、一背側(於申請專利範圍中 側)、與一貫穿的通孔。該種方法之 弟一 古一私从i 乂鄉係可貫行為使用且 有 毛細管(capillary)與一對準车 恕έ士哭Πλ ^ 、 早糸、,先之一種習用的接線 二;:ΓΓ 對準系統係建構成對準該黏結毛細管 至通孔4種方法係包括步驟··穿線—接線為貫穿該通孔; 形成於鄰近於該背側t t 月W之接線的一背側接點;形 側之於該接線的一黏姓彳、 月!㈠ U妾點,切斷該接線及該黏結接點; 及式形成於該黏結接點之—間柱隆起(studbump)。 拉6亥種方法係形成一貫穿連接線,其包括於該通孔之— 、j且了有於月側之接點與於電路側之黏結接點。該貫穿 連接線係可使用以提供其貫穿基板之電氣與熱路徑。貫穿 連接線亦可使用以供堆疊多料導體元件,由於其提供— 黏結式的結構與於堆叠元件之間的一導通路徑。此外,該 接線係相較於習用的金屬填充通孔而具有一較高的導電性 與一較低的電容。再去,V Μ γ 者違接線係可建構成移動於通孔之 1303475 / 、應於接線與基板之間的熱膨脹變化。或者是,該 通孔係可填充一 ^ . 一 、 7,’、固定該接線於通孔、且實行於 ^ a J王的功能。舉例而言,該材料係可包含建構 成改變該接線$ I 4 、, 、、 土板、或至相鄰接線的電容耦合之一介電 材,。該材料亦可為使用以結構性強化及支撐該接線,且 電乳絕緣該接線與基板。再者,該材料係可包含一導熱的 材料,其建構成透過基板而傳導熱量,諸如:遠離主 電氣元件。 一個替代實施例的堆疊方法係實行於—堆疊之間隔的 基板’其具有間隔件(spaeei·)與對準的通孔。該堆疊方法係 包括步驟:穿線-接線為貫穿該等對準的通孔;形成於該 接線的-接,點;拉動該接點於堆疊之一第一外層基板;形 成方、堆登之一第二外層基板的一黏結接點;及,形成於該 f基板與於對準的通孔之中的接線之間的黏結連接。該堆 疊方法係形成一堆疊的貫穿連接線,其互連於該堆疊之所 有的基板。該堆疊方法亦包括步驟:使用於相鄰的基板之 間的一空間而穿線及黏結一側面接線至堆疊的貫穿連接 線。 該種系統係包括其具有電路側、背側、與通孔之基板。 該系統亦包括一接線黏結器(bonder),其具有用於穿線、 黏結及切斷該接線之一黏結毛細管、用於操縱接線之夾具 或一接線穿線機構、以及用於形成接點於接線之一棍具 (wand) ° 一個替代實施例的系統係包括一接線黏結器且結合一 9 1303475 間柱隆起器(stud bumpei·),其建構成形成間柱隆起於電路 側之黏結接點,或者是形成一間柱隆起於背侧之接點。另 一個替代實施例的系統係包括一接線黏結器,其具有:一 第-黏結毛細管’建構成實行自基板的電路側之步驟;及, -第二毛細管’建構成實行自基板的一背側之步驟。另一 個替代實施例的系統係包括一接線黏結器,其具有—側面 饋送黏結毛細管與H其建構成黏結—側面接線於所
堆疊的基板之間。此外’側面饋送黏結毛細管係可旋轉約 90度以供黏結於正交方位的表面。 該半導體元件係包括:基板與貫穿連接線。貫穿連接 線係包括於通孔之巾的接線且具有於電路制黏結接點盘 於背側的接點。多個半導體元件係可堆疊以形成—堆疊式 7L件’其具有黏結連接於相鄰元件之電路側的黏結接點與 於背側的接點之間。 /、 -個替代實施例的互連元件係包括一貫穿連接線,复 具有於背側的接點、或是—單獨的接觸器,建構成作成非 黏結的電氣連接於-待測試裝置之測試塾。一個替代’ 例的堆疊陣列式半導體元件係包括由單一個貫穿連接= 互連之堆疊的半導體基板。 了個替代實施例的側接線式(slde wire)半導體元件係 包括.:堆疊的基板、一側連接線、與一側安裝元件。此 外,堆$的基板係可包括—散熱座,且側安裝元件係可包 括/”p組件。一個替代實施例的邀縮隆起式(com -Ρ)半導體㈣係包括—貫穿連接線,其具有形式為塵 1303475 縮接線隆起之一黏結接點。一個替 一 丨# n A鈿例的有機丰導體 兀件係包括一有機基板、與一貫穿連接 貝牙連接線,其黏結至於基 的接點。替代而言’有機基板係可包含_陶竟基板 或-金屬基板。一個替代實施例的撓曲電路式 : :包括:-基板’具有附接至其之一撓曲電路;及,一貫 牙連接線,其黏結至該撓曲電路。 、 【實施方式】 如為使用於本文,“半導體元件,,係意指其包括一半 導體晶粒、或作成電氣連接於一半導體晶粒之半導體元 件0 如為使用於本文,“晶圓階層”係意指其進行於一元 件之-製程,諸如:一半導體晶圓,其含有多個元件。 一如為使用於本文,“晶粒階層,,係意指其進行於單一 的兀件之一製程,諸如:單一的半導體晶粒或封裝。 如為使用於本文,“晶片規模(chipscaie)”係意指其 具有輪廓為大約相同於一半導體晶粒的輪廓之一半導體元 件。 一 參考第ία至m圖’於本發明之方法的設置步驟係說 明。針對於實行本發明之方法,一接線黏結器1〇 (第μ 圖)係可提出。較佳而言,接線黏結器1〇 (第ia圖)係建構 成實行-超細微間距(例如:小於65微米)接線黏結製程。 適合的接線黏結器係由美國賓州Wi]low Gr〇ve之Kuiicke & Soffa產業公司與美國加州Petaluma之spT ⑽
Tools,小型精密工具)所製造 一種適合的接線黏結器係由 11 1303475
Kulicke & Soffa產業公司所製造之型號“ 8〇98”的大面積 球式黏結器,其具有約+Λ5微米之一總黏結置放準確度於 下降至約65微米之間距。 接線黏結器10係包括一黏結毛細管12,其建構成黏 結一連績的長度之接線14至於一基板22 (第1C圖)之一第 —接點20A (第1C圖)。針對於實行設置步驟,第一接點2〇a ^第1C圖)與基板22 (第lc圖)係可包含模擬件 。又置件。黏結接線14之_代表性的直徑係可自約U微米 至、勺1 50 U米。此外,黏結接、線i 4係可包含其使用於半 導體封裝之―f用的接線材料,諸如··焊錫⑽de〇合金、 金、金合金、銅、鋼合金、銀、銀合金、鋁、鋁-矽合金、 f呂^合金。此外,接、線14係可包含一金屬、或金屬合 孟,其亚未含有還原危險物質(ROHS,re —s of hazardous substances),锋如•力)L 々々 • w 士 ·釔。乾例的無ROUS金屬係 匕括·無金〇L的焊錫,諸如:97 5。 入m其他的無R〇HS 孟屬係包括··金、銅、盘此耸 θ ^ ,、此寻金屬之合金,諸如其為塗覆 具有一層的閃光(flash)金之銅。此 ^ ^ , 卜接線14之熔點係應 車乂 t為大於基板接點20A之炫點。 如方《弟1A圖所顯示,點壯 94 #、、,°毛細官12係響應於來自一 4工制态24 (弟1 A圖)之郊祙品叮必名 口)之λ唬而可移動於χ、y、盥z 如將為進而解說,黏結毛細管12 分、/目丨;4立& 才了為構成90度旋轉以 允側面接線黏結。勒4 士主 苴…… 係包括:-長形開口 36, 、有、力為接線14之直徑 ,^ ,, 饴之一内側直徑;及,一 口大、斜切曲面的端部36Α。 按琛黏結态1〇亦包括其可運 12 .1303475 —作為關聯於黏結毛細管12之接線夾具(clamp) 16’其為建 構成#應於來自控制器24之訊號而打開及閉合於接線1 4。 如亦為顯示於第1A圖,接線夾具16係可運作為關聯 於—接線饋送機構17,其建構成饋送接線14至接線夾具 丨6與黏結毛細管12。接線饋送機構17係可包含—標準的 接線饋送機構,諸如:其納入於上述之來自Kulicke & 產業公司的型號“ 8098”大面積球式黏結器。替代而言, φ 如將為進而解說,接線饋送機構17係可包含一機械式接 、泉饋达機構,諸如:_滾輪饋送機構、或—線性動作夹具 與饋送機構。 如亦為顯示於第1A圖,接線黏結器1〇亦包括一對準 系統26’其為建構成確定該黏結毛細管12與第一接點2〇 a (弟ic圖)之位置、且供應於此等位置之資訊至控制器μ 以對準该黏結毛細管12至第一接點2〇Α (第ic圖卜作為 上述的配置之一替代者,黏結毛細管1 2係可包含一靜止 • 件,而基板22與第一接點20A係使用一適合機構(未顯示) 而移動為對準。 接線黏結器10亦包括-電子火焰截止(EFO, electronic flame off)棍具(wand) 18 (第1B圖),其為建構成產生一電 子火花28 (第1B圖),以供形成一接點球3〇 (第1B圖)於 接線14之一端部32 (第1A圖)。接點球30 (第1B圖)係亦 白知方、此技蟄為—“自由空氣球(FAB,free air ball),, 。 初始,如於第1A圖所示,接線14係穿線為貫穿黏結 毛細管12且接線14之端部32為延伸自該黏結毛細管12。 13 1303475 ^ 。接著如於第IB圖所示,電子火焰截止(EF〇)棍具l8 系卞作成形成接點球3〇於黏結接線Μ之端部32 (第1 a 圖)接點球30之一直徑係將為取決於接線14之直徑,以 一 之直彳二的2至4倍為代表性。此外,接點球3 〇 直徑係將為夬的榮^ β 部八36八’、、、、、、寺於黏結毛細管12之開口 36的斜切曲面 接著’如於第1C圖所示,黏結毛細管12係移動於ζ 二而朝向方;基板22之第一接點2〇α,如箭頭Μ所指出, ,、捕取:接點球30於斜切曲面的開口 36 (第…)。 接者’如於第1D圖所示,接點球30係藉著一選擇 力里而按壓於後 吐 ^ 亨接κ +弟—接點20A,且超音波能量係施加以黏結
圖)/ 至第一接點20A且形成一黏結接點38 (第1E 結毛=’12如於第1E圖所示,接線夾具16係打開,且勘 毛、、、田& 12係移動於χ與z 如箭頭4〇、42所指出,以一 S為所品之5^方向), 男仃環圈(looping)步驟。 接著,如於第1F圖所示, 擇 口/不黏結毛細管12係藉著一選 的力;ε而按壓該接線14 〜馀一 中間邛刀44於基板22之 乐二接點20B。此外,超音旦 為— 灸曰波此罝係施加以形成其形式 «㈣_黏結46(第1G圖)之一第 、、泉14與第二接點2〇β之間。 万、接 方/著,如於第1G圖所示,黏結毛細管係移動於2 向而遠離第二接點20B為一段 、 所扣 奴k擇距離,如由箭頭48 “日出’而接線夾具16係維持為打開。 14 1303475 接著,如於第m圖所示,接線夾具16係閉合,其為 結合於黏結毛細管12之移動而切斷自第二接點20B之接 線14的一端冑50。此夕卜,此切斷步_ 接線52,其I右對έ士石楚 Μ ° 〜、有黏結至弟一接點20Α (第⑶圖)之黏結接 弟1Ε圖)、與黏結至第二接點2叩(第1G 黏結46 (第1H圖)。 ;^ 1
之端部 5 0 係可使用—4φ fiJ S3 Mr, · , T J Κ π 禋1#王(诸如·一部分火焰截止)而平 滑化及圓化,以利於接線14之隨後的穿線。 力如亦顯示於第1Η圖,接線Η之端部50係具有一尾 口Ρ長度TL,#為自黏結毛細管12之末端至接線μ之末端 的距離。尾部長度TL之值係由黏結毛細管12之移動、以 及由接線夾具16《閉合的時間而決^。該切斷步驟係實 行以使得尾部長度TL為大約#於_半導體基板Μ之二厚 度T (第2A圖)、加上接點球3〇 (第1B圖)之直徑、加上— 選擇的容隙距離。作為一個選用式附加的步驟,接線Μ
參考第2Α至21圖、與第3八至3G圖,根據本發明之 -種用於製造-半|體元# 86 (第3J _)的方法之步驟係 說明。 “ 如於第3A圖所示,於說明性質的實施例,該種方法 係於晶圓階層而實行於其含有複數個半導體基板54之半 導體晶圓56 (第3A圖)。然而,瞭解的是:本發明之方法 係可於晶粒階層而實行於單一化的基板,諸如:單一化的 裸晶粒或已知良好晶粒(KGD,kn〇wn g〇〇d di^。此外,於 說明性質的實施例中,半導體晶圓56係包含一種半導體 15 1303475 - 二呈:如:石夕或坤化鎵。此外,半導體基板54係形式 ϋ期望的電氣架構(諸如:記憶體、特定應用、或成 像感測)之半導體晶粒。然而,瞭解的是:本發明之 =可實行於其他的基板,包括:陶竟、塑膠、磁帶、 ρ电路板、金屬引線架 '或撓曲電路基板。 如於第3Β肖3C圖所示,半導體基板54係包括一電 側62 (於申請專利範圍之某些者為“第一側,,)、盘一背 •側64 (於申請專利範圍之某些者為“第二側,,)。此半 導體基板54係包括於電路側62之複數個基板㈣π,其 Μ兒明性㈣實施例係包含裝置黏結塾。基板接點58係 :包含—高度導電性、接線可黏結的金屬(諸如D、或 -接線可黏結及可焊接的金屬(諸如:銅)、或是金屬之一 組合(諸如:覆有焊錫之金屬)。為了簡便,半導體基板54 係說明為具有其配置於單—列之僅有五個基板接點Μ。然 而方;只際的貫行,半導體基板5 4係可包括數十個基板 • 接點58,其為配置於一期望的架構,諸如:一中央陣列、 邊緣陣列、或一面積陣列。 如於第3C圖所示,基板接點58係電氣連通於半導體 板5 4之琶路側6 2的内部導線6 0。此外,内部導線6 〇 係電氣連通於半導體基板54之積體電路66。再者,於電 路側62之一晶粒鈍化層68係保護内部導線6〇與積體電 路66。晶粒鈍化層68係可包含一種電氣絕緣材料,諸如: 朋石絲石夕 g夂鹽玻璃(BPSG,borophosphosilicate glass)、一聚 合物或氧化物。包括内部導線6〇、積體電路66與晶粒鈍 16 1303475 、…a 68.之半導體基板54的所有元件係可使用眾所週知的 半導體製程而形成。 如於第3 B盘3 C HI % - I、并 ^ β斤不,半導體基板54亦包括電氣 連通於基板接點58之禎赵柄且f , .· 複數個長形的重新分佈層(rdl, rechstribution layer)接點 7〇 ’ 八接點70係精由電路側62 之一圖案化的重新分佈声 ^ 伸層而形成。RDL·接點70係可包含: 一高度導電性、接線可黏結的 屬(诸如·鋁)、或一接線 了“…及可焊接的金屬(諸如^ ^ ^ ^ ^ ^ ^ ^ ^ ^ ⑴j双金屬之一組合(諸如·· 覆有焊錫之金屬)。 重新分佈層係廣泛使用於半 圖幸之MM π s 、牛導體製相重新分佈標準 口木之基板接點58至針對於端子 々 接”,,έ之面積陣列。一個 耗例的重新分佈層係可能包括‘
線與端子接點墊。除了重新八佑4入RDL導 接點7〇在 、 1 土板接點58之圖案,RDL 妾2 70係捻供針對於測試(諸如·· 斗、、^ 卞今體基板5 4的探針測 忒)之附加的連接點。標題為“且 一 八’冽试墊之隆起式丰導艚 兀件、以及用於測試隆起式半導 義&八牛V脰兀件之方法與系統,,的 焉國專利弟6,380,555 B1號係描述1 Μ ^ y t k具有附加的測試墊之一 乾例的RDL電路,該件美國專 本文。 係以筝知方式而納入於 RDL 接點 70 (第 (弟3C圖)係可包含如同 -相同金屬,或者是 U58之 从 安點58之不同全屬。此 外,RDL·接點7〇係可向 J &屬此 匕括附加的焊錫層,令如._益 鉛之低熔點的焊錫合金,豆 °者 — 步评…^ 〃建構成利於-後續的接線黏結 乂知。此外,附加的焊錫層係可 耩成熔化於其為低於接 17 1303475 線14之溫度的一溫度,俾使該接線係較佳為㉟夠 黏結期間而維持其強度。 ' Λ 半導體基板54亦包括:於RDL接點7〇與晶粒鈍化層 68之間的—内㈣RDL絕緣層72、以及於内側咖絕㈣ 72與RDL接,點70之上的一外側皿絕緣層%内側職 絕緣層72、與外側RDL絕緣層74係可包含電氣絕緣的聚 合物’諸如:聚醯亞胺⑽yimide)。再者,外側咖絕緣 層74係包括:開口 116,其對準於rdl接點%之部分者; 及,開口 U7,其對準於基板接點58。作為另一個選項, 開口 Π6與117係可組合成為單一個長形的開口。 如亦為顯示於第3B與3C目,貫穿通孔%係延伸貫 穿RDL接點70、貫穿某勑技钭 貝牙土扳接點58、以及貫穿半導體基板 54至其背側64。通孔76係包括:形成於其内側直徑之通 孔、”e、’彖層78 (第3C圖)’其電氣絕緣該等通孔%盥積體電 路66及其容納於半導體基板M之其他的電氣構件。絕緣 層78係可包含一電氣絕緣材料,諸如:聚合物(例如:聚 醯亞胺或聚對二甲苯(parylene))或氧化物(例如:s叫。 通孔76 (第3C圖)係可使用—種姓刻製程、雷射加工 製程、離子銳削(milling)製程、機械製程(例如:鑽孔、研 磨、剝钱(abrasion))、或此等製程之任—者的組合而形成。 舉例而言,通孔76係可使用一種乾名虫刻製程而形成,諸 如:一反應性離子蝕刻(RIE,reactive ι〇η以以⑺幻製程。 用於形成通孔7 6之另一種方法係結合钱刻與雷射加工 製程。舉例而言,一蝕刻遮罩(未顯示)與一蝕刻製程係可 18 1303475 使用以形成苴言—^ 、 ”貝牙RE>L接點70與基板接點58之通孔76。 ==點7G與基板接點58之材料而定,—種濕式㈣ 點丁 一用。'針對於由叙所作成之RDL接點70與基板接 ^ ,一種適合的濕式蝕刻劑係Ι^Ρ〇4。跟隨在蝕刻貫穿 L接』7〇與基板接點58之後,一種雷射加工製程係可 使用以形成通孔76為首命坐道 為貝牙半‘體基板54。用於實行雷射
力口工步'Λ A 種適5的雷射系統係由愛爾蘭都柏林之XSa 一限公司所製造,且係指定型號為編號XISE 200。用於杂 行雷射加工步驟之另_圭 貝 ^ 另一種適&的Μ射系統係由美國俄勒岡 州波特蘭市之El t ς
Wectro Sclentlfle公司所製造,且係指定 號為編號2·。跟隨在雷射加卫步驟之後,—個清理 (Cleaning)步驟係可實行,其中,通孔76係使用-種適合 、幻J所β理。關於其包含矽的半導體基板 54之-種適合的濕式餘刻劑係四甲|氫氧化銨⑽紐, tetramethylammoniumhydr〇xide)。 5 ,絕緣層78 (第3C圖)係可使用其為習知於此技藝者之 技術而形成,諸如:聚合物沉積或氧化物成長。各個絕緣 層78 #'具有其為小於通孔76之直徑的-厚度,俾使僅有 通孔76之側壁1〇〇(第扣圖)係覆蓋。針對於絕緣層78之 -厚度範圍係可自〇. ;! 〇微米至i 〇〇微米或更大。 為了形成絕緣層78 (第3C圖),聚對二甲苯(P难ne) 聚合物係可藉由類似於真空金屬化於麼力為約〇ι托之一 種製程而沉積自汽相狀態。適合的聚合物係包括:聚對二 甲苯C、聚對二以N、與聚對二甲苯D。聚對二甲苯係 19 1303475 可取得自美國亞利桑那州Tempe市之Adv獄d CGating公 司° -種適合的沉積裝置係由美國印第安那州indi^〇iis 市之Specialty Coating Systems公司所製造且指定其型號 為咖20 i 〇 LABC〇ATER 2之一種可攜式的聚對二甲苯沉 積系統。作為另一個實例,二氧化石夕係可為藉由暴露於通 孔%之内的半導體基板54至氧氣於—升高的溫度(例如: 攝氏950度)而成長。 用於形成通孔76盥絕綾屏7» «ν # ^ 、、 /、、巴、、象層以之其他適合的製程係描 述於標題為“具有背侧接夕生道 、, 、啕月側接點之+導體元件及製造方法,,之 果國專利第6,828,175 B2號,1為以夫 馬以茶照方式而納入於本 文。 ,。個通孔76 (第3C圖)係具有一選擇的内側直徑,苴 係大於接線14 (第2Α圖)的外側直經之約為U至3户: 於說明性質的實施例’接線14 ° 2Α圖)係具有約25微米 之外側直徑,而通孔76 (第3C圄 古^ (乐儿圖)係具有約50微米之内側 直徑。此外,各個通孔76 (第 道娜健』 圖)之一長度係取決於半 V肢基板54 (第3C圖)之一整妒的后由 々尽度Τ。針對於半導體 基板54 (第3C圖)之厚度τ的一代# μ 虫s μ 代表乾圍係可自約50微 米至725微米,視該晶圓56 ( 谇十ρ ^ ^ 3Α圖)是否具有一標準厚 度或已經為溥化而定。此外, 予 駚其ς/ΐ ^ 又Τ係將包括其形成半導 體基板54 (弟3C圖)之半導俨鉍少 ^ 千^版材科的厚度、與諸如於半導 月豆基板54 (第3C圖)的rdl , 何附加構件的厚度。 圖)之任 如於第2A圖所示,黏結毛总 、g 1 2係初始裝設為如同 20 1303475 前文所述且接線14之端部50為具有尾段長度TL。此外, 一對準步驟係實行,其中,點& 14 柘、,Ό毛肩& 12係移動至於其 遠接線14之端部50為對車於、s〜^ 2 m 旱於一遠疋的通孔76之中心的 -位置。對準步驟係可使用對 制哭W /结η V矛i Α圖)、與控 制裔24 (弟1A圖)而實行 點58 624係载有其含有基板接 ·‘.,占58的位置之貨訊的一程 Ί/1 匕卜通孔%之直徑係相 對方;接線14之直徑而必須為浞 — rmiA闰、 貝為足夠大’以順應於對準系統26 (弟1Α圖)之對準容許度。 接著,如於第2B圖所示,一办仏也 一牙線步驟係實行,1中, 钻、、Ό毛細管12係朝下移動於箭 、 、8 (弟2Α圖)之方向以穿 線該接線14之端部50為貫穿通 _ 段县声ττ ρ 巧貝牙通孔76。藉著適當選定的尾 奴長度TL (弟2Α圖),接線14 _ ^ ^ 而丨3 U係以一預宏的距 離而突出自半導體基板54之背側64。 預疋的距 作為藉由穿線該接線14之
9Δ闰、、方 而口Ρ 50 (其具有尾段長度TL (罘2Α圖))至通孔76而實行 結毛細管u係可裝設藉著接線H = 一個替代方式,黏 …之開口 36 (第以圏;㈣之末端為等高於黏結毛 m π 固)的斜切曲面部分36Α (第ΙΑ ® )。開口 36 (第ΪΑ圖)係可接基 饋送禮Μ 17πλ 了接者對準於通孔76,且接線 知运械構17 (第1Α圖)為運作 i甬:F丨品古,# 貝适接線1 4之末端為貫穿 t孔76而直到其延伸自半導 、 ΓΜ 3Γ岡、 體基板54 (第2A圖)之背側64 (弟3C圖)。於此情形,接線饋 月側 械式接線饋送機構,諸如··一 、、/ ,、P匕合一種機 作央且。此_ ^ w # 、兩饋送機構、或一線性動 人/、此種配置係可使用於 苴,可銥A ## ,ν料、隹# -山的谷許誤差之應用,於 八J 為難以對準其具有宏认口 、有k疋的尾段長度TL之端部5〇、 21 1303475 以及穿線完整的尾段長度TL為貫穿該通孔%。 :亦::不於第2B圖,—球形成_ f。—幻步驟 係…其中,接線黏結器1〇 (第以圖)之卿棍 係使用以形成一接點球9〇於姑μ ί / " ϋ於接線14之端部50的末端。 此外,接點球90係具有其為大於通孔76的内側直徑之一 外:❹。該球形成步驟係可使用可程式規劃的卿處理 参數而控制,俾使接點球90之直徑制為通孔%之直徑 的2至4倍。此外,防備 、七卜 備係可作成以確保:電子火花係僅 為行進至接線。舉例而+ S EF〇棍具18係可包括一接地 的至屬屏蔽’其防止電子火 A 人化為接觸半導體晶圓5 6。甚者, 接線14係可接地至接绫 要線黏尨态10 (第1A圖),以確保電子 人化=:躍至半導體晶…半導體基板54 Γ1:該球形成步驟係可使用諸如氯氣— -種形成氧炬而實行’如為於此技藝所習知。 接著,如於第2C圖所心―㈣及楔人(_ wedgmg)步驟係實行,1 ^ ,σ , ^ „ 〇/! /、中黏結毛細官12係朝上移動, 如由前頭94所指出。 球 站…毛細管12之移動係亦移動接點 球90,如由前頭% 加叙β^日出,且楔入接點球90至通孔76。 拉動及楔入步驟係藉荖 皙袁托〃 & _ 精者接線夾具16為閉合而實行,且實 為痛似於前文所描述及 、 然而,於此情形,m K ®之琛捕取步驟。 、曰 站結毛細管1 2所加諸的一力量而拉動為 抵於背側64 (第3Γ同、 刀里而拉勳為 之上圖)且楔入至通孔76。於半導體基板54 上万與下方的翁辨、 〃 i i力係亦可使用以移動及楔入接點球 22 1303475 90至通孔76。 第3D圖係說明其跟隨在拉動及楔入步驟後之於通孔 的接線14。雖然接點球9〇 (第2C圖)係楔入至通孔% (第
2C圖)’接線14(第3D圖)係維持為未附接至通孔76(第2C 圖)之側壁H)0 (第3D圖)。藉著此種配置,接線Μ係自由 以移動於通孔76之内,俾使於完成的元件% (第3j圖), 應力(stress)係未產生於溫度循環期間,歸因於接線μ與
半導體基板54之不同的熱膨脹係數(TCE, thermal coeffiClents 0f expansi〇n)。 —接者,如於第2D圖所示,一迴路(looping)步驟係實 :’其中,接線夾具16係打開’且黏結毛細管η係移動 方;X與z方向(且若需要時為於y方向)以對準於咖接點 (弟3C圖)。迴路步驟係可使用對準系統 與控制器24 (第ία圖“者 > 一 1A圖) 曰§ 囷)而貝仃,貫質為如同前文所描述及 絲員不針對於第1F圖之迴踗牛驟土# ± ^
V驟者。於此情形,控制器24 f第 μ圖)係載有其含有RDL接點 24(弟 亦為如同前文所述,接線夾且::置之貧訊的-程式。 持為打開。 16係於迴路步驟期間而維
行,JL中者一如灰弟2E圖所示,-黏結接點形成步驟係實 接點、7G,—黏結接點92(第2FW)係形成於接線Η虚RDL 之間的—中間部分。於說明性質的赛y # 接點92係包含一予琢r 〇 Η* 注貝的只轭例,黏結 所加諸的壓力盥赶:皮曰心’使用由黏結毛細管12 J 土刀只起曰波能量而形成,實 述及顯示於第} G圖。亦為如 、…σ則文所描 才為如问則文所述,接線夹具16係 23 1303475 於黏結接點形成步驟期間而維持為打開。 接著,如於第2F與2g 1中,姐綠十i κ 口所不 切斷步驟係實行’ ”中接線夾具16係閉合,且黏結毛 箭頭98W2F圖)所指出,以,、S 2係和動如由 切斷牛@ & η· # & β 斷接線14自該黏結接點92。 刀断步驟係可貫質為如同前文
+ 斤4田述及顯示針對於第1H 口之切K步驟者而貰行。此 -端部η。(第2G圖),4:::係形成该接線14之 ^ ^ + )其延伸自黏結毛細管12。如同前
文所迷,一選用附加的平滑步驟係可實行 ^月J 部分:子火焰截止以平滑該端部11〇。 …里或- 第3 Ε圖係說明所造成 102 ^ ^ ^ 、牙連接線1 02。貫穿連接線 1 〇2係包括黏結接點92,复斑社s 士入, 改如α ,、站結至於半導體基板54之電 路側62的RDL接點7n lL m 梁』70。此外,貫穿連 點球90 (第2F圖),JL蜘λ s 货' 匕祐接 v 、楔入至於半導體基板54之背側64(第 2F圖)的通孔76。 月W 〇4(弟 接著,如於第2H至国仏-,』 2K圖所不,選用附加的間柱隆起 (stud bumping)步驟係可實杆, 、 乂仏形成一間柱隆起106於 黏、纟口接點9 2。除了提供餅於|办 八、;貝牙連接線1 02之一外接觸點,
間柱隆起1 〇 6 (第2 K R、tV 4·曰Λα A 圖)亦k供針對於黏結接點92之一安 全黏結。 於第2H至2K圖’間柱隆起步驟係使用相同的接線黏 結器10 (第1A圖)而者仁 .κ ^ 口)而只仃'然而,如將為進而解說,接線 黏結器10係可修改為具有二個黏結毛細管,其中,一第 -黏結毛細管12A (第5A_5B圖)為運作於半導體基板54 之毛路側62 ’且一第二黏結毛細管12B (第5A_5B圖)為運 24 1303475 作於半導體基板5 4之背側6 4。 作為使用單一個接線黏結器10 (第1A圖)之一個替代 方式,一單獨的間柱隆起器-124 (第4Β_)係可使用以形成 間柱隆起Η)6(第汉圖)。一個適合的間桂隆起器係由賓州
Wlll〇w G㈣e市之Kulieke & SGffa產業公司所製造之—種 时WAFER PRO PLUS,,高速大面積的間柱隆起器。藉著一 :獨的間柱隆起器’接線14係可包含一標準材料,‘如. 一焊錫合金、銅、銘或把,且間柱隆起1〇6 (第2K圖)係可 包含一非氧化材料,諸如:金。 麥考第2Η圖,於說明性質的實施例,接線黏結 1Α圖)之EF0棍且 (弟 一 U係使用U形成一接點球1〇8
圖)於接線1 4之端部1〗Q f9 Γ闰、A 〈而口P 110 (弟2G圖),實質為如 述及顯示於第1B圖。 又所掐 接著,如於第21圖所示,黏結毛細管丨9& 取哕桩12係移動以捕 取補點球108,實質為如
圖。跟隨在接點球108之捕取後」士迷及顯不於第1C R 之捕取後,黏結毛細管i2 於黏結㈣92,且黏結毛細f 1 糸對準 92 ^ ^ * ϋ*® ln, ,、私動為朝向黏結接點 ” 如田則碩104所指出。 接著,如於第2J圖所示,力量與超 毛細管12所施4 皮此里係由黏結 所她加,如由箭頭112所指 球108至黏結接點%。 以紅该接點 接著,如於第2K圖所示,黏結毛細 銘 該黏結接點92,4s 12係移動运離 92,如由箭頭U4所指出,留 (第2K圖)於黏結接,點92。此外,黏处毛p間柱隆起106 菘、°毛細管12係藉著令 25 1303475 接線夾具16為打開而移動—選定的距離,俾使具有 :的尾段長度TL (第2八圖)之一端部5〇(第2l圖”系形成。 乐3F圖係以平面圖而說明具有間柱隆g 106之貫穿連接 線、1〇2。第3H圖係以剖面圖而說明其具有間柱隆起106於 半導體基板54之貫穿連接線102。 接著,如於第2L圖所示,黏結毛細管12係移動及對 準於另一個通孔76,日势on m 卜 ^ 且弟2B_2K圖之步驟係如所需要而重 複。第3G圖係說明在下一個穿線步驟之前的下一個通孔 76、基板接點58、與rdl接點70。 ’考第31 ϋ ’貫穿連接線1()2與半導體基板μ係說 明於剖面圖’在—選用的接線灌封(咖咖PSUlatlng)步 驟為已經實行之後。於第31圖,-接線灌封劑80係已沉 積於通孔7 6以灌封方\捐$丨7 a々孙办、土 μ丄 隹了万、通孔76之貝穿連接線102的部分者。 接線灌封劑8 0係可包令1徜田$,上$ & ^ 竹』匕3其使用堵如毛細管注入或絲網印 刷之一適合的製程而沉積至通孔76之一聚合物,諸如: i外線(uv)或熱固化的環氧物(ep〇xy)。跟隨在沉積之 後,接線灌封劑8 〇係可為固化以硬化。接線灌封劑8 〇、係 附接該貫穿連接線1G2至通孔76’實行n力能,且提 供另-層的電氣絕緣介電材料於貫穿連接線ig2與半導體 基板54之間。此外,接線灌封劑8〇係電氣絕緣該接^ 9〇:且防止於接點球9G與半導體基板54之間的短路。接 線灌封劑80亦可建構成調整該貫穿連接線ι〇2之—電容。 作為另-個替代方式,一無伸展(n〇_sweep)灌封劑⑽ (第加圖)係可沉積於貫穿連接線1〇2以防正接線為伸展。 26 1303475 舉例而5,Kulicke & Soffa I業公司係製造其商標為 NOS WEEP $封劑之一種產品,其可為分配及固化於接 線黏結器10 (第1A圖)之操作期間。 ;、餐考第3J ,貫穿連接線1〇2、與半導體基板54係 說明於放大的剖面圖’在一選用步驟為已經實行之後。於 選用步驟期間,諸如覆晶(flip_chip)焊錫球(⑽球)或fc〇m 球之端子接點84係形成於半導體基板54且電氣連通於貫 牙連接線H)2。於第3:圖,導線82與端子接點黏結塾US =已、_成於外側RDL絕緣層74且電氣連通於黏結接點 接黑占塾70 °此外’端子接點84係已經形成於端子 係二二118°,_端子接點黏結塾118 、子:况明性質目的而顯示為單獨諸層 '然而 82 減塾118係較佳為其形成咖塾70之重新 θ的刀者,且較佳為形成在其顯示於第2A g的办 線步驟之前。此外,端子^ 、弟2A圖的牙
絕緣層74之門口而吉; 係可於其貫穿外侧RDL 相同厚度的祖導線。、…、有如同咖接點7〇之 :線82 (弟3J圖)與端子接點黏結墊 如:透過-遮罩之二:成,-金屬化製程,諸 係可具有實質如圖所示之*匕外,導線82 (第3J圖) (如⑷架構。甚者,端子:屬出(fan。叫架構、或一扇入 接點84 (第3J圖)係可=黏結塾118(第3;圖)與端子 列)、-邊緣陣列、1 1 面積陣列(諸如:-柵格陣 &、,象陴歹J或—中央陣列。 27 1303475 、而子接點84 (第3 J圖)係可使用一種適合的製程而形 °者如·焊錫球黏結或間柱隆起。如將進而解說,端子 接點 8 4彳~~「认 至“’、可為使用以提供外部連接點與一覆晶黏結結構 y 電路板或其他的支撐基板。跟隨在選用附加步驟之 後^ , jL·、首 單—千V體基板54 (第μ圖)係可自晶圓56 (第μ圖)而 早化,使用諸如切割、剪斷、蝕刻、或水噴射之一種 合的製程。 K檀適
人如於第叮圖所顯示,完成的半導體元件%係包括其 係t積版电路&之半導體基板M。此外’半導體元件% 拯匕括··貫穿連接,線102,其電氣連通於基板接點Μ、咖 點7〇、與積體電路66。貫穿連接線1〇2係包括接點球卯 :j二),其楔入於半導體基板54之背側64 (第”圖) 側貫穿連接、線102亦包括黏結接,點92及於電路 點球如 點7〇的間柱隆起1〇6。如將進而解說,接 " 與黏結接點92係允許該半導體元件86為堆晶%
其他的元件。丰邋雕-从。 干為堆豐於 + ¥肢几件86亦包括:於電路側62之端子 接點84,其電氣連通 而子 貝牙運接線1〇2及於積體電路66。 此外主半導體元件86係具有一晶片規 配於半導體基板54之輪廢者。 /、為匹 芬考第4Α圖,用於實行本發明之 係說明於-方塊圖。系統12〇係包括 種糸統⑶ 七## ^ 你包括·接線黏結器10,1 二:::毛細管12(第1AW)、接線夾具1”第Μ): 對準系統2 6 f篦1 Δ闽、, M ) (弟1入圖)、控制器24 (第1A圖) 棍具第^圖)。此# ⑴乂及咖 再干之各者係貫質作用為如先前 28 1303475 所述 54, 件。 。系統120亦包括:半導體晶圓 其具有通孔76、RDL接點7〇、 56,含有半導體基板 與其他先前所述的構 參考弟4B圖’一個替代眘 ,π . ^ 弋員苑例的系統122係本質包 括如同糸統120(第4Α圖)之 貝匕 ίο, n的構件,但是亦包括一間 起106(1 ,用於實行該間柱隆起步驟,其中,間柱隆 起106U2K圖)係形成於黏結接點92 (第沈圖)。 蒼考第5A圖,一個秩你杏# ^ α 曰代κ轭例的系統1 26係包括一 種接線黏結器1 〇 A,其係會皙盔榮 ,,„ ”宁A貝為寺效於前文所述的接線黏 結為10 (第1A圖)。鈇而,桩始私狂 /、 接線黏結器1 0A係包括:一第 一黏結毛細管12 A,捸播#杏> & , 建構成貫仃自半導體基板54的電路側 62之本發明的步驟;及,一 _ — 弟一黏結毛細管12B,建構成 貝行自半導體基板5 4的背側6 4夕士 2义a h η J月1只〗04之本發明的步驟。舉例而 言’第二黏結毛細f 12B係可使用以形成、且然後為加諸 -壓力於接點5求90,如由箭頭128所指出,以楔入該接點 球90於通孔76。同理,若通孔76係包括—金屬層,第二 黏結毛細f 12B係可使用以使用超音波或熱能量而黏結該 接點球90至金屬層。 蒼考第5B圖,作為另一個替代者,該系統丨26與第 二黏結毛細管12B係可使用以形成一間柱隆起1〇6八為 於或取代該接點球90。間柱隆起1 〇6A係可實質 為等效於前文所述之間柱隆起106 (第3H圖)。此外,間柱 隆起106A係可使用以互連堆疊元件。 參考第6圖,一個替代實施例的系統丨3〇係包括二個 29 1303475 黏-毛細管12A、12B,且亦包括一推進機構,盆為可 ^動如由箭頭134所指出。推進機構132係可使用以推動 ^接點球9G於半導體基板54的-背侧接點136。第二點 、、、口毛細官12B係可接著為移動如由箭帛138所指出,以黏 結该接點球90至背側接點1 36。 麥考第7A與7B圖,一個替代實施例的系統144係包 括其為實質構成如前文所述之二個黏結毛細管i2A、H 系統1 44亦包括其具有一薄化的半導體基板54丁之—薄化 的半導體晶圓56Τ,半導體基板54Τ係具有約為25微米至 2〇〇微米之一厚纟。薄化的半導體基54τ係、包括—通孔 76Τ與-RDL接點7〇τ,其為實質構成如前文所述之針對 於通孔76 (第2Α圖)與RDL接點7〇 (第2Α圖)。然而,通 孔76Τ係並未延伸貫穿舰接點7〇丁,且通孔%丁之長= 係約為相同於-接點球9〇τ之直徑。第二黏結毛細管= 係建構成形成自該接、線14 <接點王求9〇τ,纟且黏結該接點 球90Τ(以及若為期望之接線14的另一端),實質為如前: 所述。然而,於此情形,第一黏結毛細管以係構成如同 一一“後援,’、“支援,,或“平台(anvil)”毛細管,如由箭 頭140所扣出,其抗拒第二黏結毛細管丨之壓力。亦為 關灰替代貫細例的系統i 44,RDL接點7〇τ係可包括—貫 牙孔,允許黏結毛細管丨2 Α以饋送接線〗4為貫穿該孔, 形成一接線迴路,且接著作成於RDL接點7〇τ之表面的 —安全或間柱(stud)黏結。黏結毛細管12Α、12Β係均可形 成於RDL接點70Τ之外表面或内表面的一黏結,或是开: 30 1303475 成,為貫穿RDL接點70T之一接線鉚釘(nvet)。作為另一 個違項’第二黏結毛細管12B係可構成如同一導電點焊接 器,俾使接點球90T係可焊接至RDL接點術之背側。 參考第8圖,根據本發明所構成之一種堆疊式元件146 係說明。堆疊式元件146係包括其具有貫穿連接、線1〇2之 半導體元件86,其具有於背側64之接點球9〇、及於電路 側62之導線82與端子接點84。此外,三個單獨的半導體 几件86 1 86-2與86-3係堆疊於半導體元件%。半導體 6 1 86-2與86_3係實質為相同於半導體元件86, 但是並未包括端子接點84或導绩s0 ^ 編(第化圖)、盘於或間柱隆起 J ”於相邠兀件的貫穿連接線102係 =,以形成於其間之黏結式互連連接m。黏結式: ΐ=17Γ可包含其形成於接點球9G與貫穿連接線⑽ 線1的焊錫接合、機械式連接、焊接連接、或導· :聚合物連接。此外’-未充滿材料叫第1〇圖)係可: 成於相鄰元件之間的間隙丨64。 ” y 參考第9圖,根據本發明所構成之式元 :說明。堆疊式元件,係包括其具有貫穿連 二導體兀件86’其具有於背側64之 側62之導線82與端子接點84 及於-路 元件86-1S、86n 二個早獨的半導體 導〜86_33係堆®於半導體元件86。半 ΙΓδ 兀件86,但疋亚未包括端子接黑占84 或間柱隆起106A (第5B m & 卜’接點球90、 與於相㈣件的貫穿連接線 31 1303475 1 02係黏結至彼此,以形成於其間之黏結式互連連接1 。 然而,於此實施例,黏結式互連連接172係於相鄰的接點 球90、或間柱隆起106A (第5β圖)、與黏結接點% (第3j 圖)的間柱隆起106之間。黏結式互連連接172係可包含其 形成於接點球90與間柱隆起106之間的焊錫接合、機械 弋連接知接連接、或導電性聚合物連接。於此實施例, 半導體元件154、86-1S、86_2S、與86_3S係交錯為一段 距離,其約為等於間柱隆起1〇6與通孔76之間的一距離。 方、第9圖,於相鄰的元件之間的偏移係未依比例繪製,且 此距離係將典型為大約僅為100至300微米。 苓考第10圖,一種堆疊晶粒式元件148係包括其堆疊 铂了至半導體兀件86之一半導體晶粒】。半導體晶粒 係匕括·晶粒接點丨52,其為黏結至貫穿連接線1 之接點球90、或間柱隆起1〇6八(第5B圖),以形成於其間 ㈣占結式互連連接174。黏結式互連連接m係可包含其 點成方、接點球90、或間柱隆起106A (第5B圖)、與晶粒接 .^ 之間的知錫接合、機械式連接、焊接連接、或導電 取入勿連接。此外,一未充滿層1 62 (諸如:一可固化的 物)係可形成於半導體元件86與半導體晶粒15〇之間。 148 1然所有的堆疊式元件146 (第8圖)、154 (第9圖)與 1〇圖)係藉著其為單一化的元件之半導體元件86 而構成,可目备έ θ . 晶 ,、、疋·半導體元件86係可容納於半導體 日日Η] 56 (第 提供 ㈤,俾使晶圓規模之堆疊式元件係亦可為 32 1303475 參考第1 1A與11 η同 私从 圖,一個替代實施例的互連亓杜ατ 係說明。互連元件861 立連兀件861 3J岡、,θ ^ 糸Λ貝為相同於半導體元件86 α 圖),但疋建構成供進行 貫穿連接線102至球9η 士 〜自而子接點84透過該
R ^ 、或間柱隆起106A。如於第n A
0所示,諸如半導體曰 、弟11A 括測試墊160。如為由技_5 罝156係包 私 马由則碩158所指出,待測 係可移動以接合該互連基板% W置⑼
單-個晶粒承载器之—藉、,人 4如操針測試器或 -从 種適合的裝置。於此實施例,互連 几件係無須為包括積體電路 為建構成作成與待測試普 圖)’由於其可 的—被動構件。此外^連^非黏結式電氣連接176 料所作成而是可包含/系無須為由半導體材 ,μ , — 一 塑膠材料或一合成材料。 此外’於此實施例,言空、* 貝牙連接線1 02係可選用式為葬荖 路以自由移動於诵^丨" • q 孔76,允許撓曲而無疲乏。於此情形, 貝牙連接線 1 02係可為足豹^ α 不,〇Λ 係了為足夠無性於一未載入狀態,以保持
球90於其遠離互連元件 干的1之外表面的一位置。作為另一 個替代者,貫穿遠接綠j η 牙運接,線102係可為灌封於通孔76,如前文 所述,但是球9〇係自由以上下移動於ζ方向。此外,球90 係可電鍍以其具有蒿導雷Μ β ^ + 虿阿V ^性之一抗磨損的金屬。於此情 形’球係可作用為一小型“p〇G〇piN,,,以供使用於 探針卡與已知良好晶粒(KGD)測試槽,藉由通孔灌封劑以 保墁及防止貫穿連接線! 〇2之扭曲(buc]ding)。 /考第12圖’-個替代貫施例的互連元件如c係說 互連元件86IC係貫質為相同於互連元件(第^ ^ a 33 1303475 圖)° '然而’互連元件·係包括其電氣連通於貫穿連接 線壯102之早獨的測試接觸器168 ’其建構成作成與於待測 ^衣置1 56的測试接點160之非黏結式的電氣連接1 78。 測試接觸器、168係可包含其具有穿透的突出部之凸起式接 ”’’占、如於其標題為“製造用於測試裸半導體晶粒的自我限 制式矽基互連件之方法”的美國專利第5,483,741號所述, 〃 、^方式而納入於本文。替代而言,測試接觸器1 68
係可構成如於其標題為“用於作成暫時電氣連接於隆起的 +導體元件之互連件,1美國專利第5,931,685號所述, 其為以參照方式而納入於本文。 參考第13A至13G圖,於一種替代實施例的堆疊方法 之步驟係况明為用於形成—種堆疊陣列式的元件⑽A (第 13E圖)。如同於前述的實施例,該種堆疊方法係可於晶圓 階層而實行於其含有複數個半導體基板54之半導體晶圓%
(弟^ A圖)。替代而言,該種堆疊方法係可實行於單—化的 半導體基板54,諸如:裸晶粒或已知良好晶粒(kgd)。
初始,如於第13A圖所示,四個半導體基板WA_54D 係,疊為具有間隔件182於其之間以形成—堆疊陣列⑽。 堆璺陣列180 (第13A圖)之最上層基板係於本文稱為第一 外層半導體基板54Αβ堆疊陣列18〇 (第13A圖)之最下層 基板係於本文稱為第二外層半導體基板md。堆疊陣列 (第13A圖)之中間的基板54β與54C係於本文稱為内層的 半導體基板54B與54C。 間隔件182 (第 13A圖)係 可包含一金屬(諸如··焊錫)、 34 1303475 或一聚合物(諸如··環氧樹脂(epoxy)或抗蝕劑)。間隔件 係可直接為形成於半導體基板54A_54D,或使用諸如間柱 隆起、球黏結、絲網印刷、點射擊、喷嘴沉積、或照相圖 案化之一製程而形成於半導體基板54A_54D之特定的墊(未 顯示)。於說明性質的實施例係具有其位在鄰近於半導體基 板54A-54D的諸個角落之四個間隔件182 (第13〇圖)。
間隔件1 82 (第1 3 A圖)係形成於相鄰的半導體基板 54A-54D 之間的空間 214A_214C (第 13A 1則係具有相等於間隔件182之高度的一間== 對於間距s之代表性的範圍係可自1〇微米至1〇〇微米。
除了形成空間214A-214C (第13A圖),間隔件182 (第13A 圖)亦對齊以及防止半導體基板54A-54D為傾斜。間隔件} 82 (第UA圖)亦有助以對準半導體基板54A-54D於彼此。如 將為進而解說,間隔件182 (第13A圖)係較佳為允許於半 導體基板54A-54D之間的一些相對移動或側向移位。此外, 件1 82係可構成為提供支承(bearing)以供移動半導體 基板54A-54D為相對於彼此。再者,於完成的元件86§八(第 13£圖),間隔件182係提供於半導體基板54冬54D之間的 、料其可為建構成提供防備機械、電氣或磁性的影響(例 附加一電氣接地平面、或屏蔽該等基板為免於雜散的 磁場)。 ^由間隔件I82所建立的空間214A-214C (第13八圖)係 、夺於忒種方法的諸個步驟之中,且同樣為維持於完成的 半導體元件86SA (第ι3Ε圖)。如將為進而解說,空間214a_ 35 1303475 2 14C (第13A圖)係利於該種方法的其他步驟之性能,啫 如·(a)黏結,藉由允許一縱列的材料(例如:焊錫)之形成 於相鄰的半導體基板54A_54D之間;及(…雷射加工,藉由 提供針對於一雷射束之通路。再者,於完成的半導體元件 86SA (第13E圖),空間214A_214c (第i3a圖)係允許流 體以供冷卻或加熱半導體基板54A-54D,或是以供置放一 材料(啫如:一未充滿層、或一導熱材料)於半導體基板
* ★各個半導體基板54A_54D (第13A圖)亦包括其形成為 貝牙1基板接點58A-58D (第ι3Α圖)之一貫穿通孔76a_ 76〇 (第13A圖),實質為如同針對於半導體基板54 (第从 圖)的貫穿通孔76 (第3C圖)與基板接點58 (第^圖)之前 文所迷,。此外,實質為如同前文所述者,基板接點58A-(第13A圖)係可為電氣連通於積體電路66 (第%圖), 且可包括絕緣層78 (第3C圖)。
里弟一外層半導體基板54A (第13A圖)亦包括rdl接 。(第13A圖)’貫質為如同針對於RDL接點70 (第3B :)之引文所述者。此外,第一外層半導體基板54A (第Μ =)係包括其為電氣連通於RDL接點鳩(第13A圖)之導 I 82A (第13A圖)、與端子接點84a (第μ圖),實質為 °同針對於導線82(第3J圖)與端子接點…第3j圖)之前 所述者。如前文所述,莫綠 點 ^又所乩V線82A係可為其形成RDL接 〇A之相同的重新分佈層之部分者。 内層半導體基板54B與54C (第UA圖)以及第二外層 36 1303475
半導體基板54D係包括:於其基板接點則-則(第"A 圖)1。件184 (第13A圖)。黏結件184 (第13A圖)係可 匕s…、有於尺寸與形狀為對應於貫穿通孔廳MB之貫 穿"開口的圓形或多邊形襯環(d_t)。替代而言,黏結件184 (第3A圖)係可僅包含於基板接點遍-细之點狀或丘狀 的材料。黏結件184係可為由-種低炼點的金屬所作成, 绪如.鎳、鎳合金、焊錫合金、金或金合金。替代而古, 黏結件184係可為由一種導電性的聚合物材料所作成:此 卜4、。件1 84係可使用—種適合的製程所形成,諸如: 絲網印刷、透過—遮罩之沉積、回流㈣外或聚合物固 化(cunng)。如將為進而解說,隨後為描述之—加熱步驟、 及—移位步驟’黏結件184係形成黏結式連接186 (第13E 圖)於基板接點58B-58D與接線14之間。 如亦為顯示於第13A圖,一觀頸式黏結毛細管12Bn ^置。此外’—接㈣送機構17随射運作為關聯於 U細管12BN,實質為如同針對於接線饋送機構η (第 ^圖)之前文所述者。接線鎮送機構咖亦可運作為關 ^夹具16 (第_),其針對於簡化而未顯示於第— 阳圖。雖然該種方法之此個實施例係關於瓶頸式黏 細管12BN而描述,黏結毛細管12 (第M 二 亦可為使用。 之2毛細管!擺(第13A圖)係可包含—接線黏結器 冓件,諸如:前文所述的黏結毛細管12 (第1A圖), /、建構成實行—超細微間距(例如:小於65微米)的接線黏 37 1303475 結製程。適合的迤 σ的瓶頌式黏結毛細管係由美國加州Pentaluma 之SPT (小精资 t 、 ⑴又 具)所製造。一個適合的黏結毛細管係 ^ ^為了核冑的纖細甑頸式(SBN,Slim line bottleneck)毛 吕美國賓州Will0w Gr〇ve之Kulicke & s〇ffa產業公 司亦製造適合的黏結毛細管。 /、
;初始如於第13A圖所示,半導體基板54A-54D係對 L附接以形成堆疊陣列180。於堆疊陣列1 8〇,所有貫 :k孔76A係於加減弘1〇微米之容許誤差内而對準為沿 著共同的縱軸216。半導體基板54A-54D之對準、及間 ^件182之形成係可使用習知於此技藝之設備與技術而達 成,諸如··對準黏結器、機械固定物、與回流爐具。此外, 黏結毛細f 12_係對準於第—外侧半導體基板M 孔 76A。 ^ 牙線步驟係實行,藉著 接著,如於第13B圖所示, 操作接線饋送機構17N以穿線該接線i4貫㈣等對_ 通孔76A-76D ’俾使接,線14之末端218為突出自第二外 半導體基板54D之一背側⑽。替代而言,穿線步驟係可 貫打為實質如同前文所述於第2A圖,藉由形成接線14之 尾段長度TL (第2A圖)及接著移動該黏結毛細管12於 方向。 、 接著’如於第UC圖所示,—球形成步驟係實行,且 中’EFO棍具18係、使㈣形成—接點球%於接線^之 端部,實質為如同前文所述及顯示於第2B圖。 接著,如於第13D圖所示,一拉動及楔入步驟係實行, 38 1303475 以拉動該接點球90為抵於第二外側半導體基板54D之背 側64D、及楔入該接點球9〇至通孔76D。 如亦為顯示於第13D圖 中,一黏結接點92係形成於第一外側半導體基板54A之
舰接點7GA。此外,—切斷步驟係實質為如同前文所述 而實行以切斷接線14自該黏結接點%。完成的貫穿連接 線1〇似(第13A圖)係包括其穿線為貫穿該等對準的通孔 —76D之接線14的一長度。貫穿連接線亦包括 於第=外側半導體基板54D之背㈣⑽的接點球9〇、以 及於第夕卜側半導體基板54A《rdl接點的 點92 〇 按者,如於第13E圖所示,一黏結步驟係實行,且中, 減件m係黏結至接線14以形成黏結式連接186。然而, 在黏結步驟之前,一移位步 導體基板54B、54dU^其中,中間的半
澴壓黏結步驟係實行,其 1 係私位於相反的方向(或是於相同的方 向),如由箭頭2 1 〇、2〗?挪壮h 適合的機構而實行,移位步驟係可使用一種 14,俥 .推動#。移位步驟係夾緊接線 8 μ步驟❹㈣進行使得通孔5sa_58d 僅移位為數個微米。 f旱糸 微米至30射…十對於一總移位為自10 自5微米至=側半導體基…一 左側為自5微二,:内側半導體基請係可侧 1 从米。如前文所述,間隔件 可建構成藉由提供支承表面而利於移位步驟。 糸 39 1303475 —如於* 13F圖所示,黏結步驟係可使用一雷射22〇所 订’雷射220係建構成導引一雷射束222通過於半導體 基板54A-54D之間的空間214A、2Mb、mc (第i3A圖)。 此外,雷射束222係聚焦於黏結件m (第⑽圖),一次 個·、,Ό件1 84,以提供針對於溶化及回流黏結件】 之局部化的加熱。回流的黏結件184係形成於基板接點 58A-58D與接線14之間的黏結式連接186。於完成的貫穿 連接線聰A (第13E圖),黏結式連接186係電氣及結構 方式連接半導體基板54A_54D至彼此。用於實行雷射加工 步驟之適合雷射系統係由愛爾蘭都柏林之XML有限公司、 以及由美國俄勒岡州波牲誌古 3视丨及特闌市之Electro Scientific公司所 製造。 如於第13E圖所示,完成之堆疊陣列式的半導體元件 8似係包括:堆疊陣列⑽、及貫穿連接線職A,盆電 氣連接半導體基板54A_54D。㈣半導體基板5从傭係
包含半導體晶粒’堆疊陣列式的半導體元件86SA係可稱 為種日日粒堆豐(SOD,stack of die)。 如於第14圖所示種堆疊模組式的半導體元件議 係包括:堆#陣列式的半導體元件86从、及其為安裝至一 支撐基,192之-CPU元件19(),以形成—模、组,諸如·· 成像时模.·且$ 6己憶體_微處理器模組。此外,堆疊模 組式的半導體元件86M之端子接點84A (第nE圖)係可羚 結至於支撐純192之電極194。再者,置放為貫穿開: 196之—選用式之附加的貫穿連接線198 (第14圖)係可使 40 1303475 用以電氣連接於支撐基板1 92之其他構件至於堆疊陣列1 8〇 之選擇的接觸點。 筝考第13F與13G圖 砥用式附加的惻面接 及黏結步驟係可實行以形成一側面接線式的半導體元件 8 6 S F,其包括側面連接線1 8 8。於此情形,一側面饋送式 的黏結毛細官1 2SF、與一關聯的接線饋送機構i 7SF係可 使用以穿線側面接線1 88於内側的半導體基板54B盥54c 之間的空間214B。此外’雷射22〇係可使用以導引雷射束 2 2 2為貝穿空間2 1 4 B以形成專占姓4 取Μ、,、°式連接1 86且黏結側面接 線188至黏結式連接186。 側面接線饋送及黏結步驟作 /哪係可稭由旋轉該堆疊陣列 180 (第13F圖)為90度且對準兮制二w 対早忒側面饋送式的黏結毛細管 12SF至空間214Β而實行。伽而辟、、… 饋迗係可藉由空間2 1 4Β 之尺寸而自我導引,或諸如—圖 未保蠖層(resist)之一對準 、、,。構係可形成於空間2 14B。作a s la、 马另一個替代方式,諸如一 X射線視覺系統之一種即時對舉 浐皮々七』 對羊糸統係可使用以一種醫瘆 私序之方式而調整接線14 . 诸屠 咖 ^ , k,以供穿線一導營A - 牙一動脈。作為另一個替代者,〃 、呂為貝 氣璣測系絲而每> ^ 饋送係可使用一種電 逸則糸統而貫仃,電氣感測 禋电
為碰觸黏結件184 (第13D圖 、建構成感測該接線U 側面饋送係可使用一導引管而實行作,另一個替代方式, 饋送式黏結毛細管i2SF且建 導引管係附接至側面 214B。 成導弓1該接線14通過空間 驟期間,雷射220 (第 此外,於側面接線饋送及黏結步 1303475 I3F圖)係可操作為連同於側面饋送式黏結毛細管12SF (第 圖)以形成黏結式連接186 (第ug圖)。舉例而言,雷 黏結件184 (第13D圖),隨著側: :、 '、隹進至熔化的材料。溶化的材料之冷卻係接 形成黏結式連接186 (第13G圖)。 ,、 聚合物(諸如:—UV可固 ,一種可固化的 固化的核氧物或聚對二甲苯)所形 -支:層爾可形成於空間214B,以防止側 :二G圖)之移動及接線伸展—^ 材=可使用以形成支撐層246。用於形成支撐層246之 二㈣滿產業公司所 劑。。〜N0SWEEP㈣劑的一種接線伸展灌封 二於弟15A圖所示,側面接線式半導體元件8 —側面安裝式㈣2。6,諸如:-電容器、另—半 W基板、一半導體封裝、或一冷卻組件。此外,完成的 貝,面饋达式貫穿連接線1〇2sf 、 士莫‘ 糸匕括其黏結至側面安參式 ,之側面接線188。如亦顯示於第Μ圖,= :二⑽係包括側面接線式半導體元件瞻與並安裝 ^基板2〇2《咖㈣19(),實質為對模 組凡件86M (第14圖、夕1 ^ 半導體元件_係可包:_第叫如於第⑽圖所示’ 面接物A,其黏結至CP:::㈣ 此情形,於側面安裝式: 於雷射束222❻^ 之一開口 248係提供針對 束2 (…圖)之通路,以供黏結第二側面接線 42 1303475 1二A。此外,黏結毛細管12SF (第13F圖)係可建構成自 第13F圖所不的位置而旋轉90度。如於第15C圖所示, 元件19〇亦可包括一豎立(riser)基板250、及其黏結 至豎立基板250之一第二側面接線188B。豎立基板25〇係 可包含:-印刷電路板、一陶竞基板、一塑膠基板、一金 屬基板、或其他的構件,其具有於一需求架構之導線與接 線黏結墊。如於第15D圖所顯示,側面接線式半導體元件 亦可匕括放熱座252。如亦為顯示於第丨5D圖,側 面安裝式構件206在-Γ ^ , 、 、再什川6係可包括一冷卻組件254,其具有一冷 :風^ 256。作為另一個替代者,側面安裝式構件206係 口 土板其谷納一 CPU至記憶體之緩衝器橋接
(bndglng)裝置(類似於-北橋晶片組或- INTEL HUB /CHITECTURE (IHA)晶片組)。此外,側面安裝式構件鳩 係可包括-插座’以供安裝其附接至冷卻組件之一可 側面安裝式CPU封裝。 參考第16圖,—… 個替代貫施例的迴路接線式半導體元 件86LW係說明。迴路接綠 半導體基板54、通孔7丰導體’件咖係包括: 通孔76、絕緣層78、基板接點58、内部 〇、積體電路66、與鈍化層68,其全部者係實 成為如同前文所述。 有係只貝構 迴路接線式半導體元件86LW (第16圖)亦包括盆藉由 ==接線14成為-迴路接線以(第16圖)所形成之一 =开第16^’迴路接線224係接著為厂堅 成一屢縮隆起226 (第16圖)。迴路接、線224係可使 43 1303475 *、,、°乇細管12 (第2A圖)而形成、及壓縮成為隆起226。 ,’迴路接線式半導體元件86LW (第16圖)係可使用以 衣^ 種堆®式元件,類似於堆疊式元件146 (第8圖)。 於此情形,貫穿連接線102LW係可使用以作成黏結連接於 相鄰的迴路接線式半導體元件86LW之間。 芩考第1 7圖,一個替代實施例的有機基板式半導體元 件8608係說明。半導體元件860S係包括由一種有機材料 所作成之一有機基板540S,諸如:一電路板材料、一填充 破璃式聚合物或一塑膠。於此實施例,半導體元件86〇s 係可為一印刷電路板、一撓曲電路、一 TAB帶、一引線架、 一 BOC半導體封裝、一 c〇B半導體封裝、或一晶片規模 的半導體封裝之形式。 半導體元件860S (第17圖)亦包括其具有一接線黏結 接點230 (第17圖)之一導電線跡228 (第17圖)、以及一 聚合物絕緣層234 (第17圖)。半導體元件860S (第17圖) 亦包括一貫穿連接線102OS (第17圖),其為形成於有機 基板540S (第17圖)之一貫穿通孔760S (第17圖),實質 為如同針對於貫穿連接線102 (第3E圖)之前文所述。貫穿 連接線1 02OS (第1 7圖)係包括一接點球90OS (第1 7圖), 其接觸於有機基板540S (第17圖)、以及選用式接觸於有 機基板540S (第17圖)之一背側接點232 (第17圖)。貫穿 連接線102OS亦包括其黏結至導電線跡228 (第17圖)之 一滾壓黏結460S (第17圖)。 參考第1 8圖,一個替代實施例的撓曲電路式半導體元 44 1303475 件86FC係說明。半導體元件86FC係包括一基板54FC, 其具有附接至其之一撓曲電路236。基板54FC係可包含: 〜陶瓷、一塑膠、一金屬、或一半導體材料。撓曲電路236 知包括由一可撓曲的聚合物材料(例如··聚醯亞胺膠帶)所 屯成之介電層238、240、以及夹設於介電層238、24〇之 間的一導電線跡244。此外,一黏著層242係附接該撓曲 電路236至基板54FC。 半導體元件86FC (第18圖)亦包括其形成於基板54fc (第18圖)之一貫穿通孔76FC (第18圖)的一貫穿 102FC (第18圖),實質為如同針對於貫穿連接線1〇2 (第 圖)之前文所述。貫穿連接、線1〇2Fc (第18圖)係包括盆接 觸於基板54FC (第18圖)之一接點球卿c (第以圖)、及 其黏結至導電線跡244 (第1δ圖)之一 _結術(第Μ 圖)。半導體元件86FC係可使用作為其構成_探針卡、或 晶粒μ器之-測試互連件。於此例,接線14 係可灌封於通孔76FC,伸是拉魟Ι+ 疋接點球9〇FC係自由以移動為 接觸於-待測試裝置之—測試堅,實質為如同針對於第以 與11Β圖的接觸球90之前文所述者。 /此:本發明係提出一種用於製造半導體元件之方法 ^統以及改良的半導體元件。儘管本發明係已妹失考 某些較佳貫施例而描述,如對於熟悉此技藝之人士而將 :明的是:某些變化與修改係可作成而未偏的 申請專利II圍所界定之本發明的範_。 W附的 【圖式簡單說明】 45 1303475 第1A至1 η圖係該系統之元件的示意剖面圖,說明於 本發明之方法的設置步驟; 第2Α至2L圖係該系統之元件的示意剖面圖,說明於 本發明之方法的步驟; 弟3 Α圖係沿者弟2 Α圖之線3 A - 3 Α所取得的示意平 面圖’說明該系統之半導體晶圓; 第圖係沿著第3A圖之線3B-3B所取得的放大示意 平面圖’說明該系統之半導體基板; 第3C圖係沿著第3B圖之線3c-3C所取得的放大示意 平面圖’說明該半導體基板之元件; 第圖係沿著第2C圖之線3D-3D所取得的放大示 心平面圖,5兒明该半導體基板之元件,跟隨在該種方法的 一穿線步驟之後; 第3E圖係沿著第2G圖之線3E — 3E所取得的放大示音 平面圖,說明該半導體基板之元件,跟隨在該種方法的〜 黏結接點構成步驟之後; 第3F圖係沿著第2K圖之線3F_3F所取得的放大示音 平面圖,說明該半導體基板之元件,跟隨在該種方法的〜 間柱隆起構成步驟之後; 第3 G圖係沿著第21圖之線3G-3 G所取得的放大示今 平=圖,說明該半導體基板之元件,在該方法的一新楯^ 之前; 又 第3H圖係沿著第3F圖之線3H_3H所取得的放大示意 剖面圖’說明該半導體基板之元件,跟隨在該種方法的: 46 1303475 柱隆起構成步驟之後; 第31圖係等效於第3H圖的放大 丨、思刮面圖,# 半導體基板之元件,跟隨在該種方法 ϋ忒明遠 驟之後; k用接線灌封步 第3J圖係等效於第3H圖的放大示 心面圖’句BB ▲ 士 半V體基板之元件’,跟隨在該種方法 ^ 〇 成步驟之後·, 、用端子接點構 第4Α圖係用於實行本發明之 圖; 的1重系統之方塊 第4Β圖係用於實行本發明之方法的_ 的系統之方塊圖; 代貫施例 第5Α與5Β圖係用於實行本發明之 j /S* 的另- 實施例的系統之示意剖面圖; 第6圖係用於實行本發明之方法的 / 個替代實施例 的糸統之示意剖面圖; 、 第7A圖係用於實行本發明之方法 ^ 〕另一個替代實施 例的糸統之示意剖面圖;、 第7B圖係沿著於第7A圖的線7β所取得之第μ圖 的放大部分; 口 第8圖係根據本發明所構成之一種堆疊式元件的示意 剔面圖; ^ 第9圖係根據本發明所構成之—種堆疊、交錯式元件 的示意剖面圖; 第10圖係根據本發明所構成之_種堆疊式晶粒元件的 47 1303475 示意剖面圖; 第ΠΑ與11B圖係根據本發明 的示意剖面圖; 第1 2圖係根據本發明 元件的示意剖面圖;
所構成之一種互連元件 所構成之一種具有接觸器之互連 其說明於本發明之一 13G-13G所取得的視 第13A至13F圖係示意剖面圖, 個替代實施例的堆疊式方法之步驟; 第1 3 G圖係沿著於第丨3F圖之線 圖,具有切除的絕緣層; 堆疊陣列半導體 第14圖係使用堆疊式方法所構成之一 元件與模組半導體元件的示意剖面圖; 第15AS 15D圖係使用堆疊式方法所構成之堆叠陣列 側面=件半導體元件與模組半導體元件的示意剖面圖; 第16圖係一個替代實施例的迴路接線半導體元件之示 意剖面圖; 第1 7圖係一個替代實施例的有機基板半導體元件之示 意剖面圖;及 第1 8圖係一個替代實施例的撓曲電路半導體元件之示 意剖面圖。 【主要元件符號說明】 10、10A :接線黏結器 12、12A、12B、12BN、12SF ··黏結毛細管 14 :接線 1 6 :接線夾具 48 1303475 17、17BN、17SF :接線饋送機構 18 :電子火焰截止(EFO)棍具 20A :第一接點 20B ··第二接點 22 :基板 24 :控制器 26 :對準系統 28 :電子火花 3 0 :接點球 3 2 ··端部 3 4 :移動方向 36 :開口 3 6A :端部 3 8 :黏結接點 40、42 :移動方向 44 :中間部分 46、46FC、460S :滾壓黏結 48 :方向(第1G圖) 50 :端部 52 :黏結接線 54、54A、54B、54C、54D :半導體基板 54FC、540S、54T ··基板 56、56T :半導體晶圓 58、58A、58B、58C、5 8D :基板接點 49 1303475 60 :内部導線 62 :電路側 64 :背側 64D :背側 66 :積體電路 68 :晶粒鈍化層 70、70A、70T ··重新分佈層(RDL)接點(墊) 72 :内側RDL絕緣層 74 :外側RDL絕緣層 76、76A、76B、76C、76D :通孔 76FC、76〇S、76T :通孔 78 :絕緣層 80 :接線灌封劑 82、82A :導線 84、84A :端子接點 86、86-1、86-2、8 6-3 :半導體元件 8 6-1S、86-2S、86-3S :半導體元件 861、86IC :互連元件(基板) 86FC :挽曲電路式半導體元件 86LW :迴路接線式半導體元件 86M :堆疊模組式半導體元件 86N ··半導體元件 860S:有機基板式半導體元件 8 6SA :堆疊陣列式半導體元件 1303475 86SF :側面接線式半導體元件 88 :移動方向(第2A圖) 90、90FC、90OS、90T :接點(球) 92 :黏結接點 94、96 :移動方向(第2C圖) 98 ·•移動方向(第2F圖) 100 :側壁 102、102SA、102LW:貫穿連接線 102FC、102OS、102SF :貫穿連接線 104 :移動方向(第21圖) 106、106A :間柱隆起 108 :接點球 1 1 0 :端部 112 ··方向(第2J圖) 114 :移動方向(第2K圖) 116、117 :開口 1 1 8 :端子接點黏結墊 120 :系統(第4A圖) 122 :系統(第4B圖) 124 :間柱隆起器 126 :系統(第5A圖) 128 :方向(第5A、5B圖) 1 3 0 ··系統(第6圖) 132 :推進機構 51 1303475 134、138 :方向(第6圖) 1 3 6 ··背側接點 140、142 :方向(第7A圖) 144 :系統(第7A圖) 146 :堆疊式元件(第8圖) 148 :堆疊晶粒式元件(第10圖) 150 :半導體晶粒 152 :晶粒接點 154 :堆疊式元件(第9圖) 156 :半導體元件(待測試裝置) 158 :移動方向(第11B圖) 160 :測試接點(墊) 1 62 :未充滿材料(層) 164 :間隙 168 :測試接觸器 170:電氣連接(黏結式互連連接) 172、174 :黏結式互連連接 176、178 :非黏結式電氣連接 180 :堆疊陣列 182 :間隔件 184 :黏結件 186 :黏結式連接 188、188A、188B :側面接線 190 : CPU 元件 52 1303475 192 :支撐基板 194 :電極 196 :開口 198 :貫穿連接線 202 :支撐基板 206 :側面安裝式構件 210、212 :移位方向(第13E圖) 214A、214B、214C :空間 216 :縱軸 218 ··末端 220 :雷射 222 :雷射束 224 :迴路接線 226 :壓縮隆起 228 :導電線跡 230 :接線黏結接點 232 :背側接點 234 :聚合物絕緣層 236 :撓曲電路 238、240 :介電層 242 :黏著層 244 ·•導電線跡 246 :灌封劑(支撐層) 248 :開口 53 1303475 250 :豎立基板 252 :散熱座 254 ·•冷卻組件 2 5 6 :冷卻風扇
54
Claims (1)
1303475 十、申請專利範圍: 1. 一種用於製造半導體元件之方法,包含: 提供-基板,其具有-第—側、一第二側、與延伸自 第一側至第二側之一通孔;及 形成於該基板之一貫穿連接線,其包含於該通孔之一 接線且具有於第二側之一接點與於第一側之一黏結接點。 2. 如申請專利細i項之方法,其中,該形成步驟 係包含·穿線該接線為貫穿該通孔、形成自第二側於該接 線之接點、形成自第一側於該接線之黏結接點、且接著為 切斷該接線及該黏結接點。 3·如申請專利範圍帛i項之方法,其中,該黏結接點 係包含一熱壓縮黏結。 4·如申請專利範圍帛"員之方法,其中,該接點係包 含一自由空氣球,其為楔入至該通孔或自由以移動相對於 該通孔。 ^ 5.如申請專利範圍帛丨狀方法,其中,該基板係包 括電氣連通於該貫穿連接線之至少一個電路。 6·如申請專利範圍第1項之方法,其中,該接點係建 構成電氣接合具有至少一個積體電路之一半導體基板。 7·如申請專利範圍第1項之方法,更包含:堆疊一第 一基板於該基板,第二基板係具有黏結至該貫穿連接線之 一第二接點。 8·如申請專利範圍第1項之方法,更包含:堆疊一第 一基板於該基板,第二基板係具有黏結至該貫穿連接線之 55 1303475 一第二貫穿連接線。 9.如申請專利範圍帛!項之方法,其中,該基板係包 含由一半導體、一塑膠、一陶瓷、一聚合物膠帶或一金屬 所組成之群組選出之一材料。 10·如申請專利範,項之方法,更包含··形成於該 第一側之一端子接點,其係電氣連通於該接點。 11.一種用於製造半導體元件之方法,包含··
提供一通孔於一基板中,其具有一第一側、一第二側、 與於第一側之一基板接點; 穿線一接線為貫穿該通孔; 形成自第二側於該接線之-接點,其為大於該通孔; 形成一黏結接點於該接線與基板接點之間;及 切斷該接線及該黏結接點。 如申請專利範圍第U項之方法,其中,該接點係 3 一球’且該種方法係更包含:移動該球至該通孔之中。
包含13:Γ=專利範圍第1 2項之方法,其中,該基板係 體體基板,其具有電氣連通於該基板接點之-積 甲磚寻利範圍第π項之方丰 .^ 步駟^ y 貝炙方法,其中,該穿線之 4、该形成接點之步驟、該形成 切斷之牛跡扁成m 俠點之步驟、與該 岍之V驟係使用至少一個黏結毛細管而實行。 56 1 5·如申請專利範圍第Π項之 甘 步駚斗 万法,其中,該穿線之 1、遠形成黏結接點之步驟、盥 第〜_ /…亥切畊之步驟係使用一 2 黏結毛細管而實行,且該形成 取後點之步驟係使用一第 1303475 二黏結毛細管而實行。 16. 如申請專利範圍帛u項之方法,更包含:形成一 間柱隆起於該黏結接點或於該接點。 17. —種用於製造半導體元件之方法,包含·· 提供-半導體基板,其具、有—電路側、一背側、一積 體電路、電氣連通於該積體電路的一基板接點、與電氣連 通於该基板接點之於該電路側的一接點; _ 形成通孔,其貫穿該基板接點與半導體基板至背側; 穿線一接線為貫穿該通孔; 形成於該接線之一接點球於該背側,· 形成於該電路側之一黏結接點於該接線與接點之間; 及 切斷該接線及該黏結接點。 18·如申請專利範圍第17項之方法,更包含:組構該 接點球以移動相對於該通孔。 • 19·如申請專利範圍帛17項之方法,更包含:形成一 1柱隆起方、4黏結接點上或於該接點球上。 20.如申請專利範圍第17項之方法,更包含:形成電 乳連通於該勒社接赴 ^ °接點之於該電路側的一導線、與電氣連通 亥導線之於該電路側的-端子接點。 灌封物,:明專利軌圍第η項之方法,更包含:形成- 、,/、至少為部分灌封於該通孔之接線。 22.如申請專利範圍第17項之方法, 點係包I H & & -干絲板接 、置‘、、、。墊,且該接點係包含一重新分佈接 57 1303475 點。 23. 如申請專利範圍f 17項之方法,其中,該形成通 孔之步驟、該穿線接線之步驟、該形成接點球之步驟、該 形成黏結接點之步驟、與該切斷之步驟係使用單一個黏= 毛細管而實行。 4 π 24. 如申請專利範圍第17項之方法,其中,該形成通 孔之步驟、該穿線接線之步驟、該形成接點球之步驟、該 形成黏結接點之步驟 '與該切斷之步驟係使用一第一黏結 毛細管與一第二黏結毛細管而實行。 25·如申請專利範圍第17項之方法,其中,該提供半 導體基板之步驟係包I:提供含有複數個_導體基板之一 半導體晶圓。 〜26.如申請專利範圍帛17項之方法,更包含:附接一 第=半導縣板至料導㈣板,藉㈣成—減連接於 。亥弟一半導體基板的一第二接點與該接點球之間。 提供一第一基板,其具有一第一側、_第 27·—種用於製造半筹體元件之方法,包含: 側、與延 伸自第一側至第二側之一通孔; —提供-貫穿連接線於第一基板上,其包含於該通孔之 :接:、鄰近於第二側之楔入於該通孔之接線的一接點、 與於弗一側的一黏結接點;及 黏結—第二基板至第-半導體基板,#由形成-黏結 玄黏結接點與於第二基板的-第二接點之間。 28.如申請專利範圍帛27項之方法,其中,該第二接 58 1303475 點係包含一第二黏結接點於黏結至該接點球之一第二貫穿 連接線。 29·如申請專利範圍第27項之方法,其中,該第一基 板與第二基板係包含半導體晶粒。 30·如申請專利範圍第27項之方法,其中,該第一基 板與第二基板係包含半導體晶圓。
3 1.如申請專利範圍第27項之方法,其中,該黏結連 接係包含由焊接、機械連接、熔接連接、與導電聚合物連 接所組成之群組而選出之一者。 32·如申請專利範圍第27項之方法,其中,該黏結接 點係包括建構成形成該黏結連接之一間柱隆起。 33.—種用於製造半導體元件之方法,包含: 提供一第一基板,其具有一第一側、一第二側、延伸 自第一側至第二側之一通孔、與於第一側之一端子接點; 提供-貫穿連接線於第一基板上,其包含於該通孔之 -接線、鄰近於第二側之於該通孔之接線的―接點、與電 氣連通於該端子接點之於第一側的一黏結接點;及 測試一弟二基板,藉由读—& 精由透過该端子接點、以及透過該 貫穿連接線而施加測試訊號至薪# & + ^ 土 观主暫蚪為電氣連通於該接點之 於第二基板的一測試接點。 34·如申請專利範圍第33 貝之方法,其中,該接點係 包含一接點球,其建構成移動Λ ★ 勒马相對於該通孔且形成與該 測ό式接點之一非黏結的電氣連接^。 35·如申請專利範圍第33 貝之方法,其中,該黏結接 59 1303475 該第二基 該弟二基 點係黏結至其附接至該第一基板之一撓曲電路 36·如申請專利範圍第33項之方法,其中 板係包含一半導體晶粒。 3 7·如申請專利範圍第33項之方法,其中 板係包含一半導體晶圓。 3 8·—種用於製造堆疊式半導體元件之方法,包含 提供一堆疊之基板,其具有對準的通孔;
穿綠一接線,其貫穿 形成於該接線之一黏結接點,其係鄰近於該 第一外層基板; 之一 形成於該接線之一接點 外層基板;及 其係鄰近於該堆疊之一第二 接0 於該等基板與於該等通孔 之中的接線之間形成黏結 連 39.如申請專利範圍第38項之方法,更包含:於該形 #成黏結連接之步驟期間而移位該堆疊之選出的基板,以央 緊該接線於該等選出的基板之一黏結材料。 一 士申。月專利範圍第3 8項之方法,更包含:提供間 隔件,其建構成間隔該堆疊之中的該等基板。 μ 41.如申請專利範圍f 38項之方法,更包含:黏結該 等基板之間的一第二接線至該接線。 42.如申請專利範圍f 38項之方法,其中,該形成黏 結連接之步驟係包含:導引一雷射束於該等基板之間。 认如申請專利範圍第38項之方法,其中,該等基板 60 1303475 且該種方法係更包 係包含具有基板接點之半導體基板 含·黏結該等基板接點至該接線。 叫如申請專利範圍第38項之方法,其中,該黏結接 係包含一熱壓縮黏結,且該接點係包含一自由空氣球。 45.如中請專利範圍第38項之方法,其中,各個基板 ”匕括電氣連通於該接線之至少一個電路。 46·—種用於製造堆疊式半導體元件之方法,包含··
2供一堆疊之半導體基板,其具有對準的通孔; 穿線一接線,其貫穿該等對準的通孔;及 …形成一貫穿連接線,其包含於該等對準的通孔之一接 ^於忒堆豐之一第一外層基板的該接線之一黏結接點、 /、於。亥堆豐之一第二外層基板的該接線之一接點。 勺47·如申請專利範圍帛46項之方法’其中,該堆叠係 匕括至少一個内層基板,且該種方法係更包含:黏結該内 層基板至該接線。
/ 48^請專利範圍帛46,之方& ’其中,該等基板 係包含電氣連通於該接線之積體電路。 49·如申請專利範圍第46項之方法,其中,該提供之 ,:係包括:提供於該等基板之間隔件,其建構成形成於 5亥等基板之間的至少一個空間。 =·如申請專利範圍第.46項之方法,更包含:藉由導 引一雷射束為貫穿該空% ’而黏結_第二接線於該堆疊的 一内層基板之間。 且 5 1 ·如申請專利範圍第46項之方法,其中,該穿線之 61 1303475 步私人该形成之步驟係使用一黏結毛細管而實行。 52. 如申請專利範圍帛46項之方法,更包含:附接一 半導體^件至電氣連通於該接線之該堆疊的一側面。 53. —種用於製造堆疊式半導體元件之方法,包含: 提i、堆豐之半導體基板,其包含積體電路、電氣連 通於該等積體電路之基板接點、與對準的㈣; 違堆©係包括具有一第一側與電氣連通於一第一基板 接點之於第一側的一接點之一第一外層基 基板接點之一肉爲甘> ... A — 基板接點之一内層基板、及具有一第 第二基板接點之一第二外層基板; 與於第二側的 穿線一接線為貫穿該等對準的通孔; 形成該接線之一接點於第二側; 形成一黏結接點於該接線與該接點之間;及 切斷該接線及該黏結接點。 54·如中請專利範圍帛53項之方法,更包含 -基板接點與該接線之間的_第_黏結連接。 55·如申請專利範圍帛53項之方法,更包含 •基板接點與該接線之間的—第二黏結連接。 56, 如申請專利範圍帛53項之方法,更包含 結至該接線之於相鄰基板之間的-側面接線。3 57. 如申請專利範圍第53項之方法’其中,詨 步驟、該形成接點之步驟、該 '牙、、‘之 切斷之步驟係使用-個黏結毛細管而實行。 Ί 58·如申請專利範圍第53 万去其中,該穿線之 第 第 形成於 形成於 形成黏 62 1303475 步驟、該形成接點之步驟、該形成窥結接 切斷之步驟係使用複數個黏結毛 —‘· ^驟、與該 、、財吕而實行。 59. 如申請專利範圍第53 万法,费έϊ 該第一側之至少一個端子接點,農 3 ·形成於 60. 如申請專利範圍第53項^電亂連通於該接點。 點係包含一熱壓縮黏結。 黏結接 61·如申請專利範圍第53項之方法 … 包含一自由空氣球,,忒接點係 八馮猎由電子式或氣焰所形 62.如申請專利範圍第53項之 包含-重新分佈接點。 、〆、’該接點係 认如申請專利範圍第53項之方法,其中,該等基板 接點係包含裝置黏結塾且該算 成寺對準的通孔係延伸貫穿該等 基板接點。 64· —種半導體元件,包含: 一基板’具有-第-側、-第二側、與延伸自第-側 至第二側之一通孔;及 ;土板之貝穿連接線,包含於該通孔之一接線、 方、第一側之该接線的-接點、與於第-側之該接線的-黏 結接點。 65·如申清專利範圍第64項之半導體元件,其中,該 基板係包含電氣連通於該貫穿連接線之至少一個電路。 66·如申5月專利範圍第64項之半導體元件,其中,該 黏結接點係包括一間柱隆起。 67·如申%專利範圍第64項之半導體元件,其中,該 63 1303475
黏結接點係包含該接線之一壓 68.如申請專利範圍第64 於該半導體基板之一第二基板 線之一第二貫穿連接線。 69·如申請專利範圍第64 接點係包含一重新分佈層接點 至少一個積體電路。 70·如申請專利範圍第64 於該第一側之一端子接點,^ 線0 ®部分。 項之半導體元件,更包含: ’其具有黏結至該貫穿連接 項之半導體元件,其中,該 ’其為電氣連通於該基板之 項之半導體元件,更包含: 「為電氣連通於該貫穿連接 71.如申請專利範圍第64項之半導體元件,更包含·· 方、4第側之基板接點,其為電氣連通於該貫穿連接 線。 72· —種半導體元件,包含: 一基板,具有一第—側與一第二側; 於該基板之-通孔,延伸自第—側至第二侧; 於該第一側之一接點; 於該通孔之一接線; 於該㈣之-接點球,楔入於位在第二側之通孔;及 方…亥第之-黏結接點,介於該接線與接點之間。 73. 如申請專利範圍第72項之半導體元件,更包含: 於該黏結接點之一安全黏纟士。 74. 如申請專利範圍第72項之半導體㈣,更包含: 於該黏結接點之一間柱隆起。 64 1303475 7*5.如申請專利範圍第72項之半導體元件,更包含·· 方…亥第#1《古而子接點,其為電氣連通於該黏結接點。 7 6 ·如申請專利0圍笙 Ί J乾園弟72項之半導體元件,更包含: 於該通孔之一絕緣層,直法μ、 ,、建構成絕緣該接線與半導體基 板。 77·如申請專利範圍f 72項之半導體元件,更包含: 於該通孔之-灌封物,其灌封該接線。 78·—種半導體元件,包含: "、:-土板具有一電路側、一背側、一積體電路、 電氣連通於該積體雷& μ 、包路的一基板接點、與電氣連通於該基 板接點之於该電路側的一接點; 於該半導體基板上之一貫穿連接線,包含貫穿該接點 與基板接點至第二側之—通孔、於該通孔之—接線、鄰近 第側之於.亥通孔之接線的一接點球、與介於該接線與 接點之間於第一側的一黏結接點;及 於第側之一端子接點,其係電氣連通於該黏結接點。 79·如申請專利範圍第乃項之半導體元件,更包含: 於該黏結接點之一間柱隆起。 80·如申請專利範圍第78項之半導體元件,更包含: 一灌封物,其灌封於該通孔之接線。 8 1 ·如申請專利範圍第78項之半導體元件,更包含: 於該半導體基板之—第二半導體基板,具有其為黏結至該 接點球之一第二貫穿連接線。 82.如申請專利範圍第78項之半導體元件,更包含·· 65 1303475 於該半導體基板之一第二半導體基板,具有以一第二黏結 接點而黏結至該接點球之一第二貫穿連接線。 83. 如申請專利範圍第78項之半導體元件,更包含: 複數個貫穿連接線與電氣連通於該等貫穿連接線之於一區 域陣列的複數個端子接點。 84. —種半導體元件,包含··
一第一基板,具有一第一側、一第二側、於第一側之 一接點、與延伸自第一側至第二側之一通孔; 於第基板上之一貫穿連接線,包含於該通孔之一接 線、鄰近於第二側之楔人於該通孔之接線的—接點球、與 介於該:線與接點之間於第一側的一黏結接點;及 第基板,堆豐於該第一基板,具有於該黏結接點 之一黏結連接。 如申請專利範圍第84項之半導
第-基板與第二基板係包含半導體晶粒 队如申請專利範圍第84項之半導 弟-基板與第二基板係包含半導體晶圓。 87·如申請專利範圍第以 第-員之半V體元件,其中,該 弟一基板係包含黏結至該 ^ ^ 接球之一弟二貫穿連接線。 I:起。 其中,該 與導電聚 8.如h專利範圍f 84項之半導 黏結接點係包括建構成形成—安全黏結之-… 黏二9·::請專利範圍第84項之半導體元件 人物連接糸包含由焊接、機械連接、炼接連接 口物連接所組成之群組選出之一者。 66 1303475 9〇· —種半導體元件,包含·· 一接 一端 基板,具有一第一側、一第二側、於第一側之 點、延伸自第一側至第二側之一通孔、與於第一側之 子接點;及 於該基板之一貫穿連接線,包含於該通孔之一接線 鄰近於第二側之楔入於該通孔之接線的一接點球、與 連通於該端子接點且介於該接線與接點之間於第一“孔 黏結接點; 則的- 該接點球係建構成形成一非黏結的電氣連接於一 體基板之一測試墊。 — 91·如申請專利範圍第90項之半導體元件,更包含· 於該第二側之一接觸器,電氣連通於該接點球,其建構成 形成该非黏結的電氣連接於測試接點。 92·如申請專利範圍第9〇項之半導體元件,其中,該 半導體基板係包含一半導體晶粒。 93·如申請專利範圍第9〇項之半導體元件,其中,該 半導體基板係包含一半導體晶圓。 94.一種半導體元件,包含·· 一堆疊之基板,具有對準的通孔; 一接線,貫穿該等對準的通孔; 於該接線之一黏結接點,鄰近於該堆疊之一第一外層 基板;及 於該接線之一接點,鄰近於該堆疊之一第二外層基板。 95.如申請專利範圍第94項之半導體元件,更包含: 67 1303475 其係介於該等基板與於該等通孔之中 •如申凊專利範圍第94 複數個間隔件,捷m ¥體兀件,更包含 冓成間於該堆疊之中的該等基板。 .σ申清專利範圍第94 於該等基板之心一〜 導體7°件,更包含 曰々弟一接線,其黏結至該接線。
/8.如申請專利範圍第叫項之半導體元件,更包a : 於该黏結接點之一間柱隆起。 3 "•一種半導體元件,包含·· 等積:=之半導體基板,包含積體電路、電氣連通於該 、積體電路之基板接點、與對準的通孔; 接點包括具有一第一側與電氣連通於-第-基板 "弟一側的一接點之一第一外層基板、具有一第二 f板接點之一内層基板、及具有一第二側與於第二側的一 第二基板接點之一第二外層基板;
至少一個勒結連接 的該接線之間。 一接線,貫穿該等對準的通孔; 方、第一側之於該接線的一接點;及 於該接線與接點之間的一黏結接點。 100·如申請專利範圍第99項之半導體元件,更包含 於第二基板接點與該接線之間的一第一黏結連接。 101 ·如申請專利範圍第99項之半導體元件,更包含 於第三基板接點與該接線之間的一第二黏結連接。 102·如申請專利範圍第99項之半導體元件,更包含 一側面接線,介於相鄰的基板之間,黏結至該接線。 68 13〇3475 1〇3·如申請專利範圍第99 —如丨I- 只心牛導體兀件,f句含· 側面兀件,其係位於黏結 更匕 。id接線之堆疊上。 104·如申請專利範圍第1〇3 該側面亓杜尨h 貝之+ V體7L件,其中, mj卸兀件係包括一冷卻組件。 105·如申請專利範圍第99項 於該i金晶L 千等體7C件,更包含· 隹®上之一散熱座。 鲁 1〇6·一種用於製造半導體元件之系統,包含: 之:半導體基板’具有-第—側、—第二側、於卜例 接點、與其延伸自第-側至第二側之一通孔;及 至少一個黏結毛細管,建爐成扣括 ^ 遷構成牙線一接線為貫穿該通 礼、形成於鄰近於第二側之續^綠 Uk &亥接線的-接點球、楔入該接 “求於该通孔、形成於該接線盥 之間的一黏結接點及 刀蚜该接線及該黏結接點。 107·如申請專利範圍第1〇6 .卜 貝之糸統,其中,該黏結 乇細官係包含一接線黏結器之一元件。 ⑽·如中請專利範圍第1()7項之系統,其中,該接線 黏結⑼包括-控制器、—對準系統、與—接線饋送機構。 109.如申請專利範圍第106項之系統,更包含:一間 柱隆起器,建構成形成一間柱隆起於該黏結接點。 110·—種用於製造半導體元件之系統,包含: -半導體基板,具有一第一側、_第二側、於第—側 之一接點、與其延伸自第一側至第二側之一通孔; 一第一黏結毛細管,建構成穿線一接線為貫穿該通孔、 以及形成於该接線與接點之間的一黏結接點;及 69 1303475 該接線的—接點::S ’建構成形成於其鄰近於第二側之 黏結圍第110項之系統,其中,該第二 "二 結毛細管之,。 動器,建輪J 系統’更包含:-推 點。構成推動該接點球為鄰近於第二側之一背側接
113·如申請專利範圍第11〇 體基板係且右的或μ 其中,該半導 八有約為I於該接點球之一直徑的-厚度。 =·:種用於製造半導體元件之系統,包含·· 電路之其i拉土板積體電路、€氣連通於該等積體 弘路之基板接點、與對準的通孔; 忒堆:係包括具有一第一側與電氣連通於一第一基板 灰弟一側的一接點之-第-外層基板、具有一第二 μ 一 ,、有弟一側與於第二側的一 弟二基板接點之一第二外層基板;及 至少一個黏結毛細管,建構成穿線-接線為貫穿該等 對準的通孔、形成於鄰近於第二側之該接線的—接點球、 形成於該接線與該接點之間的一黏結接點、以及切斷該接 線自該黏結接點。 更包含··建構 更包含··建構 115.如申請專利範圍第114項之系統 成間隔該等基板的複數個間隔件。 116·如申請專利範圍第〗14項之系統 成導引一雷射束於該等基板之間的一雷射。 70 1303475 11 7.如申請專利範圍第114項之系統,其中,該黏結 毛細管係可移動於三個方向,且為建構成供旋轉於一軸。 十一、圖式: 如次頁
71
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/102,408 US7371676B2 (en) | 2005-04-08 | 2005-04-08 | Method for fabricating semiconductor components with through wire interconnects |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200636966A TW200636966A (en) | 2006-10-16 |
| TWI303475B true TWI303475B (en) | 2008-11-21 |
Family
ID=37083620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW095110095A TWI303475B (en) | 2005-04-08 | 2006-03-23 | Method and system for fabricating semiconductor components with through wire interconnects |
Country Status (6)
| Country | Link |
|---|---|
| US (6) | US7371676B2 (zh) |
| EP (2) | EP3410470B1 (zh) |
| JP (1) | JP4936078B2 (zh) |
| KR (1) | KR100921888B1 (zh) |
| TW (1) | TWI303475B (zh) |
| WO (1) | WO2006110266A2 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI594833B (zh) * | 2015-09-08 | 2017-08-11 | 財團法人工業技術研究院 | 強化玻璃的雷射鑽孔裝置與強化玻璃的雷射鑽孔方法 |
Families Citing this family (205)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7831151B2 (en) | 2001-06-29 | 2010-11-09 | John Trezza | Redundant optical device array |
| US8084866B2 (en) | 2003-12-10 | 2011-12-27 | Micron Technology, Inc. | Microelectronic devices and methods for filling vias in microelectronic devices |
| US7091124B2 (en) | 2003-11-13 | 2006-08-15 | Micron Technology, Inc. | Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices |
| US20050247894A1 (en) | 2004-05-05 | 2005-11-10 | Watkins Charles M | Systems and methods for forming apertures in microfeature workpieces |
| US7232754B2 (en) | 2004-06-29 | 2007-06-19 | Micron Technology, Inc. | Microelectronic devices and methods for forming interconnects in microelectronic devices |
| US7425499B2 (en) | 2004-08-24 | 2008-09-16 | Micron Technology, Inc. | Methods for forming interconnects in vias and microelectronic workpieces including such interconnects |
| SG120200A1 (en) * | 2004-08-27 | 2006-03-28 | Micron Technology Inc | Slanted vias for electrical circuits on circuit boards and other substrates |
| US7300857B2 (en) | 2004-09-02 | 2007-11-27 | Micron Technology, Inc. | Through-wafer interconnects for photoimager and memory wafers |
| US20060060845A1 (en) * | 2004-09-20 | 2006-03-23 | Narahari Ramanuja | Bond pad redistribution layer for thru semiconductor vias and probe touchdown |
| KR101313391B1 (ko) | 2004-11-03 | 2013-10-01 | 테세라, 인코포레이티드 | 적층형 패키징 |
| US7271482B2 (en) | 2004-12-30 | 2007-09-18 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
| DE102005010272A1 (de) * | 2005-03-03 | 2006-09-14 | Infineon Technologies Ag | Halbleiterbauelement sowie Verfahren zum Herstellen eines Halbleiterbauelements |
| US7371676B2 (en) * | 2005-04-08 | 2008-05-13 | Micron Technology, Inc. | Method for fabricating semiconductor components with through wire interconnects |
| US7393770B2 (en) | 2005-05-19 | 2008-07-01 | Micron Technology, Inc. | Backside method for fabricating semiconductor components with conductive interconnects |
| US7838997B2 (en) | 2005-06-14 | 2010-11-23 | John Trezza | Remote chip attachment |
| US7786592B2 (en) | 2005-06-14 | 2010-08-31 | John Trezza | Chip capacitive coupling |
| US7781886B2 (en) | 2005-06-14 | 2010-08-24 | John Trezza | Electronic chip contact structure |
| US7767493B2 (en) | 2005-06-14 | 2010-08-03 | John Trezza | Post & penetration interconnection |
| US7851348B2 (en) | 2005-06-14 | 2010-12-14 | Abhay Misra | Routingless chip architecture |
| US8456015B2 (en) | 2005-06-14 | 2013-06-04 | Cufer Asset Ltd. L.L.C. | Triaxial through-chip connection |
| US7989958B2 (en) | 2005-06-14 | 2011-08-02 | Cufer Assett Ltd. L.L.C. | Patterned contact |
| US7560813B2 (en) | 2005-06-14 | 2009-07-14 | John Trezza | Chip-based thermo-stack |
| US7687400B2 (en) | 2005-06-14 | 2010-03-30 | John Trezza | Side stacking apparatus and method |
| US7534722B2 (en) | 2005-06-14 | 2009-05-19 | John Trezza | Back-to-front via process |
| US7521806B2 (en) | 2005-06-14 | 2009-04-21 | John Trezza | Chip spanning connection |
| US7589406B2 (en) * | 2005-06-27 | 2009-09-15 | Micron Technology, Inc. | Stacked semiconductor component |
| US7795134B2 (en) | 2005-06-28 | 2010-09-14 | Micron Technology, Inc. | Conductive interconnect structures and formation methods using supercritical fluids |
| DE102005035393B4 (de) * | 2005-07-28 | 2007-05-24 | Infineon Technologies Ag | Verfahren zur Herstellung eines Bauelementes mit mehreren Chips sowie ein solches Bauelement |
| JP4533283B2 (ja) * | 2005-08-29 | 2010-09-01 | 新光電気工業株式会社 | 半導体装置の製造方法 |
| US7622377B2 (en) * | 2005-09-01 | 2009-11-24 | Micron Technology, Inc. | Microfeature workpiece substrates having through-substrate vias, and associated methods of formation |
| US7262134B2 (en) | 2005-09-01 | 2007-08-28 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
| US7863187B2 (en) | 2005-09-01 | 2011-01-04 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
| US7307348B2 (en) * | 2005-12-07 | 2007-12-11 | Micron Technology, Inc. | Semiconductor components having through wire interconnects (TWI) |
| US8058101B2 (en) | 2005-12-23 | 2011-11-15 | Tessera, Inc. | Microelectronic packages and methods therefor |
| US7525803B2 (en) * | 2006-01-31 | 2009-04-28 | Igo, Inc. | Power converter having multiple layer heat sinks |
| US7414316B2 (en) * | 2006-03-01 | 2008-08-19 | Freescale Semiconductor, Inc. | Methods and apparatus for thermal isolation in vertically-integrated semiconductor devices |
| US7659612B2 (en) | 2006-04-24 | 2010-02-09 | Micron Technology, Inc. | Semiconductor components having encapsulated through wire interconnects (TWI) |
| US7749899B2 (en) | 2006-06-01 | 2010-07-06 | Micron Technology, Inc. | Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces |
| US7687397B2 (en) | 2006-06-06 | 2010-03-30 | John Trezza | Front-end processed wafer having through-chip connections |
| TW200810051A (en) * | 2006-08-14 | 2008-02-16 | Advanced Semiconductor Eng | Wire-bonding apparatus and wire-bonding method thereof |
| US7629249B2 (en) | 2006-08-28 | 2009-12-08 | Micron Technology, Inc. | Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods |
| US7902643B2 (en) | 2006-08-31 | 2011-03-08 | Micron Technology, Inc. | Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods |
| US20080116584A1 (en) * | 2006-11-21 | 2008-05-22 | Arkalgud Sitaram | Self-aligned through vias for chip stacking |
| US7538413B2 (en) | 2006-12-28 | 2009-05-26 | Micron Technology, Inc. | Semiconductor components having through interconnects |
| US7670874B2 (en) | 2007-02-16 | 2010-03-02 | John Trezza | Plated pillar package formation |
| US7521284B2 (en) * | 2007-03-05 | 2009-04-21 | Texas Instruments Incorporated | System and method for increased stand-off height in stud bumping process |
| SG148056A1 (en) * | 2007-05-17 | 2008-12-31 | Micron Technology Inc | Integrated circuit packages, methods of forming integrated circuit packages, and methods of assembling intgrated circuit packages |
| US8723332B2 (en) | 2007-06-11 | 2014-05-13 | Invensas Corporation | Electrically interconnected stacked die assemblies |
| KR100876889B1 (ko) * | 2007-06-26 | 2009-01-07 | 주식회사 하이닉스반도체 | 반도체 패키지 및 이를 이용한 멀티칩 반도체 패키지 |
| US7868630B2 (en) * | 2007-06-26 | 2011-01-11 | Micron Technology, Inc. | Integrated light conditioning devices on a probe card for testing imaging devices, and methods of fabricating same |
| SG149710A1 (en) | 2007-07-12 | 2009-02-27 | Micron Technology Inc | Interconnects for packaged semiconductor devices and methods for manufacturing such devices |
| US7880309B2 (en) * | 2007-07-30 | 2011-02-01 | Qimonda Ag | Arrangement of stacked integrated circuit dice having a direct electrical connection |
| US8193092B2 (en) * | 2007-07-31 | 2012-06-05 | Micron Technology, Inc. | Semiconductor devices including a through-substrate conductive member with an exposed end and methods of manufacturing such semiconductor devices |
| US20090032925A1 (en) * | 2007-07-31 | 2009-02-05 | England Luke G | Packaging with a connection structure |
| SG150404A1 (en) * | 2007-08-28 | 2009-03-30 | Micron Technology Inc | Semiconductor assemblies and methods of manufacturing such assemblies |
| SG150410A1 (en) | 2007-08-31 | 2009-03-30 | Micron Technology Inc | Partitioned through-layer via and associated systems and methods |
| WO2009035849A2 (en) | 2007-09-10 | 2009-03-19 | Vertical Circuits, Inc. | Semiconductor die mount by conformal die coating |
| US20090127667A1 (en) * | 2007-11-21 | 2009-05-21 | Powertech Technology Inc. | Semiconductor chip device having through-silicon-via (TSV) and its fabrication method |
| US7884015B2 (en) | 2007-12-06 | 2011-02-08 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
| US8084854B2 (en) | 2007-12-28 | 2011-12-27 | Micron Technology, Inc. | Pass-through 3D interconnect for microelectronic dies and associated systems and methods |
| JP4596011B2 (ja) * | 2008-01-09 | 2010-12-08 | トヨタ自動車株式会社 | 半導体装置 |
| US8178978B2 (en) * | 2008-03-12 | 2012-05-15 | Vertical Circuits, Inc. | Support mounted electrically interconnected die assembly |
| US8253230B2 (en) | 2008-05-15 | 2012-08-28 | Micron Technology, Inc. | Disabling electrical connections using pass-through 3D interconnects and associated systems and methods |
| US7863159B2 (en) | 2008-06-19 | 2011-01-04 | Vertical Circuits, Inc. | Semiconductor die separation method |
| US9153517B2 (en) | 2008-05-20 | 2015-10-06 | Invensas Corporation | Electrical connector between die pad and z-interconnect for stacked die assemblies |
| US7800238B2 (en) | 2008-06-27 | 2010-09-21 | Micron Technology, Inc. | Surface depressions for die-to-die interconnects and associated systems and methods |
| US8159218B2 (en) * | 2008-08-04 | 2012-04-17 | Alcatel Lucent | Microelectromechanical magnetometer with integrated electronics |
| US8334599B2 (en) * | 2008-08-21 | 2012-12-18 | Qimonda Ag | Electronic device having a chip stack |
| US8108820B2 (en) * | 2008-09-11 | 2012-01-31 | International Business Machines Corporation | Enhanced conductivity in an airgapped integrated circuit |
| US8923007B2 (en) * | 2008-10-02 | 2014-12-30 | Oracle America, Inc. | Multi-diameter unplugged component hole(s) on a printed circuit board (PCB) |
| US7863722B2 (en) | 2008-10-20 | 2011-01-04 | Micron Technology, Inc. | Stackable semiconductor assemblies and methods of manufacturing such assemblies |
| KR20100048610A (ko) * | 2008-10-31 | 2010-05-11 | 삼성전자주식회사 | 반도체 패키지 및 그 형성 방법 |
| US8168458B2 (en) * | 2008-12-08 | 2012-05-01 | Stats Chippac, Ltd. | Semiconductor device and method of forming bond wires and stud bumps in recessed region of peripheral area around the device for electrical interconnection to other devices |
| US8637983B2 (en) * | 2008-12-19 | 2014-01-28 | Ati Technologies Ulc | Face-to-face (F2F) hybrid structure for an integrated circuit |
| JP5130197B2 (ja) * | 2008-12-24 | 2013-01-30 | 新光電気工業株式会社 | 半導体装置、インターポーザ、及びそれらの製造方法、並びに半導体パッケージ |
| US7910473B2 (en) * | 2008-12-31 | 2011-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via with air gap |
| US8399354B2 (en) | 2009-01-13 | 2013-03-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via with low-K dielectric liner |
| JP5210912B2 (ja) * | 2009-02-04 | 2013-06-12 | 新光電気工業株式会社 | 配線基板、電子装置及び電子装置実装構造 |
| TWI452640B (zh) * | 2009-02-09 | 2014-09-11 | 日月光半導體製造股份有限公司 | 半導體封裝構造及其封裝方法 |
| TWI393223B (zh) * | 2009-03-03 | 2013-04-11 | 日月光半導體製造股份有限公司 | 半導體封裝結構及其製造方法 |
| US8759713B2 (en) * | 2009-06-14 | 2014-06-24 | Terepac Corporation | Methods for interconnecting bonding pads between components |
| TWI456715B (zh) * | 2009-06-19 | 2014-10-11 | 日月光半導體製造股份有限公司 | 晶片封裝結構及其製造方法 |
| CN102473697B (zh) | 2009-06-26 | 2016-08-10 | 伊文萨思公司 | 曲折配置的堆叠裸片的电互连 |
| US7816181B1 (en) * | 2009-06-30 | 2010-10-19 | Sandisk Corporation | Method of under-filling semiconductor die in a die stack and semiconductor device formed thereby |
| TWI466259B (zh) * | 2009-07-21 | 2014-12-21 | 日月光半導體製造股份有限公司 | 半導體封裝件、其製造方法及重佈晶片封膠體的製造方法 |
| TWI405306B (zh) | 2009-07-23 | 2013-08-11 | 日月光半導體製造股份有限公司 | 半導體封裝件、其製造方法及重佈晶片封膠體 |
| US20110084372A1 (en) | 2009-10-14 | 2011-04-14 | Advanced Semiconductor Engineering, Inc. | Package carrier, semiconductor package, and process for fabricating same |
| US9147583B2 (en) | 2009-10-27 | 2015-09-29 | Invensas Corporation | Selective die electrical insulation by additive process |
| TWI544604B (zh) | 2009-11-04 | 2016-08-01 | 英維瑟斯公司 | 具有降低應力電互連的堆疊晶粒總成 |
| US8378466B2 (en) | 2009-11-19 | 2013-02-19 | Advanced Semiconductor Engineering, Inc. | Wafer-level semiconductor device packages with electromagnetic interference shielding |
| US8569894B2 (en) | 2010-01-13 | 2013-10-29 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with single sided substrate design and manufacturing methods thereof |
| US8372689B2 (en) | 2010-01-21 | 2013-02-12 | Advanced Semiconductor Engineering, Inc. | Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof |
| US8320134B2 (en) | 2010-02-05 | 2012-11-27 | Advanced Semiconductor Engineering, Inc. | Embedded component substrate and manufacturing methods thereof |
| TWI411075B (zh) | 2010-03-22 | 2013-10-01 | 日月光半導體製造股份有限公司 | 半導體封裝件及其製造方法 |
| US8278746B2 (en) | 2010-04-02 | 2012-10-02 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages including connecting elements |
| US8624374B2 (en) | 2010-04-02 | 2014-01-07 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof |
| JP2012004464A (ja) * | 2010-06-18 | 2012-01-05 | Toshiba Corp | 半導体装置、半導体装置の製造方法及び半導体装置の製造装置 |
| US9159708B2 (en) | 2010-07-19 | 2015-10-13 | Tessera, Inc. | Stackable molded microelectronic packages with area array unit connectors |
| US8482111B2 (en) | 2010-07-19 | 2013-07-09 | Tessera, Inc. | Stackable molded microelectronic packages |
| TW201214656A (en) * | 2010-09-27 | 2012-04-01 | Universal Scient Ind Shanghai | Chip stacked structure and method of fabricating the same |
| US8653671B2 (en) * | 2010-11-05 | 2014-02-18 | Stmicroelectronics, Inc. | System for relieving stress and improving heat management in a 3D chip stack |
| US8564137B2 (en) * | 2010-11-05 | 2013-10-22 | Stmicroelectronics, Inc. | System for relieving stress and improving heat management in a 3D chip stack having an array of inter-stack connections |
| US8941222B2 (en) | 2010-11-11 | 2015-01-27 | Advanced Semiconductor Engineering Inc. | Wafer level semiconductor package and manufacturing methods thereof |
| KR101075241B1 (ko) | 2010-11-15 | 2011-11-01 | 테세라, 인코포레이티드 | 유전체 부재에 단자를 구비하는 마이크로전자 패키지 |
| US20120146206A1 (en) | 2010-12-13 | 2012-06-14 | Tessera Research Llc | Pin attachment |
| US9406658B2 (en) | 2010-12-17 | 2016-08-02 | Advanced Semiconductor Engineering, Inc. | Embedded component device and manufacturing methods thereof |
| US11830845B2 (en) | 2011-05-03 | 2023-11-28 | Tessera Llc | Package-on-package assembly with wire bonds to encapsulation surface |
| US8618659B2 (en) | 2011-05-03 | 2013-12-31 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
| KR101128063B1 (ko) | 2011-05-03 | 2012-04-23 | 테세라, 인코포레이티드 | 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리 |
| US20120288684A1 (en) * | 2011-05-12 | 2012-11-15 | Ming-Teng Hsieh | Bump structure and fabrication method thereof |
| KR101321480B1 (ko) | 2011-06-29 | 2013-10-28 | 에스케이하이닉스 주식회사 | 반도체 장치 및 스택 반도체 장치 |
| US8405214B2 (en) * | 2011-08-12 | 2013-03-26 | Nanya Technology Corp. | Semiconductor package structure with common gold plated metal conductor on die and substrate |
| US8872318B2 (en) * | 2011-08-24 | 2014-10-28 | Tessera, Inc. | Through interposer wire bond using low CTE interposer with coarse slot apertures |
| US8404520B1 (en) | 2011-10-17 | 2013-03-26 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| KR101810940B1 (ko) | 2011-10-26 | 2017-12-21 | 삼성전자주식회사 | 관통 개구부가 형성된 반도체 칩을 포함하는 반도체 패키지 |
| CN103107111B (zh) * | 2011-11-11 | 2017-03-01 | 飞思卡尔半导体公司 | 用于监测线接合中无空气球(fab)形成的方法和装置 |
| US9059009B2 (en) * | 2012-02-09 | 2015-06-16 | Fuji Electric Co., Ltd. | Semiconductor device |
| US8946757B2 (en) | 2012-02-17 | 2015-02-03 | Invensas Corporation | Heat spreading substrate with embedded interconnects |
| US9349706B2 (en) | 2012-02-24 | 2016-05-24 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
| US8372741B1 (en) | 2012-02-24 | 2013-02-12 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
| KR20130106634A (ko) * | 2012-03-20 | 2013-09-30 | 에스케이하이닉스 주식회사 | 반도체 패키지 및 제조 방법, 전자 시스템 |
| CN103325773A (zh) * | 2012-03-22 | 2013-09-25 | 民瑞科技股份有限公司 | 集成电路的封装结构 |
| US8643159B2 (en) | 2012-04-09 | 2014-02-04 | Freescale Semiconductor, Inc. | Lead frame with grooved lead finger |
| TW201344093A (zh) * | 2012-04-18 | 2013-11-01 | Gem Weltronics Twn Corp | 一體化多層式照明裝置及可倍數組合之一體化多層式照明裝置 |
| TWI467733B (zh) * | 2012-05-16 | 2015-01-01 | 矽品精密工業股份有限公司 | 半導體封裝件及其製法 |
| US8835228B2 (en) | 2012-05-22 | 2014-09-16 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| US9391008B2 (en) | 2012-07-31 | 2016-07-12 | Invensas Corporation | Reconstituted wafer-level package DRAM |
| US9502390B2 (en) | 2012-08-03 | 2016-11-22 | Invensas Corporation | BVA interposer |
| US9471484B2 (en) | 2012-09-19 | 2016-10-18 | Novachips Canada Inc. | Flash memory controller having dual mode pin-out |
| US8847412B2 (en) | 2012-11-09 | 2014-09-30 | Invensas Corporation | Microelectronic assembly with thermally and electrically conductive underfill |
| US8975738B2 (en) | 2012-11-12 | 2015-03-10 | Invensas Corporation | Structure for microelectronic packaging with terminals on dielectric mass |
| US8878353B2 (en) | 2012-12-20 | 2014-11-04 | Invensas Corporation | Structure for microelectronic packaging with bond elements to encapsulation surface |
| TWI570864B (zh) * | 2013-02-01 | 2017-02-11 | 英帆薩斯公司 | 具有焊線通孔的微電子封裝、其之製造方法以及用於其之硬化層 |
| US8940630B2 (en) | 2013-02-01 | 2015-01-27 | Invensas Corporation | Method of making wire bond vias and microelectronic package having wire bond vias |
| US9136254B2 (en) | 2013-02-01 | 2015-09-15 | Invensas Corporation | Microelectronic package having wire bond vias and stiffening layer |
| US9105629B2 (en) | 2013-03-07 | 2015-08-11 | International Business Machines Corporation | Selective area heating for 3D chip stack |
| KR102033787B1 (ko) * | 2013-06-05 | 2019-10-17 | 에스케이하이닉스 주식회사 | 플렉시블 적층 패키지 |
| US9023691B2 (en) | 2013-07-15 | 2015-05-05 | Invensas Corporation | Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation |
| US9034696B2 (en) | 2013-07-15 | 2015-05-19 | Invensas Corporation | Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation |
| US8883563B1 (en) | 2013-07-15 | 2014-11-11 | Invensas Corporation | Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation |
| TWI541920B (zh) * | 2013-07-23 | 2016-07-11 | 矽品精密工業股份有限公司 | 打線結構之製法 |
| US9167710B2 (en) | 2013-08-07 | 2015-10-20 | Invensas Corporation | Embedded packaging with preformed vias |
| US9685365B2 (en) | 2013-08-08 | 2017-06-20 | Invensas Corporation | Method of forming a wire bond having a free end |
| DE102013108583A1 (de) * | 2013-08-08 | 2015-03-05 | Osram Opto Semiconductors Gmbh | Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip |
| US20150076714A1 (en) | 2013-09-16 | 2015-03-19 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
| US20150115461A1 (en) * | 2013-10-30 | 2015-04-30 | United Microelectronics Corp. | Semiconductor structure and method for forming the same |
| US9082753B2 (en) | 2013-11-12 | 2015-07-14 | Invensas Corporation | Severing bond wire by kinking and twisting |
| US9087815B2 (en) | 2013-11-12 | 2015-07-21 | Invensas Corporation | Off substrate kinking of bond wire |
| US10111343B2 (en) * | 2013-11-19 | 2018-10-23 | Finisar Corporation | Method of forming micro via in printed circuit board |
| US9379074B2 (en) | 2013-11-22 | 2016-06-28 | Invensas Corporation | Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects |
| US9583456B2 (en) | 2013-11-22 | 2017-02-28 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US9263394B2 (en) | 2013-11-22 | 2016-02-16 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US9583411B2 (en) | 2014-01-17 | 2017-02-28 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| EP2921833B1 (de) | 2014-03-18 | 2016-12-28 | Mettler-Toledo GmbH | Thermoanalytischer Sensor und Verfahren zu dessen Herstellung |
| US9214454B2 (en) | 2014-03-31 | 2015-12-15 | Invensas Corporation | Batch process fabrication of package-on-package microelectronic assemblies |
| KR102222484B1 (ko) * | 2014-05-27 | 2021-03-04 | 에스케이하이닉스 주식회사 | 윙부를 가지는 플렉시블 적층 패키지 |
| US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
| US9646917B2 (en) | 2014-05-29 | 2017-05-09 | Invensas Corporation | Low CTE component with wire bond interconnects |
| US9412714B2 (en) | 2014-05-30 | 2016-08-09 | Invensas Corporation | Wire bond support structure and microelectronic package including wire bonds therefrom |
| DE102014011219B4 (de) * | 2014-07-29 | 2017-10-26 | Audi Ag | Vorrichtung und Verfahren zur Ausbildung einer elektrischen Kontaktierung zwischen einer Energiespeicherzelle und einer Leiterblechstruktur |
| KR20160056379A (ko) | 2014-11-10 | 2016-05-20 | 삼성전자주식회사 | 트리플 패드 구조를 이용하는 칩 및 그것의 패키징 방법 |
| US9735084B2 (en) | 2014-12-11 | 2017-08-15 | Invensas Corporation | Bond via array for thermal conductivity |
| TWI572863B (zh) * | 2014-12-23 | 2017-03-01 | Imt有限公司 | 包含雷射清理功能的晶圓測試機 |
| US9888579B2 (en) | 2015-03-05 | 2018-02-06 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
| JP6663167B2 (ja) * | 2015-03-18 | 2020-03-11 | 浜松ホトニクス株式会社 | 光検出装置 |
| US9530749B2 (en) | 2015-04-28 | 2016-12-27 | Invensas Corporation | Coupling of side surface contacts to a circuit platform |
| US9502372B1 (en) | 2015-04-30 | 2016-11-22 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
| US9761554B2 (en) | 2015-05-07 | 2017-09-12 | Invensas Corporation | Ball bonding metal wire bond wires to metal pads |
| US9871019B2 (en) | 2015-07-17 | 2018-01-16 | Invensas Corporation | Flipped die stack assemblies with leadframe interconnects |
| US9825002B2 (en) | 2015-07-17 | 2017-11-21 | Invensas Corporation | Flipped die stack |
| US9490195B1 (en) | 2015-07-17 | 2016-11-08 | Invensas Corporation | Wafer-level flipped die stacks with leadframes or metal foil interconnects |
| CN105206640B (zh) * | 2015-10-08 | 2020-04-21 | 格科微电子(上海)有限公司 | 摄像头模组及其装配方法 |
| US9490222B1 (en) | 2015-10-12 | 2016-11-08 | Invensas Corporation | Wire bond wires for interference shielding |
| US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
| US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
| US9673063B2 (en) * | 2015-10-26 | 2017-06-06 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Terminations |
| US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
| US10043779B2 (en) | 2015-11-17 | 2018-08-07 | Invensas Corporation | Packaged microelectronic device for a package-on-package device |
| US9659848B1 (en) | 2015-11-18 | 2017-05-23 | Invensas Corporation | Stiffened wires for offset BVA |
| US9508691B1 (en) | 2015-12-16 | 2016-11-29 | Invensas Corporation | Flipped die stacks with multiple rows of leadframe interconnects |
| KR102443487B1 (ko) | 2015-12-17 | 2022-09-16 | 삼성전자주식회사 | 반도체 장치의 강화된 강성을 갖는 전기적 연결부 및 그 형성방법 |
| WO2017105502A1 (en) * | 2015-12-18 | 2017-06-22 | Intel IP Corporation | Vertical wire connections for integrated circuit package |
| US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
| US11329026B2 (en) | 2016-02-17 | 2022-05-10 | Micron Technology, Inc. | Apparatuses and methods for internal heat spreading for packaged semiconductor die |
| US9831155B2 (en) * | 2016-03-11 | 2017-11-28 | Nanya Technology Corporation | Chip package having tilted through silicon via |
| US10236245B2 (en) * | 2016-03-23 | 2019-03-19 | Dyi-chung Hu | Package substrate with embedded circuit |
| US10566310B2 (en) | 2016-04-11 | 2020-02-18 | Invensas Corporation | Microelectronic packages having stacked die and wire bond interconnects |
| KR102387087B1 (ko) * | 2016-05-02 | 2022-04-26 | 웨이브로드 주식회사 | 반도체 발광소자용 지지 기판을 제조하는 방법 |
| US9595511B1 (en) | 2016-05-12 | 2017-03-14 | Invensas Corporation | Microelectronic packages and assemblies with improved flyby signaling operation |
| US9728524B1 (en) | 2016-06-30 | 2017-08-08 | Invensas Corporation | Enhanced density assembly having microelectronic packages mounted at substantial angle to board |
| US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
| US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
| US9825000B1 (en) * | 2017-04-24 | 2017-11-21 | International Test Solutions, Inc. | Semiconductor wire bonding machine cleaning device and method |
| US10353083B2 (en) * | 2017-09-12 | 2019-07-16 | Palo Alto Research Center Incorporated | Monolithic digital x-ray detector stack with energy resolution |
| KR102538039B1 (ko) * | 2018-05-31 | 2023-05-31 | 웨이브로드 주식회사 | 반도체 발광소자용 지지 기판을 제조하는 방법 |
| GB2575038B (en) * | 2018-06-25 | 2023-04-19 | Lumentum Tech Uk Limited | A Semiconductor Separation Device |
| WO2020088396A1 (en) * | 2018-10-29 | 2020-05-07 | Changxin Memory Technologies, Inc. | Through-silicon via interconnection structure and methods for fabricating same |
| CN110785003A (zh) * | 2019-11-01 | 2020-02-11 | 中国电子科技集团公司第四十四研究所 | 一种阶梯状多层pcb结构及其制备方法 |
| US11308257B1 (en) * | 2020-12-15 | 2022-04-19 | International Business Machines Corporation | Stacked via rivets in chip hotspots |
| CN114695141A (zh) * | 2020-12-31 | 2022-07-01 | 浙江驰拓科技有限公司 | 一种芯片叠封方法、层叠封装芯片及电子存储设备 |
| EP4330792A4 (en) | 2021-07-19 | 2024-11-06 | SAS Institute Inc. | QUALITY PREDICTION USING PROCESS DATA |
| KR102895932B1 (ko) | 2021-08-05 | 2025-12-03 | 삼성전자주식회사 | 이미지 센서 |
| US12525563B2 (en) * | 2022-06-30 | 2026-01-13 | Intel Corporation | Microelectronic assemblies including stacked dies coupled by a through dielectric via |
| KR20240120997A (ko) | 2023-02-01 | 2024-08-08 | 삼성전자주식회사 | 본딩 질 테스트 방법, 본딩 질 테스트 회로, 및 본딩 질 테스트 회로를 포함하는 메모리 장치 |
| WO2026015621A1 (en) * | 2024-07-11 | 2026-01-15 | Kulicke And Soffa Industries, Inc. | Sonotrodes for ultrasonic welding systems, ultrasonic welding systems, and related methods |
Family Cites Families (153)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US584199A (en) * | 1897-06-08 | Game apparatus | ||
| US571420A (en) * | 1896-11-17 | Commutator-brush | ||
| US516194A (en) * | 1894-03-13 | Collapsible pail | ||
| US3761782A (en) | 1971-05-19 | 1973-09-25 | Signetics Corp | Semiconductor structure, assembly and method |
| US4394712A (en) * | 1981-03-18 | 1983-07-19 | General Electric Company | Alignment-enhancing feed-through conductors for stackable silicon-on-sapphire wafers |
| US4348253A (en) | 1981-11-12 | 1982-09-07 | Rca Corporation | Method for fabricating via holes in a semiconductor wafer |
| DE3406528A1 (de) | 1984-02-23 | 1985-08-29 | Brown, Boveri & Cie Ag, 6800 Mannheim | Leistungshalbleitermodul |
| US5917707A (en) * | 1993-11-16 | 1999-06-29 | Formfactor, Inc. | Flexible contact structure with an electrically conductive shell |
| US5476211A (en) * | 1993-11-16 | 1995-12-19 | Form Factor, Inc. | Method of manufacturing electrical contacts, using a sacrificial member |
| US4807021A (en) | 1986-03-10 | 1989-02-21 | Kabushiki Kaisha Toshiba | Semiconductor device having stacking structure |
| US4897708A (en) * | 1986-07-17 | 1990-01-30 | Laser Dynamics, Inc. | Semiconductor wafer array |
| US4808273A (en) | 1988-05-10 | 1989-02-28 | Avantek, Inc. | Method of forming completely metallized via holes in semiconductors |
| JPH01310589A (ja) * | 1988-06-08 | 1989-12-14 | Seiko Instr Inc | 積重基板の表裏導通構造 |
| WO1991000619A1 (en) * | 1989-06-30 | 1991-01-10 | Raychem Corporation | Flying leads for integrated circuits |
| JP2831729B2 (ja) * | 1989-09-30 | 1998-12-02 | 株式会社東芝 | プライオリティエンコーダおよび浮動小数点正規化装置 |
| US5229647A (en) * | 1991-03-27 | 1993-07-20 | Micron Technology, Inc. | High density data storage using stacked wafers |
| US5519332A (en) | 1991-06-04 | 1996-05-21 | Micron Technology, Inc. | Carrier for testing an unpackaged semiconductor die |
| US5496775A (en) * | 1992-07-15 | 1996-03-05 | Micron Semiconductor, Inc. | Semiconductor device having ball-bonded pads |
| US5824569A (en) * | 1992-07-15 | 1998-10-20 | Micron Technology, Inc. | Semiconductor device having ball-bonded pads |
| US5432999A (en) * | 1992-08-20 | 1995-07-18 | Capps; David F. | Integrated circuit lamination process |
| US6528984B2 (en) * | 1996-09-13 | 2003-03-04 | Ibm Corporation | Integrated compliant probe for wafer level test and burn-in |
| US5503285A (en) | 1993-07-26 | 1996-04-02 | Litton Systems, Inc. | Method for forming an electrostatically force balanced silicon accelerometer |
| US5686352A (en) * | 1993-07-26 | 1997-11-11 | Motorola Inc. | Method for making a tab semiconductor device with self-aligning cavity and intrinsic standoff |
| US5483741A (en) * | 1993-09-03 | 1996-01-16 | Micron Technology, Inc. | Method for fabricating a self limiting silicon based interconnect for testing bare semiconductor dice |
| US6336269B1 (en) * | 1993-11-16 | 2002-01-08 | Benjamin N. Eldridge | Method of fabricating an interconnection element |
| US6835898B2 (en) * | 1993-11-16 | 2004-12-28 | Formfactor, Inc. | Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures |
| US5840199A (en) * | 1994-06-01 | 1998-11-24 | Litton Systems, Inc. | Method for purging a multi-layer sacrificial etched silicon substrate |
| US5495667A (en) * | 1994-11-07 | 1996-03-05 | Micron Technology, Inc. | Method for forming contact pins for semiconductor dice and interconnects |
| AU4160096A (en) | 1994-11-15 | 1996-06-06 | Formfactor, Inc. | Probe card assembly and kit, and methods of using same |
| JPH08236586A (ja) * | 1994-12-29 | 1996-09-13 | Nitto Denko Corp | 半導体装置及びその製造方法 |
| US5591649A (en) * | 1995-01-19 | 1997-01-07 | Texas Instruments Incorporated | Process of removing a tape automated bonded semiconductor from bonded leads |
| US5814889A (en) | 1995-06-05 | 1998-09-29 | Harris Corporation | Intergrated circuit with coaxial isolation and method |
| US5674785A (en) | 1995-11-27 | 1997-10-07 | Micron Technology, Inc. | Method of producing a single piece package for semiconductor die |
| US6013948A (en) * | 1995-11-27 | 2000-01-11 | Micron Technology, Inc. | Stackable chip scale semiconductor package with mating contacts on opposed surfaces |
| US6002177A (en) * | 1995-12-27 | 1999-12-14 | International Business Machines Corporation | High density integrated circuit packaging with chip stacking and via interconnections |
| US5809641A (en) | 1996-04-25 | 1998-09-22 | International Business Machines Corporation | Method for printed circuit board repair |
| US6498074B2 (en) | 1996-10-29 | 2002-12-24 | Tru-Si Technologies, Inc. | Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners |
| EP0948808A4 (en) | 1996-10-29 | 2000-05-10 | Trusi Technologies Llc | INTEGRATED CIRCUITS AND METHOD FOR THE PRODUCTION |
| US5866949A (en) | 1996-12-02 | 1999-02-02 | Minnesota Mining And Manufacturing Company | Chip scale ball grid array for integrated circuit packaging |
| US5894983A (en) * | 1997-01-09 | 1999-04-20 | Harris Corporation | High frequency, low temperature thermosonic ribbon bonding process for system-level applications |
| US5925384A (en) | 1997-04-25 | 1999-07-20 | Micron Technology, Inc. | Manual pellet loader for Boschman automolds |
| US5793103A (en) | 1997-05-08 | 1998-08-11 | International Business Machines Corporation | Insulated cube with exposed wire lead |
| US5950070A (en) * | 1997-05-15 | 1999-09-07 | Kulicke & Soffa Investments | Method of forming a chip scale package, and a tool used in forming the chip scale package |
| US5931685A (en) * | 1997-06-02 | 1999-08-03 | Micron Technology, Inc. | Interconnect for making temporary electrical connections with bumped semiconductor components |
| KR100211421B1 (ko) | 1997-06-18 | 1999-08-02 | 윤종용 | 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지 |
| US6040702A (en) | 1997-07-03 | 2000-03-21 | Micron Technology, Inc. | Carrier and system for testing bumped semiconductor components |
| US6740960B1 (en) | 1997-10-31 | 2004-05-25 | Micron Technology, Inc. | Semiconductor package including flex circuit, interconnects and dense array external contacts |
| US6097087A (en) | 1997-10-31 | 2000-08-01 | Micron Technology, Inc. | Semiconductor package including flex circuit, interconnects and dense array external contacts |
| US6107109A (en) * | 1997-12-18 | 2000-08-22 | Micron Technology, Inc. | Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate |
| US6833613B1 (en) * | 1997-12-18 | 2004-12-21 | Micron Technology, Inc. | Stacked semiconductor package having laser machined contacts |
| US6620731B1 (en) * | 1997-12-18 | 2003-09-16 | Micron Technology, Inc. | Method for fabricating semiconductor components and interconnects with contacts on opposing sides |
| US6114240A (en) | 1997-12-18 | 2000-09-05 | Micron Technology, Inc. | Method for fabricating semiconductor components using focused laser beam |
| US6105852A (en) | 1998-02-05 | 2000-08-22 | International Business Machines Corporation | Etched glass solder bump transfer for flip chip integrated circuit devices |
| US6253992B1 (en) | 1998-03-18 | 2001-07-03 | Tessera, Inc. | Solder ball placement fixtures and methods |
| JP3728918B2 (ja) * | 1998-03-25 | 2005-12-21 | セイコーエプソン株式会社 | 基板、基板の製造方法及び突起製造装置 |
| US6451624B1 (en) * | 1998-06-05 | 2002-09-17 | Micron Technology, Inc. | Stackable semiconductor package having conductive layer and insulating layers and method of fabrication |
| US6100175A (en) | 1998-08-28 | 2000-08-08 | Micron Technology, Inc. | Method and apparatus for aligning and attaching balls to a substrate |
| US6268275B1 (en) | 1998-10-08 | 2001-07-31 | Micron Technology, Inc. | Method of locating conductive spheres utilizing screen and hopper of solder balls |
| DE19854743A1 (de) | 1998-11-27 | 2000-06-08 | Sez Semiconduct Equip Zubehoer | Vorrichtung zum Naßätzen einer Kante einer Halbleiterscheibe |
| FR2787241B1 (fr) | 1998-12-14 | 2003-01-31 | Ela Medical Sa | Composant microelectronique cms enrobe, notamment pour un dispositif medical implantable actif, et son procede de fabrication |
| KR100319609B1 (ko) | 1999-03-09 | 2002-01-05 | 김영환 | 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법 |
| JP2000294677A (ja) | 1999-04-05 | 2000-10-20 | Fujitsu Ltd | 高密度薄膜配線基板及びその製造方法 |
| JP2000299334A (ja) | 1999-04-14 | 2000-10-24 | Apic Yamada Corp | 樹脂封止装置 |
| ATE211855T1 (de) | 1999-04-28 | 2002-01-15 | Sez Semiconduct Equip Zubehoer | Vorrichtung und verfahren zur flüssigkeitsbehandlung von scheibenförmigen gegenständen |
| DE19919716B4 (de) | 1999-04-30 | 2005-11-03 | Conti Temic Microelectronic Gmbh | Mikroelektronische Baugruppe |
| US6617681B1 (en) | 1999-06-28 | 2003-09-09 | Intel Corporation | Interposer and method of making same |
| JP2001044357A (ja) * | 1999-07-26 | 2001-02-16 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| US6326689B1 (en) | 1999-07-26 | 2001-12-04 | Stmicroelectronics, Inc. | Backside contact for touchchip |
| JP3687435B2 (ja) | 1999-08-27 | 2005-08-24 | セイコーエプソン株式会社 | 半導体チップおよびその製造方法、半導体装置、コンピュータ、回路基板ならびに電子機器 |
| US6316287B1 (en) | 1999-09-13 | 2001-11-13 | Vishay Intertechnology, Inc. | Chip scale surface mount packages for semiconductor device and process of fabricating the same |
| JP3859403B2 (ja) | 1999-09-22 | 2006-12-20 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2001135785A (ja) * | 1999-11-08 | 2001-05-18 | Seiko Epson Corp | 半導体チップ、マルチチップパッケージ、半導体装置、および電子機器、並びにこれらの製造方法 |
| AU4710601A (en) | 1999-12-06 | 2001-06-18 | L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude | Method and apparatus for making an electrical device |
| US6380555B1 (en) * | 1999-12-24 | 2002-04-30 | Micron Technology, Inc. | Bumped semiconductor component having test pads, and method and system for testing bumped semiconductor components |
| KR100324332B1 (ko) * | 2000-01-04 | 2002-02-16 | 박종섭 | 솔더 조인트 신뢰성을 향상시킨 비지에이 반도체 패키지및 그 제조 방법 |
| JP2001308122A (ja) | 2000-04-18 | 2001-11-02 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
| US6638847B1 (en) | 2000-04-19 | 2003-10-28 | Advanced Interconnect Technology Ltd. | Method of forming lead-free bump interconnections |
| JP3292723B2 (ja) | 2000-05-26 | 2002-06-17 | アルス電子株式会社 | 半導体パッケージ及びその製造方法 |
| JP3879816B2 (ja) | 2000-06-02 | 2007-02-14 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器 |
| US6717245B1 (en) * | 2000-06-02 | 2004-04-06 | Micron Technology, Inc. | Chip scale packages performed by wafer level processing |
| US6444576B1 (en) | 2000-06-16 | 2002-09-03 | Chartered Semiconductor Manufacturing, Ltd. | Three dimensional IC package module |
| JP3916854B2 (ja) | 2000-06-28 | 2007-05-23 | シャープ株式会社 | 配線基板、半導体装置およびパッケージスタック半導体装置 |
| JP3951091B2 (ja) | 2000-08-04 | 2007-08-01 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US6520844B2 (en) | 2000-08-04 | 2003-02-18 | Sharp Kabushiki Kaisha | Method of thinning semiconductor wafer capable of preventing its front from being contaminated and back grinding device for semiconductor wafers |
| JP2002076252A (ja) | 2000-08-31 | 2002-03-15 | Nec Kyushu Ltd | 半導体装置 |
| US6577013B1 (en) * | 2000-09-05 | 2003-06-10 | Amkor Technology, Inc. | Chip size semiconductor packages with stacked dies |
| US7132741B1 (en) | 2000-10-13 | 2006-11-07 | Bridge Semiconductor Corporation | Semiconductor chip assembly with carved bumped terminal |
| US6605551B2 (en) | 2000-12-08 | 2003-08-12 | Intel Corporation | Electrocoating process to form a dielectric layer in an organic substrate to reduce loop inductance |
| US6653170B1 (en) * | 2001-02-06 | 2003-11-25 | Charles W. C. Lin | Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit |
| JP2002270718A (ja) * | 2001-03-07 | 2002-09-20 | Seiko Epson Corp | 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 |
| US6601888B2 (en) | 2001-03-19 | 2003-08-05 | Creo Inc. | Contactless handling of objects |
| US6680213B2 (en) | 2001-04-02 | 2004-01-20 | Micron Technology, Inc. | Method and system for fabricating contacts on semiconductor components |
| JP4053257B2 (ja) * | 2001-06-14 | 2008-02-27 | 新光電気工業株式会社 | 半導体装置の製造方法 |
| US7108546B2 (en) | 2001-06-20 | 2006-09-19 | Formfactor, Inc. | High density planar electrical interface |
| US20030006493A1 (en) | 2001-07-04 | 2003-01-09 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US20030049925A1 (en) | 2001-09-10 | 2003-03-13 | Layman Paul Arthur | High-density inter-die interconnect structure |
| JP4014912B2 (ja) | 2001-09-28 | 2007-11-28 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP4408598B2 (ja) * | 2001-09-28 | 2010-02-03 | パナソニック株式会社 | カード型記録媒体 |
| US6727115B2 (en) * | 2001-10-31 | 2004-04-27 | Hewlett-Packard Development Company, L.P. | Back-side through-hole interconnection of a die to a substrate |
| US6611052B2 (en) | 2001-11-16 | 2003-08-26 | Micron Technology, Inc. | Wafer level stackable semiconductor package |
| CA2363409A1 (en) * | 2001-11-20 | 2003-05-20 | Microbonds, Inc. | A wire bonder for ball bonding insulated wire and method of using same |
| KR100447869B1 (ko) | 2001-12-27 | 2004-09-08 | 삼성전자주식회사 | 다핀 적층 반도체 칩 패키지 및 이에 사용되는 리드 프레임 |
| US6608370B1 (en) * | 2002-01-28 | 2003-08-19 | Motorola, Inc. | Semiconductor wafer having a thin die and tethers and methods of making the same |
| US6908784B1 (en) * | 2002-03-06 | 2005-06-21 | Micron Technology, Inc. | Method for fabricating encapsulated semiconductor components |
| US6846738B2 (en) | 2002-03-13 | 2005-01-25 | Micron Technology, Inc. | High permeability composite films to reduce noise in high speed interconnects |
| US6712261B2 (en) * | 2002-03-20 | 2004-03-30 | International Business Machines Corporation | Solid conductive element insertion apparatus |
| US6848177B2 (en) * | 2002-03-28 | 2005-02-01 | Intel Corporation | Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme |
| TWI232560B (en) * | 2002-04-23 | 2005-05-11 | Sanyo Electric Co | Semiconductor device and its manufacture |
| US7340181B1 (en) | 2002-05-13 | 2008-03-04 | National Semiconductor Corporation | Electrical die contact structure and fabrication method |
| US6601886B1 (en) * | 2002-05-31 | 2003-08-05 | Hexcel Corporation | Energy absorbing composite tube |
| SG111069A1 (en) * | 2002-06-18 | 2005-05-30 | Micron Technology Inc | Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods |
| US7399683B2 (en) | 2002-06-18 | 2008-07-15 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device |
| US6998334B2 (en) | 2002-07-08 | 2006-02-14 | Micron Technology, Inc. | Semiconductor devices with permanent polymer stencil and method for manufacturing the same |
| US6803303B1 (en) * | 2002-07-11 | 2004-10-12 | Micron Technology, Inc. | Method of fabricating semiconductor component having encapsulated, bonded, interconnect contacts |
| US6903442B2 (en) | 2002-08-29 | 2005-06-07 | Micron Technology, Inc. | Semiconductor component having backside pin contacts |
| US6885107B2 (en) | 2002-08-29 | 2005-04-26 | Micron Technology, Inc. | Flip-chip image sensor packages and methods of fabrication |
| JP2004128063A (ja) | 2002-09-30 | 2004-04-22 | Toshiba Corp | 半導体装置及びその製造方法 |
| SG111972A1 (en) * | 2002-10-17 | 2005-06-29 | Agency Science Tech & Res | Wafer-level package for micro-electro-mechanical systems |
| JP3908146B2 (ja) | 2002-10-28 | 2007-04-25 | シャープ株式会社 | 半導体装置及び積層型半導体装置 |
| US6936913B2 (en) | 2002-12-11 | 2005-08-30 | Northrop Grumman Corporation | High performance vias for vertical IC packaging |
| JP4145301B2 (ja) | 2003-01-15 | 2008-09-03 | 富士通株式会社 | 半導体装置及び三次元実装半導体装置 |
| US6824074B2 (en) | 2003-02-18 | 2004-11-30 | Spraying Systems Co. | Air assisted spray nozzle assembly for spraying viscous liquids |
| JP4544876B2 (ja) | 2003-02-25 | 2010-09-15 | 三洋電機株式会社 | 半導体装置の製造方法 |
| US6982565B2 (en) * | 2003-03-06 | 2006-01-03 | Micron Technology, Inc. | Test system and test method with interconnect having semiconductor spring contacts |
| US6841883B1 (en) * | 2003-03-31 | 2005-01-11 | Micron Technology, Inc. | Multi-dice chip scale semiconductor components and wafer level methods of fabrication |
| TWI299551B (en) | 2003-06-25 | 2008-08-01 | Via Tech Inc | Quad flat no-lead type chip carrier |
| WO2005004195A2 (en) | 2003-07-03 | 2005-01-13 | Shellcase Ltd. | Method and apparatus for packaging integrated circuit devices |
| US7042080B2 (en) | 2003-07-14 | 2006-05-09 | Micron Technology, Inc. | Semiconductor interconnect having compliant conductive contacts |
| US7180149B2 (en) | 2003-08-28 | 2007-02-20 | Fujikura Ltd. | Semiconductor package with through-hole |
| US20050082654A1 (en) | 2003-09-26 | 2005-04-21 | Tessera, Inc. | Structure and self-locating method of making capped chips |
| DE10356885B4 (de) | 2003-12-03 | 2005-11-03 | Schott Ag | Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement |
| JP4271590B2 (ja) | 2004-01-20 | 2009-06-03 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| JP4093186B2 (ja) * | 2004-01-27 | 2008-06-04 | カシオ計算機株式会社 | 半導体装置の製造方法 |
| US7129114B2 (en) | 2004-03-10 | 2006-10-31 | Micron Technology, Inc. | Methods relating to singulating semiconductor wafers and wafer scale assemblies |
| US20050205951A1 (en) * | 2004-03-18 | 2005-09-22 | Honeywell Internatioanl, Inc. | Flip chip bonded micro-electromechanical system (MEMS) device |
| US20050263571A1 (en) | 2004-05-30 | 2005-12-01 | Luc Belanger | Injection molded continuously solidified solder method and apparatus |
| US7498647B2 (en) | 2004-06-10 | 2009-03-03 | Micron Technology, Inc. | Packaged microelectronic imagers and methods of packaging microelectronic imagers |
| SG145547A1 (en) | 2004-07-23 | 2008-09-29 | Micron Technology Inc | Microelectronic component assemblies with recessed wire bonds and methods of making same |
| US7105918B2 (en) | 2004-07-29 | 2006-09-12 | Micron Technology, Inc. | Interposer with flexible solder pad elements and methods of manufacturing the same |
| JP2006074736A (ja) | 2004-08-02 | 2006-03-16 | Seiko Epson Corp | 圧電発振器およびその製造方法 |
| KR100604049B1 (ko) * | 2004-09-01 | 2006-07-24 | 동부일렉트로닉스 주식회사 | 반도체 칩 패키지 및 그 제조방법 |
| TWI234261B (en) | 2004-09-10 | 2005-06-11 | Touch Micro System Tech | Method of forming wafer backside interconnects |
| JP4528100B2 (ja) * | 2004-11-25 | 2010-08-18 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| US7238999B2 (en) * | 2005-01-21 | 2007-07-03 | Honeywell International Inc. | High performance MEMS packaging architecture |
| US20060170076A1 (en) | 2005-02-02 | 2006-08-03 | Lsi Logic Corporation | Apparatus, system, and method for reducing integrated circuit peeling |
| JP2006253330A (ja) * | 2005-03-09 | 2006-09-21 | Sharp Corp | 半導体装置およびその製造方法 |
| US7371676B2 (en) * | 2005-04-08 | 2008-05-13 | Micron Technology, Inc. | Method for fabricating semiconductor components with through wire interconnects |
| US7393770B2 (en) * | 2005-05-19 | 2008-07-01 | Micron Technology, Inc. | Backside method for fabricating semiconductor components with conductive interconnects |
| US7589406B2 (en) | 2005-06-27 | 2009-09-15 | Micron Technology, Inc. | Stacked semiconductor component |
| US7307348B2 (en) | 2005-12-07 | 2007-12-11 | Micron Technology, Inc. | Semiconductor components having through wire interconnects (TWI) |
| US20070238955A1 (en) | 2006-01-18 | 2007-10-11 | The General Hospital Corporation | Systems and methods for generating data using one or more endoscopic microscopy techniques |
| US7659612B2 (en) | 2006-04-24 | 2010-02-09 | Micron Technology, Inc. | Semiconductor components having encapsulated through wire interconnects (TWI) |
| FR2903238B1 (fr) * | 2006-06-28 | 2008-10-03 | Radiall Sa | Connecteur multicontacts |
-
2005
- 2005-04-08 US US11/102,408 patent/US7371676B2/en active Active
-
2006
- 2006-03-20 EP EP18182981.3A patent/EP3410470B1/en active Active
- 2006-03-20 JP JP2008505335A patent/JP4936078B2/ja active Active
- 2006-03-20 WO PCT/US2006/010044 patent/WO2006110266A2/en not_active Ceased
- 2006-03-20 EP EP06739005.4A patent/EP1872387B1/en active Active
- 2006-03-23 TW TW095110095A patent/TWI303475B/zh active
-
2007
- 2007-05-02 US US11/743,636 patent/US7682962B2/en active Active
- 2007-05-02 US US11/743,660 patent/US7728443B2/en active Active
- 2007-05-03 US US11/743,689 patent/US7757385B2/en active Active
- 2007-11-07 KR KR1020077025893A patent/KR100921888B1/ko active Active
-
2010
- 2010-02-10 US US12/703,551 patent/US7919846B2/en not_active Expired - Lifetime
-
2011
- 2011-01-17 US US13/007,743 patent/US8053909B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI594833B (zh) * | 2015-09-08 | 2017-08-11 | 財團法人工業技術研究院 | 強化玻璃的雷射鑽孔裝置與強化玻璃的雷射鑽孔方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3410470A1 (en) | 2018-12-05 |
| US20070222054A1 (en) | 2007-09-27 |
| US7757385B2 (en) | 2010-07-20 |
| US20110108959A1 (en) | 2011-05-12 |
| US7682962B2 (en) | 2010-03-23 |
| EP1872387A2 (en) | 2008-01-02 |
| US20100140753A1 (en) | 2010-06-10 |
| KR20070118301A (ko) | 2007-12-14 |
| JP4936078B2 (ja) | 2012-05-23 |
| US20060228825A1 (en) | 2006-10-12 |
| US7919846B2 (en) | 2011-04-05 |
| EP1872387B1 (en) | 2018-08-08 |
| EP3410470B1 (en) | 2019-09-11 |
| JP2008536311A (ja) | 2008-09-04 |
| US20070200255A1 (en) | 2007-08-30 |
| US8053909B2 (en) | 2011-11-08 |
| WO2006110266A2 (en) | 2006-10-19 |
| US20070202617A1 (en) | 2007-08-30 |
| EP1872387A4 (en) | 2010-08-25 |
| US7371676B2 (en) | 2008-05-13 |
| WO2006110266A3 (en) | 2007-11-29 |
| US7728443B2 (en) | 2010-06-01 |
| KR100921888B1 (ko) | 2009-10-13 |
| TW200636966A (en) | 2006-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI303475B (en) | Method and system for fabricating semiconductor components with through wire interconnects | |
| TWI362709B (en) | Semiconductor components and systems having encapsulated through wire interconnects (twi) and wafer level methods of fabrication | |
| TWI328867B (en) | Integrated structure and method for fabricating the same | |
| US8368195B2 (en) | Semiconductor device including arrangement to control connection height and alignment between a plurity of stacked semiconductor chips | |
| US7538413B2 (en) | Semiconductor components having through interconnects | |
| US6548898B2 (en) | External connection terminal and semiconductor device | |
| TWI308782B (en) | Backside method and system for fabricating semiconductor components with conductive interconnects | |
| US9515006B2 (en) | 3D device packaging using through-substrate posts | |
| TWI337056B (en) | An electronic parts packaging structure | |
| EP1223613A3 (en) | Electrode structure for semiconductor device, manufacturing method and apparatus for the same | |
| WO2014003960A1 (en) | Sensor assembly for use in medical position and orientation tracking | |
| JPH07312400A (ja) | 半導体装置及びその製造方法並びに半導体装置製造用細線 | |
| TW202520485A (zh) | 半導體封裝結構及其製備方法 |