[go: up one dir, main page]

TWI302361B - Use of chlorine to fabricate trench dielectric in integrated circuits - Google Patents

Use of chlorine to fabricate trench dielectric in integrated circuits Download PDF

Info

Publication number
TWI302361B
TWI302361B TW095115797A TW95115797A TWI302361B TW I302361 B TWI302361 B TW I302361B TW 095115797 A TW095115797 A TW 095115797A TW 95115797 A TW95115797 A TW 95115797A TW I302361 B TWI302361 B TW I302361B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
trench
integrated circuit
chlorine
Prior art date
Application number
TW095115797A
Other languages
English (en)
Other versions
TW200703553A (en
Inventor
Zhong Dong
Tai-Peng Lee
Original Assignee
Promos Technologies Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Promos Technologies Pte Ltd filed Critical Promos Technologies Pte Ltd
Publication of TW200703553A publication Critical patent/TW200703553A/zh
Application granted granted Critical
Publication of TWI302361B publication Critical patent/TWI302361B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10W10/014—
    • H10W10/17—

Landscapes

  • Element Separation (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

1302361 九、發明說明： 【發明所屬之技術領域】 本發明係有關一種積體電路，特別是與一矽基底之溝渠内 所形成之介電層有關。其中數個實施例係適用於積體電路之基 底隔離。 【先前技術】
第1圖顯示使用淺溝渠隔離(STI)之一快閃記憶體製程中 的一過渡結構，氧化矽(墊氧化層；Pad Oxide)110係加熱石夕基 底120所形成’氮化石夕13〇則形成於氧化石夕no之上，並以微 影圖案化方式定義主動區域140間之基底隔離溝渠134。經由 氮化石夕130之開口，钮刻氧化石夕no與基底14〇以形成隔離溝 渠。、/儿積氧化石夕150以填入該溝渠並覆蓋晶圓，以化學機械研 磨(CMP)方式研磨氧化石夕150，直到暴露出氮化石夕13〇之上表 面為止，以提供一平坦之晶圓上表面。 ，俊躓的步驟中，氧化矽15〇可以被往下蝕刻(參第2圖 ΐ·:較平之表面。氮化⑦13G與純化層11G將她刻去除 (^·第3圖）’氧化石夕(親氧化層)係以熱製程所形成，並成 長至一預定厚度(例如9奈米）。一摻雜多晶層 彻、150上，並將之圖案化，以H 二二電t52°(例如一個具有氧化石夕、氮化石夕、氧化石夕之： 漏)形成於該結構之上，摻雜 -
，結束浮動閘極之圖案化製程。於每-個J動‘ 之:-側邊形成源铺區域6 丄:動閘J 5圖之剖面圖係依第6圓之V-V線所觀察而7之浮上動 5 1302361 又圮號所顯示，再沉積並圖案化其他額外的 亓了以‘、rii以提供與該源、没極區域接觸之可導通位 之羔戌坌6 26^Ιδ併參閱2001年7月24日頒予Parat等人 之吳國第6,265,292號專利案。 電場在電路運作當中將會於尖角 140C處(參第4、5圖） 出現非預期，增加，而輯氧化層410(參第4 ®)於這些角落 之成長f將雅，因此，在這些肖落處之雜氧化層41〇將比 位^主動區，巾央的更薄。社述較_雜氧化層將更進一 ^導致在祕叙電場增加，並造成記髓之過麟除及/或 其他問題(視記髓之操作而定），以上可合併參閱公開於2004 年1月D日，公開號碼為第2004/0014269A1號之美國專利申 請案。如第7圖(其顯示第1圖所示階段具有圓角41〇c之晶圓） 以及第2圖(其顯示第3圖所示階段具有圓角之晶圓〉所示，將 溝渠角落410C圓角化以提供氧化層41〇之一均勻厚度，以降 低该角洛處之電場係可預期的。
為求圓角化該等角落140C，氧化層150可以先藉由於溝 巧表面之熱氧化製程以形成一薄氧化石夕層，此氧化步驟可將角 落140C圓角化。之後，可沉積剩餘的氧化層15〇(藉由一高密 度電漿製程或其他技術），此圓角化步驟可被控制以降低主動 區域之消耗，若該角落係位於[111]結晶平面且該溝渠側壁係位 於[1〇〇]結晶平面，於形成襯底之過程中可以使用一含氯之氣 源’以提供一所欲產生之圓角，而不使主動區域過度消耗。以 上可合併參閱2001年6月28日根據專利合作條約(PCT)所公 開之第W001/47010號國際專利申請案。 因此，對於快閃記憶體以及其他積體電路而言，改良之圓 角化技術乃變得十分重要。 6 1302361 【發明内容】 本:將概述本發明之部分概，其铺徵將於後續的段落 明係由附於後面之中請專利範圍所定義，請合併本 即以作為參考說明之用。 明之數個實施例將氯摻人魏化層11G巾，如熟悉該 百八所知，氯將會增加氧擴散進入氧化矽中，至多3原子 辰度的㈣被使驗二氧化㈣巾，以抑制金屬原子之 入执=本發明之某些實施财，_層形成的過程中將氣摻 肺ϋ層110 ’將增加氧擴散進入墊氧化層110。此氧擴散 】角ΐ渠側壁角落4u)c之氧化速率，以形成一圓角化輪廓 μμ“在部分實施例中’於塾氧化層110之氯濃度比3原子百分 ==p_t)高，例如5至15原子百分比的範圍，更高的 /辰又亦可。部分實施例即為使用5至1〇原子百分比的氯。 ΐ叙3些實施射，氧化的時間將被驗⑽免過度消轉 域，因此該襯層將非常薄(於某些實施射只有3至ι〇 形成襯層之後，以化學氣她積方式沉積—第二氧 ^層，層，接著，以熱製程成長一第三概層。當形成第三概^ 學氣相沉積之襯層可保護主動區域不被過度氧化，但i H之角落於第三襯層的製程中將被強化。在某些實施例， 二tii 學氣相沉積之概層均可 7 1302361 以上所述之特徵及優點並非用以限制本發明，本發明包含 ^己憶體之積體電路。應用於角落之圓角化技術除可用於溝準 =外，亦可用於具淺溝渠隔離結構之溝渠，而且 制=基底之隔離。本發明之其他特徵詳如後述，並由後面所附 之申請專利範圍所界定。 【實施方式】 _ 本節所述之實施例僅為例示說明之用，並非限定本發明。 本發明並不限定於特別的製程技術或其參數數值及其範圍。本 發明將由申請專利範圍所界定。 第9圖顯示本發明一實施例中淺溝渠隔離結構之初始製 程階段。包含氣原子之氧化石夕層110係形成於石夕晶圓120之 上。於某些實施例中，氯濃度比3原子百分比高或者至少5原 子百分比。5至15原子百分比範圍的濃度被認為是適合的， 其餘的濃度亦有可能。 φ 在一實施例中，氧化層110係於攝氏800°c至l〇〇〇°C以熱
製程氧化而成，提供氧氣之流量為每分鐘1〇士5公升(1/min)， 氯係由氯化氫(HC1)以每分鐘1公升的流量提供。其他可能的 氣來源包含有氣氣體(C12)、TCA三氯乙烧(C2H3C13)、TCE三 氯乙烯(C2HC13)以及二氯乙烯(C2H2C12)。其它已知或即將發 明的氯來源皆有適用之可能。 X 氧化層110可用化學氣相沉積形成。例如，二氯碎烧可被 使用： 、 8 1302361
SiH2C12 + 2N20 Si02 + 2N2+2HC1 j氣同，流人反應㈣，魏化氫(HC1)反應卿 夕層110中，其它已知或即將發明的製程技術 皆可被使用。氧化層110厚度的一個例示係 ^ 丁 但並不僅限於此。 王U不木 化戶^匕? !3=乂已知之製程(例如化學氣相沉獅成於氧 本，氮化矽130厚度的一個例示係為卿至200夺 米’但並不僅限於此。 王不 宏二ΐίίί幕(未顯示)係形成於氮化梦13。之上，並以圖 成個開口於將預計形成STI溝渠134位置之上， 130 ’形成一硬罩幕。以該硬賴 f 層11G與梦12G晶圓以形成主動區域140 ΞίΪ ΓΪ渠。於某些實施例中，溝渠深度係G.3微米。於苹 些貫_中’該些溝渠具有尖角i4qc j 於2004年i月3 ί千順化的角洛，例如可合併參閱公開 國專利申t 第2GG4/GG14269A1號之美 反鹿雛所if者。其中該侧可以是非等向性的(例如： 傾ί之漢泪二辟E)，此石夕基底之飿刻可被控制以提供垂直或 60:至8=請炎閱^某例中，側壁至水平面之角度係為 國專利申，宰〔開摘為第2GG4/綱4269A1號之美 肀叫案與美國第6,265,292號專利案。 150.1^$ Τ〇Κ® 至1_下以貫施例中，該概塾係於攝氏85(TC 卜以乾乳化之製程形成，亦可使用其他氧化 9 •1302361 氧經由墊氧化層11G暴露之側壁擴散而將溝渠頂端之角落 140C圓角化，底部的角落也少許地變成圓角。 於某些實施例中，驗氧化製程以避免過度地消耗主動區 域140 ’尤其是假如主_域很窄時_需要。於某些實施例 中’主動區域之寬度為_5至〇.18微米，但較小之寬度亦有 可此。襯層150.1於某些實施例中僅為3至奈米厚。
於某些實施例中，額外的熱氧化層是需要的，以提供較佳 的隔離以及於麟酬與底部之角落提供更佳之圓角化。缺而 於成長該額外之熱氧化層之前，一個氧化石夕襯層⑼义參^、u 圖)係以化學氣相沉積之方式形成於晶圓上雜護絲區域。 ΐί ί = ==150.2層以利於後續的熱氧化製程 中控制頁鈿上層角洛的輪廓。150.2層的一個例示厚产為3至 2〇奈米’而氯濃度係每平方公分，至1gh個原子(at:/cm2) 或1至10原子百分比。其他可能之厚度及濃度參數可以經 實驗而選擇之’對於後續成長形成的雜氧化層第 圖），得以獲得頂端祕HOC之i期輪廓與—職^均弟句厚 度0
氧化晶圓，以成長形成一額外的熱氧化矽層15〇3 乳’稀釋氧亂至百刀之十之-容積濃度以翻—個 率。氧化的溫度係900°c至i〇5(rc。該層15〇·3产至 5奈米，亦可採用其他的製程。 予又你王 於每-案例中，該等層110、15(u、15〇 2、15〇 厚度數值以及該等層110、150.2中的氣濃度可由溝渠與主& 區域之尺寸規模、製程設備以及積體電_定之特徵所>^定。 1302361 ⑽^餘的製程可為傳統技術，於—實_中，卜剌 方柄磨’以暴露出氮化補13〇。如第 /H15G.2被往下侧，氮化 ^ ‘
51。、520與53。亦由上述;1 執仃摻雜步驟以形成如第6圖所示之結構。、㈡荼化並 苎非僅限於非揮發性記憶體、则電:或ί底=:i= 實施例與錢化均聽含訂縣ΑΓΛΑΪΑ他的 【圖式簡單說明】
。=第^圖顯示習知積體電路在製造過程之剖面圖。 ^圖顯不習知積體電路在製造過程之上視圖。 Κ 圖顯示f知積體電路在製造過程之剖面圖。 在製圖醜稀縣㈣料實闕之積體電路 【主要元件符號說明】 110 :墊氧化層 130 :氮化秒 120 ·麥基底 134 ··基底隔離(STI)溝渠 Ί302361 140 :主動區域(AA) 150 :氧化矽層 150.2 :氧化矽櫬層 150.4 :氧化矽層 410 :穿隧氧化層 510 :摻雜多晶矽層 530 :摻雜多晶矽層 610 :源/汲極區域 140C :角落 150.1 :氧化矽櫬層 150.3 :二氧化矽櫬層 410C :溝渠角落 520 :介電層
12

Claims (1)

1302361 、申請專利範圍： 一種製造積體，路之方法，财法包含·· 含3 :層於-矽基底上，該第-氧化矽層包 底声除氧祕狀―第—部分以及_基底之一 底層=广於_基底形成—溝渠；以及 _ 包含射形成該第一介電層 上，而减料於該賴之一表面 底。 n第二部分覆蓋鄰近該溝渠之該基 2. ΐΐ=述之方法’其中該第-氧化卿包含 15原 形成一混合氯之氧:層步驟更包含 之步驟”含 合氣之氧化㈣覆蓋之該溝渠氧該混 5.=百==匕方法’其+該混合氣之氧切層至少包含^ 矽層至多包含10 6. 方法’其中該混合氣之氧化 7.如請求項3所述之方法，財誠錢之氧切層每平方公分 13 1302361 1302361 矽層至少包含1 13.=s=之方法’其中該混合氯之氧化 矽層至多包含 方法，財舰合氯之氧化 法子其中該混合氯之氧化料每平方公 分至i包^5iiH其中該混合氯之氧化石夕層每平方公 17·如請求項U所述之方法， 以及形成一開口於該第一層巨形成-第-層， 該開口蝕刻該基底，、中形成該溝糸之步驟包含經由 時，形成該第-介電層^ “第—層覆蓋鄰近該溝渠之該基底 18=請求項17所述之方法，其中於形成該第一介電層之後更包 蓋於鄰近該溝渠之該基底之該第一層； 面’·以及 匕3虱化郇近該溝渠之該基底的一上表 形成一電晶體閘極於該閘極介電層上。 19· 一種積體電路，包含·· 二孓基底，具有一溝渠； -電層，位於該溝渠内，該第—介電層包含： 弟一氧化矽部分，於該溝渠之一表面上 ;以及 15 J302361 =:¾二=¾，分與該溝渠之該 ^ 氣化矽部分更高的氯 2〇.如請求項19所述 度係至少丨原子百糾。電路，射辦，切部分之氯濃 21.ΐ?求項20所述之積體電路，其中該楚一 度係至多10原子百分比。 w〜氣化石夕部分之氯濃 22·如請求項19所述之積體電路，其中該 一 度係至少每平方公分1〇ΐ3的原子。/ —氣化矽部分之氯濃 度係至多每平方公分1〇14的原子 24·如請求項19所述之積體電路，其中該第—介 相鄰主動區域彼此相隔離。 ；1電 23·如請求項22所述之積體電路，其中噹第二— 度係至多备平方公公〗014的馬工:μ —氣化石夕部分之氯濃 層將該基底之 25·如請求項19所述之積體電路，其中於鄰近診 更包含-電晶體主動區域。 〜冓渠之該基底内
TW095115797A 2005-06-30 2006-05-03 Use of chlorine to fabricate trench dielectric in integrated circuits TWI302361B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/174,081 US7265015B2 (en) 2005-06-30 2005-06-30 Use of chlorine to fabricate trench dielectric in integrated circuits

Publications (2)

Publication Number Publication Date
TW200703553A TW200703553A (en) 2007-01-16
TWI302361B true TWI302361B (en) 2008-10-21

Family

ID=37590119

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095115797A TWI302361B (en) 2005-06-30 2006-05-03 Use of chlorine to fabricate trench dielectric in integrated circuits

Country Status (3)

Country Link
US (2) US7265015B2 (zh)
CN (1) CN100433291C (zh)
TW (1) TWI302361B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060228492A1 (en) * 2005-04-07 2006-10-12 Sumco Corporation Method for manufacturing SIMOX wafer
KR100673021B1 (ko) * 2005-12-23 2007-01-24 삼성전자주식회사 플로팅 게이트를 갖는 비휘발성 기억 소자 및 그 형성 방법
US8936995B2 (en) * 2006-03-01 2015-01-20 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
KR100803663B1 (ko) * 2006-06-29 2008-02-19 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
US7737487B2 (en) * 2008-06-06 2010-06-15 Promos Technologies Pte. Ltd. Nonvolatile memories with tunnel dielectric with chlorine
US8551877B2 (en) * 2012-03-07 2013-10-08 Tokyo Electron Limited Sidewall and chamfer protection during hard mask removal for interconnect patterning
JP6200818B2 (ja) * 2014-01-21 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2015179729A (ja) * 2014-03-19 2015-10-08 東京エレクトロン株式会社 シリコン酸化膜の形成方法およびその形成装置
CN105405809B (zh) * 2014-09-12 2018-06-19 上海格易电子有限公司 一种快闪存储器的制造方法
US10177185B2 (en) * 2015-05-07 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. High dielectric constant dielectric layer forming method, image sensor device, and manufacturing method thereof
TWI714423B (zh) * 2020-01-08 2020-12-21 華邦電子股份有限公司 半導體結構及其製造方法
TWI834972B (zh) * 2020-05-29 2024-03-11 日商國際電氣股份有限公司 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5006477A (en) * 1988-11-25 1991-04-09 Hughes Aircraft Company Method of making a latch up free, high voltage, CMOS bulk process for sub-half micron devices
US5244843A (en) * 1991-12-17 1993-09-14 Intel Corporation Process for forming a thin oxide layer
JP4086925B2 (ja) * 1996-12-27 2008-05-14 株式会社半導体エネルギー研究所 アクティブマトリクスディスプレイ
US6274442B1 (en) * 1998-07-15 2001-08-14 Advanced Micro Devices, Inc. Transistor having a nitrogen incorporated epitaxially grown gate dielectric and method of making same
JP2001168092A (ja) * 1999-01-08 2001-06-22 Toshiba Corp 半導体装置およびその製造方法
US6265292B1 (en) * 1999-07-12 2001-07-24 Intel Corporation Method of fabrication of a novel flash integrated circuit
KR100338767B1 (ko) * 1999-10-12 2002-05-30 윤종용 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법
US6150234A (en) 1999-12-16 2000-11-21 Vlsi Technology, Inc. Trench-diffusion corner rounding in a shallow-trench (STI) process
US6455389B1 (en) * 2001-06-01 2002-09-24 Kuo-Tai Huang Method for preventing a by-product ion moving from a spacer
CN1140922C (zh) * 2001-06-18 2004-03-03 矽统科技股份有限公司 消除浅沟槽隔离区的漏电流的方法
US6566282B2 (en) * 2001-06-21 2003-05-20 United Microelectronics Corp. Method of forming a silicon oxide layer
US6562713B1 (en) * 2002-02-19 2003-05-13 International Business Machines Corporation Method of protecting semiconductor areas while exposing a gate
KR100466195B1 (ko) * 2002-07-18 2005-01-13 주식회사 하이닉스반도체 플래시 메모리 제조방법
US6734082B2 (en) * 2002-08-06 2004-05-11 Chartered Semiconductor Manufacturing Ltd. Method of forming a shallow trench isolation structure featuring a group of insulator liner layers located on the surfaces of a shallow trench shape
JP2004193205A (ja) * 2002-12-09 2004-07-08 Renesas Technology Corp 半導体装置および半導体装置の製造方法
US6956237B2 (en) * 2002-12-28 2005-10-18 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and method for manufacturing the same
TWI221320B (en) * 2003-05-08 2004-09-21 Toppoly Optoelectronics Corp Process for passivating polysilicon and process for fabricating polysilicon thin film transistor
JP4237561B2 (ja) * 2003-07-04 2009-03-11 株式会社東芝 半導体記憶装置及びその製造方法
US7001844B2 (en) * 2004-04-30 2006-02-21 International Business Machines Corporation Material for contact etch layer to enhance device performance

Also Published As

Publication number Publication date
CN1893015A (zh) 2007-01-10
US7265015B2 (en) 2007-09-04
TW200703553A (en) 2007-01-16
CN100433291C (zh) 2008-11-12
US20070128800A1 (en) 2007-06-07
US20070004136A1 (en) 2007-01-04

Similar Documents

Publication Publication Date Title
TW388100B (en) Semiconductor deivce and process for producing the same
TWI302361B (en) Use of chlorine to fabricate trench dielectric in integrated circuits
TWI285956B (en) A method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
JP4072308B2 (ja) トレンチ素子分離方法
TWI343653B (en) Semiconductor device
TWI297926B (en) Forming dual metal complementary metal oxide semiconductor integrated circuits
TWI294650B (en) A method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
TWI396284B (zh) 場效電晶體及其製造方法
TW589702B (en) Semiconductor device with STI and its manufacture
TW200416942A (en) Semiconductor device having STI without divot and its manufacture
TWI325171B (en) Non-volatile semiconductor memory device and method of fabricating the same
TWI282145B (en) Method for fabricating semiconductor device
TW200842988A (en) Semiconductor device and method for manufacturing semiconductor device
JP2010010508A (ja) 半導体装置および半導体装置の製造方法
TW200839936A (en) Methods of forming one or more covered voids in a semiconductor substrate, methods of forming field effect transistors, methods of forming semiconductor-on-insulator substrates, methods of forming a span comprising silicon dioxide, methods of cooling sem
TW201142985A (en) Semiconductor device with buried bit lines and method for fabricating the same
TW201137954A (en) Method of fabricating semiconductor device
TW201249903A (en) Method for increasing adhesion between polysilazane and silicon nitride and method for forming a trench isolation
TW541631B (en) Method of enhanced oxidation of MOS transistor gate corners
TW200903710A (en) Manufacturing method for shallow trench isolation
JP2001345375A (ja) 半導体装置および半導体装置の製造方法
TW540135B (en) Method of forming shallow trench isolation region
TWI253692B (en) STI liner for SOI structure
TW200401406A (en) Semiconductor integrated circuit and method of fabricating the same
TW200522197A (en) Plasma treatment and etching process for ultra-thin dielectric films