[go: up one dir, main page]

CN107611181A - 薄膜晶体管、阵列基板及其制造方法、显示装置 - Google Patents

薄膜晶体管、阵列基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN107611181A
CN107611181A CN201711013826.1A CN201711013826A CN107611181A CN 107611181 A CN107611181 A CN 107611181A CN 201711013826 A CN201711013826 A CN 201711013826A CN 107611181 A CN107611181 A CN 107611181A
Authority
CN
China
Prior art keywords
pattern
conductive pattern
insulating layer
via hole
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711013826.1A
Other languages
English (en)
Inventor
李磊
樊君
李付强
刘泰洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201711013826.1A priority Critical patent/CN107611181A/zh
Publication of CN107611181A publication Critical patent/CN107611181A/zh
Priority to EP18847202.1A priority patent/EP3701569B1/en
Priority to US16/316,112 priority patent/US20210351207A1/en
Priority to PCT/CN2018/086710 priority patent/WO2019080480A1/en
Priority to US18/098,765 priority patent/US20230163141A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种薄膜晶体管、阵列基板及其制造方法、显示装置，属于显示技术领域。薄膜晶体管包括：栅极图形、有源层图形和位于栅极图形和有源层图形之间的栅绝缘层；薄膜晶体管还包括：第一导电图形、第二导电图形和位于第一导电图形和第二导电图形之间的第一中间绝缘层；其中，第一导电图形和第二导电图形分别为源极图形和漏极图形；第一中间绝缘层上设置有第一过孔，第二导电图形通过第一过孔与有源层图形连接。通过在源极图形与漏极图形之间设置第一中间绝缘层，有效避免了源极与漏极出现短接的现象。本发明用于显示装置中。

Description

薄膜晶体管、阵列基板及其制造方法、显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种薄膜晶体管、阵列基板及其制造方法、显示装置。
背景技术
随着显示技术领域的发展，各种具有显示功能的产品出现在日常生活中，例如手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪、虚拟现实(英文：Virtual Reality；简称：VR)等，这些产品都无一例外的需要装配显示面板。
目前，大部分显示面板可以包括阵列基板、彩膜基板以及位于阵列基板与彩膜基板之间的液晶层，阵列基板包括衬底基板以及形成在衬底基板上的阵列排布的多个薄膜晶体管(英文：Thin Film Transistor；简称TFT)。对于VR产品而言，为了不影响VR的3D(英文：Three-Dimensional)显示效果，需要提高阵列基板中的每英寸的像素个数(英文：PixelsPer Inch；简称：PPI)，可以通过减小TFT中源极与漏极之间的距离，进而减小像素的尺寸，从而可以提高阵列基板的PPI。
但是，如果TFT中的源极与漏极之间的距离过小，在形成该源极与漏极时，源极与漏极容易短接，导致对应的TFT短路，因此生成的TFT容易出现产品不良。
发明内容
本申请提供了一种薄膜晶体管、阵列基板及其制造方法、显示装置，可以解决现有的生成的TFT容易出现产品不良问题。所述技术方案如下：
第一方面，提供了一种薄膜晶体管，包括：
栅极图形、有源层图形和位于所述栅极图形和所述有源层图形之间的栅绝缘层；
所述薄膜晶体管还包括：第一导电图形、第二导电图形和位于所述第一导电图形和所述第二导电图形之间的第一中间绝缘层；
其中，所述第一导电图形和所述第二导电图形分别为源极图形和漏极图形；
所述第一中间绝缘层上设置有第一过孔，所述第二导电图形通过所述第一过孔与所述有源层图形连接。
可选的，所述薄膜晶体管还包括：第二中间绝缘层；
所述有源层图形、所述栅绝缘层、所述栅极图形、所述第二中间绝缘层、所述第一导电图形、所述第一中间绝缘层和所述第二导电图形依次叠加设置；
所述第二中间绝缘层上设置有第二过孔和第三过孔，所述第一导电图形通过所述第二过孔与所述有源层图形连接，所述第二导电图形依次通过所述第一过孔和所述第三过孔与所述有源层图形连接。
可选的，所述栅绝缘层上设置有第四过孔和第五过孔，
所述第一导电图形依次通过所述第二过孔和所述第四过孔与所述有源层图形连接，所述第二导电图形依次通过所述第一过孔、所述第三过孔和所述第五过孔与所述有源层图形连接。
可选的，所述栅极图形、所述栅绝缘层、所述有源层图形、所述第一导电图形、所述第一中间绝缘层和所述第二导电图形依次叠加设置。
第二方面，提供了一种薄膜晶体管的制造方法，所述方法包括：
在衬底基板上形成栅极图形、有源层图形、栅绝缘层、第一导电图形、第二导电图形和第一中间绝缘层；
其中，所述栅绝缘层位于所述栅极图形与所述有源层图形之间，所述第一中间绝缘层位于所述第一导电图形与所述第二导电图形之间；
所述第一导电图形和所述第二导电图形分别为源极图形和漏极图形；
所述第一中间绝缘层上设置有第一过孔，所述第二导电图形通过所述第一过孔与所述有源层图形连接。
可选的，所述在衬底基板上形成栅极图形、有源层图形、栅绝缘层、第一导电图形、第二导电图形和第一中间绝缘层，包括：
在所述衬底基板上依次形成所述有源层图形、所述栅绝缘层、所述栅极图形、第二中间绝缘层、所述第一导电图形、所述第一中间绝缘层和所述第二导电图形；
其中，所述第二中间绝缘层上设置有第二过孔和第三过孔，所述第一导电图形通过所述第二过孔与所述有源层图形连接，所述第二导电图形依次通过所述第一过孔和所述第三过孔与所述有源层图形连接；
或者，在所述衬底基板上依次形成所述栅极图形、所述栅绝缘层、所述有源层图形、所述第一导电图形、所述第一中间绝缘层和所述第二导电图形。
第三方面，提供了一种阵列基板，包括：
衬底基板；
所述衬底基板上依次设置有薄膜晶体管和像素电极图形，所述薄膜晶体管为第一方面所述的薄膜晶体管；
所述像素电极图形与所述第一导电图形和所述第二导电图形之一电连接。
可选的，所述阵列基板还包括：在所述薄膜晶体管上设置的平坦层；
所述平坦层上设置有第六过孔，所述像素电极图形通过所述第六过孔与所述第一导电图形和所述第二导电图形之一电连接。
可选的，所述阵列基板还包括：遮光层图形和缓冲层；
所述遮光层图形、所述缓冲层和所述薄膜晶体管依次叠加设置；
其中，所述薄膜晶体管还包括：第二中间绝缘层，所述有源层图形、所述栅绝缘层、所述栅极图形、所述第二中间绝缘层、所述第一导电图形、所述第一中间绝缘层和所述第二导电图形依次叠加设置。
可选的，所述源极图形包括源极，所述漏极图形包括漏极，
所述源极在所述衬底基板上的正投影与所述漏极在所述衬底基板上的正投影之间的间隙为0，且所述源极在所述衬底基板上的正投影与所述漏极在所述衬底基板上的正投影不存在重合区域。
可选的，所述阵列基板还包括：在所述像素电极图形上设置的钝化层和公共电极图形。
第四方面，提供了一种阵列基板的制造方法，所述方法包括：
在衬底基板上形成薄膜晶体管；
在所述薄膜晶体管上形成像素电极图形；
其中，所述薄膜晶体管包括：
栅极图形、有源层图形和位于所述栅极图形和所述有源层图形之间的栅绝缘层；
所述薄膜晶体管还包括：第一导电图形、第二导电图形和位于所述第一导电图形和所述第二导电图形之间的第一中间绝缘层；
所述第一导电图形和所述第二导电图形分别为源极图形和漏极图形；
所述第一中间绝缘层上设置有第一过孔，所述第二导电图形通过所述第一过孔与所述有源层图形连接；
所述像素电极图形与所述第一导电图形和所述第二导电图形之一电连接。
可选的，所述薄膜晶体管还包括：第二中间绝缘层，所述有源层图形、所述栅绝缘层、所述栅极图形、所述第二中间绝缘层、所述第一导电图形、所述第一中间绝缘层和所述第二导电图形依次叠加设置，
在衬底基板上形成薄膜晶体管之前，所述方法还包括：
在所述衬底基板上依次形成遮光层图形和缓冲层。
可选的，所述在所述薄膜晶体管上形成像素电极图形，包括：
在所述薄膜晶体管上形成平坦层；
在所述平坦层上形成像素电极图形；
其中，所述平坦层上设置有第六过孔，所述像素电极图形通过所述第六过孔与所述第一导电图形和所述第二导电图形之一电连接。
第五方面，提供了一种显示装置，包括：第三方面所述的阵列基板。
本发明实施例提供的技术方案带来的有益效果是：
本发明实施例提供的薄膜晶体管、阵列基板及其制造方法、显示装置，由于在第一导电图形与第二导电图形之间设置第一中间绝缘层，该第一导电图形和第二导电图形分别为源极图形和漏极图形，因此该源极图形和漏极图形是通过两次构图工艺形成的，进而避免了现有的通过一次构图工艺形成源极与漏极时，由于源极与漏极之间的距离过小，导致该源极与漏极出现短接的现象，进而有效的提高了TFT的产品良率。并且在避免源极与漏极出现短接现象的前提下，可以有效的减小源极与漏极之间的距离，进而可以提高阵列基板的PPI，同时有效的避免了后续形成的显示装置出现暗点的现象。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术提供的一种阵列基板的结构示意图；
图2-1是本发明实施例提供的一种TFT的俯视图；
图2-2是图2-1在B-B’处的截面图；
图3-1是本发明实施例提供的另一种TFT的俯视图；
图3-2是图3-1在C-C’处的截面图；
图4-1是本发明实施例提供的又一种TFT的俯视图；
图4-2是4-1在B-B’处的截面图；
图5是本发明实施例提供的一种TFT的制造方法流程图；
图6是本发明实施例提供的另一种TFT的制造方法流程图；
图7-1是本发明实施例提供的一种阵列基板的俯视图；
图7-2是图7-1中D-D’处的截面图；
图8-1是本发明实施例提供的另一种阵列基板的俯视图；
图8-2是图8-1中D-D’处的截面图；
图8-3是图8-1中E-E’处的截面图；
图9-1是现有技术提供的一种阵列基板的俯视图；
图9-2是图9-1中F-F’处的截面图；
图9-3是现有技术提供的另一种阵列基板的俯视图；
图9-4是图9-3中F-F’处的截面图；
图9-5是现有技术中过孔出现过孔未穿透的现象的效果图；
图10是本发明实施例提供又一种阵列基板的结构示意图；
图11是本发明实施例提供的一种阵列基板的制造方法的流程图；
图12是本发明实施例提供的另一种阵列基板的制造方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
请参考图1，图1是现有技术提供的一种阵列基板的结构示意图，该阵列基板00可以包括：玻璃基板01，在玻璃基板01上依次设置的遮光层图形02、缓冲层03、有源层图形04、栅绝缘层05、栅极图形06、中间绝缘层07、源漏极图形08、平坦层09、像素电极图形010、钝化层011和公共电极图形012。当需要提高该阵列基板00的PPI时，可以减小源漏极图形08中的源极08a和漏极08b之间的距离d0。
通常情况下，该源极08a和漏极08b是通过对中间绝缘层07上的源漏极薄膜进行一次构图工艺处理形成的，该一次构图工艺可以包括光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。由于受到现有工艺的影响，如果该源极08a和漏极08b之间的距离d0过小，由于源极08a和漏极08b是采用金属材料制成，在对源漏极薄膜进行一次构图工艺处理后形成的源极08a和漏极08b之间可能会存在金属残留，因此该源极08a与漏极08b容易短接，导致对应的TFT短路，生成的TFT容易出现产品不良。
本发明提供了一种TFT，可以提高TFT的产品良率，请参考图2-1和图2-2，图2-1是本发明实施例提供的一种TFT的俯视图，图2-2是图2-1在B-B’处的截面图。
该TFT 10可以包括：栅极图形11、有源层图形12和位于该栅极图形11和有源层图形12之间的栅绝缘层13。
该TFT 10还可以包括：第一导电图形14、第二导电图形15和位于第一导电图形14和第二导电图形15之间的第一中间绝缘层16。
其中，该第一导电图形14和第二导电图形15分别为源极图形和漏极图形。也即是，第一导电图形14为源极图形，第二导电图形15为漏极图形；或者，第一导电图形14为漏极图形，第二导电图形15为源极图形。该第一中间绝缘层16上设置有第一过孔161，第二导电图形15通过第一过孔161与有源层图形12连接。
综上所述，本发明实施例提供的TFT，由于在第一导电图形与第二导电图形之间设置第一中间绝缘层，该第一导电图形和第二导电图形分别为源极图形和漏极图形，因此该源极图形和漏极图形是通过两次构图工艺形成的，进而避免了现有的通过一次构图工艺形成源极与漏极时，由于源极与漏极之间的距离过小，导致该源极与漏极出现短接的现象，从而有效的提高了TFT的产品良率。
实际应用中，由于该TFT可以为顶栅型TFT，也可以为底栅型TFT，因此本发明实施例以以下两种可实现方式为例进行示意性说明：
在第一种可实现方式中，当该TFT为顶栅型TFT时，请参考图3-1和图3-2，图3-1是本发明实施例提供的另一种TFT的俯视图，图3-2是图3-1在C-C’处的截面图。该TFT 10还可以包括：第二中间绝缘层17，该TFT 10中的有源层图形12、栅绝缘层13、栅极图形11、第二中间绝缘层17、第一导电图形14、第一中间绝缘层16和第二导电图形15依次叠加设置。该第二中间绝缘层17上设置有第二过孔171和第三过孔172，此时，第一导电图形14通过第二过孔171与有源层图形12连接，第二导电图形15依次通过第一过孔161和第三过孔172与有源层图形12连接。
可选的，当栅绝缘层13可以为整层结构时，如图3-1和图3-2所示，该栅绝缘层13上可以设置有第四过孔131和第五过孔132，此时，第一导电图形14依次通过第二过孔171和第四过孔131与有源层图形12连接，第二导电图形15依次通过第一过孔161、第三过孔172和第五过孔132与有源层图形连接。可选的，如图3-1所示，第一过孔161、第三过孔172和第五过孔132沿竖直方向的正投影重叠，该第二过孔171和第四过孔131沿竖直方向的正投影重叠，该竖直方向为该TFT各层结构的层叠方向，如图3-1中垂直于纸面的方向。
在第二种可实现方式中，当该TFT为底栅型TFT时，请参考图4-1和图4-2，图4-1是本发明实施例提供的又一种TFT的俯视图，图4-2是4-1在B-B’处的截面图。该TFT 10中的栅极图形11、栅绝缘层13、有源层图形12、第一导电图形14、第一中间绝缘层16和第二导电图形15依次叠加设置。
综上所述，本发明实施例提供的TFT，由于在第一导电图形与第二导电图形之间设置第一中间绝缘层，该第一导电图形和第二导电图形分别为源极图形和漏极图形，因此该源极图形和漏极图形是通过两次构图工艺形成的，进而避免了现有的通过一次构图工艺形成源极与漏极时，由于源极与漏极之间的距离过小，导致该源极与漏极出现短接的现象，进而有效的提高了TFT的产品良率。
本发明实施例还提供了一种TFT的制造方法，该方法可以包括：
在衬底基板上形成栅极图形、有源层图形、栅绝缘层、第一导电图形、第二导电图形和第一中间绝缘层。
其中，栅绝缘层位于栅极图形与有源层图形之间，第一中间绝缘层位于第一导电图形与第二导电图形之间；第一导电图形和第二导电图形分别为源极图形和漏极图形；第一中间绝缘层上设置有第一过孔，第二导电图形通过第一过孔与有源层图形连接。
综上所述，本发明实施例提供的TFT的制造方法，由于在第一导电图形与第二导电图形之间设置第一中间绝缘层，该第一导电图形和第二导电图形分别为源极图形和漏极图形，因此该源极图形和漏极图形是通过两次构图工艺形成的，进而避免了现有的通过一次构图工艺形成源极与漏极时，由于源极与漏极之间的距离过小，导致该源极与漏极出现短接的现象，进而有效的提高了TFT的产品良率。
实际应用中，由于该TFT可以为顶栅型TFT，也可以为底栅型TFT，因此本发明实施例提供的TFT的制造方法也不同，本发明实施例以以下两种可实现方式为例进行示意性说明：
在第一种可实现方式中，当该TFT为顶栅型TFT时，该TFT的制造方法可以包括：在衬底基板上依次形成有源层图形、栅绝缘层、栅极图形、第二中间绝缘层、第一导电图形、第一中间绝缘层和第二导电图形。其中，为了使第一导电图形可以与有源层图形连接，以及第二导电图形可以与有源层图形连接，该第一中间绝缘层上设置有第一过孔，第二中间绝缘层上设置有第二过孔和第三过孔，当栅绝缘层为整层结构时，该栅绝缘层上可以设置有第四过孔和第五过孔，使得该第一导电图形可以依次通过第二过孔和第四过孔与有源层图形连接，第二导电图形可以依次通过第一过孔、第三过孔和第五过孔与有源层图形连接。在该TFT的制造过程中，以第二导电图形与有源层图形连接为例，可以在形成栅绝缘层的同时形成第五过孔，然后在形成第二中间绝缘层的同时形成第四过孔，最后在形成第一中间绝缘层的同时形成第一过孔，也即是，TFT中的绝缘层与对应的过孔是同时形成的；也可以先依次形成栅绝缘层、第二中间绝缘层和第一中间绝缘层，然后依次形成第一过孔、第三过孔和第五过孔，也即是，先形成TFT中的所有绝缘层，再分别在每个绝缘层上形成对应的过孔。以下实施例是以先形成TFT中的所有绝缘层，再分别在绝缘层上形成对应的过孔为例进行示意性说明的。
示例的，请参考图5，图5是本发明实施例提供的一种TFT的制造方法流程图，通过该方法制造得到的TFT的结构可以参考图3-2，该方法可以包括：
步骤501、在衬底基板上形成有源层图形。
可选的，该有源层图形的材料可以为非晶硅或多晶硅等。
示例的，可以在衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成有源层薄膜，然后对该有源层薄膜执行一次构图工艺形成有源层图形，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
步骤502、在有源层图形上形成栅绝缘层。
可选的，该栅绝缘层的材料可以为二氧化硅、氮化硅或者二氧化硅和氮化硅的混合材料。
示例的，可以在形成有有源层图形的衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成栅绝缘层。
步骤503、在栅绝缘层上形成栅极图形。
可选的，该栅极图形可以采用金属材料形成，例如，栅极图形采用金属钼(简称：Mo)、金属铜(简称：Cu)、金属铝(简称：Al)或合金材料制造而成。
示例的，可以在形成有栅绝缘层的衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成栅极薄膜，然后对该栅极薄膜执行一次构图工艺形成栅极图形，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
步骤504、在栅极图形上形成第二中间绝缘层。
可选的，该第二中间绝缘层的材料可以为二氧化硅、氮化硅或者二氧化硅和氮化硅的混合材料。
示例的，可以在形成有栅极图形的衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成第二中间绝缘层。
步骤505、在第二中间绝缘层上形成第一导电图形。
可选的，该第一导电图形可以为源极图形，该第一导电图形可以采用金属材料形成，例如，栅极图形采用金属Mo、金属Cu、金属Al或合金材料制造而成。
示例的，可以在形成有第二中间绝缘层的衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成第一导电薄膜，然后对该第一导电薄膜执行一次构图工艺形成第一导电图形，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
在本发明实施例中，为了使第一导电图形与有源层图形连接，在步骤505之前，可以对第二中间绝缘层执行一次构图工艺，进而可以在第二中间绝缘层上形成第二过孔，使得该第一导电图形可以通过第二过孔与有源层图形连接。如果栅绝缘层为整层结构，例如，当需要形成图3-2示出的TFT时，在步骤505之前，可以对第二中间绝缘层执行一次构图工艺，并增加该次构图工艺中的刻蚀时间，进而可以在第二中间绝缘层上形成第二过孔后，在栅绝缘层上形成第四过孔，此时，该第一导电图形可以依次通过第二过孔和第四过孔与有源层图形连接。
步骤506、在第一导电图形上形成第一中间绝缘层。
可选的，该第一中间绝缘层的材料可以为二氧化硅、氮化硅或者二氧化硅和氮化硅的混合材料。
示例的，可以在形成有第一导电图形的衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成第一中间绝缘层。
步骤507、在第一中间绝缘层上形成第二导电图形。
可选的，该第二导电图形可以为漏极图形，该第二导电图形可以采用金属材料形成，例如，栅极图形采用金属Mo、金属Cu、金属Al或合金材料制造而成。
示例的，可以在形成有第一中间绝缘层的衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成第二导电薄膜，然后对该第二导电薄膜执行一次构图工艺形成第二导电图形，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
在本发明实施例中，为了使第二导电图形与有源层图形连接，在步骤507之前，可以对第一中间绝缘层执行一次构图工艺，进而可以先在第一中间绝缘层上形成第一过孔，然后在在二中间绝缘层上形成第三过孔，使得该第二导电图形可以依次通过第一过孔和第三过孔与有源层图形连接。如果栅绝缘层为整层结构，例如，当需要形成图3-2示出的TFT时，在步骤507之前，可以对第一中间绝缘层执行一次构图工艺，并增加该次构图工艺中的刻蚀时间，进而可以先在第一中间绝缘层上形成第一过孔，然后在在二中间绝缘层上形成第三过孔，最后在栅绝缘层上形成第五过孔，此时，该第二导电图形可以依次通过第一过孔、第三过孔和第五过孔与有源层图形连接。
在第二种可实现方式中，当该TFT为底栅型TFT时，该TFT的制造方法可以包括：在衬底基板上依次形成栅极图形、栅绝缘层、有源层图形、第一导电图形、第一中间绝缘层和第二导电图形。
示例的，请参考图6，图6是本发明实施例提供的另一种TFT的制造方法流程图，通过该方法制造得到的TFT的结构可以参考图4-2，该方法可以包括：
步骤601、在衬底基板上形成栅极图形。
该步骤601可以参考前述步骤503中的对应过程，本发明实施例在此不再赘述。
步骤602、在栅极图形上形成栅绝缘层。
该步骤602可以参考前述步骤502中的对应过程，本发明实施例在此不再赘述。
步骤603、在栅绝缘层上形成有源层图形。
该步骤603可以参考前述步骤501中的对应过程，本发明实施例在此不再赘述。
步骤604、在有源层图形上形成第一导电图形。
该步骤604可以参考前述步骤505中的对应过程，本发明实施例在此不再赘述。
步骤605、在第一导电图形上形成第一中间绝缘层。
该步骤605可以参考前述步骤506中的对应过程，本发明实施例在此不再赘述。
步骤606、在第一中间绝缘层上形成第二导电图形。
该步骤606可以参考前述步骤507中的对应过程，本发明实施例在此不再赘述。
在本发明实施例中，为了使第二导电图形与有源层图形连接，可以在步骤606之前，对第一中间绝缘层执行一次构图工艺，进而可以在第一中间绝缘层上形成第一过孔，使得该第二导电图形可以通过第一过孔与有源层图形连接。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的TFT的具体原理，可以参考前述TFT的实施例中的对应内容，在此不再赘述。
综上所述，本发明实施例提供的TFT的制造方法，由于在第一导电图形与第二导电图形之间设置第一中间绝缘层，该第一导电图形和第二导电图形分别为源极图形和漏极图形，因此该源极图形和漏极图形是通过两次构图工艺形成的，进而避免了现有的通过一次构图工艺形成源极与漏极时，由于源极与漏极之间的距离过小，导致该源极与漏极出现短接的现象，进而有效的提高了TFT的产品良率。
本发明实施例还提供一种阵列基板，如图7-1和图7-2所示，图7-1是本发明实施例提供的一种阵列基板的俯视图，图7-2是图7-1中D-D’处的截面图，该阵列基板20可以包括：衬底基板21；在该衬底基板21上依次设置有TFT和像素电极图形22。需要说明的是，本发明实施例是以阵列基板20中的TFT为图3-2示出的TFT为例进行示意性说明的，实际应用中，该TFT还可以为图2-2或图4-2示出的TFT，对该图2-2或图4-2示出的TFT所形成的阵列基板的结构与图3-2示出的TFT所形成的阵列基板的结构类似，本发明实施例对此不再赘述。
该像素电极22与第一导电图形14和第二导电图形15之一电连接，以下实施例均是以像素电极22与第一导电图形14电连接为例进行示意性说明的，对于像素电极22与第二导电图形15电连接的情况不做赘述。
可选的，第一导电图形14可以包括：源极141，第二导电图形15可以包括：漏极151。
需要说明的是，图7-1示出的阵列基板仅示出了阵列基板中的TFT中的源极、漏极、栅极和有源层的结构，其他结构(例如，像素电极)未示出，并且图7-1示出了三个像素30，每个像素30中设置一个TFT。
在现有技术中，为了避免TFT中源极与漏极之间出现短接的现象，在设计TFT时，需要考虑源极与漏极之间的极限距离。而在本发明实施例中，在第一导电图形与第二导电图形之间设置了第一中间绝缘层，因此该第一导电图形与第二导电图形是通过两次构图工艺形成的，无需考虑源极与漏极之间的极限距离，便可以在避免源极与漏极出现短接的现象，因此该源极与漏极之间的距离可以设计的更小，进而可以设计出具有更高PPI的阵列基板。
综上所述，本发明实施例提供的阵列基板，由于在第一导电图形与第二导电图形之间设置第一中间绝缘层，该第一导电图形和第二导电图形分别为源极图形和漏极图形，因此该源极图形和漏极图形是通过两次构图工艺形成的，进而避免了现有的通过一次构图工艺形成源极与漏极时，由于源极与漏极之间的距离过小，导致该源极与漏极出现短接的现象，进而有效的提高了TFT的产品良率。并且在避免源极与漏极出现短接现象的前提下，可以有效的减小源极与漏极之间的距离，进而可以提高阵列基板的PPI。
可选的，请参考图8-1和图8-2，图8-1是本发明实施例提供的另一种阵列基板的俯视图，图8-2是图8-1中D-D’处的截面图，该阵列基板20还可以包括：在TFT上设置的平坦层23；该平坦层23上设置有第六过孔231，像素电极图形22可以通过第六过孔231与第一导电图形14电连接。实际应用中，TFT中的第一中间绝缘层16上还可以设置有第七过孔162，像素电极图形22可以依次通过第六过孔231和第七过孔162与第一导电图形14电连接。需要说明的是，图8-1示出的阵列基板仅示出了阵列基板中的TFT中的源极、漏极、栅极和有源层的结构，其他结构(例如，像素电极和平坦层等)未示出。
可选的，请参考图8-2和图8-3，图8-3是图8-1中E-E’处的截面图，对于顶栅型TFT而言，当光线通过衬底基板21射入阵列基板20中时，栅极图形11无法遮对有源层图形12起到遮光作用，为了避免TFT的阈值电压产生非常严重的漂移，需要设置遮光结构，因此该阵列基板20还可以包括：遮光层图形24和缓冲层25，该遮光层图形24、缓冲层25和TFT依次叠加设置。
可选的，如图8-2和图8-3所示，该阵列基板还可以包括：在像素电极图形22上设置的钝化层26和公共电极图形27。
在现有技术中，若漏极与阵列基板中的数据线连接，源极与阵列基板中的像素电极连接，为了提高阵列基板的PPI，还可以减小源极的宽度，例如，请参考图9-1和图9-2，图9-1是现有技术提供的一种阵列基板的俯视图，图9-2是图9-1中F-F’处的截面图，图9-1示出的阵列基板仅示出了阵列基板中的源极08a、源极08a、栅极06和有源层图形04的结构，其他结构(例如，像素电极)未示出，图9-2仅示出了中间绝缘层07、平坦层09、源极08a和部分像素电极图形010的结构，其他结构未示出。在平坦层09上设置有过孔091，若减小源极08a的宽度，为了保证源极08a与像素电极图形010之间可以充分搭接，可以增大过孔091的宽度，但是此时像素电极图形010在a处或b处由于存在段差，容易出现断裂的风险，导致源极08a与像素电极图形010之间形成弱搭接，最终在形成显示装置后，可能会出现暗点现象。
为了避免像素电极图形010出现断裂的风险，请参考图9-3和图9-4，图9-3是现有技术提供的另一种阵列基板的俯视图，图9-4是图9-3中F-F’处的截面图，可以增大源极08a的宽度，同时减小过孔091的宽度，此时不仅避免了像素电极图形010出现断裂的风险，而且可以保证图9-3示出的阵列基板的PPI与图9-2示出的阵列基板的PPI相同。但是，由于过孔091的宽度过小，在形成该过孔091时，可能会出现过孔未穿透的现象，例如，请参考图9-5，图9-5是现有技术中过孔091出现过孔未穿透的现象的效果图，该过孔091底部有一部分残留092，同样会导致源极08a与像素电极图形010之间形成弱搭接，最终在形成显示装置后，仍然可能会出现暗点现象。
而在本发明实施例中，如图8-1和图8-2所示，由于无需考虑源极141与漏极151之间的极限距离，在保证该阵列基板20的PPI较高的前提下，可以增加源极141的宽度，以及增加平坦层23中的第六过孔231的宽度，进而既可以保证像素电极22与源极141之间充分搭接，又避免了该第六过孔231出现过孔未穿透现象，从而有效的避免了后续形成的显示装置出现暗点的现象。
可选的，请参考图10，图10是本发明实施例提供又一种阵列基板的结构示意图，该阵列基板20中的源极141在衬底基板21上的正投影与漏极在衬底基板上的正投影之间的间隙为0，且源极141在衬底基板21上的正投影与漏极151在衬底基板21上的正投影不存在重合区域，也即是，源极141与漏极151之间的距离为0，此时，可以使阵列基板20中的源极141与漏极151之间的距离达到最小，进而可以使阵列基板20的PPI达到最大。
综上所述，本发明实施例提供的阵列基板，由于在第一导电图形与第二导电图形之间设置第一中间绝缘层，该第一导电图形和第二导电图形分别为源极图形和漏极图形，因此该源极图形和漏极图形是通过两次构图工艺形成的，进而避免了现有的通过一次构图工艺形成源极与漏极时，由于源极与漏极之间的距离过小，导致该源极与漏极出现短接的现象，进而有效的提高了TFT的产品良率。并且在避免源极与漏极出现短接现象的前提下，可以有效的减小源极与漏极之间的距离，进而可以提高阵列基板的PPI，同时有效的避免了后续形成的显示装置出现暗点的现象。
本发明实施例提供了一种阵列基板的制造方法，请参考图11，图11是本发明实施例提供的一种阵列基板的制造方法的流程图，该方法可以包括：
步骤1101、在衬底基板上形成TFT。
步骤1102、在TFT上形成像素电极图形。
其中，该TFT可以包括：栅极图形、有源层图形和位于栅极图形和有源层图形之间的栅绝缘层；TFT还包括：第一导电图形、第二导电图形和位于第一导电图形和第二导电图形之间的第一中间绝缘层；第一导电图形和第二导电图形分别为源极图形和漏极图形；第一中间绝缘层上设置有第一过孔，第二导电图形通过第一过孔与有源层图形连接；像素电极图形与第一导电图形和第二导电图形之一电连接。
综上所述，本发明实施例提供的阵列基板，由于在第一导电图形与第二导电图形之间设置第一中间绝缘层，该第一导电图形和第二导电图形分别为源极图形和漏极图形，因此该源极图形和漏极图形是通过两次构图工艺形成的，进而避免了现有的通过一次构图工艺形成源极与漏极时，由于源极与漏极之间的距离过小，导致该源极与漏极出现短接的现象，进而有效的提高了TFT的产品良率。并且在避免源极与漏极出现短接现象的前提下，可以有效的减小源极与漏极之间的距离，进而可以提高阵列基板的PPI。
请参考图12，图12是本发明实施例提供的另一种阵列基板的制造方法的流程图，该方法可以包括：
步骤1201、在衬底基板上形成依次遮光层图形和缓冲层。
示例的，可以在衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成遮光层薄膜，然后对该遮光层薄膜执行一次构图工艺形成遮光层图形，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。再在形成有遮光层图形的衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成缓冲层。
步骤1202、在缓冲层上形成TFT。
该步骤1202可以参考前述步骤501至步骤507中的对应过程，本发明实施例在此不再赘述。
步骤1203、在TFT上形成平坦层。
示例的，可以在形成有TFT的衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成平坦层。
步骤1204、在平坦层上形成像素电极图形。
可选的，该像素电极图形的材料可以为氧化铟锡(英文：Indium Tin Oxide；简称：ITO)。
示例的，可以在形成有TFT的衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成像素电极薄膜，然后对该像素电极薄膜执行一次构图工艺形成像素电极图形，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
在本发明实施例中，为了使像素电极图形与TFT中的第一导电图形和第二导电图形之一电连接，在步骤1204之前，可以对平坦层执行一次构图工艺，进而可以在平坦层上形成第六过孔，使得该像素电极图形可以通过第六过孔与TFT中的第二导电图形电连接；或者，在步骤1204之前，可以对平坦层执行一次构图工艺，并增加该次构图工艺中刻蚀时间，进而可以在平坦层上形成第六过孔后，在TFT中的第一中间绝缘层上形成第七过孔，使得该像素电极图形可以依次通过第六过孔和第七过孔与TFT中的第一导电图形电连接。
步骤1205、在像素电极图形上依次形成钝化层和公共电极图形。
可选的，该公共电极图形的材料可以为ITO。
示例的，可以在形成有TFT的衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成钝化层。再在形成有钝化层的阵列基板上通过沉积、涂敷、溅射等多种方式中的任一种形成公共电极薄膜，然后对该公共电极薄膜执行一次构图工艺形成公共电极图形，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
需要说明的是，上述步骤1201至步骤1205可以形成顶栅型的阵列基板，例如，可以形成图8-2示出的阵列基板。本发明实施例还可以形成底栅型的阵列基板，例如，可以在衬底基板上形成TFT，该过程可以参考前述步骤601至步骤606中的对应过程，本发明实施例在此不再赘述；然后执行上述步骤1203至步骤1205即可。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的阵列基板的具体原理，可以参考前述阵列基板的实施例中的对应内容，在此不再赘述。
综上所述，本发明实施例提供的阵列基板的制造方法，由于在第一导电图形与第二导电图形之间设置第一中间绝缘层，该第一导电图形和第二导电图形分别为源极图形和漏极图形，因此该源极图形和漏极图形是通过两次构图工艺形成的，进而避免了现有的通过一次构图工艺形成源极与漏极时，由于源极与漏极之间的距离过小，导致该源极与漏极出现短接的现象，进而有效的提高了TFT的产品良率。并且在避免源极与漏极出现短接现象的前提下，可以有效的减小源极与漏极之间的距离，进而可以提高阵列基板的PPI，同时有效的避免了后续形成的显示装置出现暗点的现象。
本发明实施例还提供了一种显示装置，该显示装置可以包括图7-2、图8-2或者图10示出的阵列基板。该显示装置可以为：液晶面板、有机发光二极管(英文：Organic Light-Emitting Diode；简称：OLED)显示面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (15)

1.一种薄膜晶体管，其特征在于，包括：
栅极图形、有源层图形和位于所述栅极图形和所述有源层图形之间的栅绝缘层；
所述薄膜晶体管还包括：第一导电图形、第二导电图形和位于所述第一导电图形和所述第二导电图形之间的第一中间绝缘层；
其中，所述第一导电图形和所述第二导电图形分别为源极图形和漏极图形；
所述第一中间绝缘层上设置有第一过孔，所述第二导电图形通过所述第一过孔与所述有源层图形连接。
2.根据权利要求1所述的薄膜晶体管，其特征在于，
所述薄膜晶体管还包括：第二中间绝缘层；
所述有源层图形、所述栅绝缘层、所述栅极图形、所述第二中间绝缘层、所述第一导电图形、所述第一中间绝缘层和所述第二导电图形依次叠加设置；
所述第二中间绝缘层上设置有第二过孔和第三过孔，所述第一导电图形通过所述第二过孔与所述有源层图形连接，所述第二导电图形依次通过所述第一过孔和所述第三过孔与所述有源层图形连接。
3.根据权利要求2所述的薄膜晶体管，其特征在于，
所述栅绝缘层上设置有第四过孔和第五过孔，
所述第一导电图形依次通过所述第二过孔和所述第四过孔与所述有源层图形连接，所述第二导电图形依次通过所述第一过孔、所述第三过孔和所述第五过孔与所述有源层图形连接。
4.根据权利要求1所述的薄膜晶体管，其特征在于，
所述栅极图形、所述栅绝缘层、所述有源层图形、所述第一导电图形、所述第一中间绝缘层和所述第二导电图形依次叠加设置。
5.一种薄膜晶体管的制造方法，其特征在于，所述方法包括：
在衬底基板上形成栅极图形、有源层图形、栅绝缘层、第一导电图形、第二导电图形和第一中间绝缘层；
其中，所述栅绝缘层位于所述栅极图形与所述有源层图形之间，所述第一中间绝缘层位于所述第一导电图形与所述第二导电图形之间；
所述第一导电图形和所述第二导电图形分别为源极图形和漏极图形；
所述第一中间绝缘层上设置有第一过孔，所述第二导电图形通过所述第一过孔与所述有源层图形连接。
6.根据权利要求5所述的方法，其特征在于，
所述在衬底基板上形成栅极图形、有源层图形、栅绝缘层、第一导电图形、第二导电图形和第一中间绝缘层，包括：
在所述衬底基板上依次形成所述有源层图形、所述栅绝缘层、所述栅极图形、第二中间绝缘层、所述第一导电图形、所述第一中间绝缘层和所述第二导电图形；
其中，所述第二中间绝缘层上设置有第二过孔和第三过孔，所述第一导电图形通过所述第二过孔与所述有源层图形连接，所述第二导电图形依次通过所述第一过孔和所述第三过孔与所述有源层图形连接；
或者，在所述衬底基板上依次形成所述栅极图形、所述栅绝缘层、所述有源层图形、所述第一导电图形、所述第一中间绝缘层和所述第二导电图形。
7.一种阵列基板，其特征在于，包括：
衬底基板；
所述衬底基板上依次设置有薄膜晶体管和像素电极图形，所述薄膜晶体管为权利要求1至4任一所述的薄膜晶体管；
所述像素电极图形与所述第一导电图形和所述第二导电图形之一电连接。
8.根据权利要求7所述的阵列基板，其特征在于，
所述阵列基板还包括：在所述薄膜晶体管上设置的平坦层；
所述平坦层上设置有第六过孔，所述像素电极图形通过所述第六过孔与所述第一导电图形和所述第二导电图形之一电连接。
9.根据权利要求7所述的阵列基板，其特征在于，
所述阵列基板还包括：遮光层图形和缓冲层；
所述遮光层图形、所述缓冲层和所述薄膜晶体管依次叠加设置；
其中，所述薄膜晶体管还包括：第二中间绝缘层，所述有源层图形、所述栅绝缘层、所述栅极图形、所述第二中间绝缘层、所述第一导电图形、所述第一中间绝缘层和所述第二导电图形依次叠加设置。
10.根据权利要求7所述的阵列基板，其特征在于，
所述源极图形包括源极，所述漏极图形包括漏极，
所述源极在所述衬底基板上的正投影与所述漏极在所述衬底基板上的正投影之间的间隙为0，且所述源极在所述衬底基板上的正投影与所述漏极在所述衬底基板上的正投影不存在重合区域。
11.根据权利要求7至10任一所述的阵列基板，其特征在于，
所述阵列基板还包括：在所述像素电极图形上设置的钝化层和公共电极图形。
12.一种阵列基板的制造方法，其特征在于，所述方法包括：
在衬底基板上形成薄膜晶体管；
在所述薄膜晶体管上形成像素电极图形；
其中，所述薄膜晶体管包括：
栅极图形、有源层图形和位于所述栅极图形和所述有源层图形之间的栅绝缘层；
所述薄膜晶体管还包括：第一导电图形、第二导电图形和位于所述第一导电图形和所述第二导电图形之间的第一中间绝缘层；
所述第一导电图形和所述第二导电图形分别为源极图形和漏极图形；
所述第一中间绝缘层上设置有第一过孔，所述第二导电图形通过所述第一过孔与所述有源层图形连接；
所述像素电极图形与所述第一导电图形和所述第二导电图形之一电连接。
13.根据权利要求12所述的方法，其特征在于，所述薄膜晶体管还包括：第二中间绝缘层，所述有源层图形、所述栅绝缘层、所述栅极图形、所述第二中间绝缘层、所述第一导电图形、所述第一中间绝缘层和所述第二导电图形依次叠加设置，
在衬底基板上形成薄膜晶体管之前，所述方法还包括：
在所述衬底基板上依次形成遮光层图形和缓冲层。
14.根据权利要求12所述的方法，其特征在于，所述在所述薄膜晶体管上形成像素电极图形，包括：
在所述薄膜晶体管上形成平坦层；
在所述平坦层上形成像素电极图形；
其中，所述平坦层上设置有第六过孔，所述像素电极图形通过所述第六过孔与所述第一导电图形和所述第二导电图形之一电连接。
15.一种显示装置，其特征在于，包括：权利要求7至11任一所述的阵列基板。
CN201711013826.1A 2017-10-26 2017-10-26 薄膜晶体管、阵列基板及其制造方法、显示装置 Pending CN107611181A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201711013826.1A CN107611181A (zh) 2017-10-26 2017-10-26 薄膜晶体管、阵列基板及其制造方法、显示装置
EP18847202.1A EP3701569B1 (en) 2017-10-26 2018-05-14 Thin film transistor, array substrate, fabricating methods thereof, and display apparatus
US16/316,112 US20210351207A1 (en) 2017-10-26 2018-05-14 Thin film transistor, array substrate, fabricating methods thereof, and display apparatus
PCT/CN2018/086710 WO2019080480A1 (en) 2017-10-26 2018-05-14 THIN FILM TRANSISTOR, NETWORK SUBSTRATE, METHODS OF MAKING THE SAME, AND DISPLAY APPARATUS
US18/098,765 US20230163141A1 (en) 2017-10-26 2023-01-19 Thin film transistor, array substrate, fabricating methods thereof, and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711013826.1A CN107611181A (zh) 2017-10-26 2017-10-26 薄膜晶体管、阵列基板及其制造方法、显示装置

Publications (1)

Publication Number Publication Date
CN107611181A true CN107611181A (zh) 2018-01-19

Family

ID=61080840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711013826.1A Pending CN107611181A (zh) 2017-10-26 2017-10-26 薄膜晶体管、阵列基板及其制造方法、显示装置

Country Status (4)

Country Link
US (2) US20210351207A1 (zh)
EP (1) EP3701569B1 (zh)
CN (1) CN107611181A (zh)
WO (1) WO2019080480A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019080480A1 (en) * 2017-10-26 2019-05-02 Boe Technology Group Co., Ltd. THIN FILM TRANSISTOR, NETWORK SUBSTRATE, METHODS OF MAKING THE SAME, AND DISPLAY APPARATUS
CN109711391A (zh) * 2019-01-18 2019-05-03 上海思立微电子科技有限公司 一种图像采集电路、采集方法及终端设备
CN111524911A (zh) * 2020-04-30 2020-08-11 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN112802878A (zh) * 2020-12-30 2021-05-14 天马微电子股份有限公司 一种显示面板和显示装置
CN113471250A (zh) * 2020-03-31 2021-10-01 华为技术有限公司 一种有机发光显示面板和显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117457722A (zh) * 2023-03-30 2024-01-26 广州华星光电半导体显示技术有限公司 阵列基板及显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834344A (en) * 1996-07-17 1998-11-10 Industrial Technology Research Institute Method for forming high performance thin film transistor structure
US20010022365A1 (en) * 2000-03-17 2001-09-20 Masao Murade Electro-optical device
US20070262314A1 (en) * 2006-01-10 2007-11-15 Samsung Electronics Co., Ltd Transistor, method of fabricating the same and organic light emitting display including the transistor
EP2722891A1 (en) * 2012-10-19 2014-04-23 Boe Technology Group Co. Ltd. A thin film transistor and manufacturing method thereof, an array substrate and a display device
US20160329390A1 (en) * 2014-01-15 2016-11-10 Joled Inc. Display device and thin-film transistor substrate
CN106158882A (zh) * 2016-09-27 2016-11-23 厦门天马微电子有限公司 一种显示装置、显示面板、阵列基板及其制作方法
CN207303112U (zh) * 2017-10-26 2018-05-01 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0169385B1 (ko) * 1995-03-10 1999-03-20 김광호 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법
TWI228625B (en) * 1995-11-17 2005-03-01 Semiconductor Energy Lab Display device
US20130300968A1 (en) * 2011-01-27 2013-11-14 Sharp Kabushiki Kaisha Substrate for liquid crystal display panel and liquid crystal display device
CN104716196B (zh) * 2015-03-18 2017-08-08 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
CN107490917A (zh) * 2017-09-27 2017-12-19 武汉华星光电技术有限公司 一种薄膜晶体管阵列基板及显示装置
CN107611181A (zh) * 2017-10-26 2018-01-19 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法、显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834344A (en) * 1996-07-17 1998-11-10 Industrial Technology Research Institute Method for forming high performance thin film transistor structure
US20010022365A1 (en) * 2000-03-17 2001-09-20 Masao Murade Electro-optical device
US20070262314A1 (en) * 2006-01-10 2007-11-15 Samsung Electronics Co., Ltd Transistor, method of fabricating the same and organic light emitting display including the transistor
EP2722891A1 (en) * 2012-10-19 2014-04-23 Boe Technology Group Co. Ltd. A thin film transistor and manufacturing method thereof, an array substrate and a display device
US20160329390A1 (en) * 2014-01-15 2016-11-10 Joled Inc. Display device and thin-film transistor substrate
CN106158882A (zh) * 2016-09-27 2016-11-23 厦门天马微电子有限公司 一种显示装置、显示面板、阵列基板及其制作方法
CN207303112U (zh) * 2017-10-26 2018-05-01 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及显示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019080480A1 (en) * 2017-10-26 2019-05-02 Boe Technology Group Co., Ltd. THIN FILM TRANSISTOR, NETWORK SUBSTRATE, METHODS OF MAKING THE SAME, AND DISPLAY APPARATUS
CN109711391A (zh) * 2019-01-18 2019-05-03 上海思立微电子科技有限公司 一种图像采集电路、采集方法及终端设备
CN109711391B (zh) * 2019-01-18 2021-08-06 上海思立微电子科技有限公司 一种图像采集电路、采集方法及终端设备
CN113471250A (zh) * 2020-03-31 2021-10-01 华为技术有限公司 一种有机发光显示面板和显示装置
CN111524911A (zh) * 2020-04-30 2020-08-11 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN112802878A (zh) * 2020-12-30 2021-05-14 天马微电子股份有限公司 一种显示面板和显示装置
CN112802878B (zh) * 2020-12-30 2024-01-30 天马微电子股份有限公司 一种显示面板和显示装置

Also Published As

Publication number Publication date
US20230163141A1 (en) 2023-05-25
EP3701569A1 (en) 2020-09-02
WO2019080480A1 (en) 2019-05-02
EP3701569A4 (en) 2021-07-07
US20210351207A1 (en) 2021-11-11
EP3701569B1 (en) 2025-10-22

Similar Documents

Publication Publication Date Title
CN108803173B (zh) 阵列基板及其制造方法、显示装置
CN107611181A (zh) 薄膜晶体管、阵列基板及其制造方法、显示装置
CN102881688B (zh) 一种阵列基板、显示面板及阵列基板的制造方法
CN104022156B (zh) 薄膜晶体管、阵列基板及相应的制作方法、显示装置
CN104409462B (zh) 阵列基板及其制造方法、显示装置
CN103021940B (zh) 阵列基板及其制造方法、显示装置
CN106684155A (zh) 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
CN104393000A (zh) 一种阵列基板及其制作方法、显示装置
JP6521534B2 (ja) 薄膜トランジスタとその作製方法、アレイ基板及び表示装置
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
US10204936B2 (en) Array substrate and method for manufacturing the same, display device
CN116207159A (zh) 薄膜晶体管、基板、显示面板
WO2024017060A1 (zh) 显示基板及显示装置
CN105810693A (zh) 阵列基板及其制作方法、显示装置
CN104752444A (zh) 显示基板及其制备方法、显示面板和显示装置
CN102929060A (zh) 阵列基板及其制作方法、显示装置
CN104090401A (zh) 阵列基板及其制备方法、显示装置
CN116224666A (zh) 阵列基板及其制备方法、显示面板和显示装置
CN104183607A (zh) 阵列基板及其制造方法、显示装置
CN106298646A (zh) Tft基板的制作方法
CN105070726A (zh) 薄膜晶体管以及像素结构
CN103985671B (zh) 阵列基板制备方法和阵列基板、显示装置
CN207303112U (zh) 薄膜晶体管、阵列基板及显示装置
KR102059321B1 (ko) 액정 디스플레이 장치와 이의 제조방법
CN103117284A (zh) 一种阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180119