TWI301662B - Package substrate and the manufacturing method making the same - Google Patents

Description

1301662 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種封裝基板以及其製作方法，尤指一 種適用於無電鍍導線之封裝基板以及其製作方法。 5 【先前技術】 由於電子產品日趨輕量化、薄型化、小型化、多功能 化#需求’同時帶動積體電路晶片封裝技術的發展，進而 促使晶片封裝朝向多腳化、薄型化、及引腳微細化，甚至 10 無引腳構裝等技術。 為因應輕薄短小的趨勢以及追求封裝的高密度化，目 前球狀陣列封裝（Ball Grid Array)、晶片尺寸型封裝（chip Scale Package)、及覆晶（Flip Chip)技術已成為封裝主流技 術。因此，對於小面積、1/()接腳提高、佈線緻密化、低雜 15訊、產品可靠性、甚至製作成本等需求，已成為封裝基板 製作之重要課題。 封裝基板之製作過程一般需於基板表面形成緻密的電 路圖案，以作為傳輸電子訊號或電源之用。目前業界普遍 使用銅質導線作為電路佈線，故電路佈線的1/〇接點處需鑛 20有鎳金層，其除了可防止銅導線氧化之外，以維持I/O接點 處之電性品質，亦可提升封裝基板與晶片之間進行打金線 時之穩E1性。此外，基板表面尚有—防焊層（s。此麵， 以保護基板表面所形成之電路圖案。 傳統封裝基板製程是先於已形成電路圖案之基板上覆 5 1301662 蓋有一防焊材料後再電鍍形成金屬保護層，其中該金屬保 護層一般係為鎳/金層。因此，未被防焊材料覆蓋之區域（通 奉為I/O接點處）需藉由表面導線電路延伸至基板周圍以形 成一電流傳導路徑，方可進行I/O接點處電鍍鎳金之製程。 5 圖1係為習知具有電鍍導線之封裝基板之剖面示意 圖。為了於基板1表面之I/O接點12處形成金屬保護層13， 則上表面之線路層1〇需另佈設眾多之電鍍導線丨丨，才可傳 導電流至I/O接點12，以進行金屬保護層13之電鍍製程，其 中该金屬保遵層一般係為錄/金層。然而，電鑛金屬保護層 10 13所延伸出的電鍍導線11佔據了基板1表面的佈線空間，因 而無法提升基板電路的佈線密度。此外，相鄰的電鑛導線 彼此間的訊號干擾會造成雜訊產生的問題。儘管，一般已 使用成型機（router)或切割製程（cutting pr〇cess)去除基板表 面之電鍍導線，其電鍍導線所殘留的末端線路仍會在高頻 I5 下產生電性訊號傳輸的干擾’以致電性品質下降的問題。 為解決上述電錢導線所產生的缺點，已有許多研究團 隊發展出無電鑛V線之電鑛金屬保護製程。請參閱圖2&至 圖2d所示’圖2係為習知無電鍍導線封裝基板之製程示音 圖，一般稱為 GPP(g〇ld pattern plating)電鍍製程。 20 如圖2a所示，基板2之上下表面皆形成一完整之導電層 21，隨後於導電層21之表面覆蓋有一圖案化光阻層以，二 顯露出基板2表面欲形成之電路佈線。接著，如圖孔所示， 於顯露之導電層21表面電鍵一金屬保護層23，其中該金屬 保護層一般係為鎳/金層。最後，參閱圖及與圖2d步驟，移 1301662 除圖案化光阻層22後並進行餘刻製程，藉由金屬保護層23 #護其下之導電層21即可完成基板2上下表面之圖案化線 路，以形成一線路層24。 雖然此種GPP電鍍製程無需另設有電鍍導線，但是基 5板2表面的線路層24乃全面性覆有一金屬保護層23〇此種& 程不僅耗費過多鎳/金材料，且僅有表面的線路層以覆有鎳 /金層，該線路層24兩側仍顯露在外並未受保護，因此易發 φ 生線路氧化或打線時晶片與基板間電性耦合不佳的情形: 再者，因材料特性相異而易於導致基板表面覆蓋之防焊層 10不易與線路表面之鎳金材料緊密貼合等問題，將影響產品 的可靠性與其使用壽命。 因此，目前亟需一種無電鍍導線之封裝基板之製作方 法，其可提升電路導線之佈線面積，且能提供晶片與封裝 基板、或封裝基板與電路板間良好的電性連接品質，並降 15 低製作成本。 • 【發明内容】 本發明是提供一種封裝基板，且基板表面無需另外佈 • 設電鍍形成電性連接墊用之電鍍導線，其中封裝基板包 • 20括：一具有一上表面、一下表面、與複數個電鍍導通孔之 基板，且電鍍導通孔貫通於基板上表面與下表面；一金屬 層，其位於電鍍導通孔之一内表面、以及基板之上表面與 下表面；複數個電性連接墊，其位於基板上表面之部分金 屬層表面、以及基板下表面之部分金屬層表面；以及一圖 25案化之防焊層，其覆蓋於基板之最外上下表面，並顯露出 7 1301662 之該些電性連接墊。其中，本發明位於基板上表面 訂表面之金屬層分別形成有—圖案化線路。 10 15 ^本發明封裝基板巾，部分電性連接墊與電鍍導通孔 拉、接且另-部分電性連接墊未與電鑛導通孔電性連 接。一具體實施例中’本發明上表面之電性連接塾為第一 電性連接墊與第二電性連接墊，而第_電性連接塾可舆電 鍍ν通孔電性導通’且第二電性連接塾未與電料通孔電 性導通。另—具體實施例中，本發明下表面之電性連接塾 為第三電性連接塾與第四電㈣純，μ三電性連接塾 可與電料通孔電性導通’且第四電性連接塾未與電鑛導 通孔電性導通。 藉此，本發明封裝基板之線路可不受外界空氣氧化及 外界污染物所污染，且本發明之電性連㈣可提供晶片與 封裝基板、或封裝基板與電路板μ好的電性連接品質， 並且增加基板使用壽命。再者，本發明封裝基板表面無需 另外佈設有電鍍導線’不僅可大幅提升基板電路之佈線面 積’並且可有效地避免傳統基板佈設電料線所造成之雜 訊干擾。 本發明亦關於一種封裝基板之製作方法，其主要可利 2〇用一個別形成於基板上表面與下表面之導電層而傳導電 流，以分別進行基板上下表面之電鍍並且形成電性連接 塾’因此本發明方法所製作之基板為一種無電錄導線之封 裝基板，故其製作時無需另佈設電鍍導線。 本發明更提供一種封裝基板之製作方法，其包含的步 1301662 驟有.（a)提供一具有一上表面、一下表面、複數個貫通該 基板上表面與下表面之電鍍導通孔、與一金屬層之基板， 且金屬層是形成於電鍍導通孔之一内表面以及基板之上表 面與下表面，且位於基板之上表面與下表面之金屬層是分 5別形成一圖案化線路；其中，電鍍導通孔貫通於基板上表 面與下表面，部分上表面之金屬層未與電鍍導通孔電性連 接，且部分下表面之金屬層未與電鍍導通孔電性連接；（七) 形成一第一導電層於基板之上表面，以完全覆蓋上表面與 金屬層；（c)形成一具有圖案化之第一阻層於基板之上表面 10與下表面，其中第一阻層係完全覆蓋下表面之金屬層，並 2露出部分上表面之第一導電層；（d)移除顯露於上表面之 苐‘電層，以顯露出部分上表面之金屬層；（e)形成一具 有圖案化之第二阻層，以覆蓋殘露於第一阻層外之第一導 電層’（f)廷鑛形成一金屬保護層於上表面顯露之金屬層表 15面，（g)移除第一阻層、第二阻層、及第一導電層；（h)形 成具有圖案化之防焊層於基板上下表面，並顯露出上表 面之金屬保護層與部分下表面之金屬層；（丨）形成一第二導 電層於基板之下表面與防焊層表面，以完全覆蓋下表I之 線路層與下表面之防焊層；⑴形成一第三阻層於基板之上 20表面與下表面，並圖案化下表面之第三阻層以顯露出部分 下表面之第二導電層；（k)移除顯露於下表面之第二導電 層’以顯露出部分下表面之金屬層；以及（1)冑鍍形成一金 屬保護層於下表面顯露之金屬層表面。 藉此，本發明封裝基板之製作方法俾能增加基板表面 9 1301662 之電路佈線面積，且能提供晶片與封裝基板、或封裳基板 與電路板間良好的電性連接品質。故，本發明製作之無電 鑛導線封裝基板可具有良好的產品可靠性以及長時間的使 用哥命。 5 本發明封裝基板之製作方法，可更包括一步驟（m)，移 除第三阻層與被第三阻層所覆蓋之第二導電層，即獲得一 完整結構之封裝基板。 於本發明封裝基板之製作方法中，基板上下表面形成的 圖案化線路可與電鍍導通孔内表面之金屬層部分導通。 1〇 一較佳具體實施例中，本發明基板上表面之線路，即 為本毛明所述之金屬層，部分上表面線路（金屬層）未與電鍍 導通孔電性連接，而另一部分上表面之線路（金屬層）是與電 錢導通孔内表面之金屬層電性連接。且，基板下表面線路 之電性連接方式可同理推知而相同於上表面線路之設計。 15 -於本發明封裝基板之製作方法中，㈣⑴所形成之第 三阻層可完全覆蓋基板之上表面防焊層及上表面之金屬保 護層，以保護上表面已完成之線路。 此外，本發明金屬保護層主要用以保護被其所覆蓋之 金屬層不受外界空氣氧化及外界污染物所污染。另該金屬 2〇層可為電性連接墊，以作為晶片與封裝基板之電性耦合 用、或封裝基板與電路板之電性耦合用。且在此所述之& 性連接墊之種類無限制，較佳可為打線式半導體封 與晶片電性耦合用之打線焊墊（wire bonding pad，又為 Fmger)、封裝基板與電路板電性耦合用之接觸墊（〇⑽忪以 1301662 -: Pad或Land)、或其組合。 再者’本發明金屬保護層可為不易氧化之金屬材，較 佳可為金、鎳、鈀、銀、錫、鎳/鈀、鉻/鈦、鎳/金、鈀/金、 鎳/把/金或其組合，最佳可為鎳/金（先上錄後上金）。故此， 5本發明電性連接塾除了有助於打線式封裝基板之電性連接 塾與金線的電性連接，亦可降低外界環境造成電性連接塾 氧化之問題’以提商焊球、或金線等植設於電性連接塾的 _ 導電元件之電性品質。 本發明封裝基板之製作方法可為一種無電鑛導線封裝 10基板之製作方法，主要先藉由第一導電層作為電流傳導路 瓜，以提供一電鍍形成於上表面金屬層表面之金屬保護層 所需之電流，而先形成上表面金屬層之金屬保護層；接著， 再藉由第二導電層作為電流傳導路徑，以提供一電鍍形成 於下表面金屬層表面之金屬保護層所需之電流，最後形成 15下表面金屬層之金屬保護層。因此，本發明封裝基板之製 作方法無需於基板表面另外佈設有電鍍導線，不僅可大幅 I #升基板電路之佈線面積，並且可有效地避免傳統基板佈 設電鐘導線所造成之雜訊干擾。 另外，本發明導電層所使用之材料可為習知任一種可 -20導電之金屬材或導電高分子，較佳可為至少一選自由銅、 錫、鎳、鉻、鈀、鎢、及鈦所組成群組之材料。 本赉明無電鍍導線封裝基板之製作方法中，形成導電 層之製程無限制，較佳可採用有電電鍍、無電解電鍍、化 學氣相沈積、物理氣相沈積、濺鍍、蒸鍍或其述方法組合， 11 1301662 更佳可採用濺鍍、無電解電鍍。 再者，本發明金屬層所使用之材料可為習知任一種可 導電之金屬材，較佳可為一銅金屬材，以作為基板表面之 線路層。 5 本發明適用之基板結構可為單層電路板，還可為已完 成前段線路製程之兩層板或多層電路板，且本發明無電鍍 導線封裝基板之製作方法較佳可運用於打線式（wire bonding)封裝基板。 本發明基板所適用之絕緣材料較佳可為有機薄膜介電 10 材或液態有機樹脂材料所組群組之其中一者；上述材質係 可選自 ABF(Ajinomoto Build-up Film )、 BCB(Benzocyclo-buthene)、LCP(Liquid Crystal Polymer)、 Pl(Poly-imide) 、 PPE(Poly(phenylene ether)) 、 PTFE(Poly(tetra-fluoroethylene)) 、 FR4 、 FR5 、 15 BT(Bismaleimide Triazine)、芳香尼龍（Aramide)等感光或非 感光有機樹脂，或亦可混合環氧樹脂與玻璃纖維等材質所 構成。 再者，本發明中所使用之阻層可為習用微影製程所適 用之阻層材料較佳可為一光感材料，且該光感材料可為乾 20 膜（dry film)、液態光阻或其組合。且，本發明中阻層之形 成無限制，較佳可利用印刷、旋轉塗佈、貼合、化學沈積、 物理沈積、或前述方式之組合。 本發明封裝基板之製作方法是形成上下表面之線路層 後，再藉由基板上下表面分別形成的導電層作為電流傳導 12 1301662 之用，以分別於上表面與下表面形成一金屬保護層，而排 除傳統另設有電鑛導線之線路佈設。故此’本發明導線封 裝基板之製作方法可為一無電鍍導線封裝基板之製程，並 且可滿足「細間距封裝」（fine pitch package)之需求，以製 5 作一高緻密化電路佈線之封裝基板。再者，本發明封裝基 板之製作方法不僅有效地利用錄/金材料並降低製作成 本，並且可提升產品之電性品質，以增加產品之市場競爭 【實施方式】 ~ 請參閱圖4所示，係為本發明一較佳具體實施例之無電 鍵導線之封裝基板示意圖。 本實施例封裝基板3之上表面包含有可與電鍍導通孔 4〇電性連接之第一電性連接墊36卜以及未與電鍍導通孔4〇 15 20 電性連接之第二電性連接墊362。其中，第一電性連接墊36ι 與第二電性連接墊362是位於圖案化之金屬層32表面。第一 電I4生連接墊361的邊緣四周未全部被防焊層37所覆蓋，並且 顯露出大面積的電性連接區，以利於晶片封裝打線之作業。 本實轭例封裝基板3之下表面包含有可與電鍍導通孔 40電f生連接之第三電性連接塾⑹、以及未與電鍍導通孔仙 電性連接之第四電性連接墊364。其中，第三電性連接墊363 與第四電性連接墊364是位於圖案化之金屬層32表面，且第 =電性連接墊363與第四電性連接墊364皆未被防焊層37 ^是盖。料，本例上表面之第二電性連接塾如的周圍係 白被防焊層37所覆蓋。 13 25 1301662 本例中所有電性連接墊361、362、363、364皆為鎳/金 之夕層金屬結構，除了 :有助於打線式封裝基板之電性連接 墊與金線的電性連接，還可增加基板之抗環境影響性。 然而’本發明封裝基板之製作方法可無限制，以下所 5 敘述之方法僅為本發明一較佳具體實施例，並非用以限定 本發明封裝基板之製作方法。 請參閱圖3所示，圖3(a)至圖3(j)為本發明一較佳實施例 無電鍍導線之封裝基板之製程示意圖。 首先，如圖3(a)所示，提供一基板3，且基板3之上表面 1〇 3〇1與下表面302皆形成有一銅箔31，以構成核心基板結 構。本實施例基板3包含有一上表面301、一下表面3〇2、複 數個貫通於基板上下表面之電鍍導通孔4〇及一金屬層32。 其中金屬層32是形成於電鍍導通孔4〇之内表面、以及基板3 之上表面301與下表面302,且位於基板3上表面3〇1與下表 15面302之金屬層32是個別形成一具有圖案化之線路。其中， 該基板3可為單層電路板，還可為已完成前段線路製程之兩 層板或多層電路板。 本實施例基板3表面形成一具有圖案化線路之方法，是 採用圖案化蝕刻製程而得，且本例基板3表面所形成之金屬 20層32即為基板表面的線路。當然，本發明基板表面形成圖 案化線路之方法不限於本例所述方式。在此是採用一銅金 屬作為線路導線。 此外，於本例基板3上表面之線路，即為上表面所形成 之金屬層32所形成，且部分上表面金屬層32(線路）是未與電 1301662 锻導通孔4032電性連接，且另一部分上表面之金屬層32(線 路）是與電鍍導通孔40電性連接。相同地，部分下表面金屬 層32未與電鍍導通孔4〇電性連接，且另一部分下表面金屬 層32是與電鍍導通孔40電性連接。 接著’如圖3(b)所示，形成一第一導電層33於基板3之 上表面’且完全覆蓋基板3上表面3〇1與上表面金屬層32， 以作為後續上表面電鍍製程之電流傳導路徑。其中，該第 導電層33較佳係可採用有電電鍍、無電解電鍍、化學氣 相沈積、物理氣相沈積、濺鍍、蒸鍍或其述方法組合；更 佳可採用濺鍍 '無電解電鍍。 後於基板3之上表面與下表面形成一第一阻層，並 2再藉由圖案化製程以形成一具有圖案化之第一阻層34。 $中’第-阻層34是完全覆蓋下表面之金屬層32，並顯露 出部分上表面之第一導電層33。 15 20 “閱圖3(e)所示，移除上表面所顯露 — 須再要之金屬，故本實施❹ 阻層外的第一導電層33。其『殘露於第- 同第-阻層34之开m 第一阻層35之形成係如 構。 之开/成方法’以提供-如圖柳所示之基板結 然後，如圖3(e)所示 '進行 保護層-上表_露，二-移=表金: 15 13 ο 1662 1 ^ 之第一阻層34、第二阻層35、及第一導電層33，即獲得一 如圖3(f)之基板結構。其中，上表面之金屬保護層％已形 成+，而該金屬保護層36包含有可與電鍍導通孔4〇電性導通 之第一電性連接墊36卜以及電性未導通之第二電性連接墊 5 362(即為本例打線式封裝基板上表面之獨立打線焊墊）。 待基板3上表面完成上述製程後，為了保護基板3上下 表面之銅金屬線路，即形成一防焊層37如綠漆或黑漆材料 • 於基板3之表面，再經圖案化製程以顯露出上表面之金屬保 護層36以及下表面之部分金屬層32，且該基板結構請參閱 1〇圖3(g)所示，而該防焊層Ρ係可以塗佈、印刷或貼覆等方 式，覆蓋於基板上下表面。丨中，了表面所顯露之金屬層 32將作為後續形成下表面之金屬保護層％之區域。 卜接著，進行基板下表面之製程，如圖3(h)所示，形成一 f二導電層38於基板3之下表面與防焊層37表面，且完全覆 15盍住基板下表面與下表面防焊層37，以作為後續下表面電 • 鍍製程之電流傳導路徑。唭中，該第二導電層％較佳係可 採用有電電鍍、無電解電鍍、化學氣相沈積、物理氣相沈 積、濺錄、蒸鍍或其述方法組合；更佳可採用錢鍵、 解電鍍。 “、、电 • 20 之後，形成第三阻層39以覆蓋於基板3之上表面與下表 下表面之第二阻層29並且經過一圖案化製程以顯露出 I表面之部分第二導電層38 ;隨即移除下表面顯露之第二 導電層38 ’即獲得一如圖3⑴所示之基板結構。 進行下表面電鍍製程，係如圖3⑴所示，於下表面顯露 16 1301662 之導電層32區域電鍍形成一鎳/金材之金屬保護層％。 接著，經由前述製程，該形成之金屬保護層36包含有 可與電鑛導通孔40電性導通之第三電性連接墊363、以及電 性未導通之第四電性連接墊364。最後，移除基板上下表面 5之第二阻層39與第三阻層39所覆蓋之第二導電層38，即完 成了本貝施例無電鍍導線封裝基板3之製程，且經由本例製 程所形成之基板結構係如圖4所示。 故此，於本實施例基板3上表面之電路佈線中，金屬保 護層36包含了複數個電性連接墊361、362，且該等電性連 10接墊均用以作為晶片（圖未示）與打線式封裝基板3電性耦合 用之打線焊墊。於本實施例基板3下表面之電路佈線中，金 屬保護層36包含有複數個電性連接墊363、364，且該等電 性連接墊均用以作為封裝基板3與電路板（圖未示）電性耦合 用之接觸墊（contact pad或Land)。 15 除了本實施例所述之電性接觸墊之外，凡基板需進行 電鍍鎳/金製程部分，皆可藉由本發明揭示之方法而形成其 電鍍鎳/金之結構。 八 綜上所述，本發明無電鍍導線封裝基板之製作方法不 僅可降低製作成本且提升產品良率，以增加產品之市場競 2〇肀力。再者，本發明製作方法除了可增加基板電路導線之 佈線面積，無需於整層的線路層表面均鑛有錄金層，如此 可大幅降低電鍍鎳/金之成本，且還可提供晶片與封裝基 板、或封裝基板與電路板間良好的電性連接品質，而免除 導線氧化的問題。 17 1301662 上述實施例僅係為了方便說明而舉例而已，本發明所 主張之權利範圍自應以申請專利範圍所述為準，而非僅限 於上述實施例。 - 5 【圖式簡單說明】 圖1係習知具有電鍍導線之封裝基板之剖面示意圖。 圖2⑷至圖2⑷係習知無電鍍導線之封裝基板之製程示意 圖。 圖3⑷至圖3⑴係本發明-較佳實施例無電鑛導線之封裝基 10 板之製程示意圖。 圖4係本發明一較佳實施例無電錢導線之封裝基板之示音、 圖。 〜 【主要元件符號說明】 1基板 12 I/O接點 21導電層 24線路層 32金屬層 35 第二阻層 38第二導電層 301上表面 10線路層 13金屬保護層 2 2光阻層 3基板 33第一導電層 36金屬保護層 39第三阻層 302下表面 11電鍍導線 2基板 23金屬保護層 31銅箔 34第一阻層 37防焊層 40電鍍導通孔 361第一電性連接墊 363第三電性連接墊 362第二電性連接墊 364第四電性連接墊 18 15

Claims (1)

1301662 f 第95107615號，97年6月修正頁 一一___1 十、申請專利範園·· 1· 一種封裝基板，係包括·· 具有一上表面、一下表面、與複數個電鍍導通孔之 基板二且該等電錢導通孔係貫通㈣基板上表面與下表面； 5 一金屬層，係位於該等電鍍導通孔之一内表面、以及 該基板之該上表面與該下表面，其中位於該基板上表面與 t 下表面之該金屬層係分別形成有一圖案化線路； 複數個電性連接塾，係位於該基板上表面之部分該金 屬層表面、以及該基板下表面之部分該金屬層表面，其中 10部分該等電性連接墊係與該電鑛導通孔電性連接，且另一 4刀忒等電性連接墊係未與該電鍍導通孔電性連接；以及 一圖案化之防焊層，係覆蓋於該基板之最外上下表 面並顯4出相對應之該些電性連接墊。 2·如申請專利範圍第1項所述之封裝基板，其中該上 15表面之該等電性連接墊係為第一電性連接墊與第二電性連 接墊，該第一電性連接墊係與該電鍍導通孔電性導通，該 第一電性連接墊係未與該電鍍導通孔電性導通。 3·如申請專利範圍第1項所述之封裝基板，其中該下 表面之該等電性連接墊係為第三電性連接墊與第四電性連 2〇接墊’該第三電性連接墊係與該電鍍導通孔電性導通，該 第四電性連接墊係未與該電鍍導通孔電性導通。 4·如申請專利範圍第1項所述之封裝基板，其中該等 電性連接墊係為一材料，且該材料係為金、鎳、鈀、銀、 錫、鎳/纪、鉻/鈦、鎳/金、鈀/金、鎳/把/金或其組合。 1 1301662 ^ 5.如申請專利範圍第1項所述之封裝基板，其中該基 板係為單層電路板、已完成前段線路製程之兩層板或多層 電路板之其中一種。 6·如申請專利範圍第1項所述之封裝基板，其中該基 5 板係為打線式封裝基板。 7· —種封裝基板之製作方法，其包括以下步驟： (a) 提供一具有一上表面、一下表面、複數個電鍍導通 孔、以及一金屬層之基板，其中，該金屬層係形成於該等 電鍍導通孔之一内表面、以及該基板之上表面與下表面， 10位於該基板之上表面與下表面之該金屬層係分別形成一圖 案化線路；其中，該等電鍍導通孔係貫通於該基板上表面 與下表面，部分該上表面之金屬層未與該等電鍍導通孔電 性連接，且部分該下表面之金屬層未與該等電鍍導通孔内 表面之金屬層係電性連接；

(b) 形成一第一導電層於該基板之該上表面，以完全覆 蓋該上表面與該金屬層； (0形成一具有圖案化之第一阻層於該基板之上表面 與下表面，其中該第一阻層係完全覆蓋該下表面之該金屬 層，並顯露出部分該上表面之.該第一導電層； ▲⑷移除該上表面顯露之該第—導電層，並顯露出部分 该上表面之該金屬層； (e) 成 具有圖牵 系化之第二阻層，以覆蓋殘露於該第 一阻層外之該第一導電層； (f) 電鍍形成一金屬保含雈s 菊1示邊層於該上表面顯露之該金屬 2 1301662 層表面； (g) 移除該第一阻層、該第二阻層、及該第一導電層； (h) 形成一具有圖案化之防焊層於該基板之上表面S與 下表面，並顯露出該上表面之該金屬保護層與部分該下表 5 面之該金屬層； (1)形成一第二導電層於該基板之該下表面與該防 層表面； (j) 形成一第三阻層於該基板之上表面與下表面，並圖 案化下表面之第三阻層以顯露出部分該下表面之該第二 10 電層； 一 (k) 移除該下表面顯露之該第二導電層，以顯露出部分 該下表面之該金屬層；以及 (l) 電鍍形成一金屬保護層於該下表面顯露之該金屬 層表面。 15 8.如申請專利範圍第7項所述封裝基板之製作方法， 更包括一步驟（m)’移除該第三阻層與該被第三阻層所覆蓋 之第二導電層。 9.如申請專利範圍第7項所述封裝基板之製作方法， 其中孩基板係為單層電路板、已完成前段線路製程之兩層 20 板、或多層電路板之其中一種。 !〇·如申請專利範圍第7項所述封裝基板之製作方法， /、中另 4为該上表面之該金屬層與該等電鍍導通孔電性 連接，且另一部分該下表面之該金屬層與該等電鍍導通孔 電性連接。 1301662 11·如申請專利範圍第7項所述封裝基板之製作方法， 於該步驟⑴中，該形成之第三阻層係完全覆蓋該基板上表 面之該防焊層、與該上表面之金屬保護層。 12. 如申請專利範圍第7項所述封裝基板之製作方法， 5 其中该金屬保護層係包含複數個電性連接塾。 13. 如申請專利範圍第12項所述封裝基板之製作方 法’其中該等電性連接墊係為一焊球墊。 14·如申請專利範圍第12項所述封裝基板之製作方 法’其中該等電性連接墊係為一打線焊墊。 10 15·如申請專利範圍第7項所述封裝基板之製作方法， 其中該金屬保護層係為一材料，且該材料係為金、鎳、鈀、 銀、錫、鎳/把、鉻/鈦、鎳/金、鈀/金、鎳/把/金、或其組 合。 16.如申請專利範圍第7項所述封裝基板之製作方法， 15 其中步驟（f)係藉由該第一導電層傳導電流，以進行該上表 面之電鍍。 17·如申請專利範圍第7項所述封裝基板之製作方法， 其中步驟（1)係藉由該第二導電層傳導電流，以進行該下表 面之電鍍。 20 18·如申請專利範圍第7項所述封裝基板之製作方法， 其中該等導電層之形成係利用物理氣相沈積、化學氣相沈 積、蒸鍍、濺鍍、有電電鍍、無電電鍍、或其前述方法之 組合。 4 1301662 19. 如申請專利範圍第7項所述封裝基板之製作方法， 其中該導電材料係為至少一選自由銅、錫、鎳、鉻、鈀、 鎢、及鈦所組成群組之材料。 ----〆; I 20. 如申請專利範圍第7項所述封裝基板之製作方法， 5 其中該金屬層係為一銅金屬材。 21 ·如申請專利範圍第7項所述封裝基板之製作方法， 其中該基板係為單層電路板。 22.如申請專利範圍第7項所述封裝基板之製作方法， 其中该基板係為多層電路板。 〇 23·如申請專利範圍第7項所述封裝基板之製作方法， 其中該基板係為打線式封裝基板。 24.如申請專利範圍第7項所述封裝基板之製作方法， 其中該等阻層係為一光感材料，且該光感材料係為至少一 選自由乾膜、及液態光阻所組成群組之材料。 5 25·如申請專利範圍第7項所述封裝基板之製作方法， ”中孩專阻層之形成係利用印刷、旋轉塗佈、貼合、化學 沈積、物理沈積、或前述方式之組合。 5