TWI301649B - Bga package and manufacturing method thereof - Google Patents

Description

1301649 九、發明說明： 【發明所屬之技術領域】 本發明是有關於球栅陣列封裝（BGA)的晶片封裝及其 ，造的方法；尤指一種具有更優越之可靠性，並有：佳的 ，面性質及墜落測試結果之BGA封裝法；界面同時，本發 ::也有關於一種BGA封裝的製造方法，其將接墊的開放心 —刻至防焊罩下方，以在底部中央形成—平面餘刻區盘 外緣形成傾斜㈣區，而提供了焊料更大的搭接區域。 10 15

【先前技術】 雖然積體電路朝向輕薄細小而發展，但是積體電路封 衣所擴張的導線數目是有增無減；針腳陣列封襄法（ΜΑ) 的發展，是為了解決在-個小小的封裝載體内須要大量的 導線數目㈣題’而為能在小小的面積巾擁有大量的導 線，PGA載體因針腳及導線太脆弱而容易斷裂，故積體密 度因此而受限。 、 為了克服PGA封裝上的缺點，有一種方式便是使用近 來愈來愈普遍的BGA封裳基板。嶋封裝基板使用的焊球 車父針腳更纖細，因此使得基板上可有高積體密度。通常遍 封裝基板是用以嵌置半導體晶片。 為了更進V 了解此項發明的背景，以下將對於一般 B G A封裝基板做一番介紹。 參考圖卜為-般組襄有半導體晶片之謝封裝橫截面 視圖，其中以焊球60代替針腳。 20 1301649 最初，準備一些銅箔基板（CCL)1〇，每個銅箔基板⑺ 都#工過心準的光照钱刻（photolithographic)製程以預先在基 板上形成電路圖案。

10 15

然後’將每個帶有電路圖案的銅箔基板1〇彼此擠壓形 成一個薄板狀的結構，接著加工以形成引洞（via hole) 20, 再以銅箔30電鍍於引洞（via h〇ie) 2〇，使每個銅箔基板1〇上 的電路圖案可導電連接。 在薄片狀的銅箔基板上的一側所形成的銅箔3〇上，可 藉由光蝕刻形成一個半導體晶片嵌合用之接墊的電路圖 案，如·接線針腳50。同樣地，接墊電路圖加上焊料6〇， 即焊墊電路圖70,亦形成於銅箔基板結構的另一側之銅箔 30上。 在銅箔基板10的銅箔30上形成了接墊50及7〇的電路圖 案之後，使用光感應成像防焊罩（PSR)墨水以形成防焊光 罩，目的是為了保護在銅箔30上的電路圖案，以及在焊接 過程中預防電路圖之間彼此形成焊橋連接。 接著，藉著在電路圖上形成偶氮化合物膜，使接觸到 焊墊，接著以一固化步驟移除附著在線腳5〇或將形成焊墊 70位置的防焊光罩80。 在形成了接墊如線腳50和焊墊70後，接著進行一防止 接墊氧化的表面處理步驟，即藉由無電電鍵金而形成一層 鎳/金鍍層。 θ 更詳細地說，接墊如線腳5〇或焊墊7〇都將會被鍍上 鎳，形成一鎳鍍層91到一預設高度，如3_5//m。 1301649

^金應用於未電㈣接墊观7叫，金會擴散進 墊的銅結構中，而無法於此層上進行表面處理步驟。 因此，先鍍一層鎳後再鍍上金，可防止 入銅的結構中。 H —擴散進 …接著，在鎳鑛層上面形成—具有預設高度如G.03-0.07 微米的金鍍層92，以增加焊料6〇的親合性。因此，完成一 具有可組裝半導體裝置的腳針及用來貼附焊料之焊 BGA封裝。 10 15

4在此類傳統BGA封裝中，鎳/金鍍層的形成不單只是保 護由導電金屬如銅製得的焊墊7〇以防其氧化，更可以提供 丈干料60更大的親合性，然而，因為鍍層卯中的鎳與焊料⑼ 中的錫產生反應’故會產生金屬間化合物（intemetaiiic compounds) 〇 個咼速衝擊測試如墜落試驗顯示，在焊料及鎳/金鑛 層9〇兩者的界面容易發生斷裂，因為在鎳/金鍍層間的金原 子/、知料產生了反應而有了易碎的金屬化合物的出現。 曰這也因此使得焊料60與焊墊容易分開。為了解決此問 題，在BGA封裝製程，完成半導體晶片組裝的接墊或焊墊 中’使用有機焊料保護膜（OSP)來替代鎳/金鍍層90。 在加上焊料的焊墊上形成鎳/金鍍層90的狀況下，有機 烊料保護膜（〇SP)會在焊墊上成膜並使開放的焊墊之塗層 導電。 其後’經過有機焊料保護膜（OSP)處理的BGA封裝基 板，遇須再經一線上（in_iine)製程，其包括預烤（prebake)， 20 1301649

10 15

晶元接著（die attach)，晶元接著固化（die attach curing)，電 漿處理（plasma)及打線接合（wire bonding)，才將導體元件接 合在形成於BGA封裝基板一側的焊墊上。 將半導體元件接著於接墊上之線上製程（in_line process)’還須經過一後段封裝製程（back-end process)，包 括預烤（prebake)、電聚處理（piasma)、封膜前固化（pre-m〇ld curing)、封膜後固化（p〇st_m〇id curing)、焊料接著（solder attach)及紅外線迴焊（ir refi〇wer)，以使焊料接著於連接在 BGA封裝基材另一侧的焊墊上。 然而經由圖3顯示BGA封裝製程中使用有機焊料保護 膜是有缺點的’因為使用有機焊料保護膜在焊墊的鍍層上 會受到線上製程（in-line process)或後段封裝製程（back-end process)的熱損傷’尤其是在後段封裝時的封膜前固化處理 達到175°C或更高’這會造成有機焊料保護膜的破壞。 參考圖4,焊點剪力測試顯示在bgA封裝基板上形成搭 接針腳及焊墊的鍍層上的有機焊料保護膜，會在線上製程 (in-line process)及後段封裝製程（back-end process)中受到 熱破壞。 由圖5顯示’當焊料與沒有達到預定蝕刻深度的平面鍍 2〇 層170接合時，有機焊料保護膜200將被熱破壞，而所剩下 之有機焊料保護暝200則使得鍍層170和焊料600間的搭接 面積減少’亦防止了鍍層170中的銅與焊料600中的錫發生 作用，抑制產生金屬間化合物7〇〇。

Claims (1)

1. l3〇l649

   刻步驟後於該餘刻區進行一 一表面處理步驟。

   十、申請專利範圍·· 1. 一種製造BGA封裝基板的方法，包含了下列步驟： 準備一具有接墊之BGA封裝基板； 塗覆一絕緣層於該BGA封裝基板上，並形成一缺口以 露出該接墊，該缺口直徑小於該接塾；以及 蝕刻自該接墊之該外露表面到該絕緣層塗覆區域的一 部份，以形成一具有凹槽構形之蝕刻區。 2·如申請專利範圍第1項所述之方法，其中該準備步 驟包含： 處理一銅箔層板以形成複數個引洞，以使該基板上之 層與層間導電連結； 以銅電鍍該銅箔層板與該等引洞以形成一鍍層；以及 於該鍍層上進行一光蝕刻程序，以形成電路與接墊之 電路圖案。 、3 ·如申喷專利範圍第1項所述之方法，其中該蝕刻區 為底部中央平面，以及一傾斜之周邊。 ▲ 4.如中請專利範圍第i項所述之方法，其中該缺口與 该钮刻區同樣形成—具有閃的磨益形結構。 5.如申請專利範圍第i項所述之方法，其更包含在钱 6. 步驟後3 口間以幵 18. 1301649 7·如申請專利範圍第6項所述 驟包含：

   之方法，其中該沉積步 ，覆-黏性防焊劑（post_flux)於該餘刻區上； . #由該防焊劑貼上傳導連接材料於該接墊上；以及 .5 料接墊上之該傳導連接材㈣彳卜紅外線迴焊以 ^金屬間化合物，使該傳導連接物質結合於該餘刻區。 8Ht專利範圍第7項所述之方法，其中在該姓刻 =與該傳導連接物質間之該金屬間化合物，係形成於已覆 蓋該絕緣體的該蝕刻區之周圍。 1〇 9·如中請專利範圍第6項所述之方法，其中該傳導接 合物質為一焊料。 10*種製造BGA封裝基板之方法，包含下列步驟： 準備一具有接墊之BGA封裝基板； 塗覆一絕緣層於該BGA封裝基板上，並形成一缺口以 15 露出該接塾，該缺口直徑小於該接墊； 蝕刻自该接墊之該外露表面到該絕緣層塗覆區域的一 瞻部份，以形成一具有凹槽構形之蝕刻區；以及 礙置一半導體晶片於該BGA封裝基板中，進行該半導 體晶片之封膠。 20 1丨·如申請專利範圍第10項所述之方法，其中該準備 步驟包含： 處理一銅箔層板以形成複數個引洞，以使該基板上之 層與層間導電連結； 以銅電鍍該銅箔層板與該等引洞以形成一鍍層；以及 19 1301649 G 於該鑛層上進行-光敍刻程序，以形成電路 電路圖案。 一女公 12·如巾請專利範圍第1G項所壤之方法，其中該㈣ 區為底部中央平面，以及一傾斜之周邊。 13·如申請專利範圍第10項所述之方法，其更包含在 蝕刻步驟後於該蝕刻區進行一表面處理步驟。 匕各

   10 15

   20 14.如申請專利範圍第10項所述之方法，其在表面處 理步驟後，更包含了沉積-傳導連接物質於該_區與該 缺口間以形成一外部端子，該蝕刻區比該缺口之截面積更 寬。 、 15·如申請專利範圍第14項所述之方法，其中配置步 驟包含： _ 塗覆一黏性防焊劑（P〇St-flUX)於該蝕刻區上； 藉由該防焊劑貼上傳導連接材料於該接墊上；以及 於該接塾上之該傳導連接材料進行一紅外線迴焊，以 形成一金屬間化合物，使該傳導連接物質結合於該蝕刻區。 16·如申請專利範圍第15項所述之方法，其中在該蝕 刻區與該傳導連接物質間之該金屬間化合物，係形成於已 覆蓋該絕緣體的該蝕刻區之周圍。 17 ·如申凊專利範圍第14項所述之方法，其中該傳導 連接物質為一焊料。 18· — BGA封裝基板，包含： 一外部電路層，該外部電路層含有一經蝕刻而具有凹 形表面之接塾；以及 20 1301649

   一絕緣層，形成於該外·部電路層上，該絕緣層具有一 锋暴路.亥接墊，該缺口之直捏小於該接塾，以顯露部分 ^凹形表面，且該凹形表面之周圍被該絕緣層覆蓋，並於 该絕緣層之下表面及該凹形表面之間產生一間隙。 19·如申請專利範圍第18項所述之基板，其更包含一 連接材料層，形成於該絕緣層與該接墊上之凹形表 間隙與該缺口之内外。

   10 20. 如申請專利範圍第18項所述之基板，其更包含在 钮刻步驟後於該姓刻區進行一表面處理步驟。 21. 如申請專利範圍第18項所述之基板，其中該蚀刻 區為底部中央平面，以及一傾斜之周邊。 22· —種BGA封裝，包含： 一基材； 一第一外部電路層，形成於該基材之第一表面上，其 包含打線接合用的第一接墊，且該第一接塾係為平面；-斤一第二外部電路層，形成於該基材相對該第一表面之 -第二表面上，其包含一經蝕刻而具有凹形表面的第二接 20 一絕緣層，形成於該第一與該第二外部電路層上方， 其具有開口暴露該第一與該第二接塾，而暴露該二二接塾 之開口直徑係小於該第二接墊，以顯露部分該凹形表面， 且該凹形表面之周圍被該絕緣層，並於該絕緣層之下表面 及該凹形表面之間產生一間隙； -晶片’嵌合於該第-外部電路層上方的該絕緣層 21 1301649 G -' ..·-_.r. 上，並打線接合至該第一接墊；以及 一連接材料，形成於間隙中，以及形成於該第二外部 電路層上方的該絕緣層之該缺口内外。 23.如申請專利範圍第22項所述之BGA封裝，其更包 5 含在餘刻步驟後於該姓刻區進行一表面處理步驟。 24·如申請專利範圍第22項所述之封裝，其中該 餘刻區為底部中央平面，以及一傾斜之周邊。

   22 1301649

   1301649 」.f …y...j ί /////// / /~Ζ ////////////

   圖8G

   i- 圖8H

   圖81 1301649

   圖8K 1301649

   1301649

   圖80 · 1301649

   圖8P