TWI300645B - - Google Patents

Description

1300645 九、發明說明： 【發明所屬之技術領域】 本發明有_〜種電翻服器之電源順序控制電 【先前技術】 兒 村学枝賴妙，電子製造#的高速發 的日常生活和工作㈣來越普及。人們在腦在人們 大的功能的同時也希望著電腦的價格越來越偏宜、。二=來越強 性價比成為推動電子產業界工作人員不斷探索的=腦， S^empsey伺服器系統用於控制諸如處理器、記2二3 式，針對此種情況，本發明作者提出了寫控制程 電路，其可簡化電路，節約成本，提^==易貫現之替換 【發明内容】 Λ t ° 妨畚ίί明？!目的在於提供一種電源順序控制電路及j：方牛苴 放棄了先所英特爾Dempsey飼服系統葬由接田=及”方法，其

EPGA hxf3iR 控制器和小包裝的零件，卻達到了同樣的效果。㈣統邈輯 槪組電路、四降壓模提制ί”括-穩 按下電源按鈕後，得到一高雷平1味才t、、且电路，其猎由使用者 路，依次啟動各模組電路，藉此透過該穩顧組電 理器等，部件，北橋晶片、南橋晶片、中央處 理器飼服系原先英特爾De即sey令央處 -些供因的：：電:件為- 些小包裝零件，以及 積及降低了工成二具有=了咖電路板)的面 JMl不思我。另，本發明根據英特爾 1300645 關於電源配送指導以及電源與重置邏輯順序 特爾晶片組的使用規格。 k、凡王付σ央 為使對本發_目的、構造特徵及其功能有進—步的瞭解， 配合圖不詳細說明如下： 、 【實施方式】 參關1所示，其為本發明電路設計的方塊示賴。所 括五組電源滅，主要由電職源接頭的電源（ps—爾❿， Powei· Sufpply—Po· Gcx)d，電源供應良好）訊號1〇1控制兮 電源訊號101確定舰器電源是否開啟，其為高電平有效 啟後，該電源訊號m為高電平，其利用 ^ 依次給北橋晶片（MCH)、南橋晶片卿2)、全緩 g ^(FBDIMM,Fully-Buffered-Dual-Inllne-Mem〇^ Γ匯ΙΐΤΐΓSlde Bus)以及中央處理器核心電壓_ Vcore)提供工作電源。 一為避免该電源喊1〇1控制上述多組電源電壓的啟動時產生 衰弱現^ ’该電源訊號1〇1須先經過一穩壓模組1〇再輸入下一 組。巧壓模組10起到提高該訊號1〇1的負載驅動能力的作用： 而降壓模組20、3G、4G、6G起到降壓的作用，分別將各自輸 電，轉換為所需要的電壓，且各自致能端（Enable，簡稱EN) J 為冋電，吋動作同時電源良好端(p〇Wer G〇〇d，簡稱pG)輸出一高 電平訊號：另、，延時模組5°、7° _彳延時穩定各自輸人訊號的作 用，該訊號經過延時穩定後才輸入下一模組。 當使用者接通対腦電源接頭的電源後，該電源訊號101就 為高電平，其_穩顯組H)後輸出—高電伟號。第—降麵 組20之致能端⑽)接收到該高電平訊號後開始動作，其將電 入端⑽，壓P12V—F轉化為電源輸出端⑽τ)之第—電源訊號 源ίί，再分別送至北橋晶片⑽)和南橋晶 片（ESB2)作為，、工作電壓，同時，第一降壓模組2〇還輸出 平訊號PWRGD—1. 5V—MCH給下個模組。 1300645 PWRGD-L 5V-ra P1V8且於絲輸入端電壓P12^化為第二電源訊號 號pwi®，8V^衝=嵌f憶體模組，同時還輸出一高電平訊 拉弟二卜壓杈組40之致能端（EN)〇 組40開始動作’其將電源輸人端⑽電壓 好端ώ‘的—-ΐ 輸送，端匯流排，其電源良 後輸出一 VTT pwpr^ !：千讯唬猎由弟一延打模組50延時穩定作用 第四降顧线===，該敗_峨接著輸入到 並送入Λρ12ν，其輸出第四電源訊射—徹 至第^賴組频PG触的高電平訊號再送 哕電組70輸出一第五電源訊號SYS-PWRGD給

IntPrr>nnnM〇 入H牛連（PCI，Penpheral Component 部件送電的電Li序^件。藉此，伺服器完成啟動時給各功能 降壓m且3明ίίΐί於提供三種模組電路’即穩壓、 功能，進行減部件^^ I自依縣臨的致能峨完成各自的 本發明為實# ιοί 2 = S穩壓模組1G核心部分電路。電源訊號 « NTO 210 J ^ 弟NMOS210源極接地，其汲極藉由一電阻22 :第^咖的 1300645 …請參閱圖3所示，其為第一降壓模組2〇核心部 该電路採用了一整流器3〇〇,於本實施方式中苴梭用雔 (脈寬調製）控制和驅動積體電路（刪146)，該^器^ = 反相的工作，它能降低輸人和輸出濾波器的要求，藉此兩i 敗二2。其致能端（SS1/SD)接收到高電平訊號2301後而該 正抓态300開始工作。其電壓輸入端（vcm)經過一電阻，= 到一 P5V電源訊號上且同時該輸入端（VCH1)經過一電容 ^ 地。其輸出電壓回饋端（FBI)藉由一電阻33〇連接到1 ™ΓΓ} (FB1) =串連之紐連在該電阻330兩端。藉此，調= ί Ξ 值。f本_彳巾，賴議為1. G5 ^姆 2時’該整流器300的電源良好端⑽⑹還輸出一I: 給=個模組。3，降壓模組3G、4G、6Q轉照第 ^ 2路’根據輸人的P12V、簡、⑽電源訊號，調“電^ 麵組20中電阻33〇、電阻⑽的電阻之阻值/，、I 到所需之電源訊號HV8、P_VTT、PJ(XP。 兮:茶晒4所不，其為第—延時模組5G核心部分電路。 该氣路訊號輸入端訊號4〇〇1依次串連一電阻41〇、一 電阻並連一二極體傷，且該二極體43 ^ ^ ^接該電容。另，該電容420 一端接地，另二ί 兮妾到-起隔離内外部電路且能穩定訊號作用的緩衝器姻 =衝器、440輸出訊號棚2。該電路中，藉由調節電阻細 各420可以調節該電路的延時時間，電阻之阻值和電^电 J電容值的乘積即為所需的延時時間。於本實 =55. 容，1微法特，其乘積即為戶^的^ Γ ，延時模組70也可參照該延時模組5〇的電 路，调整其相應於電阻權及電阻伽之電阻阻值，得到所= 1300645 時的時間。 全邱，=出本务明的實質重點，故上述並非為實施本發明的 S，ϊί”知電路部分以及重複類似部分均有所略去3 負述、参照本實施方式完全可再ί見本發日月。 作 限定施?含本= 月il，佳實施例而已，並非用來 艾化與修飾，料本發明專利範騎涵蓋。 彳作的均專 【圖式簡單說明】 圖1為本發明電路設計的方塊示意圖。 圖2為穩壓模組1〇核心部分電路。 圖3為第一降壓模組2〇核心部分電路。 圖4為第一延時模組50核心部分電路。 101 10 20 30 40 50 60 70 210 220 230 240 300 310 320 330 【主要元件符號說明】 ° 電源訊號 穩壓模組 第一降壓模組 第二降壓模組 第三降壓模組 第一延時模組 第四降壓模組 第二延時模組 第一 NM0S電晶體 電阻 第二NM0S電晶體 電容 整流器 第一電阻 第一電容 第二電阻 9 1300645 340 第三電阻 ’ 350 第二電容 360 第四電阻 2301 南電平訊號 3001 訊號 4001 訊號 4002 訊號 410 電阻 420 電容 φ 430 二極體 440 反向器

Claims (1)

1. .1300645 十、申請專利範圚： 控制，其^源順序控制電路，應用於電腦系統啟動時電源順序 一穩壓模組電路，龙古^ 口 輸入端為該電源順序控'制電路^^負載驅動能力’其訊號 若干降壓模組電路， 第四降_組電路，路^有第—、第二、第三、 電路可將其電壓輸入端電』降:為=二時，該等降壓模組 給相應電腦系統部件作為 絲二而电堊，由其輸出端輸出 良好=輸”電平訊源，同時其電源 右干延時模組電路，該等 ^二 電路，其可將輸入之訊號延時後以有^ 1二延時模組 訊號的作用，· 便冉輸出起到延時穩定該輸入 其中’該電源順序控制電路由該雷 制^顯組電路、第-降壓模組電路訊號控 延時模組電路依次ί性電;4四頭降^模組電路、第二 2 5 ====電_想相__部件。 —降壓槿棒Φ專利千圍項所述的電源順序控制電路，其中第 杈輪出弟一電源訊號給北橋晶片、南挎曰片，筮- II久网 鐘、隹n:弟一延Μ吴組輸出第五電源訊號給系統時 屯子木成驅動裔、週邊部件互連介面等部件。 ^申^專利範圍第1項所述的電源順序控制電路，其中所 組電路至少包含—第—_s電晶體、—第二議電晶 “阳ίΐ、—電容、及—輔助電源訊號，該辅助電源訊號透過 二連接该第一_電晶體的汲極以及該第二_電晶體 、甲^，另，第一 NMOS電晶體的源極接地且其閘極為該穩壓模組 1300645 ίϊΐΐίϊ’/二腦S電晶體的馳接地啡雄為該穩壓模 =路的輸“ ’該電容並連在該第二_s電晶體之 之間。 第專利範圍第1項所述的電源順序控制電路，其中該 f二降壓扠組電路至少包括一整流器、一第一電阻、一第二電阻、 —第三電阻、一第四電阻、一第一電容、一第二^ 整=之電源輸入端透過該第一電阻連接該輸入電二該 過該第—電容接地；該整流器之回饋端透過該第二 :阻接到该整流器之電壓輸出端且該回饋端透過該第三電阻接 =端而且’該第二電容和第四電阻串連之後並連職第二電阻之 5·如申請專利範圍第4項所述的電源 整流器採㈣路同步簡（脈寬調製）控制和驅動^路電路以 卜如申明專利範圍第1項所述的電源順序控制電路，其中， 組電路至少包括―電阻、—電容、—二極體及-緩 哭二山二—極體之負極為該第一延時電路的訊號輸入端，該緩衝 六t為該第一延時電路的訊號輸出端，該二極體之正極透過 接地，該二極體正極還接到該緩衝器訊號輸入端，另，該 —極體兩端並連該電阻。 12