[go: up one dir, main page]

TWI399799B - 半導體元件之閘極結構的製造方法以及半導體元件 - Google Patents

半導體元件之閘極結構的製造方法以及半導體元件 Download PDF

Info

Publication number
TWI399799B
TWI399799B TW98145923A TW98145923A TWI399799B TW I399799 B TWI399799 B TW I399799B TW 98145923 A TW98145923 A TW 98145923A TW 98145923 A TW98145923 A TW 98145923A TW I399799 B TWI399799 B TW I399799B
Authority
TW
Taiwan
Prior art keywords
layer
gate
semiconductor device
window
semiconductor
Prior art date
Application number
TW98145923A
Other languages
English (en)
Other versions
TW201123275A (en
Inventor
Ching Sung Lee
Wei Chou Hsu
An Yung Kao
Chiu Sheng Ho
Original Assignee
Univ Feng Chia
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Feng Chia filed Critical Univ Feng Chia
Priority to TW98145923A priority Critical patent/TWI399799B/zh
Publication of TW201123275A publication Critical patent/TW201123275A/zh
Application granted granted Critical
Publication of TWI399799B publication Critical patent/TWI399799B/zh

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

半導體元件之閘極結構的製造方法以及半導體元件
本發明是有關於半導體積體電路技術領域,且特別是有關於一種半導體元件之閘極結構的製造方法以及半導體元件。
近年來,致力於諸如假型高電子遷移率電晶體(pseudomorphic HEMT)、磷化銦基晶格匹配異質結構場效應電晶體(HFET)、變異性高電子遷移率電晶體(metamorphic HEMT)、稀銦鎵砷銻通道高電子遷移率電晶體(InGaAsSb dilute-channel HEMT)、氮基高電子遷移率電晶體(nitride-based HEMT)等各種化合物半導體高速元件之設計方面已經投入了大量精力。眾所周知,異質結構場效應電晶體及高電子遷移率電晶體之元件性能可透過縮小閘極長度而得到充分地提升。
然而,習知半導體元件製程僅能提供傳統閘極之半導體高速元件結構,且尤須昂貴之對準製程設備與光蝕刻技術以獲致具有低線寬閘極尺寸之半導體高速元件;尤其,傳統半導體元件製程技術仍需額外之製程步驟以形成鈍化層或場極板等結構,因此在製程成本及元件特性等方面仍需進一步改善。
本發明提供一種半導體元件之閘極結構的製造方法,以有效降低製程成本以及獲取較佳之元件特性。
本發明另提供一種半導體元件,其具有較低的製作成本以及較佳之元件特性。
本發明實施例提出的一種半導體元件之閘極結構的製造方法包括步驟:於閘極接觸層上形成鈍化層。接著,進行第一微影製程,以在鈍化層上形成第一圖案化光阻層,其中第一圖案化光阻層具有暴露部分鈍化層之第一窗口。之後,進行蝕刻製程,以移除鈍化層之暴露於第一窗口之部分,進而在鈍化層中形成閘極窗口。然後,移除第一圖案化光阻。接著,利用偏移曝光對準方式進行第二微影製程,以於鈍化層上形成第二圖案化光阻層,其中部分第二圖案化光阻層係填入部分閘極窗口內以覆蓋部分閘極接觸層,第二圖案化光阻層具有與閘極窗口部分重疊的第二窗口,且第二窗口暴露出部分閘極接觸層及部分鈍化層並與閘極窗口構成Γ型窗口。之後,於Γ型窗口內形成Γ型閘極結構。然後,移除第二圖案化光阻層。
在本發明的一實施例中,第一微影製程與第二微影製程採用相同之光罩,且在進行第二微影製程時,光罩偏移的距離小於光罩的線寬。
在本發明的一實施例中,在進行第二微影製程時,光罩偏移的距離為光罩的線寬之一半。
在本發明的一實施例中,上述之Γ型閘極結構包括閘極電極以及場極板。閘極電極位於閘極窗口與第二窗口內且與閘極接觸層相接觸,場極板位於第二窗口內且自閘極電極一側延伸至鈍化層上。
在本發明的一實施例中,上述之閘極接觸層之材質包括矽、二氧化矽、鍺化矽、磷化物半導體、銻化物半導體或氮化物半導體。
在本發明的一實施例中,上述之於閘極接觸層上形成鈍化層之步驟包括於閘極接觸層上形成氮化矽層。
在本發明的一實施例中,上述之於閘極接觸層上形成鈍化層之步驟包括化學氣相沈積。
在本發明的一實施例中,上述之蝕刻製程為濕蝕刻製程或者為乾蝕刻製程。
本發明實施例提出的一種半導體元件,其包括半導體層結構、鈍化層以及Γ型閘極結構。半導體層結構包含閘極接觸層,鈍化層位於閘極接觸層上且具有閘極窗口。Γ型閘極結構包括閘極電極以及場極板,其中部分閘極電極位於閘極窗口內且與閘極接觸層相接觸,而場極板自位於閘極窗口外的部分閘極電極之一側延伸至鈍化層上。
在本發明的一實施例中,上述之閘極窗口之沿一方向的長度等於閘極電極沿此方向之長度與場極板沿此方向之長度的總和。
在本發明的一實施例中,上述之鈍化層之材質包括氮化矽。
在本發明的一實施例中,上述之閘極接觸層之材質包括矽、二氧化矽、鍺化矽、磷化物半導體、銻化物半導體或氮化物半導體。
在本發明的一實施例中,上述之半導體元件更包括基底,半導體層結構係形成於此基底上。此基底之材質可為矽、二氧化矽、鍺化矽、砷化鎵、磷化銦、碳化矽或氧化鋁。
在本發明的一實施例中,上述之半導體層結構更包括通道層,位於閘極接觸層與基底之間。此通道層之材質可為矽、鍺化矽、砷化鎵、砷化銦鎵、磷化銦或氮化物半導體。
在本發明的一實施例中,上述之半導體元件更包括源極電極及汲極電極,皆與通道層相接觸。鈍化層位於源極電極與汲極電極之間,場極板位於閘極電極之鄰近源極電極或汲極電極的一側。
在本發明的一實施例中,上述之半導體層結構更包括緩衝層,位於通道層與基底之間。此緩衝層之材質可為矽、鍺化矽、砷化鎵、砷化鋁鎵、磷化銦、磷化銦鎵或氮化物半導體。
在本發明的一實施例中,上述之半導體層結構更包括晶核層,位於緩衝層與基底之間。
本發明另一實施例提出的一種半導體元件,其包括基底、緩衝層、障壁層、二維電子氣通道層、源極電極、汲極電極、鈍化層以及閘極結構。緩衝層及障壁層依序形成於基底上,而二維電子氣通道層位於緩衝層與障壁層之異質介面處。源極電極和汲極電極皆與二維電子氣通道層相接觸,而鈍化層位於源極電極與汲極電極之間的障壁層上且具有一閘極窗口。閘極結構由閘極電極與自閘極電極向源極電極側或汲極電極側延伸之場極板構成,閘極電極穿過閘極窗口與閘極接觸層接觸,而場極板藉由鈍化層與閘極接觸層間隔設置。
在本發明的一實施例中,上述之閘極窗口沿一方向之長度等於閘極電極沿此方向之長度與場極板沿此方向之長度的總和。
在本發明的實施例中,上述之半導體元件更包括晶核層,位於基底與緩衝層之間。
本發明之半導體元件之閘極結構的製造方法中,藉由偏移曝光對準方法可於既有較大線寬之光罩,以較低製程成本獲致有效降低閘極尺寸之功效。此外,本發明之半導體元件之閘極結構及其製造方法中,由於形成鈍化層及位於汲極電極與閘極電極之間的場極板,所以能大幅降低漏電流、擴增崩潰電壓,進而增進高頻截止頻率與輸出功率增益等多元特性。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂,下文特舉較佳實施例,並配合所附圖式,作詳細說明如下。
圖1A至圖1G為本發明一實施例之一種半導體元件之閘極結構的製造方法之流程圖。在圖式中相同的元件符號代表相同元件或層。本實施例之半導體元件之閘極結構的製造方法包括下列步驟:首先,如圖1A所示,於閘極接觸層21上形成鈍化層30。閘極接觸層21之材質可選用矽、二氧化矽、鍺化矽、磷化物半導體、銻化物半導體或氮化物半導體,而本實施例以氮化鎵鋁(Al0.27 Ga0.73 N)為例。此外,鈍化層30之材質例如是採用氮化矽,但並不以此為限。本實施例之鈍化層30可採用電漿增強化學氣相沈積(PECVD)製程形成於閘極接觸層21上,但不以此為限。鈍化層30的厚度例如為30奈米。在沈積鈍化層30後,可不需再對所形成的鈍化層30進行退火(annealing)處理。
接著,如圖1B所示,進行微影製程以在鈍化層30上形成第一圖案化光阻層40,其中第一圖案化光阻層40具有暴露部分鈍化層30之第一窗口41。本實施例中,利用微影製程形成第一圖案化光阻層40之具體步驟例如是先於鈍化層30上形成光阻材料層,其中形成光阻材料層的方式例如是旋轉塗佈(spin-coating)。接著,採用具有特定線寬(例如1.2μm)之光罩以及對準器(Aligner)對光阻材料層進行曝光顯影以在光阻材料層中形成第一窗口41,進而形成第一圖案化光阻層40。上述之對準器例如配置有波長為365奈米之紫外光源。此外,第一窗口41之沿一方向(如水平方向)的長度W1大致上等於光罩之線寬(如1.2μm)。光阻材料層之材質可選用正光阻材料或者負光阻材料。
然後,如圖1C所示,進行蝕刻製程以移除鈍化層30之暴露於第一窗口41之部分,進而形成具有閘極窗口32之鈍化層31,其中閘極窗口32暴露出部分閘極接觸層21。閘極窗口32沿水平方向之長度大致上等於前述光罩之線寬。在此,第一圖案化光阻層40係作為蝕刻遮罩,而蝕刻製程可選用濕蝕刻製程,所採用的化學蝕刻液包括混合比例為1:1之氫氟酸與水,但並不以此為限。此外,此處之蝕刻製程也可為乾蝕刻製程。
之後,如圖1D所示,移除第一圖案化光阻層40以完全暴露出具有閘極窗口32之鈍化層31。在此,第一圖案化光阻層40可採用灰化(ashing)製程去除,但不以此為限。
接著,如圖1E所示,以偏移曝光對準方式進行另一微影製程以在鈍化層31上形成第二圖案化光阻層50,其中部分第二圖案化光阻層50係填入部分閘極窗口32內以覆蓋部分閘極接觸層21。第二圖案化光阻層50具有與閘極窗口32部分重疊之第二窗口51,且第二窗口51暴露出部分閘極接觸層21及部分鈍化層31,並與閘極窗口32共同構成Γ型窗口。本實施例中,以偏移曝光對準方式進行微影製程來形成第二圖案化光阻層50之具體步驟例如是先於鈍化層31上形成光阻材料層,此光阻材料層係填入閘極窗口32內,而形成光阻材料層的方法例如是旋轉塗佈。接著,採用第一次微影製程所使用的光罩及對準器以偏移曝光對準方式對光阻材料層進行曝光顯影以在光阻材料層中形成第二窗口51,並且移除位於閘極窗口32內的光阻材料層,進而形成第二圖案化光阻層50。上述之偏移曝光對準方式是指相較於第一次微影製程,光罩的位置在第二次微影製程時有偏移。光罩偏移的距離係設定為小於光罩的線寬。在本實施例中,光罩偏移的距離例如是光罩的線寬之一半。此外,第二窗口51沿水平方向之長度W2同樣等於光罩之線寬。光阻材料層之材質可選用正光阻材料或者負光阻材料。需要說明的是,閘極窗口32與第二窗口51之重疊程度決定後續形成的閘極電極之沿水平方向的長度以及場極板沿水平方向的長度。換言之,本發明實施例可以根據不同的設計來調整光罩偏移的距離,以使閘極長度及場極板長度能符合需求。另外,雖然在本實施例中,上述兩次微影製程係採用相同的光罩,但在另一實施例中,上述兩次微影製程亦可採用不同的光罩。
接著,如圖1F所示,於Γ型窗口內形成Γ型閘極結構60。具體而言,本實施例例如是透過蒸鍍方式形成鎳/金堆疊層結構而得Γ型閘極結構60,其中鎳層的厚度例如是100奈米,金層的厚度例如是50奈米。在此,第二圖案化光阻層50係作為蒸鍍遮罩。Γ型閘極結構60包括一體成型之閘極電極61與場極板63,閘極電極61位於閘極窗口32與第二窗口51內且與閘極接觸層21相接觸(例如形成蕭特基接觸),場極板63位於第二窗口51內且自閘極電極61一側延伸至鈍化層31上。
之後,如圖1G所示,移除第二圖案化光阻層50而製得所需的Γ型閘極結構60。此第二圖案化光阻層50可透過掀起(lift-off)製程去除。
本實施例之半導體元件之閘極結構的製造方法因採用偏移曝光的方法,所以製作出的閘極電極61的長度能比光罩之線寬還短,而且還能同時製作出場極板63。
圖2為本發明一實施例之一種半導體元件之結構示意圖。請參照圖2,本實施例之半導體元件100具有上述半導體元件之閘極結構的製造方法製造出的Γ型閘極結構60。此半導體元件100包括基底10、半導體層結構20、源極電極S、汲極電極D、鈍化層31以及Γ型閘極結構60。半導體層結構20通常為形成於基底10上之多個半導體層堆疊結構。在本實施例中,半導體層結構20從上往下依次包括閘極接觸層21、通道層23、緩衝層25以及晶核層27,但並非以此為限。
基底10之材質可選用矽、二氧化矽、鍺化矽、砷化鎵、磷化銦、碳化矽或氧化鋁。通道層23位於閘極接觸層21與基底10之間,其材質可選用矽、鍺化矽、砷化鎵、砷化銦鎵、磷化銦或氮化物半導體。於本實施例中,通道層23例如是形成在閘極接觸層21與緩衝層25之間的異質介面處之二維電子氣通道層。緩衝層25位於通道層23與基底10之間,其材質可選用矽、鍺化矽、砷化鎵、砷化鋁鎵、磷化銦、磷化銦鎵或氮化物半導體,而本實施例係以氮化鎵(GaN)為例。晶核層27位於緩衝層25與基底10之間,以利於具低晶格失配之緩衝層23的形成。在此,基底10以及半導體層結構20中之閘極接觸層21、通道層23、緩衝層25及晶核層27之具體材質的組合可由本領域熟習此技藝者自行決定,故不再舉例說明。
承上述,源極電極S與汲極電極D皆與半導體層結構20中之通道層23相接觸。具體而言,源極電極S與汲極電極D皆可為鈦/鋁/金堆疊層結構,並與通道層23形成歐姆接觸。鈍化層31位於源極電極S與汲極電極D之間的閘極接觸層21上,其具有沿水平方向之長度為L的閘極窗口32,此長度L大致上等於前述光罩之線寬(例如1.2μm)。鈍化層31的材質可選用氮化矽,但並不以此為限,而鈍化層31的厚度例如是30奈米或者其他合適厚度。在此藉由調控鈍化層31的厚度,可獲致所需之電流增益、崩潰電壓、高頻截止頻率、輸出功率等特性規格。Γ型閘極結構60包括一體成型之閘極電極61與場極板63。部分閘極電極61(亦即圖2中之閘極電極的下部分)位於閘極窗口32內且與閘極接觸層21形成蕭特基(Schottky)接觸。場極板63自位於閘極窗口63之外的部分閘極電極(亦即圖2中之閘極電極的上部分)61的一側延伸至鈍化層31上。雖然本實施例之場極板63係位於閘極電極61之鄰近汲極電極D的一側,但場極板63亦可視不同需求而位於閘極電極61之不同側,如位於閘極電極61之鄰近源極電極S的一側。在進行第二次微影製程時,可藉由控制光罩偏移後的位置來決定場極板63的位置。
再者,從圖2可以得知,閘極窗口32沿水平方向的長度L等於閘極電極61沿水平方向之長度Lg 與場極板63沿水平方向之長度Lf 的總和。
圖3繪示相關於本發明實施例之具有Γ型閘極結構的半導體元件與具有傳統閘極結構的習知半導體元件之電流-電壓(I-V)特性曲線比較圖。此二半導體元件均使用相同光罩(線寬為1.2μm)與微影製程條件。Γ型閘極結構之閘極長度Lg 為0.6μm且場極板長度Lf 為0.6μm,傳統閘極結構之閘極長度為1.2μm且無場極板。圖3中之VGS 為閘極-源極電壓,各特性曲線對應之VGS 差值(step)為-1伏特(V)。
從I-V特性比較圖中可清楚發現具有Γ型閘極結構的半導體元件可大幅提升汲極-源極電流密度與轉換互導等特性,同時藉由氮化矽鈍化技術,有效抑制表面捕捉電荷效應、降低閘極漏電流。具有傳統閘極結構的習知半導體元件其汲極-源極飽和電流密度值約為286.3毫安/毫米(mA/mm),而具有Γ型閘極結構的半導體元件其汲極-源極飽和電流密度值約為363.4mA/mm。因此,相較於習知技術,本發明實施例之具有Γ型閘極結構的半導體元件其汲極-源極飽和電流密度值大幅提升27%。
圖4繪示相關於本發明實施例之具有Γ型閘極結構的半導體元件與具有傳統閘極結構的習知半導體元件之高頻特性曲線比較圖。圖4中MSG為最大穩定增益,MAG為最大可用增益,VGS 為閘極-源極電壓,VDS 為汲極-源極電壓。理論上,單位電流增益截止頻率與最大振盪頻率正比於元件之最大轉換互導特性,而本發明實施例之Γ型閘極結構可有效縮短閘極電極長度、增進最大轉換互導特性。相較於具有傳統閘極結構的半導體元件之單位電流增益截止頻率與最大震盪頻率量測值分別為10.1千兆赫茲(GHz)與12GHz,本發明實施例提出之具有Γ型閘極結構的半導體元件之單位電流增益截止頻率與最大振盪頻率量測值分別為13.1GHz與16.2GHz。換言之,相較於習知技術,本發明實施例之單位電流增益截止頻率與最大振盪頻率量測值分別大幅增加29.7%與35%。
圖5繪示相關於本發明實施例之具有Γ型閘極結構的半導體元件與具有傳統閘極結構的習知半導體元件之輸出功率特性曲線比較圖。由於Γ型閘極結構之場極板能夠有效地分散電場、改善崩潰電壓,且閘極電極長度縮短可提升電流/電壓增益,同時藉由氮化矽鈍化技術可降低漏電流,預期可大幅改善輸出功率與功率增益(或功率附加效率P.A.E.)等特性。當二半導體元件操作在2.4GHz、VDS =6V、VGS =-3.5V時,具有傳統閘極結構的半導體元件所量測出之輸出功率(Pout)為16.9毫瓦分貝(dBm)、P.A.E.為23.7%,而本發明實施例提出之具有Γ型閘極結構的半導體元件之Pout=18.4dBm、P.A.E.=29.5%。換言之,相較於習知技術,本發明實施例之具有Γ型閘極結構的半導體元件的輸出功率提升6.4%,而P.A.E.大幅提升24.5%。
綜上所述,本發明之半導體元件之閘極結構的製造方法中,藉由偏移曝光對準方法可於既有較大線寬之光罩,以較低製程成本獲致有效降低閘極電極尺寸之功效。此外,本發明之半導體元件之閘極結構及其製造方法中,由於形成鈍化層及位於汲極電極與閘極電極間之場極板,所以能大幅降低漏電流、擴增崩潰電壓,進而增進高頻截止頻率與輸出功率增益等多元特性。本發明之半導體元件可直接應用於無線通訊及微波功率等半導體積體電路產業技術。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,本發明所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10...基底
20...半導體層結構
23...通道層
25...緩衝層
27...晶核層
21...閘極接觸層
30、31...鈍化層
40...第一圖案化光阻層
41...第一窗口
W1...第一窗口之長度
W2...第二窗口之長度
32...閘極窗口
50...第二圖案化光阻層
51...第二窗口
60...Γ型閘極結構
61...閘極電極
63...場極板
100...半導體元件
D...汲極電極
S...源極電極
L...閘極窗口之長度
Lg...閘極電極之長度
Lf...場極板之長度
圖1A至圖1G為本發明一實施例之一種半導體元件之閘極結構的製造方法之流程圖。
圖2為本發明一實施例之一種半導體元件之結構示意圖。
圖3繪示相關於本發明實施例之具有Γ型閘極結構的半導體元件與具有傳統閘極結構的習知半導體元件之電流-電壓特性曲線比較圖。
圖4繪示相關於本發明實施例之具有Γ型閘極結構的半導體元件與具有傳統閘極結構的習知半導體元件之高頻特性曲線比較圖。
圖5繪示相關於本發明實施例之具有Γ型閘極結構的半導體元件與具有傳統閘極結構的習知半導體元件之輸出功率特性曲線比較圖。
21...閘極接觸層
31...鈍化層
32...閘極窗口
60...Γ型閘極結構

Claims (22)

  1. 一種半導體元件之閘極結構的製造方法,包括:於一閘極接觸層上形成一鈍化層;進行一第一微影製程,以在該鈍化層上形成一第一圖案化光阻層,其中該第一圖案化光阻層具有暴露部分該鈍化層之一第一窗口;進行一蝕刻製程,以移除該鈍化層之暴露於該第一窗口之部分,進而在該鈍化層中形成一閘極窗口;移除該第一圖案化光阻層;利用偏移曝光對準方式進行一第二微影製程,以於該鈍化層上形成一第二圖案化光阻層,其中部分該第二圖案化光阻層係填入部分該閘極窗口內以覆蓋部分該閘極接觸層,該第二圖案化光阻層具有與該閘極窗口部分重疊的一第二窗口,且該第二窗口暴露出部分該閘極接觸層及部分該鈍化層並與該閘極窗口構成一Γ型窗口;於該Γ型窗口內形成一Γ型閘極結構;以及移除該第二圖案化光阻層。
  2. 如申請專利範圍第1項所述之半導體元件之閘極結構的製造方法,其中該第一微影製程與該第二微影製程採用相同之光罩,且在進行該第二微影製程時,該光罩偏移的距離小於該光罩的線寬。
  3. 如申請專利範圍第2項所述之半導體元件之閘極結構的製造方法,其中在進行該第二微影製程時,該光罩偏移的距離為該光罩的線寬之一半。
  4. 如申請專利範圍第1項所述之半導體元件之閘極結構的製造方法,其中該Γ型閘極結構包括一閘極電極以及一場極板,該閘極電極位於該閘極窗口與該第二窗口內且與該閘極接觸層相接觸,該場極板位於該第二窗口內且自該閘極電極一側延伸至該鈍化層上。
  5. 如申請專利範圍第1項所述之半導體元件之閘極結構的製造方法,其中該閘極接觸層之材質包括矽、二氧化矽、鍺化矽、磷化物半導體、銻化物半導體或氮化物半導體。
  6. 如申請專利範圍第1項所述之半導體元件之閘極結構的製造方法,其中於該閘極接觸層上形成該鈍化層之步驟包括於該閘極接觸層上形成一氮化矽層。
  7. 如申請專利範圍第1項所述之半導體元件之閘極結構的製造方法,其中於該閘極接觸層上形成該鈍化層之步驟包括化學氣相沈積。
  8. 如申請專利範圍第1項所述之半導體元件之閘極結構的製造方法,其中該蝕刻製程為濕蝕刻製程。
  9. 如申請專利範圍第1項所述之半導體元件之閘極結構的製造方法,其中該蝕刻製程為乾蝕刻製程。
  10. 一種半導體元件,其藉由申請專利範圍第1至9項任一項的製造方法製造,該半導體元件包括:一半導體層結構,具有一閘極接觸層;一鈍化層,位於該閘極接觸層上且具有一閘極窗口;以及一Γ型閘極結構,包括一閘極電極以及一場極板,部分該閘極電極位於該閘極窗口內且與該閘極接觸層相接觸,該場極板自位於該閘極窗口外的部分該閘極電極的一側延伸至該鈍化層上,其中該閘極窗口之沿一方向的長度等於該閘極電極沿該方向之長度與該場極板沿該方向之長度的總和。
  11. 如申請專利範圍第10項所述之半導體元件,其中該鈍 化層之材質包括氮化矽。
  12. 如申請專利範圍第10項所述之半導體元件,其中該閘極接觸層之材質包括矽、二氧化矽、鍺化矽、磷化物半導體、銻化物半導體或氮化物半導體。
  13. 如申請專利範圍第10項所述之半導體元件,更包括一基底,該半導體層結構形成於該基底上。
  14. 如申請專利範圍第13項所述之半導體元件,其中該基底之材質包括矽、二氧化矽、鍺化矽、砷化鎵、磷化銦、碳化矽或氧化鋁。
  15. 如申請專利範圍第13項所述之半導體元件,其中該半導體層結構更包括一通道層,位於該閘極接觸層與該基底之間。
  16. 如申請專利範圍第15項所述之半導體元件,其中該通道層之材質包括矽、鍺化矽、砷化鎵、砷化銦鎵、磷化銦或氮化物半導體。
  17. 如申請專利範圍第15項所述之半導體元件,更包括一源極電極及一汲極電極,皆與該通道層相接觸,該鈍化層位於該源極電極與該汲極電極之間,該場極板位於該閘極電極之鄰近該源極電極或該汲極電極的一側。
  18. 如申請專利範圍第15項所述之半導體元件,其中該半導體層結構更包括一緩衝層,位於該通道層與該基底之間。
  19. 如申請專利範圍第18項所述之半導體元件,其中該緩衝層之材質包括矽、鍺化矽、砷化鎵、砷化鋁鎵、磷化銦、磷化銦鎵或氮化物半導體。
  20. 如申請專利範圍第18項所述之半導體元件,其中該半導體層結構更包括一晶核層,位於該緩衝層與該基底之間。
  21. 一種半導體元件,其藉由申請專利範圍第1至9項任一項的製造方法製造,該半導體元件包括:一基底;一緩衝層;形成於該基底上;一障壁層,形成於該緩衝層上;一二維電子氣通道層,位於該緩衝層與該障壁層之異質介面處;一源極電極及一汲極電極,皆與該二維電子氣通道層相接觸;一鈍化層,位於該源極電極與該汲極電極之間的該障壁層上且具有一閘極窗口;以及一閘極結構,由一閘極電極與一自該閘極電極向該源極電極側或該汲極電極側延伸之場極板構成,該閘極電極穿過該閘極窗口與該閘極接觸層接觸,該場極板藉由該鈍化層與閘極接觸層間隔設置,其中該閘極窗口沿一方向之長度等於該閘極電極沿該方向之長度與該場極板沿該方向之長度的總和。
  22. 如申請專利範圍第21項所述之半導體元件,更包括一晶核層,位於該基底與該緩衝層之間。
TW98145923A 2009-12-30 2009-12-30 半導體元件之閘極結構的製造方法以及半導體元件 TWI399799B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW98145923A TWI399799B (zh) 2009-12-30 2009-12-30 半導體元件之閘極結構的製造方法以及半導體元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW98145923A TWI399799B (zh) 2009-12-30 2009-12-30 半導體元件之閘極結構的製造方法以及半導體元件

Publications (2)

Publication Number Publication Date
TW201123275A TW201123275A (en) 2011-07-01
TWI399799B true TWI399799B (zh) 2013-06-21

Family

ID=45046630

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98145923A TWI399799B (zh) 2009-12-30 2009-12-30 半導體元件之閘極結構的製造方法以及半導體元件

Country Status (1)

Country Link
TW (1) TWI399799B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI503974B (zh) * 2011-08-01 2015-10-11 Univ Feng Chia 具有非對稱閘極之半導體元件及其製造方法
WO2025188306A1 (en) * 2024-03-07 2025-09-12 Macom Technology Solutions Holdings, Inc. Methods of forming high electron mobility transistors with controlled gate length and high electron mobility transistors with controlled gate length

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200603319A (en) * 2004-03-29 2006-01-16 Yamaha Corp Semiconductor wafer and manufacturing method therefor
TW200644241A (en) * 2005-03-11 2006-12-16 Cree Inc Wide bandgap transistors with gate-source field plates
TW200809981A (en) * 2006-05-16 2008-02-16 Cree Inc Semiconductor devices including self aligned refractory contacts and methods of fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200603319A (en) * 2004-03-29 2006-01-16 Yamaha Corp Semiconductor wafer and manufacturing method therefor
TW200644241A (en) * 2005-03-11 2006-12-16 Cree Inc Wide bandgap transistors with gate-source field plates
TW200809981A (en) * 2006-05-16 2008-02-16 Cree Inc Semiconductor devices including self aligned refractory contacts and methods of fabricating the same

Also Published As

Publication number Publication date
TW201123275A (en) 2011-07-01

Similar Documents

Publication Publication Date Title
JP7175727B2 (ja) 窒化物半導体装置
US7910955B2 (en) Semiconductor device having MIS structure and its manufacture method
JP5186661B2 (ja) 化合物半導体装置
US9514930B2 (en) Method for manufacturing semiconductor HEMT device with stoichiometric silicon nitride layer
TWI497711B (zh) 半導體裝置及其製造方法
CN105914232A (zh) T栅N面GaN/AlGaN鳍式高电子迁移率晶体管
US20140197889A1 (en) Semiconductor device, method for manufacturing the same, power supply device, and high-frequency amplifier
CN107393959A (zh) 基于自对准栅的GaN超高频器件及制作方法
KR101583094B1 (ko) 반도체 소자 및 이의 제조방법
TW201419530A (zh) 化合物半導體裝置及其製造方法
US8338241B2 (en) Method of manufacturing high frequency device structure
CN110047744A (zh) T型栅制备方法
CN111370300B (zh) 氮化镓高电子移动率晶体管的栅极结构的制造方法
JP5993632B2 (ja) GaN系半導体装置
JP5487590B2 (ja) 半導体装置及びその製造方法
TWI399799B (zh) 半導體元件之閘極結構的製造方法以及半導體元件
CN107302022A (zh) 低损伤表面处理高效率器件及其制作方法
CN118213404A (zh) 一种增强型p沟道氮化镓场效应晶体管及其制备方法
CN112993033B (zh) GaN器件结构及其制备方法
US20150129890A1 (en) Transistor
CN109727918B (zh) 集成增强型与耗尽型场效应管的结构及其制造方法
CN113035934A (zh) GaN基HEMT器件及其制备方法
JP5087235B2 (ja) 窒化物半導体装置の製造方法
CN118522636B (zh) 一种半导体器件及其制作方法
CN119300435A (zh) 一种hemt器件及其制备方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees