[go: up one dir, main page]

CN111370300B - 氮化镓高电子移动率晶体管的栅极结构的制造方法 - Google Patents

氮化镓高电子移动率晶体管的栅极结构的制造方法 Download PDF

Info

Publication number
CN111370300B
CN111370300B CN201910141595.5A CN201910141595A CN111370300B CN 111370300 B CN111370300 B CN 111370300B CN 201910141595 A CN201910141595 A CN 201910141595A CN 111370300 B CN111370300 B CN 111370300B
Authority
CN
China
Prior art keywords
layer
gallium nitride
manufacturing
mask
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910141595.5A
Other languages
English (en)
Other versions
CN111370300A (zh
Inventor
刘莒光
杨弘堃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Excelliance Mos Corp
Original Assignee
Excelliance Mos Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Excelliance Mos Corp filed Critical Excelliance Mos Corp
Publication of CN111370300A publication Critical patent/CN111370300A/zh
Application granted granted Critical
Publication of CN111370300B publication Critical patent/CN111370300B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H10P14/24—
    • H10P14/3416—
    • H10P14/40—
    • H10P14/6334—
    • H10P50/282—
    • H10P50/695—
    • H10P76/2041—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/602—Heterojunction gate electrodes for FETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)

Abstract

本发明提供一种氮化镓高电子移动率晶体管的栅极结构的制造方法，包括在基板上依序形成一信道层、一阻障层、一掺杂氮化镓层、一未掺杂氮化镓层以及一绝缘层，再移除部分绝缘层，以形成一沟槽。在所述基板上形成一栅极金属层，覆盖绝缘层与沟槽，然后在栅极金属层上形成对准沟槽的一掩膜层，其中掩膜层与绝缘层部分重叠。利用所述掩膜层作为蚀刻掩膜，去除暴露出的栅极金属层及其下方的绝缘层、未掺杂氮化镓层以及掺杂氮化镓层，之后移除掩膜层。

Description

氮化镓高电子移动率晶体管的栅极结构的制造方法
技术领域
本发明涉及一种高电子移动率晶体管的技术，尤其涉及一种氮化镓高电子移动率晶体管的栅极结构的制造方法。
背景技术
氮化镓高电子移动率晶体管(high electron mobility transistor，HEMT)是利用氮化铝镓(AlGaN)与氮化镓(GaN)的异质结构，于接面处会产生具有高平面电荷密度和高电子迁移率的二维电子气(two dimensional electron gas，2DEG)，因此适于高功率、高频率和高温度运作。
然而，具有高浓度2DEG的HEMT采用常关型(Normally-off)的电路设计，已发现这种氮化镓高电子移动率晶体管有栅极漏电的问题，导致晶体管的开关在不正常的操作下效能下降或是失效，使可靠度降低。
发明内容
本发明提供一种氮化镓高电子移动率晶体管的栅极结构的制造方法，能制作出低栅极漏电的HEMT。
本发明的氮化镓高电子移动率晶体管的栅极结构的制造方法，包括在基板上依序形成一信道层、一阻障层(barrier layer)、一掺杂氮化镓层以及一未掺杂氮化镓层，再在所述未掺杂氮化镓层上形成一绝缘层。通过移除部分绝缘层形成一沟槽，再在基板上形成一栅极金属层，覆盖绝缘层与沟槽，之后在栅极金属层上形成对准沟槽的一掩膜层，且掩膜层与绝缘层部分重叠。利用所述掩膜层作为蚀刻掩膜，去除暴露出的栅极金属层及其下方的绝缘层、未掺杂氮化镓层以及掺杂氮化镓层，再移除所述掩膜层。
在本发明的一实施例中，上述掩膜层与上述绝缘层的重叠面积占掩膜层的面积比例在50％以下。
在本发明的一实施例中，上述移除部分绝缘层的步骤之后还可移除露出的未掺杂氮化镓层，以加深沟槽并露出掺杂氮化镓层。
在本发明的一实施例中，形成的上述栅极金属层可直接与沟槽内的掺杂氮化镓层接触。
在本发明的一实施例中，形成上述信道层、阻障层、掺杂氮化镓层以及未掺杂氮化镓层的方法例如有机金属化学气相沉积(MOCVD)。
在本发明的一实施例中，形成上述绝缘层的方法例如有机金属化学气相沉积或低压化学气相沉积(LPCVD)。
在本发明的一实施例中，上述形成信道层的步骤之前还可先在所述基板上形成一第一缓冲层，再在第一缓冲层上形成一第二缓冲层，其中第二缓冲层比第一缓冲层的晶格更匹配于上述信道层。
在本发明的一实施例中，上述第一缓冲层例如氮化铝层，且上述第二缓冲层例如氮化铝镓(AlxGa1-xN，x＝0.2～1)与氮化镓的多重叠层。
在本发明的一实施例中，形成上述第一与第二缓冲层例如有机金属化学气相沉积。
在本发明的一实施例中，上述移除掩膜层的步骤之后还可包括形成一钝化层，全面覆盖栅极金属层、绝缘层、未掺杂氮化镓层、掺杂氮化镓层与阻障层。
基于上述，本发明通过两道接近互补的光掩膜工艺，使绝缘层位于栅极金属层的两侧边，因此能利用绝缘层阻隔栅极侧边的漏电流，并可通过能与信道层、阻障层与掺杂氮化镓层一起成长的未掺杂氮化镓层，来保护掺杂氮化镓层，确保其不受栅极金属层或后续源极与漏极制造的影响。因此，本发明所制造的栅极结构能提升氮化镓高电子移动率晶体管的可靠度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1A至图1G是依照本发明的一实施例的一种氮化镓高电子移动率晶体管的栅极结构的制造流程剖面示意图。
图2A至图2D是依照本发明的另一实施例的一种氮化镓高电子移动率晶体管的栅极结构的制造流程剖面示意图。
【符号说明】
100：基板
102：信道层
104：阻障层
106、106a：掺杂氮化镓层
108、108a、108b、108c：未掺杂氮化镓层
110：第一缓冲层
112：第二缓冲层
114、114a、114b：绝缘层
116：沟槽
118：光刻胶
120、120a：栅极金属层
122：掩膜层
124：钝化层
具体实施方式
以下实施例中所附的附图是为了能更完整地描述发明概念的示范实施例，但是，仍可使用许多不同的形式来实施本发明，且其不应该被视为受限于所记载的实施例。在附图中，为了清楚起见，膜层、区域和/或结构元件的相对厚度及位置可能缩小或放大。
图1A至图1G是依照本发明的一实施例的一种氮化镓高电子移动率晶体管的栅极结构的制造流程剖面示意图。
请先参照图1A，在基板100上依序形成一信道层102、一阻障层104、一掺杂氮化镓层106以及一未掺杂氮化镓层108，其中基板100例如蓝宝石(Sapphire)、碳化硅(SiC)、氧化锌(ZnO)、硅(Si)、氧化镓(Ga2O3)等材料；信道层102的材料例如氮化镓(GaN)；阻障层104的材料例如氮化铝镓(AlGaN)。在本实施例中，形成信道层102、阻障层104、掺杂氮化镓层106以及未掺杂氮化镓层108的方法例如有机金属化学气相沉积(MOCVD)或其他外延工艺。在一实施例中，未掺杂氮化镓层108的厚度例如小于200埃。此外，在形成信道层102之前，还可先在基板100上形成一第一缓冲层110与一第二缓冲层112，其中第二缓冲层112比第一缓冲层110的晶格更匹配于上述信道层102，以解决基板100与信道层102之间可能具有的晶格不匹配问题。在一实施例中，上述第一缓冲层例如氮化铝层，且上述第二缓冲层例如氮化铝镓(AlxGa1-xN，x＝0.2～1)与氮化镓的多重叠层。而且，形成第一与第二缓冲层110与112的方法也可以是有机金属化学气相沉积或其他外延工艺。因此，基板100上的各层可采用相同的外延工艺成长并且只要变更工艺参数-(如原料种类、气体流量等)即可形成膜层。
然后，请参照图1B，在未掺杂氮化镓层108上形成一绝缘层114，且绝缘层114的材料例如氮化硅(Si3N4)、氧化铝(Al2O3)、氧化硅(SiO2)、氮化硼(BN)或氮化铝(AlN)，但本发明并不限于此。形成绝缘层114的方法根据材料不同，可以选择较为简单的低压化学气相沉积(LPCVD)或者有机金属化学气相沉积。在一实施例中，绝缘层114的厚度例如小于200埃。
接着，请参照图1C，通过移除部分绝缘层形成一沟槽116，且形成的沟槽116一般要比后续形成的栅极要窄一些。沟槽116的形成方式例如利用一层光刻胶118作为蚀刻掩膜，对图1B的绝缘层114进行蚀刻，直到露出未掺杂氮化镓层108，并留下被光刻胶118覆盖的绝缘层114a。
随后，请参照图1D，在去除剩余光刻胶118后，在基板100上形成一整层的栅极金属层120，覆盖绝缘层114a与沟槽116，其中栅极金属层120的材料例如镍、铂、氮化钽、氮化钛、钨或前述金属的合金物。
然后，请参照图1E，在图1D的栅极金属层120上形成对准沟槽116的一掩膜层122，且掩膜层122与绝缘层114a部分重叠，因此掩膜层122基本上与图1C的光刻胶118是呈现接近互补的图案。在本实施例中，掩膜层122可以是光刻胶或氧化硅之类的硬掩膜材料。然后，利用掩膜层122作为蚀刻掩膜，先去除暴露出的栅极金属层，并留下被掩膜层122覆盖的栅极金属层120a。在一实施例中，掩膜层122与绝缘层114a的重叠面积占掩膜层122的面积比例在50％以下，例如在30％以下或者在20％以下。由于绝缘层114a是用来断绝栅极金属层120a的侧壁漏电，所以确保其位置设于栅极金属层120a两侧即可，绝缘层114a的面积占比则以不影响元件操作为准，故不限于上述范围。
接着，请参照图1F，利用掩膜层122作为蚀刻掩膜，持续移除栅极金属层120a下方(图1E中)的绝缘层114a、未掺杂氮化镓层108以及掺杂氮化镓层106，而得经蚀刻的绝缘层114b、未掺杂氮化镓层108a以及掺杂氮化镓层106a所组成的栅极结构。
然后，请参照图1G，移除图1F的掩膜层122。而在移除掩膜层的步骤之后还可形成一钝化层124全面覆盖栅极金属层120a、绝缘层114b、未掺杂氮化镓层108a、掺杂氮化镓层106a与阻障层104，其中钝化层124的材料例如氮化硅或氧化硅，用以缓解基板100表面应力。
若要制作氮化镓高电子移动率晶体管，可在上述栅极结构形成后再在基板100上形成源极金属与漏极金属。
图2A至图2D是依照本发明的另一实施例的一种氮化镓高电子移动率晶体管的栅极结构的制造流程剖面示意图，其中使用与上一实施例相同的元件符号来代表相同或相似的构件，且所省略的部分技术说明，如各层或区域的位置、尺寸、材料、掺杂与否、功能等均可参照图1A至图1G的内容，因此在下文不再赘述。
请先参照图2A，本实施例的制造可先依循上一实施例中的图1A至图1C，故不再赘述。然后，在得到经蚀刻的绝缘层114a之后，可利用光刻胶118或绝缘层114a作为蚀刻掩膜，继续移除露出的未掺杂氮化镓层108b，以加深沟槽116并露出掺杂氮化镓层106。
接着，请参照图2B，在去除剩余光刻胶118后，在基板100上形成一整层的栅极金属层120，覆盖绝缘层114a、未掺杂氮化镓层108b与沟槽116，且形成的栅极金属层120直接与沟槽116内的掺杂氮化镓层106接触。
然后，请参照图2C，在图2B的栅极金属层120上形成对准沟槽116的一掩膜层122，且掩膜层122与绝缘层114a部分重叠。之后，利用掩膜层122作为蚀刻掩膜，先去除暴露出的栅极金属层，并留下被掩膜层122覆盖的栅极金属层120a。
接着，请参照图2D，利用掩膜层122作为蚀刻掩膜，持续移除栅极金属层120a下方(图2C中)的绝缘层114a、未掺杂氮化镓层108b以及掺杂氮化镓层106，而得经蚀刻的绝缘层114b、未掺杂氮化镓层108c以及掺杂氮化镓层106a所组成的栅极结构。因此，本实施例中的未掺杂氮化镓层108c是介于绝缘层114b与掺杂氮化镓层106a之间。
综上所述，本发明在形成栅极金属层之前形成两层特定膜层并搭配一道光掩膜工艺，即可在栅极金属层的两侧边底下形成绝缘层与未掺杂氮化镓层，因此能利用前述绝缘层阻隔栅极侧边的漏电流，以降低栅极漏电；并可通过前述未掺杂氮化镓层来保护作为栅极的掺杂氮化镓层，确保其不受栅极金属层或后续源极与漏极工艺的影响。因此，本发明所制造的栅极结构能提升氮化镓高电子移动率晶体管的可靠度。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (10)

1.一种氮化镓高电子移动率晶体管的栅极结构的制造方法，其特征在于，包括：
在基板上依序形成信道层、阻障层、掺杂氮化镓层以及未掺杂氮化镓层；
在所述未掺杂氮化镓层上形成绝缘层；
移除部分所述绝缘层，以形成沟槽；
在所述基板上形成栅极金属层，覆盖所述绝缘层与所述沟槽；
在所述栅极金属层上形成对准所述沟槽的掩膜层，且所述掩膜层与所述绝缘层部分重叠；
利用所述掩膜层作为蚀刻掩膜，去除暴露出的所述栅极金属层及其下方的所述绝缘层、所述未掺杂氮化镓层以及所述掺杂氮化镓层；以及
移除所述掩膜层。
2.根据权利要求1所述的制造方法，其中所述掩膜层与所述绝缘层的重叠面积占所述掩膜层的面积比例在50％以下。
3.根据权利要求1所述的制造方法，其中移除部分所述绝缘层之后还包括：移除露出的所述未掺杂氮化镓层，以加深所述沟槽并露出所述掺杂氮化镓层。
4.根据权利要求3所述的制造方法，其中形成的所述栅极金属层直接与所述沟槽内的所述掺杂氮化镓层接触。
5.根据权利要求1所述的制造方法，其中形成所述信道层、所述阻障层、所述掺杂氮化镓层以及所述未掺杂氮化镓层的方法包括有机金属化学气相沉积。
6.根据权利要求1所述的制造方法，其中形成所述绝缘层的方法包括有机金属化学气相沉积或低压化学气相沉积。
7.根据权利要求1所述的制造方法，其中在形成所述信道层之前还包括：
在所述基板上形成第一缓冲层；以及
在所述第一缓冲层上形成第二缓冲层，其中所述第二缓冲层比所述第一缓冲层的晶格更匹配于所述信道层。
8.根据权利要求7所述的制造方法，其中所述信道层为氮化镓层，所述第一缓冲层为氮化铝层，且所述第二缓冲层为氮化铝镓与氮化镓的多重叠层。
9.根据权利要求7所述的制造方法，其中形成所述第一缓冲层与所述第二缓冲层的方法包括有机金属化学气相沉积。
10.根据权利要求1所述的制造方法，其中移除所述掩膜层之后还包括形成钝化层，全面覆盖所述栅极金属层、所述绝缘层、所述未掺杂氮化镓层、所述掺杂氮化镓层与所述阻障层。
CN201910141595.5A 2018-12-26 2019-02-26 氮化镓高电子移动率晶体管的栅极结构的制造方法 Active CN111370300B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107147081 2018-12-26
TW107147081A TWI680503B (zh) 2018-12-26 2018-12-26 氮化鎵高電子移動率電晶體的閘極結構的製造方法

Publications (2)

Publication Number Publication Date
CN111370300A CN111370300A (zh) 2020-07-03
CN111370300B true CN111370300B (zh) 2022-11-04

Family

ID=69582489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910141595.5A Active CN111370300B (zh) 2018-12-26 2019-02-26 氮化镓高电子移动率晶体管的栅极结构的制造方法

Country Status (3)

Country Link
US (1) US10720506B1 (zh)
CN (1) CN111370300B (zh)
TW (1) TWI680503B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI779425B (zh) * 2020-12-17 2022-10-01 杰力科技股份有限公司 氮化鎵高電子移動率電晶體的閘極結構
WO2022217435A1 (en) 2021-04-12 2022-10-20 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
CN113628963B (zh) * 2021-08-05 2024-03-08 苏州英嘉通半导体有限公司 Ⅲ族氮化物增强型hemt器件及其制造方法
CN115911108A (zh) * 2021-09-30 2023-04-04 华为数字能源技术有限公司 一种半导体器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1557024A (zh) * 2001-07-24 2004-12-22 ���̿����ɷ����޹�˾ 绝缘栅铝镓氮化物/氮化钾高电子迁移率晶体管(hemt)
CN103872119A (zh) * 2012-12-17 2014-06-18 立锜科技股份有限公司 高电子迁移率晶体管及其制造方法
TW201624701A (zh) * 2014-12-26 2016-07-01 台灣積體電路製造股份有限公司 Ｈｅｍｔ可相容之橫向整流器結構
CN107230625A (zh) * 2016-03-25 2017-10-03 北京大学 氮化镓晶体管及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3078821B2 (ja) * 1990-05-30 2000-08-21 豊田合成株式会社 半導体のドライエッチング方法
US6867078B1 (en) * 2003-11-19 2005-03-15 Freescale Semiconductor, Inc. Method for forming a microwave field effect transistor with high operating voltage
JP4845872B2 (ja) * 2005-01-25 2011-12-28 富士通株式会社 Ｍｉｓ構造を有する半導体装置及びその製造方法
JP5332113B2 (ja) * 2007-02-15 2013-11-06 富士通株式会社 半導体装置及びその製造方法
WO2010118087A1 (en) * 2009-04-08 2010-10-14 Efficient Power Conversion Corporation Enhancement mode gan hemt device and method for fabricating the same
US8390000B2 (en) * 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
US20130099245A1 (en) * 2010-03-26 2013-04-25 Nec Corporation Field effect transistor, method for producing the same, and electronic device
US8604486B2 (en) 2011-06-10 2013-12-10 International Rectifier Corporation Enhancement mode group III-V high electron mobility transistor (HEMT) and method for fabrication
GB201112330D0 (en) * 2011-07-18 2011-08-31 Epigan Nv Method for growing III-V epitaxial layers and semiconductor structure
KR101834802B1 (ko) * 2011-09-01 2018-04-13 엘지이노텍 주식회사 반도체 소자
JP5790461B2 (ja) * 2011-12-07 2015-10-07 富士通株式会社 化合物半導体装置及びその製造方法
JP2014072388A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
TW201513341A (zh) 2013-08-01 2015-04-01 高效電源轉換公司 用於增強模式氮化鎵電晶體之具有自對準凸出部的閘極
US9425301B2 (en) 2014-04-30 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall passivation for HEMT devices
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9679762B2 (en) * 2015-03-17 2017-06-13 Toshiba Corporation Access conductivity enhanced high electron mobility transistor
JP6631853B2 (ja) * 2015-09-25 2020-01-15 パナソニックＩｐマネジメント株式会社 半導体装置
US10038085B2 (en) * 2016-01-08 2018-07-31 Infineon Technologies Austria Ag High electron mobility transistor with carrier injection mitigation gate structure
WO2017201063A1 (en) * 2016-05-16 2017-11-23 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Metal nitride alloy contact for semiconductor
US10211328B2 (en) * 2016-09-20 2019-02-19 Board Of Trustees Of The University Of Illinois Normally-off cubic phase GaN (c-GaN) HEMT having a gate electrode dielectrically insulated from a c-AlGaN capping layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1557024A (zh) * 2001-07-24 2004-12-22 ���̿����ɷ����޹�˾ 绝缘栅铝镓氮化物/氮化钾高电子迁移率晶体管(hemt)
CN103872119A (zh) * 2012-12-17 2014-06-18 立锜科技股份有限公司 高电子迁移率晶体管及其制造方法
TW201624701A (zh) * 2014-12-26 2016-07-01 台灣積體電路製造股份有限公司 Ｈｅｍｔ可相容之橫向整流器結構
CN107230625A (zh) * 2016-03-25 2017-10-03 北京大学 氮化镓晶体管及其制造方法

Also Published As

Publication number Publication date
TWI680503B (zh) 2019-12-21
CN111370300A (zh) 2020-07-03
US10720506B1 (en) 2020-07-21
US20200212197A1 (en) 2020-07-02
TW202025258A (zh) 2020-07-01

Similar Documents

Publication Publication Date Title
CN100468770C (zh) 具有保护层和低损凹槽的氮化物基晶体管及其制造方法
US9704968B2 (en) Method of forming a high electron mobility transistor
US8507920B2 (en) Semiconductor structure and method of forming the same
JP5186661B2 (ja) 化合物半導体装置
US20210184010A1 (en) Semiconductor device and method of fabricating the same
TWI478337B (zh) 高電子遷移率電晶體及其製造方法
TWI420664B (zh) 增強式高電子移動率電晶體及其製造方法
US20140183598A1 (en) High electron mobility transistor and method of forming the same
CN104009074A (zh) 高电子迁移率晶体管及其制造方法
CN111370300B (zh) 氮化镓高电子移动率晶体管的栅极结构的制造方法
JP5306438B2 (ja) 電界効果トランジスタおよびその製造方法
US9570598B2 (en) Method of forming a semiconductor structure
CN109980000A (zh) 增强型高电子迁移率晶体管元件及其形成方法
CN110690275B (zh) 半导体装置及其制造方法
CN105304704A (zh) 半导体装置与其的制造方法
CN110875383B (zh) 半导体装置及其制造方法
TWI832676B (zh) 高電子遷移率電晶體之製造方法
CN115513289B (zh) 半导体结构及其制造方法
TW202010125A (zh) 半導體裝置及其製造方法
CN115810663A (zh) 高电子迁移率晶体管及其制作方法
TWI791364B (zh) 常關型氮化鎵元件的製造方法
KR102783216B1 (ko) 이종 접합에서 오믹 콘택 구조물 및 그의 제조방법
CN110581163B (zh) 半导体装置及其制造方法
CN116666215A (zh) 阈值调整式GaN器件及其制备方法
CN116417512A (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant