TWI399033B - 低失真轉換放大器電路及其方法 - Google Patents

Description

低失真轉換放大器電路及其方法

本發明係有關於一種低失真轉換放大器電路及其方法，尤指一種可提供一非零激動電平(Non－zero Drive Level)載荷，可降低環繞於交叉點之失真，進而減少輸出訊號中之總諧波失真及噪音之低失真轉換放大器電路及其方法。

轉換放大器，有時係稱為D類放大器，其內部之輸出電晶體係作為開關之用。以一金氧半場效電晶體(Metal－Oxide－Semiconductor Field－Effect Transistor,MOSFET)作為該轉換放大器之一例，當該電晶體為關閉時，電路係呈現類似開路之狀態，因此電流為零；當該電晶體為開啟時，該電晶體之電壓於理想狀態為零，於實際操作上，則其電壓非常微弱。

由於能量之公式為P＝V*I，因此該轉換放大器在此二種狀態中之功率消耗皆極低，如此便能提高效率，不僅可降低自電源供應器所需之能量，並且亦可縮小該轉換放大器之散熱槽。舉例而言，提高效率之好處可以使電池壽命延長，而縮小該散熱槽之尺寸則可減輕重量、降低成本及縮減該轉換放大器整體之尺寸。該些優點可應用在如攜帶式電池供電設備(Portable Battery－Powered Equipment)，像電池技術或攜帶式音樂播放器等。

請參閱『第1圖』所示，係為習用之轉換放大器示意圖。如圖所示：一轉換放大器100，係由其內部之一調變器(Modulator)101持續接收輸入之訊號，並將其轉換為一脈衝序列，使輸入訊號變換為脈衝流，其中，脈衝特性(Pulse Characteristics)與輸入訊號之振幅相關。例如，在每一時段，脈衝之負載週期(Duty Cycle)與輸入訊號之振幅係成比例，倘若所接收之輸入訊號持續為零，則輸出脈衝之負載週期可為50%，若所接收之輸入訊號為高度正向，則輸出脈衝之負載週期則可近乎100%；反之，若所接收之輸入訊號為高度負向，則輸出脈衝之負載週期係近乎0%。

於調變訊號之後，係在一轉換輸出級(Switching Output Stage)102被放大。由於該調變訊號係以脈衝序列方式呈現，因此其輸出電晶體之作用係類似開關，這使得電晶體未轉換時電流為零，當於轉換時則為低電壓降(Voltage Drop)。

由該輸出級102產生一放大訊號後，在進入一揚聲器(Speaker)104之前，係先進入一低通濾波器(low－pass filter)103。該低通濾波器103係為典型之濾波器，如一LC濾波器。其係將調變之放大訊號轉回連續訊號，所產生之連續放大訊號可提供給該揚聲器104轉為聲音。利用該低通濾波器103可將放大訊號之電磁干擾(Electromagnetic Interference,EMI)及功率消耗降到最低。

然而，該轉換放大器卻具有一個缺點，即經由其放大級所傳送之訊號可能出現交叉失真(Crossover Distortion)之問題。例如，當差動訊號(Differential Signal)從正電壓轉換至負電壓時，其差動系統在中心點處於零電壓之狀態下，會發生交叉失真。此外，該交叉點除了零電壓外，亦會發生於任何電壓，視系統設計而定。請進一步參閱第2圖，其係為習用之轉換放大器之波形示意圖。如圖所示：一輸入之正弦波形(Input Sinusoidal Waveform)210。其交叉點係該正弦波之零交叉點(Zero Crossing)211，包含該正弦波之波峰＋v(Peak)212，以及該正弦波之波谷－v(Trough)213。因此該零交叉點係在輸入訊號從0至－v之負向區轉換至0至＋v之正向區，或反之亦然之轉換點。因功率放大器其內部之轉換延遲，使環繞於該零交叉點之調變器101所產生之細微訊號脈衝，並未在其輸出級102中放大。該輸出級產生之兩個放大訊號之波段220、230，以及環繞於零交叉點之區間250，在此區間250中，該輸出級係不會轉換細微調變脈衝。例如，若該輸出級接收之訊號脈衝為5奈秒(ns)，且該輸出級之轉換延遲為10ns，則該5ns脈衝將不會轉換至該輸出級之輸出端子，因此導致失真。而該低通濾波器103所產生之輸出訊號之波形240。由於其輸出之波形240中有部分脈寬缺漏，因此其輸出之波形係存在一為斷裂點之平坦區域241，係該輸出之失真。而此斷裂通稱為交叉失真之處，將導致增加輸出訊號之總諧波失真(Total Harmonic Distortion)及噪音。

從上述可知，由於習用之轉換放大器難以降低其轉換訊號過程所發生之失真度，因此勢必將增加輸出訊號之總諧波失真及噪音，故，一般習用者係無法符合使用者於實際使用時之所需。

本發明之主要目的係在於，可解決上述習知技術與其他之問題。利用一固定脈寬脈衝序列提供一非零激動電平(Non－zero Drive Level)載荷，可使環繞於交叉點之失真減少，並藉由降低交叉失真之程度，可達到減少輸出訊號中之總諧波失真及噪音。係為一可提供具低失真之轉換放大器電路及其方法。

為達以上之目的，本發明係一種低失真轉換放大器電路及其方法，於一實施例中，係具有一轉換放大器之實施方法，包含接收一類比輸入訊號，並分別在一第一、二端子各自產生一第一、二脈寬調變訊號。若該類比輸入訊號之強度(Magnitude)高於一起點(Threshold)，則當該第二脈寬調變訊號轉換時，該第一脈寬調變訊號係保持不變，以及當該第一脈寬調變訊號轉換時，該第二脈寬調變訊號係保持不變；若該類比輸入訊號之強度減弱且低於該起點時，則該第一及第二脈寬調變訊號會聚合成一第一脈寬。

該第一、二脈寬調變訊號之產生，於一實施例中，係包含調變一第一及第二訊號、延遲以及數位半波整流間歇(Interim)訊號。首先調變該第一訊號以產生一第一間歇脈寬調變訊號，再調變該第二訊號以產生一第二間歇脈寬調變訊號，以延遲該第二間歇脈寬調變訊號，產生一延遲第二間歇脈寬調變訊號。接著利用數位半波整流該第一間歇脈寬調變訊號，再數位半波整流該延遲第二間歇脈寬調變訊號。於其中，該第一訊號及該第二訊號係形成互補訊號(Complimentary Signal)，並與該類比輸入訊號相對應。

於另一實施例中，該第一脈寬調變訊號之產生，係包含產生一第一脈衝序列(Pulse Train)及一第二脈衝序列。當該類比輸入訊號高於零交叉點(Zero Crossing)且其強度高於一起點時，係產生具有雙脈衝(Pairs Of Pulses)之第一脈衝序列(Pulse Train)；以及當該類比輸入訊號強度低於該起點時，係產生具有含一第一脈寬之單脈衝(Single Pulses)之第二脈衝序列。該第二脈寬調變訊號之產生，係包含產生一第三脈衝序列及一第四脈衝序列。當該類比輸入訊號低於零交叉點且其強度高於該起點時，係產生具有雙脈衝之第三脈衝序列；以及當該類比輸入訊號強度低於該起點時，係產生具有含一第一脈寬之單脈衝之第四脈衝序列。於其中，該第二脈衝序列與該第四脈衝序列係為異相，並且該第三脈衝序列與該第四脈衝序列係具有一第一脈寬，且該第一脈寬係為固定；該第一及第三脈寬調變訊號為數位半波整流脈寬調變訊號。

於該方法於一實施例中，係另外包含接收一第一、二間歇脈寬調變訊號，以及延遲該第二間歇脈寬調變訊號，並產生一延遲第二間歇脈寬調變訊號。

根據本發明於另一實施例中轉換放大之方法，該方法係包含接收一類比輸入訊號，產生一第一、二脈寬調變訊號，延遲並耦接訊號至放大器之輸出端子。其係延遲該第一脈寬變訊號並產生一延遲第一脈寬調變訊號後，耦接該延遲第一脈寬調變訊號至該放大器之第一輸出端子，並再耦接該第二脈寬調變訊號至該放大器之第二輸出端子。

該方法於一實施例中，係包含產生數個脈衝序列。產生一具有雙脈衝之第一脈衝序列，並與一第一訊號相對應，產生一具有雙脈衝之第二脈衝序列，並與一第二訊號相對應，產生一具有單脈衝之第三脈衝序列，以及產生一具有單脈衝之第四脈衝序列。該第一與第二訊號係形成互補訊號，與該類比輸入訊號相對應。當該類比輸入訊號強度高於一起點時，係產生該第一及第二脈衝序列；當該類比輸入訊號強度低於該起點時，係產生該第三及第四脈衝列。該第一~四脈衝序列，係以該延遲第一脈寬調變訊號及該第二脈寬調變訊號為基礎，利用該延遲產生一固定脈寬脈衝序列，每當該類比輸入訊號趨近於一交叉點，該固定脈寬脈衝序列係提供一非零激動電平(Non－zero Drive Level)載荷，可因此降低交叉失真之程度。於其中，該第三脈衝序列與該第四脈衝序列係為異相。

於另一實施例中，本發明係包含一轉換放大器，係耦接有一第一調變電路，用以接收一第一輸入訊號並產生一第一脈寬調變訊號、耦接有一第二調變電路，用以接收一第二輸入訊號並產生一第二脈寬調變訊號、以及耦接有一數位電路，用以接收該第一脈寬調變訊號及第二脈寬調變訊號，並產生一第三脈寬調變訊號及一第四脈寬調變訊號。於其中，該第一及第二輸入訊號係形成一類比輸入訊號。當該類比輸入訊號強度減弱時，該第三脈寬調變訊號及該第四脈寬調變訊號係聚合為一第一脈寬；該第三、四脈寬調變訊號係為一半波整流脈寬調變訊號。

於一實施例中，該數位電路係包含耦接一延遲元件(Delay Cell)，用以將該第二脈寬調變訊號延遲一個時間週期，與該第一脈寬相對應。

於一實施例中，該轉換放大器係進一步包含一方波產生器，具有一輸出，係提供一具有一負載週期(Duty Cycle)之脈衝波(Pulse Wave)，於其中，該第一調變電路係接收該脈衝波及該第一輸入訊號，並產生一第一鋸齒波形(Sawtooth Waveform)，與該第一輸入訊號相對應；該第二調變電路係接收該脈衝波及該第二輸入訊號，並產生一第二鋸齒波形，與該第二輸入訊號相對應。

於一實施例中，該類比輸入訊號係一音頻訊號，且該轉換放大器之第一輸出端子與第二輸出端子係耦接至一含有一揚聲器之輸出級，其中，該輸出級之傳輸延遲(Transmission Delay)係小於該第一脈寬。

於一實施例中，該轉換放大器係進一步包含一耦接之第一功率放大器，用以放大該第一脈寬調變訊號，以及一耦接之第二功率放大器，用以放大該第二脈寬調變訊號，其中，該第一脈寬係至少大於該第一功率放大器或第二功率放大器其中之一之傳輸延遲。

於一實施例中，該第一脈寬調變訊號係耦接至一第一輸出端子，該第二脈寬調變訊號係耦接至一第二輸出端子，以及該類比輸入訊號係一音頻訊號，並且耦接該第一輸出端子與該第二輸出端子，用以驅動一揚聲器。

請參閱『第3圖』所示，係本發明一實施例之調變組合示意圖。如圖所示：由一調變器接收一類比輸入音頻訊號。於一實施例中，該調變器係接收一單端訊號(Single Ended Signal)。於其他實施例中，該調變器係可接收一差動音頻訊號(Differential Audio Signal)，由該調變器將輸入訊號轉換為一調變訊號。例如其調變組合可包含脈寬調變，其中，亦可使用其他之調變技術。待調變之後，係以一個或數個放大器放大該調變訊號。於放大作用階段間，該調變訊號內之小脈衝可能因為放大器內部之傳輸延遲(Transmission Delay)而散失。因此，當一功率放大器(Power Amplifiers)放大輸入訊號之小振幅時，必須克服交叉失真之問題。於圖示中，在兩個波段調變器(Channel Modulator)中之第一波段351及第二波段352之輸出中，係在其兩個波段351、352趨近交叉點之處，各增加一差動脈衝序列354、355。這些脈衝在零交叉點係可消除轉變，因此可減少輸出訊號中之總諧波失真及噪音；而波段353則為此理想之類比輸出訊號之呈現。由於該脈衝，因此該調變訊號不僅不會達到零，並且環繞於零交叉點之失真也會減少，亦即該交叉點係可以均等持續脈衝(Equal Duration Pulses)之形態呈現，使在一輸出端子之脈衝係均等持續，並且在交叉點與其他輸出端子之輸出脈衝為異極性。於本例，該脈衝也係180度異相，在一實施例中，使用一延遲電路延遲其中一個調變訊號，使在該交叉點之輸入訊號故而調變表徵(Modulated Representation)，以便在該第一及第二輸出端子可產生一均等持續脈衝。於其中，該輸出端子係可耦接至一揚聲器(Speaker)，例如，若該轉換放大器(Switching Amplifier)可使用於音頻上應用。當然，在其他各類之應用上，也會因交叉失真之減少而有利。

請參閱『第4圖』所示，係本發明一實施例之轉換放大器示意圖。如圖所示：本發明於一實施例中之轉換放大器，其電路300係包含二調變電路(Modulation Circuit)427、428、一數位電路(Digital Circuit)429、一反流器電路(Inverter Circuit)303、一方波產生器電路(Square Wave Generator Circuit)319及一輸出級(Output Stage)430所組成。於其中，該調變電路427與428係包含一正向積算器(Positive Integrator)306與一負向積算器(Inverter Integrator)307、一比較器308、309及一反流器310、311所組成；該數位電路429係包含一XNOR閘313、二NOR閘314、315及一延遲元件312所組成；該輸出級430係包含二功率放大器316、317。該輸出級430亦可進一步包含一揚聲器318。

該電路300係接收一類比輸入訊號301，並傳輸至該正向積算器306及該反流器電路303。於本例中，該類比輸入訊號301係一單端訊號，係使用該反流器電路303反向該類比輸入訊號。而在本發明之其他實施例中，若該類比輸入訊號為一差動訊號，則調變該類比輸入訊號之工具係包含正、負向積算器306、307、二個比較器308、309及一方波產生器319，其中，於前一個實施例中之反流器電路在本例係可加以省略。該比較器308、309之輸出係經由該反流器310、311耦接至該數位電路429，於此，由該包含XNOR閘313及NOR閘314、315之數位電路429以數位半波整流為脈寬調變訊號，以產生一音頻訊號之半週期調變表徵。其中，一輸入訊號之半週期調變表徵，係可為正向或負向，在此係視作一半波整流調變訊號；若在一脈衝寬度調變(Pulse Width Modulation,PWM)之例子中，則視作一半波整流脈寬調變訊號。於本實施例中另外包含之延遲元件312，其係延遲其中一個調變訊號，所以該位於輸出之調變訊號，係包含在一交叉點(例如，零交叉點)具有一最低限度之持續脈衝。因此，在交叉點處該輸出訊號係為具有一持續計時週期之脈衝。於本例之實施上，該延遲元件312係耦接於其中一個比較器之輸出與該數位電路429之輸入間。

該正向積算器306可接收該類比輸入訊號與位於負向輸入端子之方波產生器電路319之輸出，並在一節點320產生一鋸斷波形。其中，該鋸斷波形之振幅係依該比較器308之遲滯(hysteresis)而定，同時該鋸斷波形之傾斜度係依該類比輸入訊號之振幅而定。因此，該節點320上之鋸齒波形可說係由該類比輸入訊號與該比較器308所調變。該鋸齒波形傳輸至該比較器308之後，係於該比較器308進行脈寬調變，於其中，當該鋸齒波形在某些上限閥值之上係輸出一低數值，以及當該鋸齒波形在某些下限閥值之下係輸出一高數值。之後再以該反流器310反向脈寬調變訊號。同樣地，由該負向積算器307接收反向之類比輸入訊號與位於負向輸入端子之方波產生器電路319之輸出。在該負向積算器307接收該些輸入後，係在一節點321產生一鋸齒波形，之後再以該比較器309接收該鋸齒波形，並在該比較器309內，對該鋸齒波形進行脈寬調變。

該數位電路429係由該延遲元件312、該XNOR閥313及該NOR閥314、315所組成。係接收位於二節點421、422之脈寬調變訊號。該數位電路429係將該接收之訊號轉換為半波整流脈寬調變訊號。於其中，位於一節點424之訊號，係表示該類比輸入訊號於經過半波整流之脈寬調變表徵，同時，位於一節點423之訊號，係表示該反向類比輸入訊號於經過半波整流之脈寬調變表徵。於本實施例中，該延遲元件312係耦接至該節點422，為顯示產生一差動脈衝序列以減少交叉失真之方法。該延遲元件312係將接收之類比輸入訊號延遲一固定時間，當與該數位電路429之組合邏輯結合，且接近零交叉點之節點423與424時，會產生該差動脈衝序列。於其中，該延遲時間使得接近零交叉點之處產生一脈衝序列，以減少接近零交叉點之處之交叉失真，進而減少該揚聲器318內之總諧波(Total Harmonic)失真與噪音。於另一個實施例中，該延遲元件312係可耦接於該節點421與該NOR閥314之間。之後由該功率放大器316、317接收該半波整流脈寬調變訊號，在當中放大該訊號並傳輸至該揚聲器318。其中，該電路亦可包含反饋，如美國專利號第11/890,813號，名稱為「低失真轉換放大器電路及其方法」之專利中所揭露所有技術內容，在此一併作為參考。

請參閱『第5圖』所示，係第4圖轉換放大器無輸入訊號之波形示意圖。如圖所示：一個空白輸入訊號(Empty Input Signal)之脈寬調變，將致使一方型波之負載週期為50%。以位於第4圖中該節點422之脈寬調變訊號之波形510，及位於該節點421之脈寬調變訊號之波形520可知，其兩個訊號波型係完全相同。因此，即便係缺少該延遲元件，該功率放大器所接收之該半波整流脈寬調變訊號也同樣係平直。

藉由利用該延遲元件312，以相當於該延遲元件312固定延遲時間之總量，可將該脈寬調變訊號之波形510向右移位，使得差動固定脈寬脈衝序列在該節點423與424產生。因此，每當該類比輸入訊號趨近於0時，便會產生該些固定脈寬脈衝序列。如位於該節點424之波形530，以及位於該節點423之波形540。

該節點426之放大訊號係為波形550，該節點425之放大訊號係為波形560。將位於該節點426之波形550，及位於該節點425之波形560，分別與該波形530與540相比較，其兩組訊號波形係互為反向，由此可知，脈衝寬度實際上已藉由該功率放大器316、317轉換。故每當該輸入訊號接近一交叉點時，便可利用該些脈衝序列去驅動該輸出。

請參閱『第6圖』所示，係第4圖轉換放大器之輸入訊號為正弦波之波形示意圖。如圖所示：若第4圖之轉換放大器所輸入之類比輸入訊號係為一正弦波時，係如波形610，位於該節點422之脈寬調變訊號，係為波形620，以及位於該節點421之脈寬調變訊號，係為波形630。而在該轉換放大器其內部電路中組合邏輯之XNOR閘313及NOR閘314、315係等同於該波形620與該波形630之相減；該節點423等同於該波形630與該波形620之相減；以及該節點424係等同於該波形620與該波形630之相減。

當接近零交叉點處時，該互減會導致脈寬變窄或完全沒有脈寬。若脈寬過窄，便不會被該功率放大器所轉換。如該延遲元件312之延遲係以一定量將該波形610向右移位。因此，接近零交叉點之脈寬會設定至一最低限度之持續脈衝時間，利用此最低持續期間，可克服該功率放大器之轉換延遲。

該節點424之半波整流脈寬調變訊號之波形640，以及該節點423之半波整流脈寬調變訊號之波形650，其兩個訊號波形皆包含有在零交叉點區域681與682內之脈衝序列。當該波形640經過該功率放大器317轉換後，係呈現為波形660，同樣地，該波形650在經過該功率放大器316轉換後，係呈現為波形670。由該些轉換後之波形可知，該零交叉點區域681與682內之脈衝序列已經由該功率放大器317、316所轉換。至此，由於該功率放大器可就該脈寬之轉換降低因功率放大器轉換延遲所引發之交叉失真，因此，也進而降低電路中之總諧波失真及噪音。

綜上所述，本發明係一種低失真轉換放大器電路及其方法，可有效改善習用之種種缺點，利用固定脈寬脈衝序列提供一非零激動電平(Non－zero Drive Level)載荷，可使環繞於交叉點之失真減少，並藉由降低交叉失真之程度，可達到減少輸出訊號中之總諧波失真及噪音，進而使本發明之產生能更進步、更實用、更符合使用者之所須，確已符合發明專利申請之要件，爰依法提出專利申請。

惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍；故，凡依本發明申請專利範圍及發明說明書內容所作之簡單的等效變化與修飾，皆應仍屬本發明專利涵蓋之範圍內。

(本發明部分)

第一、二波段．．．351、352

波段．．．353

差動脈衝序列．．．354、355

電路．．．300

類比輸入訊號．．．301

反流器電路．．．303

正向積算器．．．306

負向積算器．．．307

比較器．．．308、309

反流器．．．310、311

延遲元件．．．312

XNOR閘．．．313

NOR閘．．．314、315

功率放大器．．．316、317

揚聲器．．．318

方波產生器電路．．．319

節點．．．320、321

節點．．．421~426

調變電路．．．427、428

數位電路．．．429

輸出級．．．430

波形．．．510、520、530

波形．．．540、550、560

波形．．．610、620、630

波形．．．640、650、660、670

零交叉點區域．．．681、682

(習用部分)

轉換放大器．．．100

調變器．．．101

轉換輸出級．．．102

低通濾波器．．．103

揚聲器．．．104

輸入正弦波形．．．210

零交叉點．．．211

波峰．．．212

波谷．．．213

波段．．．220、230

波形．．．240

平坦區域．．．241

區間．．．250

第1圖，係為習用之轉換放大器示意圖。

第2圖，係為習用之轉換放大器波形示意圖。

第3圖，係本發明一實施例之調變組合示意圖。

第4圖，係本發明一實施例之轉換放大器示意圖。

第5圖，係第4圖轉換放大器無輸入訊號之波形示意圖。

第6圖，係第4圖轉換放大器之輸入訊號為正弦波之波形示意圖。

電路．．．300

差動脈衝序列．．．354、355

類比輸入訊號．．．301

反流器電路．．．303

正向積算器．．．306

負向積算器．．．307

比較器．．．308、309

反流器．．．310、311

延遲元件．．．312

XNOR閘．．．313

NOR閘．．．314、315

功率放大器．．．316、317

揚聲器．．．318

節點．．．320、321

節點．．．421~426

調變電路．．．427、428

數位電路．．．429

輸出級．．．430

Claims (19)

1. 一種轉換放大器電路之低失真方法，其至少包含下列步驟：(A1)接收一類比輸入訊號；(B1)產生一第一脈寬調變訊號；以及(C1)產生一第二脈寬調變訊號；於其中，若該類比輸入訊號之強度高於一個起點，當該第二脈寬調變訊號轉換時，該第一脈寬調變訊號保持不變；當該第一脈寬調變訊號轉換時，該第二脈寬調變訊號保持不變，於其中，當該類比輸入訊號之強度減弱且低於該起點時，該第一及第二脈寬調變訊號係聚合為一第一脈寬。
2. 依據申請專利範圍第1項所述之轉換放大器電路之低失真方法，其中，該第一、二脈寬調變訊號之產生，係至少包含以下步驟：(A)調變一第一訊號，產生一第一間歇脈寬調變訊號；(B)調變一第二訊號，產生一第二間歇脈寬調變訊號；(C)延遲該第二間歇脈寬調變訊號，產生一延 遲第二間歇脈寬調變訊號；(D)數位半波整流該第一間歇脈寬調變訊號；以及(E)數位半波整流該延遲第二間歇脈寬調變訊號；於其中，該第一訊號與該第二訊號係形成互補訊號，與該類比輸入訊號相對應。
3. 依據申請專利範圍第1項所述之轉換放大器電路之低失真方法，其中，該第一脈寬調變訊號之產生，係包含當該類比輸入訊號高於零交叉點且其強度高於該起點時，產生一具有雙脈衝之第一脈衝序列；以及當該類比輸入訊號強度低於該起點時，產生一具有第一脈寬之單脈衝之第二脈衝序列；於其中，該第二脈寬調變訊號之產生，係包含當該類比輸入訊號低於該零交叉點且其強度高於該起點時，產生一具有雙脈衝之第三脈衝序列；以及當該類比輸入訊號強度低於該起點時，產生一具有第一脈寬之單脈衝之第四脈衝序列。
4. 依據申請專利範圍第3項所述之轉換放大器電路之低失真方法，其中，該方法係進一步包含以下步驟： (A)接收一第一間歇脈寬調變訊號；(B)接收一第二間歇脈寬調變訊號；以及(C)延遲該第二間歇脈寬調變訊號，產生一延遲第二間歇脈寬調變訊號。
5. 依據申請專利範圍第3項所述之轉換放大器電路之低失真方法，其中，該第二脈衝序列與該第四脈衝序列係為異相，並且該第三脈衝序列與該第四脈衝序列係具有一第一脈寬。
6. 依據申請專利範圍第1項所述之轉換放大器電路之低失真方法，其中，該第一脈寬係固定。
7. 依據申請專利範圍第1項所述之轉換放大器電路之低失真方法，其中，該第一脈寬調變訊號為數位半波整流脈寬調變訊號。
8. 一種轉換放大器電路之低失真方法，其至少包含下列步驟：(A2)接收一類比輸入訊號；(B2)產生一第一脈寬調變訊號；(C2)產生一第二脈寬調變訊號；(D2)延遲該第一脈寬調變訊號，產生一延遲第一脈寬調變訊號； (E2)耦接該延遲第一脈寬調變訊號至該放大器之第一輸出端子；(F2)耦接該第二脈寬調變訊號至該放大器之第二輸出端子；(G2)數位半波整流該延遲第一脈寬調變訊號；以及(H2)數位半波整流該第二脈寬調變訊號。
9. 依據申請專利範圍第8項所述之轉換放大器電路之低失真方法，其中，該方法係進一步包含以下步驟：(I2)產生一具有雙脈衝之第一脈衝序列，與一第一訊號相對應；(J2)產生一具有雙脈衝之第二脈衝序列，與一第二訊號相對應；(K2)產生一具有單脈衝之第三脈衝序列；以及(L2)產生一具有單脈衝之第四脈衝序列，於其中，該第一訊號與該第二訊號係形成互補訊號，與該類比輸入訊號相對應，於其中，當該類比輸入訊號之強度高於一起點時，係產生一第一及一第二脈衝序列；以及當該類比輸入訊號之強度低於該起點時，係產生一第三及 一第四脈衝序列，於其中，該第一~四脈衝序列係以該延遲第一脈寬調變訊號及該第二脈寬調變訊號為基礎。
10. 依據申請專利範圍第9項所述之轉換放大器電路之低失真方法，其中，該第三脈衝序列與該第四脈衝序列係為異相。
11. 依據申請專利範圍第8項所述之轉換放大器電路之低失真方法，其中，該步驟(D2)延遲係產生一固定脈寬脈衝序列，於其中，若該類比輸入訊號趨近於一交叉點，該固定脈寬脈衝序列係提供一非零激動電平(Non-zero Drive Level)載荷，係減少交叉失真之程度。
12. 一種低失真轉換放大器電路，係至少包含：耦接一第一調變電路，該第一調變電路係用以接收一第一輸入訊號，並產生一第一脈寬調變訊號；耦接一第二調變電路，該第二調變電路係用以接收一第二輸入訊號，並產生一第二脈寬調變訊號；以及耦接一數位電路，該數位電路係用以接收該第一脈寬調變訊號及該第二脈寬調變訊號，並產生一第 三脈寬調變訊號及一第四脈寬調變訊號，於其中，該第一及第二輸入訊號係形成一類比輸入訊號，於其中，當該類比輸入訊號強度減弱時，該第三脈寬調變訊號及該第四脈寬調變訊號係聚合為一第一脈寬。
13. 依據申請專利範圍第12項所述之低失真轉換放大器電路，其中，該第三、四脈寬調變訊號係為一半波整流脈寬調變訊號。
14. 依據申請專利範圍第12項所述之低失真轉換放大器電路，其中，該數位電路係包含耦接一延遲元件，用以將該第二脈寬調變訊號延遲一個時間週期，與該第一脈寬相對應；於一時間週期前，延遲該第二脈寬調變訊號，與第一脈寬相對應。
15. 依據申請專利範圍第12項所述之低失真轉換放大器電路，其中，該轉換放大器係進一步包含一方波產生器，具有一輸出，係提供一具有一負載週期(Duty Cycle)之脈衝波(Pulse Wave)，於其中，該第一調變電路係接收該脈衝波及該第一輸入訊號，並產生一第一鋸齒波形(Sawtooth Waveform)，與該第一輸入訊號相對應；於其中，該第二調變電路係接收該脈衝波及該 第二輸入訊號，並產生一第二鋸齒波形，與該第二輸入訊號相對應。
16. 依據申請專利範圍第15項所述之低失真轉換放大器電路，其中，該負載週期係50%。
17. 依據申請專利範圍第12項所述之低失真轉換放大器電路，其中，該類比輸入訊號係一音頻訊號，且該轉換放大器之第一輸出端子與第二輸出端子係耦接至一包含揚聲器之輸出級，於其中，該輸出級之傳輸延遲(Transmission Delay)小於該第一脈寬。
18. 依據申請專利範圍第12項所述之低失真轉換放大器電路，其中，該轉換放大器係進一步包含：耦接一第一功率放大器，用以放大該第一脈寬調變訊號；以及耦接一第二功率放大器，用以放大該第二脈寬調變訊號，於其中，該第一脈寬係至少大於該第一功率放大器或該第二功率放大器其中之一之傳輸延遲。
19. 依據申請專利範圍第12項所述之低失真轉換放大器電路，其中，該第一脈寬調變訊號係耦接至一第一輸出端子， 於其中，該第二脈寬調變訊號係耦接至一第二輸出端子，以及於其中，該類比輸入訊號係一音頻訊號，並且耦接該第一輸出端子與該第二輸出端子，用以驅動一揚聲器。