TWI399015B - 一種用於在離散半導體裝置中感測一電流之組合及其操作方法 - Google Patents

Description

一種用於在離散半導體裝置中感測一電流之組合及其操作方法

本發明係關於離散功率半導體裝置且更特定言之係關於準確地感測離散半導體裝置中的電流之方法。

功率半導體裝置如今係用於較寬範圍的電子系統，包括電源供應器、電壓調節器、直流/直流轉換器、馬達驅動器、安全開關、電池斷開開關、功率節省負載開關、限流器、埠保護裝置、音訊放大器及更多。

在許多(若並非大多數)功率電子應用中，電流感測對電路操作及對安全與保護特徵皆係重要的。雖然對電流感測的要求會變化，但是對於汲取300 mA以上的應用，對電流感測的需求係共同的。監視電流的最常使用係過電流停機或OCSD功能。OCSD之目的係在較大及潛在危險電流開始流動的情況下切斷電路。

當一負載短路時，會出現導致過電流條件的共同條件。為此原因，OSCD係通常稱為"短路"或"過壓保護"。存在各種方法用於監視電流的位置(即在負載中)或在控制負載的電晶體中。時常直接存取負載之路徑中的位置係不切實際的，因此改為在一主動裝置、電晶體或半導體組件中，而且較佳地在控制從其功率輸入或來源(例如發電機、電池或調節式電源供應器)進入電路的電流流量之一裝置中實行電流監視。

監視電流的另一方法係促進限流。在汲極電流飽和的功 率裝置(例如功率MOSFET或IGBT)中，裝置能使用回授操作以便其汲極電流保持相對恆定而不管其汲極至源極電壓。因為在傳導電流時維持電壓，所以限流器依據等式P_loss ＝V_DS ．I_D 使用功率。若I_D 與V_DS 的乘積在維持時間間隔內變為太大，則該裝置將過熱並可能遭到損害。限流係因此通常與過溫度保護電路耦合，該電路在一過熱裝置或系統出現不能修補的損害之前會切斷該裝置。但是，準確電流限制要求準裝置的電流的準確測量。

在其他應用中，在系統控制中使用電流資訊。例如，在電流模式切換電源供應器中，將負載電流資訊用以控制饋送於誤差放大器中的電壓斜坡之斜率，從而影響調節品質、暫態回應時間以及電路穩定性。在旋轉率控制式負載開關中，電流係在閉式迴路控制下成斜坡以最小化雜訊及暫態電流尖波。通常結合電壓回授使用電流回授，閉式迴路控制會改良系統可控制性及穩定性。

傳統電流感測技術：將四項技術共同用於電流感測。此等先前方法包含：．電流感測電阻器．V_DS 感測．磁性電流感測．積體電流鏡

本文中說明此等感測技術、其操作原理、電路實施方案及電性特性。

最通用電流感測技術使用一電流感測電阻器。如圖1A中 所示，電流感測電路1包括一推挽功率輸出級，其包含驅動一負載或電感器9的一P通道MOSFET 4及一N通道MOSFET 3。電阻R_sense 之一電流感測電阻器2係插入在P通道MOSFET 4之V_cc 功率輸入與源極之間以感測流入電路的電流。一運算放大器5增壓橫跨感測器電阻器2所測量的信號，即電壓。放大器5之輸出上的電壓V_o 係與感測電阻器2中的電流I成比例，如藉由下列關係所提供： 其中A_v 係放大器5之閉式迴路電壓增益而且V_offset 係該放大器中存在的任何電壓偏移，其極性為正或負。電阻電流感測電路遞送信號V_o 至可包括類比電路的控制電路，例如PWM控制、旋轉率控制、電流限制等。

電壓V_o 亦可用以使用一比較器6及一電壓參考7做出不/不做決策，例如過電流停機。無論何時MOSFET 4中的電流超過某預規定值，比較器6之輸出均發生反應並翻轉其狀態，從而發信一過電流條件已出現。比較器6通常包括滯後作用以避免該比較器之跳脫點周圍的顫動，即不合需要的振盪。

感測電阻器方法之益處包括其測量一MOSFET及其寄生源極至汲極二極體中的電流(無論何時其傳導)之能力。若使用一零溫度係數電阻器，則能在較寬範圍的溫度內準確地進行電流測量。其可採用該電阻器與該半導體之間的寄生電感必須藉由印刷電路板的仔細佈局保持為較小的警告，結合任何積體或離散裝置加以使用。

不像其他電流感測技術一樣，感測電阻器方法能測量一裝置之操作區域之任一者中的電流，無論其充當一開關或電流源。例如，一感測電阻器能測量在其線性區域中操作之一MOSFET中的電流，即充當一可變電阻器。其亦能測量在其飽和操作區域中操作之一MOSFET中的電流，即充當一恆定電流源或限流器。該方法甚至能測量線性與飽和區域之間的飽和邊緣過渡區或所謂"膝形"區域中的MOSFET電流。其亦能測量當該裝置係突崩崩潰時的電流。

此外，獨立於V_cc 的數值，無高電壓曾橫跨感測電阻器2顯現，因此至放大器5的輸入不需要保存高電壓或使用高電壓裝置。與MOSFET 4之源極連接，橫跨電阻器2的最大可行電壓係在量值上限於等於|V_GS －V_t |的數量，其中如所示V_GS 係P通道MOSFET 4上相對於其源極的閘極電壓而且V_t 係P通道MOSFET 4之臨限電壓。因此，例如若V_GS ＝－5 V，則對於－1 V臨限電壓，橫跨電阻器2且在放大器5之輸入上的最大電壓係限於4 V，即使V_cc ＝24 V。

使用一感測電阻器的另一益處係若使用離散感測電阻器，則該電阻器之準確度能按需要規定為±1%或±0.5%的容限。假設測量的信號與該放大器之輸入偏移電壓比較為較大，該感測放大器之準確度係因此受放大器5之偏移電壓的限制。假定該假設有效並非始終合理。

感測電阻器電流感測方法的問題係雜訊(即信號對雜訊)與不合需要的功率損失之間係本質且不可避免的折衷。若 感測電阻器2之電阻R_sense 係太小，則橫跨其測量的電壓將對雜訊極敏感而且難以測量。因為在該裝置的主要電流路徑中測量電壓，所以暫態、電流尖波及電容位移電流不斷地顯現為放大器5之輸入上的一信號，從而引起雜訊或抖動輸出。

相反地，若數值R_sense 係太大，則過多的I² ．R_sense 功率耗散將出現在電阻器2中，從而降低效率並導致不合需要的晶粒加熱。例如，若感測電阻器2之電阻係選擇為串聯連接MOSFET 4之電阻的10%，則對於具有150 mΩ之開啟電阻的一MOSFET，R_sense 之數值必須為15 mΩ。在穩定狀態中的2A負載電流下，MOSFET 4將耗散0.6W，並且感測放大器2將耗散該數量的10%或另一60 mW。忽略任何切換損失，該電阻器與MOSFET一起將耗散660 mW。橫跨電阻器2的電壓V_sense 係因此V_sense ＝I．R_sense 或300 mV給出(易於在主動控制電路中整合、測量及使用的數值)提供。

若另一方面功率MOSFET 4具有20 mΩ的電阻以藉由減少傳導損失來改良效率，則一10%電流感測電阻器將具有僅2 mΩ的數值而且在2A下展現僅4 mV的降落，小於較小放大器之偏移電壓。此電路之準確度將極差，因為放大器5之偏移電壓中的變化能從一個晶圓批量至另一個晶圓批量變化數毫伏特。

為最小化此敏感度，一5 mΩ電阻器展現橫跨電阻器2的一較可測量10 mV降落，但是遺憾地表示功率耗散中超出該MOSFET之損失的50%增加，從而意指總損失從沒有該 感測電阻器的80 mW增加至100 mW，總增加為25%。此外，隨著該偏移之量值及測量的數值彼此接近，即為V_sense →V_offset ，電流感測準確度變為極差而且能改變30%或更多，即使使用更昂貴的精確電流感測電阻器。

另一可能折衷係增加MOSFET 4之大小以降低其電阻以補償由串聯感測電阻器2貢獻的額外電阻。此方法能在某程度內起幫助作用，但是在切換電路中受限制，因為MOSFET 4之大小的任何增加均會增加其電容並且此舉引起切換損失的對應增加。此折衷會以增加切換損失為代價(尤其在較高切換頻率下)減少傳導損失。

電流感測電阻器技術之一替代方案係V_DS 感測。在V_DS 感測中，橫跨功率MOSFET的電壓降落係用以計算該裝置中的電流。此測量方法係僅當該MOSFET在其線性區域中操作時有效，即作為具有半恆定電阻的開啟狀態開關。如圖1B之電路10中所示，該技術涉及採用直接橫跨功率MOSFET 12之汲極及源極端子連接的運算放大器14來監視橫跨功率MOSFET 12的電壓。若MOSFET 12係在其開啟狀態中偏壓至完全增強，例如採用V_GS ＝－10V，則採用開啟電阻R_DS(on) ，藉由下列方式提供電流感測放大器14之電壓輸出V_o ： 其中A_v 係放大器14之閉式迴路電壓增益而且V_offset 係該放大器中存在的任何電壓偏移，其極性為正或負。電阻電流感測電路遞送信號V_o 至可包括類比電路的控制電路，例如 PWM控制、旋轉率控制、電流限制等。

電壓V_o 亦可用以使用一比較器16及一電壓參考15做出不/不做決策，例如過電流停機。如所設計，無論何時MOSFET 12中的電流超過某預規定值，比較器16之輸出均發生反應並翻轉其狀態，從而發信一過電流條件已出現。比較器16通常包括滯後作用以避免該比較器之跳脫點周圍的顫動，即不合需要的振盪。

V_DS 感測之優點係該功能實質上係自由的，因為其依賴於測量橫跨功率MOSFET 12的電壓，其可以為積體或離散MOSFET。

只要針對電流而加以監視的裝置係一MOSFET，則V_DS 感測技術為可適用。除測量V_DS 之數值所需要的放大器以外，不需要特殊偏壓電路或浮動電源供應器。

不像電流感測電阻器技術一樣，因為未採用高電流路徑串聯引入額外裝置，所以V_DS 感測能視為並聯監視技術。在未添加串聯元件的情況下，功率MOSFET之效能不會降低，而且傳導損失或切換損失不會增加。該電路之效能係因此與該裝置單獨之效能相同。效率隨該裝置中的相同電壓按比例調整而無需電流感測。

V_DS 感測的一個主要問題係其依賴於功率MOSFET之電阻來決定電流。遺憾地，一功率MOSFET之電阻係對無數電性及程序相關參數敏感。在操作中，V_GS 、V_DS 及溫度條件中的動態及恆定變化全部影響一MOSFET之電阻並干擾電路準確偵測電流的能力。不能使用預測或演算方法簡單 地取消此等環境影響，因為程序參數(例如臨限電壓V_t 、磊晶厚度及摻雜、接面深度及濃度，以及甚至金屬厚度及接合線放置)會影響一功率MOSFET之線性區域I_D －V_DS 特性。

例如對於一特定裝置，電性偏壓及熱環境條件能輕易地產生電流中的±25%變化，尤其若V_DS 之高數值將該裝置推入準飽和，即線性與飽和操作區域之間的膝形區域中。包括批次間程序變化，電流感測容限能係如±50%一樣差。封裝、賣方、晶圓片或散熱中的變化能使V_DS 感測及過電流保護電路一起失效。在一些實例中，已知系統設計者在一應用中有意地改變一功率MOSFET之大小及開啟電阻，而未認識到其不注意地停用過電流保護之操作。

因為V_DS 感測依賴於作為半恆定電阻的一裝置，所以其不能用以偵測IGBT、閘流體、二極體或包括少數載體傳輸或傳導率調變之任何裝置中的電流，因為此類裝置不表明一線性電壓－電流關係。V_DS 感測亦不能監視一功率MOSFET中的二極體電流而且不偵測突崩電流。

使用V_DS 感測之另一複雜係運算放大器14經歷與功率MOSFET 12相同的電壓、電壓暫態及尖波而且必須能夠保存此等電壓而無損害。更為複雜的係，無論何時MOSFET 12加以關閉或在經歷切換暫態(例如當該裝置在V_DS 係瞬間較大時傳導電流時)，均必須停用V_DS 過電流偵測電路之操作。

因為過電流比較器16之輸出係僅當MOSFET 12係全開並 在其電阻狀態中時有效，所以使用V_DS 感測的任何控制器必須在所有其他時間期間使過電流偵測旗標"空白"，即忽略過電流偵測旗標。若一短路在停用V_DS 偵測電路時出現，則該電路從損害及潛在危險過電流條件係無保護的。為了不依賴於V_DS 感測，必須包括額外電路以檢查此等各種故障方案。

磁性電流感測(另一電流感測技術)依賴於時變電流以感應一磁場並測量磁場強度以依據馬克斯威爾等式(Maxwell's equations)計算電流。為準確地測量該磁場，磁性感測器必須完全包圍該導體。積體電路及大多數組件中的裝置尺寸係太小以致不能產生實質磁場。

偵測敏感度同樣有問題，因為其他原因可能干擾磁性感測器並提供誤差讀數。最後，大多數磁性偵測系統具有相當低的頻寬而且係不能或與電性系統及電壓調節器中的共同微秒變化發生反應。磁性感測因此並非用於多數功率電子系統中的電流感測之可變選項。

具有積體電流感測的分裂式汲極MOSFET： 功率積體電路中的最常用電流感測技術係分裂式汲極電流鏡20，如圖2A中所解說。高側電流鏡22包含具有共同源極及閘極端子的二個平面MOSFET 23A及23B，一個為較大，一個為較小。具有閘極寬度W的較小MOSFET 23B承載由相依電流源24所設定的電流I₂ 。電流I₂ 一般係調整以回應關於主要功率MOSFET之汲極上的電壓V_D1 之回授信號27。具有閘極寬度"n"倍W的較大主要功率MOSFET 23A係連接至一負 載21及一低側MOSFET 25。MOSFET 23A及25一起形成驅動負載21的一互補MOSFET推挽輸出，並因此具有可比較電流額定，例如在電流I₁ 係二安培或較多的情況下。

理想地使感測MOSFET 23B儘可能小而不犧牲電流感測準確度。大小比率"n"的範圍通常根據各種設計考量包括從10至高達10⁶ 或更多的數個量值等級內。對於功率電子應用，電流感測MOSFET 23B一般係比主要功率MOSFET 23A小至少三至四個量值等級。因此，在可比較偏壓條件下，鏡22之二個MOSFET中的個別電流將在與比例因數"n"成比例的比率中，或

例如若n＝5000，則理想地在MOSFET 23B中流動的電流I₂ 之大小應該係在主要功率MOSFET 23A中流動的電流I₁ 之大小的0.05%。在此比率下，一安培負載電流將產生500 μA感測電流I₂ 。若n＝10,000，則感測電流I₂ 係減少至10 μA。一毫安以下的電流係更雜訊敏感的而且係不妥當的。

實施電流鏡22的關鍵態樣係在與主要功率MOSFET 23A相同的構造中設計感測MOSFET 23B並在一共同矽晶粒中共製造二個裝置。單片共製造會最小化批次間變化影響匹配之風險，同時光罩設計及裝置佈局消除幾何相關失配。

例如，圖2B解說MOSFET 30之一電流鏡對，其包含含有一P＋源極34B及一P＋汲極35B的寬度W之一作用區域31，並進一步包含含有一P＋源極34A及一P＋汲極35A的寬度n．W之作用區域32，其中該等源極及汲極植入物係與橫斷 作用區域31及32的多晶矽閘極33自對準。閘極33之定向方位對於二個裝置係相同的以改良匹配並減少由製程產生的定向效應。

源極區域34A及34B係與接點37A及37B接觸並共用連接至V_cc 的一共同源極金屬互連40B。P+汲極35A係與至一金屬互連40D的一接點38A接觸，而P+汲極35B係與至一金屬互連40C的一接點38B接觸。透過接點39及一金屬互連40A連接閘極33。雖然該等裝置之每一者係顯示為單一條紋，但是較大裝置實際上可包含與較小裝置類似的方位之若干並聯條紋。

在分裂式汲極電流鏡之另一範例中，圖2C中的增壓轉換器41包括一電感器45、一整流器46、一電容器47及一N通道電流鏡MOSFET對42，其包含具有負載電流I₁ 的一較大MOSFET 43A及承載感測電流I₂ 的一較小感測MOSFET 43B。無論何時設定V_G1 以開啟電流鏡MOSFET 43A及43B，一相依電流源44均調整感測電流I₂ ，直至MOSFET 43A及43B之個別汲極電壓係類似的，即V_DS2 V_DS1 。

迫使二個汲極電壓為同一數值的一共同方式係使用一運算放大器48以控制自電流源44的電流I₂ 之位準。在將一輸入連結至功率MOSFET 43A之汲極電壓V_D1 ，並將另一輸入連結至電流感測MOSFET 43B之汲極電壓V_D2 的情況下，運算放大器48將嘗試動態地調整感測電流I₂ 以驅使二個電壓為同一數值。相依電流源44藉由正規化感測MOSFET 43B及主要MOSFET 43A之汲極電壓V_D2 及V_D1 而達到準確電流 感測的重要性在很大程度上取決於電晶體的操作區域。

如圖2D中所示，曲線圖50解說鏡MOSFET 43A及43B之I_D －V_DS 電流特性，其中二個MOSFET皆在固定閘極電壓V_GS1 下偏壓。表示包含區域51A及52A的較高電流I₁ 之曲線表示具有閘極寬度n．W的較大裝置MOSFET 43A。表示包含線51B及52B的較低電流I₂ 之曲線解說具有閘極寬度W的較小裝置MOSFET 43B。在V_DS 的任何給定數值下，電流比率I₂ /I₁ 均係等於n。

例如，在V_DS3 以上的飽和操作區域中，藉由曲線51A及51B二者滿足飽和條件V_DS >(V_GS1 －V_t )而且汲極電流I_D 並不隨汲極電壓而明顯變化。明確而言，在汲極電壓V_DS4 下，點54A及54B處的電流I₁ (sat)及I₂ (sat)維持比率"n"，因此I₂ (sat)＝n．I₁ (sat)。

若MOSFET 43B上的汲極電壓(點54B)係偏移至V_DS3 ，則該電流實質上並不改變而且比率"n"仍得以維持而不管一汲極電壓失配。換言之，為飽和中的電流感測維持精確相同的汲極電壓之重要性係最小。相依電流源44對V_DS3 以上的汲極電壓係不那麼重要。如圖2E中所示，飽和中的電流感測展現如曲線圖55之曲線58所示的±15%之不準確度，其中失配主要係由於裝置相關現象，例如短通道效應。

當MOSFET 43A及43B係在其線性操作區域中時該電流鏡的行為係相當不同。在V_DS2 以下，(V_GS1 －V_t )>V_DS 並且該等裝置係皆在其具有電流52A及52B的線性區域中。明確地，電壓V_DS 下的電流53A及53B亦展現比率"n"，因此 I₂ (lin)＝n．I₁ (lin)。該電流感測裝置上的V_DS 之任何輕微偏差(即其中V_D2 ≠V_D1 )均會產生電流比率中的戲劇性變化以及測量電流中的明顯誤差。

由此得出結論，在線性區域中，準確電流測量依賴於維持主要MOSFET 43A及感測MOSFET 43B上的相同汲極電壓之相依電流源44。亦如曲線圖55中的曲線56所示，在線性區域中能達到±10%或較佳的準確度，假設為二個裝置而保持V_DS 恆定。輕微的改良係因為較少的程序變數影響線性操作，而且特定言之，線性區域操作展現比飽和區域中的操作對臨限失配低的敏感度。

在準飽和中，該區域係在線性區域與飽和區域之間，其中V_DS 係在電壓V_DS2 與V_DS3 之間，電流失配係對臨限值中橫跨一晶粒的輕微變化、汲極及源極電阻、通道長度調變及應力感應壓電效應極敏感。在準飽和中，失配誤差(曲線57)會增加，而且能甚至為在線性區域中所觀察的失配誤差之二倍。

總之，包含共用一共同閘極與源極連接的不同閘極寬度之二個傳統橫向MOSFET的分裂式汲極MOSFET電流鏡能在低電壓功率裝置中有效地用作一電流感測器，單獨作為離散電流感測功率MOSFET，或整合於一功率IC中，例如於一低電壓限流器、電池充電器、或PWM切換調節器IC中。

電流感測與主要功率裝置並聯出現而且不需要插入於高電流路徑中的任何串聯感測元件，其能藉由增加傳導或切 換損失而降低效能。作為一鏡，其操作中的許多共同模式擾動得以取消。電流鏡感測技術及其相關電路之準確度係因此對雜訊相對免疫的，從而改變負載電流、供應電壓波動及溫度變化。使用分裂式電流鏡技術的一電流感測功率MOSFET之實施方案涉及消耗低靜態電流的最小電路而且不需要為電路偏壓產生任何浮動供應電壓。

術語"電流鏡"係在整個此揭示內容中以廣泛定義方式而使用。依據較窄定義，一MOSFET電流鏡使用一臨限連接MOSFET而建立其V_GS 閘極偏壓，其中一個裝置採用其臨限電壓附近的一閘極偏壓操作，因為其係與其連結至其源極的閘極硬連接，即其中V_GS ＝V_DS 。一分裂式汲極MOSFET對係在本文中定義為一電流鏡，即使V_GS 係從一閘極緩衝器施加於二個裝置上，而非得自主要裝置的汲極電流。一分裂式汲極MOSFET對以類似於電流鏡的方式依據較窄定義來表現，因為一個MOSFET中的電流係另一MOSFET中的電流之純量倍數而且取消擾動汲極電流的共同模式雜訊。

分裂式汲極電流鏡提供其線性操作區域中的優越電流匹配，假設電流感測及主要功率MOSFET係使用相同幾何結構及閘極方位而單片地整合，並且在操作中偏壓至相同V_DS 數值。分裂式汲極亦提供飽和中適應良好的電流匹配，即作為電流源，其優點為此區域中的電流匹配準確度對V_DS 偏壓條件係相對免疫的，假設該裝置係在其準飽和"膝形"區域外面操作。換言之，當在飽和中偏壓時，分裂 式汲極電流鏡感測技術忽略汲極電壓中的變化。

分裂式汲極電流鏡功率MOSFET能在一平面CMOS程序中輕易地製造為低電壓功率裝置，該製造藉由使功率MOSFET按比例調整至一極大閘極寬度(數百萬微米的寬度)，以減少其開啟狀態電阻。採用厚多層金屬化在0.5微米、0.35微米及甚至0.18微米CMOS程序中製造會產生具有能夠在其關閉狀態中阻隔三至五伏特之低特定開啟電阻的裝置。該等裝置利用平行於晶粒之表面且在定位於矽表面頂上的一平面閘極下的橫向電流流量。使用此類平面IC程序，具有毫歐姆開啟電阻的五伏特MOSFET已得到證實及商業化。為CMOS相容，該裝置能輕易地整合在單片PWM切換電壓調節器、智慧開關及限流器電路、以及積體電池充電器內。

然而，不管其許多益處，分裂式汲極電流鏡電流感測技術遭受若干明顯不足。此電路之一個主要缺點係，必須監視主要功率MOSFET之汲極(通常為一系統中雜訊最大且電壓最高的節點)以便控制偏壓電流感測MOSFET的電流。

在(例如)圖2C中，用以控制電流源44的運算放大器48使其輸入連接至一增壓轉換器41之V_x 節點。若增壓轉換器41係一高電壓電路，則運算放大器48需要高電壓輸入額定以便保存出現在V_x 節點處的整個範圍之電壓，包括暫態。此外，由於輸入電壓偏移所致的運算放大器中的任何電壓誤差係表明為電流失配以及電路準確地測量電流之能力中的誤差。

採用一分裂式汲極MOSFET電流鏡感測技術感測電流的另一限制係其不能夠測量突崩電流或正向偏壓二極體電流。因此，其不能偵測圖1A之感測電阻器方法能偵測的某些故障條件。然而，分裂式汲極MOSFET電流感測器之最大限制係其技術特徵，即其僅能在平面功率裝置中加以製造，而且平面MOSFET遭受許多限制。

平面功率MOSFET之限制：平面功率MOSFET包含具有頂側源極及汲極連接的較大閘極寬度MOSFET，以及形成於矽之平面表面頂上的金氧半導體或"MOS"閘極結構。該裝置可包含N通道或P通道MOSFET或通常稱為CMOS的其互補組合。不管其多功能性，此類裝置遭受其構造中內在的許多約束。此等限制會約束各種區域中平面功率MOSFET之使用，包括電壓比例調整、可靠性及電路拓撲。

平面MOSFET中的電壓比例調整限制： 使用一平面CMOS製程所產生的橫向MOSFET具有一有限電壓可調整性。在一橫向MOSFET中，輕度摻雜汲極擴大部分(亦瞭解為擴大汲極或漂移區域)係用以增加突崩崩潰電壓。在高電壓LDD裝置中，崩潰電壓隨漂移長度L_D 而線性地增加。增崩潰電壓BV因每一微米的漂移長度而增加約10 V至12 V，如藉由突崩之臨界電場E_crit 所測量。由於表面效應，在晶圓之表面上的此臨界場之強度僅為其在矽塊中的強度之一半。對於長漂移長度，崩潰電壓BVE_crit ．L_D ，或L_D BV/(E_crit )，因此一10微米漂移區域在約100 V下中斷， 一20微米漂移區域在約200 V下中斷等等。

電晶體區域效率或封裝密度A/W對於橫向裝置係明顯低於垂直裝置，因為高電壓漂移區域及汲極與源極接點二者係定位在晶粒之表面上。對於(例如)具有帶較長漂移之條紋狀表面幾何結構的裝置，具有閘極寬度W的橫向高電壓MOSFET消耗W．L_D 之區域，因此對於每一微米的閘極寬度，該裝置的封裝密度係A/WL_D 。增加漂移長度亦線性地增加如藉由關係R_DS WR_□ ．L_D 所提供的漂移電阻，其中R_□ 係以每平方歐姆為單位的植入漂移之薄片電阻。假設能藉由將電晶體之電阻率R_DS W乘以其A/W封裝密度來計算特定開啟電阻R_DS A，則組合二個等式會顯露較長漂移裝置：

而且因為L_D BV/(E_crit )，則

因此一橫向裝置之特定開啟電阻與崩潰電壓之平方成比例地增加，因為增加輕度摻雜汲極擴大部分之漂移長度不僅增加用於一給定閘極寬度的電晶體之電阻而且減小能封裝於一給定區域中的閘極寬度之數量。

因此雖然能採用低開啟電阻製造低電壓橫向MOSFET，但是高電壓模向MOSFET具有一有限功率處理能力。金屬電阻及高電壓可靠性考量進一步降低橫向MOSFET之能力。因此，雖然一橫向MOSFET能使用分裂式汲極電流鏡方法來輕易地監視電流，但是其並非完全可用作一主要功 率MOSFET。

橫向MOSFET可靠性限制： 在一平面程序中將功率MOSFET實施為橫向裝置對裝置可靠性施加某些限制。明確地，當裝置係在飽和中時，平面裝置展現矽表面附近的其最高電流密度及最高電場，從而在V_DS 的較大數值下傳導電流。高電場及高電流傳導的組合會導致撞擊離子化及由局部電場加速至高速度的載體之形成。

此等所謂的"熱"載體可注入附近閘極氧化物情況下能損害介電質並降低MOSFET之效能，偏移其他臨限電壓、增加其開啟狀態電阻並降低其跨導。在一些情況下，其能使閘極完全短路並毀壞裝置。此熱載體感應式損害及尤其熱電子注入或HEI感應式損害在形成於矽表面上的橫向MOSFET中實質上係不可避免的。

在高電壓下該問題變得更糟，其中能藉由撞擊離子化及預突崩條件而調變輕度摻雜汲極擴大部分之傳導率。撞擊離子化亦能引起不合需要的基板電流並在MOSFET中驅動寄生雙極電晶體動作，從而導致電壓突返及裝置破壞。傳導電流之裝置中的此突返問題係瞭解為其"安全操作區域"中的限制。當裝置係驅動於突崩中時關閉狀態中的突返係指裝置之耐用性中的限制。

不管裝置的失效係瞬間在突崩中或在其安全操作區域中，或一逐漸熱載體感應降低，一橫向MOSFET的可靠性及可保存性僅能藉由限制其電流密度、增加其崩潰電壓或限制其最大操作電壓而改良。遺憾地，在較低電流密度下 運行一裝置意指該裝置對於其電流額定必須為特大，即該裝置將係太大且太昂貴的解決方式以致不能在市場中具競爭力。增加一橫向MOSFET的崩潰電壓會添加串聯電阻於該裝置，從而再次使該裝置太大且並將其限於非功率控制電路應用。而且因為許多功率應用在5V以上電壓下(例如在12V、18V、30V、60V及甚至數百伏特下)操作，所以限制該裝置的最大應用電壓並非一選項。

積體MOSFET之電路拓撲限制： 電源電路拓撲說明電源、電性負載與用以控制該負載中的能量之流量的功率裝置之間的實體關係。明確地，電源電路拓撲決定哪些電路能加以整合以及哪些電路必須利用離散功率MOSFET。

圖3解說使用功率MOSFET作為該電路或系統中的半導體控制元件之數個共同電源電路拓撲。該等MOSFET係通常稱為"開關"，而且該電路拓撲係稱為開關負載拓撲，其中應瞭解開關之定義使用廣義IEEE定義作為"完成或中斷電路"的裝置，而不限制該開關是否數位地、電阻地表現，或控制電流之量值。

三個最廣義拓撲涉及高側開關或高側電晶體、低側開關或低側電晶體以及推挽或半橋結構。使用MOSFET，此等拓撲亦能稱為高側MOSFET、低側MOSFET以及推挽MOSFET。拓撲上地，二個推挽橋接器能用以構造一H型橋或完整橋，而三或多個推挽輸出能用以製成三相橋或多相橋驅動器，其共同用於馬達驅動及高功率轉換器、調節器以及不中斷電源。

在如圖3A及3B中所示的高側開關或HSS拓撲中，電性負載62或66係連接至接地而且該MOSFET係連接在負輸入V_batt 與該負載之間。該負載可包含一電阻、電容、電感、馬達或換能器類型裝置。電感負載包括電感器或變壓器，其包含電機系統中的切換電源供應器或電磁線圈之部分。獨立於該負載類型，HSS拓撲中沒有P－N二極體變為正向偏壓，而且其因此並非示意性地表示。然而，若負載62係電感的，則其電流中的任何中斷將驅動電壓V_x 至接地以下，從而在瞭解為未夾緊電感切換的條件中迫使MOSFET 61或67進入突崩崩潰。

在未指示如何實施其的情況下，用於偵測電流I的電流感測電路係較佳定位在MOSFET 61或67之高側上，其中自電池輸入V_batt 的電源進入該電路。理想地，該電流感測電路能偵測正常負載操作與短路負載以及突崩電流條件中的電流。電路60及65中的MOSFET 61及67分別係P通道及N通道裝置，並且如所示每一MOSFET包括一源極與主體短路。N通道MOSFET 67的整合需要一特殊程序以將其源極與主體短路與接地隔離。

在推挽或半橋拓撲中，如圖3C及3D中所示，一電性負載73及78之一側係連接至一V_cc 連接高側MOSFET 72或77與一接地連接低側MOSFET 71或76之間的中點V_x 。負載73或78可包含電阻、電容或換能器類型裝置。為電感負載、電磁線圈及馬達提供特殊處理，如圖3E中所解說。未連接至電壓V_x 的側可連接至接地V_batt ，或者直接或透過另一 MOSFET或多個MOSFET連接至另一電源。用於偵測電流I的電流感測電路係較佳定位在MOSFET 72或77之高側上，其中自電池輸入V_batt 的電源進入該電路。在其他情況下，可能需要監視直接在負載73及78中的電流。

推挽電路70及75中的高側MOSFET 72或77分別係P通道或N通道裝置，並且如所示包括一源極與主體短路。高側N通道MOSFET 77的整合需要一特殊程序以將其源極與主體短路連接與接地隔離。然而，低側N通道MOSFET 71及76需要任何特殊製程。

圖5E之電路解說一推挽電路，其中負載82係電感的，即同步降壓切換電壓調節器的共同拓撲。此電路亦可用於諸如馬達及電磁線圈之負載。像電路70及75一樣，低側MOSFET 81係一N通道MOSFET，而高側MOSFET 83係一N通道或P通道MOSFET。用於偵測電流I的電流感測電路係較佳定位在MOSFET 83之高側上，其中自電池輸入V_batt 的電源進入該電路。在其他情況下，可能需要監視直接在電感負載82中或在其供電之負載中的電流。因為無論何時中斷高側MOSFET 83中的電流，V_x 節點並不降落至接地以下，所以顯示與低側MOSFET 84並聯連接的再循環整流器二極體84。

在圖3F中所示的LSS拓撲之低側開關中，電性負載86係連接至正電池輸入V_batt 及中間節點V_x ，而MOSFET 87係連接在節點V_x 與接地之間。負載86可包含一電阻、電容或換能器類型裝置。在圖3G中為包括電感器、變壓器、電磁線 圈及馬達的電感負載提供特殊考量。獨立於該負載類型，LSS拓撲中沒有P－N二極體變為正向偏壓，而且其因此並非示意性地表示。

用於偵測電流I的一電流感測電路係一般定位在N通道MOSFET 87之低側上。MOSFET 87控制進入電路85的電源之流量而且不需要特殊程序以實施其接地式源極與主體短路。雖然理論上能在負載86及MOSFET 87的串聯路徑中的任何處實行電流感測，但是低側電路的實施係較簡單，因為其係接地參考而且不隨電位V_x 而浮動。

圖3G解說當負載91係電感(例如一電感器、電磁線圈、馬達或變壓器)時的一LSS拓撲。如所示，電壓V_x 係藉由一箝位二極體92、一同步整流器MOSFET 94或二者所夾緊，該二者無論何時N通道低側MOSFET 93中斷在電感負載91中流動的電流並且電壓V_x 超過橫跨任一電容95的電壓V_y 時均傳導。拓撲90對增壓及同步增壓切換電壓調節器係共同的。在沒有箝位二極體92或同步整流器MOSFET 94的情況下，電壓V_x 將無限制地上升，直至低側MOSFET 93在未夾緊電感切換期間進入突崩崩潰。

用於偵測電路90中的電流I之一電流電感電路係一般定位在MOSFET 93之低側上而且能偵測正常負載操作與短路負載以及突崩崩潰條件中的電流。N通道MOSFET 93不需要特殊程序以實施其接地式源極與主體短路。若浮動同步整流器MOSFET 94係一P通道裝置，則不需要特殊製造步驟以實施該等裝置中的源極與主體短路。相反地，若 MOSFET 94係一N通道裝置，則一整合式源極與主體短路需要電性隔離以將其與周圍的P型基板分離。

總之，監視一電路中的電流之位置可根據該電路之拓撲(即該負載、該等MOSFET及該等電源之相對位置)而變化。感測低側N通道MOSFET、高側P通道MOSFET或浮動P通道同步整流器MOSFET中的電流不需要使用CMOS程序的特殊製造步驟。相反地，採用整合式源極與主體短路感測高側N通道MOSFET或浮動同步整流器N通道MOSFET中的電流需要較複雜的製程以形成電性隔離。因為在無隔離情況下，僅P通道MOSFET可用於高側上，所以可藉由積體裝置所達到的功率位準係限於較低電壓及較低電流。

垂直DMOS中的電流感測：用以改良MOSFET可靠性、效能及拓撲多功能性的一個方式係使用垂直而非橫向MOSFET。在垂直MOSFET中，電流在垂直於晶圓表面的方向上垂直地從晶圓之頂部表面流向其背側。採用垂直電流流量MOSFET，避免高表面電場區域中的高電流密度。

圖4A及4B中所示的垂直MOSFET 100及120係通常稱為DMOS裝置，"D"術語指雙擴散或雙接面結構，其包含一磊晶汲極內含有的第一主體至汲極接面以及一主體區域內含有的第二源極至主體接面。在圖4A及4B中所示的N通道垂直DMOS中，藉由P+植入物108及124所接觸的主體區域107或123係擴散或植入於生長在重度摻雜基板101或121頂上的輕度摻雜磊晶層102或122中。N+源極區域109及125係藉由厚金屬層111及128且藉由任選阻障金屬110短路至主 體區域107或123。

在溝槽式DMOS裝置100中，一多晶矽閘極104係嵌入在蝕刻於矽中並與閘極氧化物105成線的一溝槽103內；在平面DMOS裝置120中，一多晶矽閘極127係定位在一閘極氧化物層126頂上的磊晶層122之表面上。閘極氧化物層105係藉由溝槽MOSFET 100中的溝槽103之每一側上的對稱主體區域107而從熱載體注入保護；閘極氧化物層126係藉由P型主體擴散123從熱載體注入保護，該等擴散形成閘極127下面的寄生JFET結構並且靜電地屏蔽平面垂直MOSFET 120中的閘極氧化物126。

為了達到垂直DMOS電晶體中的高電壓操作，該磊晶層之厚度必須加以增加而且其摻雜濃度必須加以減小，但是該裝置的幾何單元密度僅需要適度地加以減小。開啟電阻增加係因此僅受較多電阻磊晶層影響。該裝置的特定開啟電阻係藉由下列等式提供：R_DS A=BVⁿ 其中包括該磊晶層之摻雜及厚度的影響，在200 V以上n2.5。在100 V以下，突崩之臨界電場亦為一摻雜因數，因此n1.0而且因此該裝置的開啟電阻更線性地取決於其崩潰電壓。因此雖然垂直DMOS電晶體展現開啟電阻對崩潰電壓的較強相依，但是其較高單元密度A/W採用增加電壓(尤其在20 V以上的電壓)為其提供優於橫向MOSFET的優異效能。

一垂直DMOS裝置之第三變量，即圖4C中所解說的超級 接面DMOS展現一較低電壓相依"n"但是需要稍厚的磊晶層，從而使其在(例如)400V以上的較高電壓下更可使用。

如斷面圖中所示，超級接面DMOS 140包含類似於一平面DMOS之表面結構的一表面結構，其中一多晶矽閘極148及閘極氧化物149重疊形成於一P型主體144及一N＋源極區域145內(其二者係形成於生長在一N＋基板141頂上的N型磊晶層142A至142F之一或多個內)的一平面DMOS通道。超級接面DMOS 140與傳統垂直DMOS 120的差異係其磊晶層，其係稱為垂直電荷控制區域，而非含有P型材料之光罩定義垂直行143的所有N型材料。P型電荷控制行143形成一柵格狀圖案，從而將輕度摻雜N型磊晶層分成N型材料之垂直行142，從而具有條紋、矩形、正方形或其他封閉式多邊形形狀之表面幾何結構。

藉由限制P型行143及N型行142二者之總電荷(即濃度乘以行寬度)於某最大數量，能為高電壓DMOS(尤其在400 V以上)改良崩潰與開啟電阻之間的折衷。使用類似於先前說明的橫向輕度摻雜汲極MOSFET之原理，P及N行展現在反向偏壓下擴展的二側空乏，並且在其到達臨界突崩場及崩潰之前完全空乏。N型行142之濃度無關緊要，只要其在該裝置到達突崩崩潰之前完全空乏。一旦完全空乏，僅重要電場係P＋接觸區域146與N＋基板141之間的垂直場。類似於P－I－N接面，垂直場係相對較恆定，因此電壓隨P或N型行內的垂直位置而線性變化。因為當DMOS裝置係在其關閉狀態中時N型行142係完全空乏，所以N型行142之摻 雜濃度能係相當高，從而當DMOS裝置140係在傳導時減小厚磊晶汲極之電阻。淨益處係高崩潰電壓裝置中開啟電阻的減小，因此在關係R_DS A＝BVⁿ 中，指數n係減少至傳統DMOS的指數以下，即在2以下。

垂直DMOS裝置100、120及140之優點係與橫向MOSFET比較其提供較高單元密度及較大耐用性與可靠性，尤其因為一垂直DMOS之閘極氧化物係靜電屏蔽而且在飽和或突崩崩潰中不易於遭受熱載體損害。

垂直DMOS中的電流感測： 遺憾地，平面、溝槽閘式或超級接面之所有垂直DMOS單元共用一共同汲極與基板。因為其共同汲極構造，上述分裂式汲極電流感測方法22或42不能整合於一垂直DMOS電晶體中。

例如，圖5A之一垂直溝槽閘式DMOS 200係分裂成具有源極S1及S2與一共同汲極的二個裝置，其中DMOS源極S1包含一金屬層203A、一N＋源極區域205A、一P主體區域206A，以及一溝槽閘極204A，而且其中DMOS源極S2包含一金屬層203B、一N＋源極區域205B、一P主體區域206B及一溝槽閘極204B，其全部共用一包含一N磊晶層202及一N＋基板201的共同汲極。圖5B中的等效電路圖220顯露連接為一共同汲極對的二個MOSFET 221A及221B，其中主體二極體222A及222B之陰極係共同的，且僅陽極係分離的。

極難以分離地偵測此組態中二個裝置中的電流。如圖5C之低側開關應用250中所示，設法使用一共同汲極N通道 DMOS 251B來監視一低電阻DMOS 251A中的電流需要將一放大器254所監視之一感測電阻器253插入於DMOS 251B之源極與接地之間。在不降低其效能並增加傳導損失的情況下，電阻器不能被插入於低電阻DMOS 251A之接地源極中。因此，源極電壓V_S2 不再與接地V_S1 具有相同的電位，而且會產生一測量誤差。不僅此條件迫使二個電晶體展現V_DS 的不同數值，而且因為其共用一共同閘極偏壓V_G ，所以其係分別偏壓至V_GS 的不同數值，從而進一步降低其電流匹配，即V_GS1 ≠V_GS2 。

一類似方案產生圖5D中所示的高側監視電路270，其中與一感測DMOS 271B串聯的接地感測電阻器273迫使電壓V_S2 為不同於功率DMOS 271A之源極隨耦器輸出V_S1 。採用不同閘極至源極電壓與汲極至源極電壓，電流中的失配可能較嚴重。迫使V_S1 及V_S2 為同一位準的嘗試是有問題的，從而不僅使偏壓電路複雜，而且使橫跨感測電阻器273的信號太小以致於放大器274不能偵測。

基於以上原因，分裂式源極垂直DMOS並不促進一可用電流鏡。由於對V_GS 及V_DS 失配敏感，分裂式源極感測MOSFET係極大地劣於先前說明之較正常分裂式汲極電路，而且與其不相容。遺憾地，分裂式汲極裝置不能整合於平面、溝槽或超級接面之任何垂直DMOS電晶體中。實務上而言，此等限制將所有現今之垂直DMOS歸於用於監視電流之電流感測電阻器及V_DS 感測方法。該問題係在高功率裝置中進一步惡化。

高功率裝置中的電流感測： 遺憾地，能夠遞送較高功率至一負載的垂直裝置(尤其係高電壓應用中的裝置)包含裝置結構並使用不順從上述積體電流鏡及V_DS 感測電流監視方法的科技。

包括閘流體、閘極關閉閘流體或GTO、絕緣閘極雙極電晶體或IGBT的此類高功率裝置利用少數載體與多數載體電流流量之某混合，從而使將電流感測整合於高功率裝置內實質上不可行。明確地，少數載體傳導輕易地短路或旁通任何整合式感測方法。具有少數載體傳導的裝置亦展現對溫度、非均勻傳導及熱點敏感的非線性或指數式電流－電壓關係。

例如，圖4D中所示的絕緣閘極雙極電晶體或IGBT 170具有類似於圖4B中所示的垂直平面DMOS 120之斷面的斷面，但是利用一P型基板171代替一N型基板。電洞係注入於厚磊晶層173中並由產生傳導率調變的磊晶層173的深P＋區域174收集，從而減小包含一N＋源極區域176、一P型主體區域175及一N汲極173的DMOS之汲極電阻。

圖4E中的閘流體180包括一N＋陰極185、具有一P＋接觸區域184的一P型基極183、一厚N型磊晶層182以及一P＋基板陽極181。藉由正向偏壓陰極185至基極端子187及186，注入的電子正向偏壓N磊晶層182與P＋基板181之間的P－N接面，而且整個裝置閂鎖於開啟條件，在此時間期間N磊晶層182變為充滿少數載體。主要電流必須加以轉向(即換向)以關閉該裝置。一個變量(即閘極關閉閘流體或GTO)使 基極電流轉向以提供某程度的閘極控制來切斷該裝置。

測量圖4F中所示的P－N及P－I－N整流器二極體189中的電流亦有問題，因為少數載體傳導出現在整個厚磊晶層191中，從而產生非線性、溫度敏感傳導特性。如所示，P＋陽極接點194及P主體區域192注入電洞於N磊晶層191中，其重新組合以形成N＋基板190中的電子電流。

雖然圖4G中所示的蕭特基(Schottky)二極體195並不展現明顯少數載體傳導，但是蕭特基二極體之二極體的正向偏壓特性在很大程度上取決於金屬層198與N型磊晶層197之間的內建阻障電位。將陽極199劃分成片段並不確保能僅對進入陰極196的電流之一部分進行準確電流讀取。

在以上說明的裝置之全部中，僅電阻器電流感測方法係適用的。但是因為電流係較高，所以橫跨該電阻器的電壓降落能引起增加的功率耗散。減小該電阻器的大小會增加電流感測器對雜訊的敏感度。

電流感測技術之概略：表格1比較如今可用的四個共同電流感測方法，即感測電阻器、V_DS 感測、分裂式汲極電流鏡及分裂式源極電流鏡或"感測FET"技術。考量的因素係概略為感測方法、該技術對各種裝置的適用性、電流感測方法應用的操作條件、以及某些電路考量。

如所示，串聯感測電阻器係最多功能的但是藉由插入串聯電阻於高電流路徑中而增加功率損失。該電阻器的功率損失可藉由降低電阻器的數值而減少，但是此舉會不利地產生較小信號及較大雜訊敏感度。此折衷係其他多功能感 測電阻器方法之基本限制。採用該感測電阻器並非整合於所監視的該裝置中的警告，該感測電阻器能採用橫向、垂直、DMOS或超級接面實施方案感測實際上任何包括離散或積體MOSFET之裝置中的電流。其亦能採用少數載體傳導(例如IGBT及閘流體)測量二極體或裝置中的電流。整合該感測電阻器於所測量的裝置中係不妥當的，從而藉由使其遭受加熱、封裝應力及電性雜訊而限制其準確度。此外，矽晶圓製造並不產生具有高絕對準確度、低溫度係數或高電流能力的精確電阻器。

再次參考表格1，V_DS 感測的準確度係比使用一精確感測電阻器甚小，因為其對溫度、偏壓條件及雜訊敏感而且其係僅適用於在其線性操作區域中操作的MOSFET。V_DS 感測並不為具有二極體傳導的裝置工作，從而在突崩中使用少數載體傳導，或另外展現非線性電流－電壓特性。為應用於高電壓應用，V_DS 感測電路需要具有高電壓輸入能力的運算放大器。

分裂式汲極電流鏡係較佳用於監視積體橫向裝置中的電流，但是此類裝置僅可用於主要在20 V以下的低電壓操作。其不能整合於垂直裝置中。其亦不可用於二極體或展現二極體傳導的裝置、具有少數載體傳導或在突崩中操作的裝置。為了應用於高電壓應用，分裂式汲極電流鏡感測電路需要具有高電壓輸入能力的運算放大器。

分裂式源極電流鏡或感測FET與分裂式汲極電流鏡比較遭受許多缺點，而且其需要複雜偏壓以最小化源極電壓偏 壓對引起其電流測量中的V_DS 及V_GS 失配誤差之影響。除其嚴重偏壓敏感度以外，其亦遭受溫度變化及雜訊，並且與在突崩崩潰、二極體傳導中操作的裝置不相容，或展現少數載體傳導。其唯一的實際優點係，其能整合於垂直DMOS裝置中，而且採用上述限制，其使用係實務上限於在100 V以下操作的垂直DMOS離散電晶體。

總之，如表格1中所示，沒有如今可用的電流感測方法能夠準確地測量整個範圍的可用離散及積體功率裝置之電流。所需要的係電流感測技術，其適用於具有最小功率耗散及減少的雜訊及溫度敏感度的積體及離散裝置，其不需要實施高電壓輸入感測放大器或不常用製造科技。

理想地，該感測方法應能夠測量MOSFET電流、正向偏壓二極體電流、或突崩電流之任何組合而且應與多數載體裝置相容，該等裝置如MOSFET及垂直DMOS或包括少數載體傳導(例如IGBT或閘流體)的裝置。

在依據本發明之疊接電流感測器中達到此等要求。疊接電流感測器含有一主要MOSFET及一感測MOSFET。該主要MOSFET係連接在待透過一功率裝置加以測量的一電流之路徑中。該主要MOSFET之一源極端子係耦合至該感測MOSFET之一源極端子。該等主要及感測MOSFET之個別閘極端子係連接在一起，而且該汲極端子處的電壓係控制為等於該主要MOSFET之汲極端子處的電壓。通常地，該主要MOSFET之閘極寬度係比該感測MOSFET之閘極寬度大一因數n，並且因此該感測MOSFET中的電流係比該主要MOSFET中的電流大該因數n。因此，本發明之疊接電流感測器並不將明顯功率損失引入於該主要電源電路中，而允許電流在該感測MOSFET中得以準確地偵測。

在一具體實施例中，該等主要及感測MOSFET之汲極端子係分別耦合至一負回授電路之輸入端子，該負回授電路 包含一電壓差異偵測器，該電壓差異偵測器經調適用以偵測該主要MOSFET之第二主要端子處的第一電壓與該感測MOSFET之第二主要端子處的第二電壓之間的差異。該電壓差異偵測器係耦合以便驅動一電流源，該電流源係透過該感測MOSFET而連接在一電流路徑中。此等組件係配置以便當一差異在該等第一與第二電壓之間發展以回應該電壓差異時，該差異偵測器驅動該電流源以改變流經該感測MOSFET的電流，從而改變橫跨該感測MOSFET的電壓降落並因而等化該等第一及第二電壓。該差異偵測器亦可驅動一第二電流源以便產生表示透過該主要MOSFET的電流之一感測電流。

在一些具體實施例中，該差異偵測器包含一運算或差動放大器或一數位比較器。

該等主要及感測MOSFET可以為N通道或P通道裝置，而且該疊接電流感測器可用於較寬範圍的各種功率裝置，包括(例如)P通道及N通道MOSFET、P通道及N通道絕緣閘極雙極電晶體(IGBT)、N通道接面場效電晶體(JFET)或靜態電感器電晶體(SIT)、閘流體、雙極電晶體、P－I－N整流器及蕭特基二極體，而不管用以製造該功率裝置的特定製程。同樣地，該疊接電流感測器可用於許多類型的電路，包括(例如)降壓或增壓變化之直流－直流轉換器以及圖騰柱推挽負載驅動器。

本發明亦包括感測一功率裝置中之電流的方法。該方法包括連接一主要MOSFET之一汲極端子至該功率裝置；連 接該主要MOSFET之一源極端子至一感測MOSFET之一源極端子，該主要MOSFET之一閘極寬度係大於該感測MOSFET之一閘極寬度；連接該主要MOSFET之一閘極端子至該感測MOSFET之一閘極端子；使該主要MOSFET之該汲極端子處的一電壓等於該感測MOSFET之一汲極端子處的一電壓；使一電流流經該功率裝置及該主要MOSFET；以及測量該感測MOSFET中的一電流之量值。

本文中說明用於電流感測的新方法，即疊接電流感測器或"C² S"。一C² S能夠準確地監視任何裝置、組件或電路中的電流而不在高電流電路路徑中引入任何明顯串聯電阻、電壓降落、或功率損失。將電流感測電阻器測量任何類型之功率裝置中的電流之能力與一分裂式汲極電流鏡測量小電壓降落中的電流之能力結合，該疊接電流感測器在其較佳具體實施例中並非操作為用於切換或控制功率，而簡單地用於監視電流的裝置。

C² S技術，如使用一感測電阻器的技術，事實上並不引入與主要功率裝置串聯的損失，但是此元件能採用比一電流感測電阻器所需要的電壓降落甚小的電壓降落來準確地測量電流。事實上，C² S串聯電流監視元件中的功率損失(即C² S插入損失)能經設計為明顯小於一感測電阻器所需要的必要電壓降落。使用C² S方法，能完全避免雜訊與不合需要的功率損失之間的問題折衷。

如本文中進一步說明，可在二個不同極性(N通道(或 NC² S)及P通道(或PC² S))中實施一疊接電流感測器。任一極性之益處根據MOSFET負載拓撲、電路複雜性、晶粒成本及晶粒區域與功率效率要求而變化。獨特的C² S方法可用以監視P通道或N通道功率MOSFET中的電流，其為高或低電壓、積體或離散、溝槽閘式、平面或超級接面。

C² S感測方法可應用於高側、低側或浮動功率裝置，包括使用浮動或靴帶閘極驅動電路的高側源極隨耦器組態功率MOSFET。該方法同樣適用於IGBT、JFET、MESFET、靜態電感器電晶體或SITS、閘流體、雙極電晶體、以及P－I－N整流器及蕭特基二極體，而不管用以製造該功率裝置的特定製程。

在高電壓應用中，C² S方法完全消除對測量高電壓節點上的電壓之需求，即不需要高電壓運算放大器或感測電路，而不管所監視的功率裝置之操作電壓。事實上，實際感測裝置能經設計用以經歷一伏特之僅一部分作為其在傳導期間的最大電壓降落，而且不需要在其關閉條件中阻隔任何電壓。在一些情況下，C² S監視器電路能連續保持開啟，其中在主要裝置係在輕負載、停機或休眠模式中時功率耗散很少或無功率耗散。

此外，C² S方法能用以測量裝置操作之任何區域中的電流，包括靜態、準靜態、小信號或動態操作中的線性、飽和、準飽和、突崩等。該方法能用以監視正向偏壓二極體電流及二極體恢復，或按需要，其能經組態用以測量主動裝置操作而不監視二極體傳導。該方法將其電流感測準確 度維持在較寬範圍的環境條件、溫度及負載條件內。

該疊接電流感測器的電流感測輸出係可按需要轉換成電壓的電流。電流感測資訊在轉換成與主要功率裝置中的電流成比例之電壓的情況下不必係與橫跨電流感測元件所發展的電壓一樣小。該疊接電流感測器之準確度能在製造期間使用金屬熔絲或一次可程式(OTP)記憶體加以主動微調，以達到任何規定準確度(例如I_OUT ±1%)作為明顯好於由以上說明的V_DS 感測或分裂式源極"感測FET"方法所提供的±30%範圍之準確度容限範圍。

C² S之輸出信號係與主要功率裝置中的電流線性地成比例。C² S輸出信號可用作一類比數值以在直流/直流切換調節器中實施電流限制或電流模式控制，或其可藉由一比較器與某參考信號比較以促進過電流停機、故障偵測以及其他系統保護特徵。

N通道疊接電流感測器： 圖6A解說用於監視一般功率裝置301中的高電流I_D3 之N通道疊接電流感測器(NC² S)302。功率裝置301之閘極連接G3經顯示用以解說用於裝置301的閘極信號並非與電流感測器302之操作相關。功率裝置301與電流感測器302之間的主要關係係其共用一單一高電流路徑，即I_D3 ＝I_D1 。在此具體實施例中，電流感測器302包含一低電壓分裂式汲極電流鏡，其包含一主要MOSFET 303A及一感測MOSFET 303B，二者皆並非單片地整合於功率裝置301中。

如所指示，主要MOSFET 303A之閘極寬度W₁ 係比感測 MOSFET 302B之閘極寬度W₂ 大"n"倍，因此W₁ ＝n．W₂ 而且在類似偏壓條件下，感測MOSFET 303B中的電流應比主要MOSFET 303A中的電流I_D1 小n因數，即I_D2 (I_D1 )/n。為確保類似閘極至源極偏壓條件下的操作，MOSFET 303A及303B共用一共同閘極連接G2以及一共同源極連接S，因此V_GS2 ＝V_GS1 。為達到類似的汲極至源極偏壓條件，主要MOSFET 303A之汲極電壓V_α 以及感測MOSFET 303B之汲極電壓V_β 係調整為同一電壓。在電流感測器302中，經由藉由外部偏壓電路操作的個別外部端子V_main 及V_sense 使此等電壓可用。一二極體304包含主要MOSFET 303A之本質P－N接面或其表示用於電壓夾緊及保護的額外齊納(Zener)二極體。橫跨正常反向偏壓二極體304的最大電壓係V_α ，即橫跨主要MOSFET 303A之汲極及源極端子的電壓。

在圖6B中，一N通道疊接電流感測器322結合一電流感測及偏壓電路325(其功能係產生電流I_D2 以便感測電壓V_β 係與V_α 相同)使用一主要MOSFET 323A及一感測MOSFET 323B測量一閘式功率裝置321中的電流。雖然任何數目的電路可經實施用以實行偏壓功能，但是在一具體實施例中，電流感測及偏壓電路325測量主要MOSFET 323A之汲極處的電壓V_α 並因此藉由類比回授或演算地調整MOSFET 323B中的汲極電流I_D2 ，直至其汲極電壓V_β 與MOSFET 323A之汲極電壓V_α 匹配。電流感測器322亦輸出與汲極電流I_D2 之量值相同或成比例的電流I_sense 。雖然電流感測及偏壓電路325能從其至節點V_α 的連接得到其電源，但是或者 其可從參考MOSFET 323A及323B之源極端子處的電位之一分離電池或供應輸入V_cc 而加以供電。

一二極體324包含主要MOSFET 323A之本質P－N接面或其表示用於電壓夾緊及保護的額外齊納二極體。橫跨正常反向偏壓二極體324的最大電壓係橫跨功率MOSFET 323A之汲極及源極端子的電壓V_α 。

對於較小數值的V_α 及V_β ，MOSFET 323A及323B皆在其線性區域中操作，而不管功率裝置321之操作。透過MOSFET 323A及323B之線性區域中的電流係藉由下列等式近似： 而且 其中μ係MOSFET之通道中的電子遷移率，C_ox 係其閘極電容，V_t1 及V_t2 分別係MOSFET 323A及323B之臨限電壓，以及L₁ 及L₂ 分別係MOSFET 323A及323B之通道長度。術語△L表示MOSFET 323A及323B之通道長度L₁ 及L₂ 中的輕微差異，從而引起該等裝置之間的電流失配。此差異主要由用以製造MOSFET 323A及323B之光微影程序中的特殊不均勻所產生。V_offset 表示分別施加於MOSFET 323A及323B之源極電壓V_α 及V_β 中的差異。

因此W₁ ＝n．W₂ ，所以電流I_D2 與I_D1 之比率能表達如下：

假定該等通道長度匹配，即△L＝0，則L₁ ＝L₂ 。此外，假定MOSFET 323A及323B之臨限電壓匹配，則V_t1 ＝V_t2 。同樣地，假定汲極電壓V_α 及V_β 中的任何失配係包括在術語V_offset 中，則電流I₁ 及I₂ 之比率簡化為：

數學地，偏移術語V_offset 能實際上用以"模型化"或解決主要MOSFET 323A與感測MOSFET 323B之間之任何失配中的所有原點。數字上，若V_offset 之量值係小於主要MOSFET 323A的汲極電壓V_α 之量值，則整個等式簡化為關係：

若V_offset 之量值並非可忽略的而且產生一電流失配，則可使用如隨後詳細說明並在本文中揭示為本發明之相關具體實施例的主動微調來消除該偏移。

電流感測及偏壓電路實施方案： 圖7A中解說電流感測及偏壓電路325之一具體實施例。如所示，電流感測及偏壓電路325包括受一運算放大器364控制的一相依電流源366之組合，其一起偏壓MOSFET 323A及323B之汲極端子。如以上所陳述，橫跨反向偏壓二極體324的最大電壓係橫跨主要MOSFET 323A之汲極及源極端子的電壓V_α 。在任何情況下，運算放大器364之非倒轉(＋)輸入端子上的最大輸入電壓係清楚地小於二極體324之崩潰電壓BV_Z 或MOSFET 323A之崩潰電壓BV_DSS 的量值之電壓。不像圖1B 及2C中所示的電流感測電路一樣，電流感測及偏壓電路325中的運算放大器364並不需要高電壓輸入以測量功率裝置321中的電流，即使若功率裝置321在高電壓下操作。此益處使採用運算放大器364感測電壓V_α 更易於實施。

採用高增益，運算放大器364將產生調整相依電流源366中的電流I_D2 之一輸出並朝一單一數值驅動電壓V_α 及V_β 。例如，若電壓V_α 在無警告情況下上升，則一誤差信號(V_α －V_β )將在運算放大器364之輸入端子處發展，此依次引起相依電流源366中的電流I_D2 適當地增加。因此，橫跨感測MOSFET 323B之汲極及源極端子存在的電壓V_β 將增加，直至其與V_α 之數值匹配。運算放大器364結合相依電流源366一起形成具有作為一輸入的誤差電壓(V_α －V_β )及作為一輸出的電流I_D2 之跨導放大器，以及跨導g_m 以便I_D2 ＝g_m ．(V_α －V_β ±V_offset )＝(I_D1 /n)±I_offset 清楚地解說運算放大器364中的任何偏移或MOSFET 323A及323B中的任何失配將產生電流I_D2 之量值中的一偏移或誤差。

因此運算放大器364、相依電流源366及感測MOSFET 323B係連接以便形成一負回授迴路。該誤差信號係電壓V_α 與V_β 之間的差異。運算放大器364操作為"電壓差異偵測器"，其偵測電壓V_α 與V_β 之間的差異。電壓V_α 與V_β 之間的任何差異使運算放大器364驅動電流源366以採用將MOSFET 323B之端子處的電壓V_β 驅動為與電壓V_α 相等的方式來增加或減小透過MOSFET 323B的電流。若V_α 變為 大於V_β ，則運算放大器364驅動電流源366以提供一較大電流，其增加橫跨MOSFET 323B的電壓降落並因此增加電壓V_β ，直至V_β 等於V_α 。若V_α 變為大於V_β ，則運算放大器364驅動電流源366以提供一較小電流，其減少橫跨MOSFET 323B的電壓降落並因此減少電壓V_β ，直至V_β 等於V_α 。

因為相依電流源367亦受運算放大器364之輸出電壓的控制，所以從相依電流源367輸出的電流I_sense 僅為在電流源366中流動的電流I_D2 之倍數： 基於方便，電流源366及367能具有相同傳導以便比率m≡1，因此I_sense 及I_D2 具有相同電流量值，而且在缺乏任何偏移時I_sense ＝(I_D1 )/n。

圖7B中顯示電流感測器322及功率裝置321之解說性實體實施方案。功率裝置321包含具有一本質汲極至源極並聯二極體391的一N通道MOSFET 390。功率MOSFET 390可以為橫向或垂直的，而且可構造為一傳統表面通道、平面DMOS、溝槽閘式DMOS或超級接面DMOS裝置。N通道疊接－電流－源極或NC² S包含傳導電流I_D2 的閘極寬度W₂ 之N通道感測MOSFET 323B以及具有傳導電流I_D1 的閘極寬度W₁ ＝n．W₂ 之主要N通道MOSFET 323A。

運算放大器364偏壓"臨限連接"P通道MOSFET 395之汲極以及MOSFET 395、386及387之閘極至一共同閘極電位V_GS4 。MOSFET 395、386及387具有相同通道長度L而且理 想地應採用矽晶粒上的類似幾何結構及方位加以構造以最大化匹配準確度。

在閉式迴路控制下，高增益放大器364調整P通道MOSFET 386中的V_GS4 及電流I_D2 ，直至電位V_α 及V_β 係相等的。假定N通道MOSFET 323B上的閘極偏壓V_G2 係較大，則MOSFET 323B係在其具有較小電壓(即汲極至源極電壓V_β )的線性區域中操作。因而，P通道MOSFET 386將在具有較大V_DS 的飽和中而且表現為一恆定電流源。在此類閉式迴路條件下，MOSFET 386中的電流I_D2 主要取決於V_GS4 之數值。

臨限連接MOSFET 395係正常用於電流鏡以確保MOSFET保持在飽和中的箝位裝置。MOSFET 395係任選的，但可加以包括以預防閘極電壓及汲極電流在暫態期間過衝。若如此，則MOSFET 386及395之閘極寬度較佳係相等的，即W₄ ＝W₅ 。更重要的，從P通道MOSFET 387輸出的電流I_sense 取決於其閘極寬度W₆ 與MOSFET 386之閘極寬度W₅ 的比率： 只要MOSFET 387係在飽和中操作，即在|V_DS6 |>|V_GS4 －V_t |情況下。

電流感測器322之操作利用二個匹配電流鏡對：具有閘極寬度之較小比率W₆ /W₅ (較佳具統一性)的P通道MOSFET 387及386，二者在飽和中採用由閉式迴路回授所決定的閘 極偏壓V_GS4 而操作；以及具有極大比率"n"的N通道MOSFET 323A及323B，二者較佳在線性區域中採用相等的汲極至源極電位V_α ＝V_β 而操作。電流測量因此係相同準確的，而不管功率MOSFET 390是否係在其線性區域、飽和區域、準飽和"膝形"區域、以及甚至當二極體391係在突崩崩潰或反向二極體恢復中時操作。

從效率及功率耗散觀點看，有利的係維持電壓降落V_α 為儘可能低，因為NC² S監視MOSFET 390的總電壓V_DS 係串聯電壓降落的總和。

V_DS ＝V_DS3 ＋V_α ＝V_DS3 ＋I_D3 ．R_DS1

以獲得一有效開啟電阻R_DS ：

此有效開啟電阻對任何數值的V_DS 均係有效。若MOSFET 390在其線性區域中採用較大閘極偏壓V_G3 加以偏壓，則該等式簡化以： 清楚地解說電流監視MOSFET 390的總效能改良為R_DS1 →0。N通道MOSFET 323A之電阻係最小化用於較大閘極驅動電壓V_G2 ，從而迫使MOSFET 323A進入其線性區域並維持較小電壓降落V_α 而不管功率MOSFET 390之條件。

在一較佳具體實施例中，閘極偏壓V_G2 係永久性地偏壓至供應V_cc ，例如至5 V，因此MOSFET 323A及323B係皆完全"開啟"而且偏壓至其最低電阻(最具傳導性狀態)以減少 高電流路徑I_D1 中的功率耗散及串聯電阻。此點係解說在圖8中所示的雙曲線圖450中，該曲線圖包含縱座摽軸之右側上的NC² S功率MOSFET 390之＋V_DS 對＋I_D3 的曲線圖以及其左側上的感測MOSFET 323A之＋V_α 對＋I_D3 的第二曲線圖。如所說明並解說，汲極電流I_D3 ＝I_D1 ，橫跨電流感測MOSFET 323A的電壓係V_DS1 ＝V_α ，而且總V_DS 係V_DS1 及V_DS3 的總和，或V_DS ＝V_DS3 ＋V_α 。

該曲線圖解說功率MOSFET 390上的四個閘極偏壓條件V_G3 。在由線451顯示的偏壓V_GS0 中，閘極係偏壓至零伏特，即至其源極，因此V_G3 ＝0而且功率MOSFET 390係切斷。曲線452、453及454表示不斷正閘極偏壓條件下的四組汲極電流曲線，因而V_GS3 >V_GS2 >V_GS1 >V_GS0 ，以及對應的較高飽和汲極電流及較低開啟電阻。

該等曲線能劃分成三個區域，一個其中V_DS 係小於線455之數值的區域係瞭解為功率MOSFET 390之"線性"區域，即具有線性電流－電壓特性的區域。在V_DS 係大於線456之數值的一第二區域中，功率MOSFET 390係"飽和"，從而展現恆定電流，同時維持高源極至汲極電壓，並因此耗散高功率。增加功率MOSFET 390上的V_GS 閘極驅動會降低線性區域中的總電阻R_DS 並且亦增加飽和電流I_Dsat 。線456與455之間的"膝形"區域係瞭解為準飽和區域，其中電流以及電流之斜率隨V_DS 而改變。所有三個區域包括橫跨功率MOSFET 390的電壓降落V_DS3 以及橫跨電流感測MOSFET 323A的電壓降落V_α 。

在曲線圖450之左側上，在I_D3 對V_α 之繪圖中解說感測MOSFET 323A之電流－電壓特性。因為I_D3 對功率MOSFET 390及感測MOSFET 323A係相同的，所以二個曲線圖係合併並共用一共同縱座標軸。線457解說對於所示的任何電流，感測MOSFET 323A展現線性I－V特性而且決不飽和或進入準飽和。如所解說，橫跨感測MOSFET 323A的電壓降落理想地為總電壓降落之一小部分。例如，在由線460所示的汲極電流處，橫跨MOSFET 390的總電壓降落(線459)包括橫跨量值V_α 之感測MOSFET 323A的一部分(線458)，小於總電壓降落的25%之一降落(線459)。感測MOSFET 323A中的功率耗散與總功率耗散之比率在較低汲極電流(線461及線462)下保持粗略地相等，即使總電壓得以減少。

例如，在3A下，70 mΩ的總電阻R_DS 將耗散630 mW。自加熱將進一步增加功率MOSFET 390之開啟電阻，直至功率MOSFET 390達到功率耗散的穩定狀態熱條件、自加熱、以及R_DS(on) 中的溫度電感電阻增加。在3A下，30 mΩ感測MOSFET 323A耗散270 mW，或總功率耗散的42%。因為功率MOSFET 390及感測MOSFET 323A很可能不共用同一封裝晶粒墊，所以加熱對感測MOSFET 323A之電阻的影響為最小。

同樣地，感測MOSFET 323A中的加熱並不干擾功率MOSFET 390之效能。更重要的係，MOSFET 323A中的任何溫度上升會引起感測MOSFET 323B中的類似上升，因為 二個裝置係定位在同一感測IC中而且很可能使用合併式幾何結構加以整合，如以下所說明。實務上，感測MOSFET 323A中的能量耗散係經濟問題，在較低電阻感測MOSFET需要較大晶粒區域情況下，每晶圓淨晶粒較少，而且因此成本較高。總功率消耗之百分比的範圍能從5%至大約70%，取決於晶粒大小。最重要的設計參數係設計具有足夠閘極寬度的決不飽和之MOSFET 323A，而不管功率MOSFET 390是否係在其飽和區域、其線性區域或其準飽和區域中操作。

依據本發明之電流感測器同樣為監視飽和功率MOSFET中的電流而適當地工作。例如，再次參考圖8，在由線463表示的電流位準下，功率MOSFET 390飽和(線454)並且透過MOSFET 390的電流I_D3 因此變為本質上恆定以改變汲極電壓V_DS 。橫跨感測MOSFET 323A的電壓降落V_α 同樣保持恆定，因為V_α ＝I_D1 ．R_DS1 而且因為I_D3 ＝I_D1 。因此，飽和高功率MOSFET 390之電流監視並不使感測MOSFET 323A在其線性操作區域以外操作，而且偏壓電路維持條件V_α ＝V_β 。

運算放大器364之使用並非達到線性感測準則V_α ＝V_β 所藉由的唯一措施。使用資料轉換與邏輯的組合，亦可應用一數位方法。圖7中的電路400使用一此數位方法，其中功率裝置321中的電流I_D3 係由以包含一主要MOSFET 403A、一感測MOSFET 403B的一電流感測器402所監視，因而一數位控制電路調整自電流源411的電流I_D2 以確保V_α ＝V_β 。如所示，一類比多工器404以由時脈409設定的時脈率交替地 取樣二個電壓V_α 及V_β 。電壓V_α 及V_β 係由一A/D轉換器405轉換成一數位表示而且係按順序儲存在一數位比較器或邏輯區塊406之二個電阻器中。演算法可改變，但是最簡單的方法係若V_α >V_β ，則相依電流源411中的電流I_D2 會增加，而且或者若V_β >V_α ，則受控電流源411中的電流I_D2 會減小。I_D2 之量值中的調整之數量能決定為與表示數量|V_α －V_β |的數位誤差信號成比例。一旦所需電流I_D2 得以決定，數位資訊係透過D/A轉換器407轉換成類比信號，其係透過儲存在ROM 408中的一程式碼而校準。一可程式記憶體(例如EPROM)或一次可程式(OTP)記憶體能用以在電流感測器402之IC的製造期間或其後設定、微調或另外校準ROM 408中含有的該程式碼。

D/A轉換器407、ROM 408及相依電流源411的組合一起包含一電流輸出轉換器D/A或電流DAC。電流源411中的電流係在電流源412中反射、按比例調整、或複製以產生一類比輸出信號I_sense 。感測電流I_sense 亦可數位地由數位比較器或邏輯區塊407之輸出而表示，並轉換為一序列介面輸出410，例如I² C、S² C線或AS² C線。

疊接電流感測器之操作模式： 採用一獨立輸入V_G2 ，疊接電流感測器中的主要及感測MOSFET上之閘極偏壓能動態地加以固定或調整。圖9A中所示的一個方法係使感測MOSFET 473之閘極電壓V_G2 與功率MOSFET 472之閘極電壓V_G3 同步。在電路470中，一單一閘極緩衝器476驅動MOSFET 472及473二者之閘極。在MOSFET 472及473之關 閉狀態中，二極體474及475保持反向偏壓，如圖9B之等效電路477中所示。在MOSFET 472及473之開啟中，在最小功率耗散下，MOSFET 472及473係理想地在其線性區域中完全偏壓並表現為電阻器481及482，如圖9C之等效電路480中所示。在傳導狀態中，二極體474及475保持關閉及非傳導並因此未加以顯示。此方法之一可能缺點係，閘極驅動損失係較高，因為低開啟電阻MOSFET 472及473係在高頻率下同時切換。

一較佳選項係顯示在圖9D之電路485中，其中由一緩衝器491提供的一功率MOSFET 487之閘極電壓V_G3 係在V_cc 與接地之間的高頻率下切換，而一感測MOSFET 488之閘極電壓V_G2 係在V_cc 下永久性地偏壓為"開啟"。在圖9E之等效電路492中所示的功率MOSFET 487之關閉狀態中，MOSFET 487係關閉，二極體489係反向偏壓，以及MOSFET 488係在由電阻器494所表示的其開啟狀態中。不過，電壓V_α 保持在接地，因為沒有電流在流動。

在圖9F之等效電路495中所示之MOSFET 487的開啟狀態中，MOSFET 487係偏壓為開啟，且表示為一電阻器496。MOSFET 488保持開啟並繼續由電阻器494所表示。節點V_α 處的電壓取決於電阻器496及494之相對電阻，因此V_α ＝R_DS3 /(R_DS1 ＋R_DS3 )。

疊接電流感測器之裝配： 圖10A之平面圖500中所示之一疊接電流感測器之一具體實施例包含安裝於藉由塑膠505囊封之10接針表面黏著封裝中的二個矽晶粒503及504。疊 接電流感測器(C² S)晶粒504坐落於一導電晶粒墊502A頂上，其中三個引線502B係連接至晶粒墊502A。金線向下接合物510A及510B連接表面源極墊至晶粒墊502A及引線502B。連結棒502C係任選的，因為引線502B提供穩定性給晶粒墊502A。至獨立引線511的線接合509係用以連接C² S晶粒504至V_cc 、I_sense 及V_G2 連接。若閘極偏壓V_G2 係永久性地偏壓至V_cc ，則該接針能被消除並用作另一汲極接針。

功率裝置晶粒503包含一垂直傳導裝置，例如具有頂側源極及閘極接點與一金屬化背側汲極之一垂直溝槽DMOS。該汲極係使用導電環氧樹脂附於一銅引線框501A，其具有承載汲極電流與來自晶粒503之熱二者的三個附著引線501B。晶粒503內之DMOS的源極係使用晶片間線接合507A及507B連接至電流感測器晶粒504。如所示，DMOS內側晶粒503之閘極係藉由線接合506連接至專用V_G3 引線。或者，該DMOS之閘極能使用晶片間接合，從晶粒503連接至晶粒503並接著至一獨立封裝引線511。圖10B中的側視圖520解說沿剖面線A－A'之斷面中的同一裝置。

切換調節器中的疊接電流感測： 能從本文中揭示之疊接電流感測方法獲益之裝置之一種類係亦已知為直流/直流轉換器之切換電壓調節器的種類。明確地說，切換電壓調節器使用一單一MOSFET及一整流器二極體或在一高頻率下切換之一推挽功率MOSFET級，以控制電感器中的平均 電流以及橫跨一輸出電容器的平均電壓。以此方式操作，一切換式電感器用作一可程式電流源但具有低功率損失。負回授係用以調整MOSFET開啟時間或工作因數，以控制電感器電流並最終控制橫跨輸入電容器的電壓至一預定值。

切換調節器可包含任何數目的轉換器拓撲，但對於單一電感器版本，步升的"增壓"轉換器及步降的"降壓"轉換器係最常用的。在一些情況下，整流器二極體係由經同步化用以僅在正向偏壓整流器二極體的時間之一部分期間傳導的一MOSFET所分流。此類MOSFET係瞭解為"同步整流器"。

影響MOSFET開啟時間、工作因數及頻率的控制器係通常一般稱為"斷路器"或脈衝寬度調變(PWM)控制電路，即使在頻率隨負載電流而變化的情況下。PWM控制器可分類為二個主要種類的控制演算法，即電壓模式及電流模式。在電壓模式中，輸出電壓之回授係放大並使用一類比比較器與一固定電壓斜坡波形比較以調整脈衝寬度及MOSFET開啟時間。在電流模式控制中，輸出電壓之回授係與其斜率係調整為與電感器電流成函數關係的一斜坡比較。

在本文中表示為I_FB 的電感器電流回授係該電感器中的電流或驅動該電感器之MOSFET中的電流之一連續類比測量。電流回授及輸出電壓回授一起為用以確保適當電流模式PWM操作的重要回授信號。電流之不準確或不可預知的測量能導致故障及雜訊、較差暫態回應調節、不穩定及振 盪。

圖11中解說利用揭示的疊接電流感測技術之電流模式增壓轉換的一範例。如所示，增壓轉換器550包含一電流PWM控制電路555、一電感器553、一蕭特基整流器552、一輸出電容器554以及具有完整疊接電流感測器551的一組合N通道功率MOSFET。由輸入V_batt 供電的PWM控制電路555產生一PWM或脈衝式輸出D_out ，其係N通道功率MOSFET 556之閘極電壓V_G3 。PWM控制電路555調節以回應二個類比輸入，即V_FB 及I_FB 回授信號。輸出電壓回授信號V_FB 係通常使用一電阻分壓器所按比例調整的轉換器550之輸出電壓V_OUT 的純量倍數。類比回授電流I_FB 係從電流感測器551之I_sense 輸出提供給PWM控制電路555。

為了促進準確電流測量，電流感測器551包含一疊接電路，其包含受感測及偏壓電路560控制的功率MOSFET 556、一低電阻主要MOSFET 557A以及一感測MOSFET 557B。如所示，用以感測MOSFET 557A的輸入V_cc 及V_G2 皆係硬連接至電池電源V_batt 或可從該系統中的3 V或5 V調節供應軌道加以供電。

除電流模式PWM控制以外，準確電流感測亦需要用於針對直流/直流轉換器中的過電流及短路條件之過電流停機(OCSD)保護。如所示，在增壓轉換器550中，表示I_FB 電流的類比信號(通常為橫跨電阻器563的電壓R_set ．I_FB )係藉由OCSD比較器565與具有內建滯後作用的一參考電壓564比較，而且當電流I_FB 超過該比較器跳脫的某一數值時，迫使 SD停機輸入為較高，切換停止並且延緩調節，直至故障條件結束。此功能係電流之類比測量的結果。當I_FB 電流降落至該比較器的較低跳脫點以下時，或當出現某另一故障恢復序列時，能識別過電流故障的結束。

較差品質電流測量能導致不一致的直流/直流轉換器操作。在未進行準確電流感測情況下，雜訊能中斷調節；MOSFET中的製造變化能引起過電流停機之跳脫點中的不一致；以及高溫度或功率耗散能引起短路保護之誤差觸發。

疊接電流感測MOSFET 551避免所有此等問題，因為其I_sense 輸出係溫度補償而且偏壓獨立的，並且信號之量值係大到足以對雜訊不敏感。I_sense 信號能同時用作類比電流模式控制及數位過電流停機功能二者的一輸入。

如圖11中所示，N通道MOSFET 556操作為增壓轉換器550中的一低側開關。在圖12中，電流監視功率MOSFET係改為用作一高側連接MOSFET。如所解說，降壓轉換器580包含一PWM控制電路585、一蕭特基整流器二極體581、一電感器583、一輸出電容器584以及一疊接電流感測器582內的N通道功率MOSFET 586。PWM控制電路585提供脈衝寬度調變脈衝給MOSFET 586之閘極以回應回授信號V_FB 及I_FB 。與一設定電阻器593及OCSD比較器595結合的I_FB 信號驅動PWM控制電路585中的停機(SD)接針，並因而促進對轉換器580的過電流保護。如所示，使用依據本發明之N通道疊接電流感測器(NC² S)在MOSFET 586中達到 準確電流感測I_sense 。NC² S 582包含功率MOSFET 586、一主要MOSFET 587A、一感測MOSFET 587B以及一電流感測及偏壓電路590。MOSFET 586可以為一高或低電壓MOSFET。

在高側上操作，N通道MOSFET 586需要特殊閘極偏壓以驅動其閘極至輸入電壓以上的一電位以便MOSFET 586能在V_x ＝V_batt 時傳導，因而准許電感器583逐軌道驅動以最大化效率並最小化功率損失。最常用技術係利用一"靴帶"閘極驅動，其中預充電靴帶電容器在轉換器580之V_x 節點上浮動並為驅動高側N通道功率MOSFET 586的閘極緩衝器提供電源。每次V_x 節點係在接地時更新靴帶電容器。

此"靴帶"技術亦為高側NC² S MOSFET 586工作。如圖12之轉換器580中所示，靴帶電容器597之負端子係連接至V_x 節點而且靴帶電容器597的正端子係連接至靴帶二極體596的陰極。無論何時MOSFET 586係關閉而且V_x 下降至接地以下，電容器597均係經由正向偏壓二極體596從V_batt 供應充電至接近V_batt 的電壓。

無論何時MOSFET 586係開啟並在傳導，接著V_x 上升至V_batt 而且靴帶電容器597的正端子浮動至電壓(V_x ＋V_boot )2 V_batt 。在此時間期間，靴帶二極體596保持反向偏壓及非傳導。如在任何靴帶驅動中一樣，浮動靴帶電容器597為一閘極緩衝器599供應電源，其係用於開啟及關閉MOSFET 586。因為閘極緩衝器599係參考V_x 節點，所以供應給MOSFET 586的淨閘極電壓V_GS 保持在V_batt ，而不管V_x 的數 值。因為PWM控制電路585之輸出係接地參考，所以至閘極緩衝器599的輸入信號必須加以位準偏移以適當地驅動緩衝器599。

雖然存在數個方法，但是電阻器位準偏移器係易於實施。在圖12中，該位準偏移器僅包含一電阻器600及一MOSFET 598，MOSFET 598的閘極係藉由PWM控制電路585之輸出信號D_OUT 所驅動。當位準偏移係關閉時，電阻器600將緩衝器599之輸入拉高。相反地，當MOSFET 598係開啟時，其在電阻器600上向下拉並驅動緩衝器599之輸入至低輸入狀態。藉由MOSFET 598之大小以及電阻器600之數值R_LS 而決定至緩衝器599的低狀態輸入電壓。MOSFET 598可按需要為高電壓。

靴帶閘極驅動亦可用以為電流感測器582內的偏壓電路供電。藉由連接電流感測器582之V_G2 及V_cc 端子至靴帶電容器597的正端子，其內部電路保持偏壓在電壓V_boot V_batt 而不管節點V_x 處的電壓。

P通道疊接電流感測MOSFET：P通道MOSFET亦係頻繁地用作高側開關。一疊接電流感測器能用於P通道MOSFET及N通道MOSFET。在圖13A之電路620中，藉由一P通道疊接電流感測器(PC² S)621監視閘式功率裝置622，該感測器包含具有閘極寬度的一低電阻主要MOSFET 623A、具有閘極寬度W₂ (其中W₁ ＝n．W₂ )的一感測MOSFET 623B、以及受運算放大器624控制的一相依電流源625。即使疊接電流感測器621係P通道，功率裝置622仍 可以為N通道或P通道，只要其閘極驅動電壓V_G3 加以相應地調整。

P通道疊接電流感測器621之內部操作係類似於其N通道配對物。因此，一運算放大器624動態地調整相依電流源625中的電流I_D2 以便V_α ＝V_β 。在等電位汲極條件V_α ＝V_β 下，主要MOSFET 623A及感測MOSFET 623B中的電流分別隨此等裝置之個別閘極寬度W而按比例調整，因此I_D2 I_D1 /n。一相依電流源626提供一輸出信號I_sense 作為由相依電流源625所提供的電流I_D2 之固定倍數，通常其中I_sense ＝I_D2 。因為功率裝置622中的電流I_D3 係與PC² S 621中的汲極電流I_D1 相同，所以組合項I_sense I_D3 /n。

在圖13B之電路圖640中解說PC² S 621及功率裝置622之一實施方案，其中相依電流源625及626係實施為包含N通道MOSFET 645及646的一電流鏡而且功率裝置622係實施為一P通道功率MOSFET 648。因為MOSFET 648係一高側MOSFET，所以二極體647及649在正常操作期間保持反向偏壓。

具有疊接電流感測的開關負載拓撲：將P通道及N通道疊接電流感測器與各種功率裝置組合，能在大量及各種開關負載拓撲中促進準確電流感測。

圖14A解說由一閘極緩衝器677驅動並控制V_cc 連接負載672的共同源極組態式低側疊接電流感測N通道MOSFET開關671之一範例。藉由一NC² S電路674監視一高電壓或垂直DMOS裝置673。由供應電壓V_cc 所供電並連接至接地的 NC² S電路674產生與一汲極及負載電流I_D 成比例的電流感測輸出I_sense ，其能使用具有電阻R_sense 之電阻器676視需要地加以轉換成電壓感測信號V_sense 。在此拓撲中，與MOSFET 673並聯的本質P－N二極體675一直保持反向偏壓。若負載672係電感的，則二極體675將驅動至突崩崩潰而且NC² S電路674將監視突崩電流，除非突崩電流係從開關671分離，例如藉由將另一P－N二極體放置成與MOSFET開關671平行，其中其陰極係連接至開關671之汲極，即至V_x ，而且其陽極係連接至開關671之接地源極。

圖14B解說由一閘極緩衝器697驅動並控制一接地連接負載692的共同源極組態式高側疊接電流感測P通道MOSFET開關691之一範例。藉由一PC² S 694監視一高電壓或垂直DMOS裝置693。由供應電壓V_cc 所供電並亦需要一接地連接的PC² S 694沈降與汲極及負載電流I_D 成比例的電流感測輸出I_sense ，其能使用具有電阻R_sense 之電阻器696視需要地加以轉換成電壓感測信號V_sense 。在此拓撲中，與MOSFET 693並聯的本質P－N二極體695一直保持反向偏壓。若負載692係電感的，則二極體695將驅動至突崩崩潰而且PC² S 694將監視突崩電流，除非突崩電流係從開關691分離，例如藉由將另一P－N二極體放置成與開關691平行，其中其陰極係連接至開關691之源極端子，即至V_cc ，而且其陽極係連接至開關691之V_x 連接汲極端子。

圖14C解說控制具有電位V_x 的負載722之一圖騰柱N通道推挽輸出的一範例。負載722之另一端子上的電位V_y 可以 為接地、V_cc 、另一半橋之輸出或某另一偏壓電路。推挽驅動器或"半橋"包含具有高側疊接電流感測器724的一低側共同源極N通道MOSFET 730及一高側源極隨耦器N通道MOSFET 723。MOSFET 723與電流感測器724係一起包含在電流監視開關720內。一先斷後合電路732隨非重疊時序異相驅動低側閘極緩衝器738及高側閘極緩衝器721以預防貫通高側與低側MOSFET 723與730之間的傳導。

低側閘極緩衝器738之輸出驅動N通道MOSFET 730之閘極。高側MOSFET 723之閘極係透過其負供應端子係參考V_x (電流監視開關720之源極端子)的一浮動閘極緩衝器721及一位準偏移電路735所驅動。能採用若干方式實施位準偏移電路735。在所示的範例中，P通道MOSFET 737A及737B形成具有驅動P通道MOSFET 737B之臨限連接MOSFET 737A的一電流鏡，其依次驅動緩衝器721之輸入。無論何時透過MOSFET 737A的電流I₄ 係零，MOSFET 737B的閘極電壓V_GS4 均為零而且P通道MOSFET 737B係關閉。電阻器736接著偏壓緩衝器721之輸入至V_x 並且N通道MOSFET 723係關閉。當I₄ 係在流動時，該電流係反射至P通道737B，從而將該輸入拉升至緩衝器721並開啟高側N通道MOSFET 723。

閘極緩衝器721及位準偏移電路735係從在V_x 輸出電壓之頂部上浮動的靴帶電容器729供電。靴帶電源係供應給二個相位中的浮動高側。無論何時低側MOSFET 730係開啟並且V_x 係在接地附近或以下，靴帶二極體728將靴帶電容 器729充電至電壓V_boot V_cc 。開啟高側MOSFET 723會將V_x 拉升至供應軌道V_cc 。因為一電容器上的電荷不能立即改變，所以靴帶電容器729的正端子跳躍至電壓(V_x ＋V_boot )→2V_cc ，其係輸入電壓的二倍。靴帶電容器729因此供應接近V_cc 之電壓至獨立於V_x 輸出電壓的位準偏移電路735、閘極緩衝器727以及NC² S偏壓電路724。

藉由NC² S電路724監視透過高電壓或垂直MOSFET 723的電流。由浮動靴帶供應所供電的NC² S電路724為與汲極及負載電流I_D 成比例的輸出電流I_sense 提供來源，其能使用具有電阻R_sense 之電阻器726視需要地加以轉換成電壓感測信號V_sense 。在此拓撲中，與MOSFET 723並聯的本質P－N二極體725一直保持反向偏壓。若負載722係電感的，則中斷透過二極體725的電流將迫使V_x 為負的而且正向偏壓低側二極體731，從而將電荷儲存在二極體731之P－N接面中，同時高側MOSFET 723係關閉。

在二極體731保持充電的同時開啟高側MOSFET 723會產生二極體731中的受迫二極體恢復。在受迫二極體恢復期間，二極體731傳導電流至其陰極，即在反向方向上，直至儲存的電荷耗散。在此暫態期間，高側MOSFET 723必須供應進入電感負載722的電流以及透過二極體731的反向恢復電流二者。NC² S電路724測量此二個電流的總和。

NC² S電路724之I_sense 輸出係限於感測器的電流鏡電晶體之崩潰電壓。位準偏移閘極信號I₄ 係同樣地受BBM電路732內的MOSFET限制。為調適NC² S電路724以用於高電壓 高側或推挽應用，必須使用特殊高電壓位準偏移技術。

具有疊接電流感測的高電壓裝置：為高電壓高側操作調適疊接電流感測必須解決二個主要問題，即位準偏移從接地參考低電壓至浮動高電壓的閘極驅動信號，以及位準偏移從浮動高電壓至接地參考低電壓的電流感測資訊。

圖15A中顯示具有高側疊接電流感測的高電壓半橋之一範例。如在先前電路中一樣，電路750包括一負載752、一低側N通道MOSFET 760、包括N通道MOSFET 753及NC² S電路754的一電流監視開關751、一靴帶電容器759、一靴帶二極體758以及一低電壓先斷後合電路762。然而，在此情況下，具有整合二極體755的MOSFET 753以及具有整合二極體761的MOSFET 760係全部額定用於高電壓操作(例如30 V、60 V或500 V)，而且並非由低電壓供應V_cc 而由高電壓輸入V_DD 所供電。NC² S電路754僅使用低電壓成分，但是必須在高電壓電感器節點V_x 之頂部上浮動。

藉由自BBM電路762的位準偏移輸出所驅動的浮動閘極緩衝器773來供應至N通道MOSFET 753之閘極的閘極驅動。在高電壓下，簡單電阻位準偏移通常係最可靠方法，其包含由BBM電路762驅動的高電壓低電流N通道MOSFET 770以及連接至V_HV 的電阻器772，浮動靴帶偏壓供應等於(V_boot ＋V_x )並具有最大電壓(V_DD ＋V_cc )。因此在高側及低側功率MOSFET 751及760必須阻隔高電壓輸入V_DD 時，位準偏移MOSFET 771必須經受高電壓(V_DD ＋V_cc )。

從高側向下位準偏移電流感測資訊係稍微較複雜。NC² S 電路754內的主要及感測電晶體不能為高電壓，否則其區域將係禁止的並且其開啟電阻係不可接受地高。然而，該信號之位準偏移能採用最小複雜從浮動低電壓裝置轉換至高電壓MOSFET。此方法係解說在電路750中，其中NC² S電路754之源極型I_sense 輸出係饋送至一電阻器769以及一電流鏡，其包含參考浮動V_x 電位的低電壓浮動N通道MOSFET 763及764。

電流I_sense 或其倍數係接著反射至N通道MOSFET 364之汲極，其偏壓一臨限連接P通道MOSFET 765，其依次驅動一電流鏡組態電路中具有並聯二極體767的高電壓P通道766。即使MOSFET 765並非經歷高電壓，為獲得良好匹配，MOSFET 765應使用同一遮罩佈局作為高電壓MOSFET 766。高電壓P通道MOSFET 766及二極體767係經歷具有量值(V_DD ＋V_cc )之最高電路電壓V_HV 下的操作。在飽和中操作，MOSFET 766供應電流I_sense 或其倍數至一電阻器768以建立低電壓接地參考感測信號V_sense 。

圖15B中的電路800表示電路750之一簡化版本，其中低電壓閘極緩衝器812之輸出係由電路809位準偏移以驅動低電壓閘極緩衝器808浮動至高電壓V_HV ，其在最差情況下等於高電壓輸入V_DD 與低電壓輸入V_cc 的總和。浮動但低電壓I_sense 輸出係由位準偏移電路813向下位準偏移至橫跨接地電阻器814存在的低電壓。位準偏移電路809及813必須包括能夠在電壓V_HV (即(V_DD ＋V_cc )之總和)下可靠操作的裝置。

高電壓位準偏移電路是否係整合於疊接電流感測IC中、於高電壓控制器IC中，或離散地實施取決於目標應用及市場。在圖16A至16L中解說能從低電壓精度電流感測獲益的高電壓裝置之一些範例。

圖16A及16B解說高電壓P通道及N通道電流監視MOSFET開關831及841，其中依據本發明形成電流感測電路。該等裝置將揭示的疊接電流感測技術與高電壓MOSFET、平面DMOS、溝槽DMOS、超級接面DMOS或任何高電壓MOSFET與橫向或垂直電流流量組合。

明確地，在圖16A中，具有一並聯二極體834的一P通道MOSFET 832係與PC² S電路833串聯偏壓以形成疊接電流感測P通道功率MOSFET開關831，其具有閘極、源極及汲極端子、用以為其內部偏壓電路供電的負供應連接、以及I_sense 沈降型電流感測輸出。一低電壓V_BIAS 電源供應器及濾波器電容器835使其正側連接至開關831之源極S並使其負側連接至供應(－)接針。同樣地，PC² S電路833沈降自亦連接至P通道開關831之源極接針的電阻器836之電流。

相反地，在圖16B中，具有一並聯二極體844的一N通道MOSFET 842係與NC² S電路843串聯偏壓以形成疊接電流感測N通道功率MOSFET開關841，其具有閘極、源極及汲極端子、用以為其內部偏壓電路供電的正供應連接、以及I_sense 源極型電流感測輸出。一低電壓V_boot 電源供應器及濾波器電容器845使其負側連接至開關841之源極S並使其正側連接至供應(＋)接針。同樣地，NC² S感測電路843供應電 流至亦連接至N通道開關831之源極接針的電阻器846。

圖16C及16D解說高電壓P通道及N通道IGBT開關851及861，其中依據本發明形成電流感測。該裝置將揭示的疊接電流感測技術與使用垂直平面DMOS、溝槽DMOS或超級接面DMOS或採用橫向或垂直電流流量的任何高電壓IGBT程序所構造的高電壓絕緣閘極雙極電晶體組合。

明確地，在圖16C中，一P通道IGBT 852係與PC² S電路853串聯偏壓以形成疊接電流感測P通道功率IGBT開關851，其具有閘極、源極及汲極端子、用以為其內部偏壓電路供電的負供應連接、以及I_sense 沈降型電流感測輸出。一低電壓V_BIAS 電源供應器及濾波器電容器855使其正側連接至IGBT開關851之源極S並使其負側連接至供應(－)接針。同樣地，PC² S電路853沈降自亦連接至P通道IGBT開關851之源極接針的電阻器856之電流。分流IGBT開關851之源極與汲極端子的一任選P－N二極體854並非形成為IGBT開關851之製造的直接結果。因為二極體854分流透過PC² S電路853的電流，所以不監視透過二極體854的電流。

參考圖16D，一N通道IGBT 862係與NC² S電路863串聯偏壓以形成疊接電流感測N通道功率IGBT開關861，其具有閘極、源極及汲極端子、用以為其內部偏壓電路供電的正供應連接、以及I_sense 源極型電流感測輸出。一低電壓V_boot 電源供應器及濾波器電容器865使其負側連接至開關861之源極S並使其正側連接至供應(＋)接針。同樣地，NC² S電路 863供應電流至亦連接至N通道IGBT開關861之源極接針的電阻器866。分流開關861之源極與汲極端子的一任選P－N二極體864並非形成為IGBT開關861之製造的直接結果。因為二極體864分流透過NC² S電路863的電流，所以不監視透過二極體864的電流。

圖16E解說一高電壓JFET、靜態電感電晶體，或具有依據本發明所形成之電流感測的MESFET。一N通道FET 872係與NC² S電路873串聯偏壓以形成疊接電流感測N通道FET開關871，其具有閘極、源極及汲極端子、用以為其內部偏壓電路供電的正供應連接、以及I_sense 源極型電流感測輸出。一低電壓V_boot 電源供應器及濾波器電容器875使其負側連接至開關871之源極S並使其正側連接至供應(＋)接針。同樣地，NC² S電路873供應電流至亦連接至N通道開關871之源極接針的電阻器876。沒有P－N二極體或整流器係包括在該裝置中，如所示，但可橫跨N通道FET 872或橫跨整個開關871之源極及汲極端子而添加。

圖16F解說高電壓閘流體、矽控制整流器或SCR、閘流體或閘極關閉(即GTO)、閘流體或其他四層PNPN裝置，其中依據本發明形成電流感測。閘流體892係與NC² S電路893串聯偏壓以形成疊接電流感測PNPN閘流體開關891，其具有閘極、陽極及陰極端子、用以為其內部偏壓電路供電的正供應連接、以及I_sense 源極型電流感測輸出。一低電壓V_boot 電源供應器及濾波器電容器895使其負側連接至開關891之陰極K並使其正側連接至供應(＋)接針。同樣地， NC² S電路893供應電流至亦連接至四層開關891之陰極接針的電阻器896。

沒有P－N二極體或整流器係包括在該裝置中，如所示，但可橫跨閘流體892或橫跨整個開關891之源極及汲極端子而添加。不像MOSFET及IGBT開關一樣，閘流體開關891之閘極G能觸發四層閘流體892但是一旦傳導就不能切斷該裝置，除非藉由在交流零交叉期間使該裝置換向。

圖16G至16J考量在疊接電流感測高功率裝置中分流的二極體。例如，在圖16G及16H中，分別由整流器二極體924及944分流的高功率裝置922及942與裝置921中的PC² S電路923串聯或與裝置941中的NC² S電路943串聯操作。在此等組態中，疊接電流感測電路923及943測量功率裝置921及941中的操作電流以及二極體924及944中的突崩電流。

如所示，其並不測量正向偏壓電流，例如在同步整流器操作期間。倒轉(即交換)功率裝置922與PC² S電路923的相對位置將使用P型電流感測為正向偏壓二極體傳導及同步整流調適第III象限操作。同樣地，將高功率裝置942與NC² S電路943交換將使用N型電流感測為正向偏壓二極體傳導及同步整流調適第III象限操作。

在圖16I中，一二極體或整流器964已橫跨整個P通道裝置961並聯放置，從而分流高功率裝置962及PC² S電路963二者。作為此分流的結果，PC² S電路963不能測量透過二極體964的任何電流。在圖16J中，一二極體或整流器984已橫跨整個N通道裝置981並聯放置，從而分流高功率裝置 982及PC² S電路983二者。作為此分流的結果，NC² S電路983不能測量透過二極體984的任何電流。

疊接電流感測方法同樣為監視一P－N整流器或蕭特基二極體中的電流而適當地工作。如圖16K及16L中所示，NC² S電路1003及1023分別促進P－N二極體1002或蕭特基二極體1022中的電流之直接監視，但是在供應(＋)接針與二極體1002與1022的陰極之間需要一靴帶或偏壓供應V_boot 。I_sense 輸出能分別供應電流至具有中間電阻器1006及1026的較多負電位陰極。

應注意雖然P通道疊接電流感測器或PC² S對於監視P通道功率MOSFET或IGBT係方便的，但是其亦可結合N通道裝置而使用。但是因為PC² S需要比相等電阻之NC² S大的晶粒大小，所以當功率裝置亦為P通道時PC² S係尤其合適，從而使位準偏移及閘極驅動方便。若該高功率高側裝置係一閘式(即三端子)N通道裝置，則其需要某構件，藉由該構件驅動其閘極至正V_DD 供應軌道以上，該驅動藉由使用一浮動靴帶閘極驅動，如本文中所說明，或諸如電荷幫浦或秒調節供應軌道之一替代方法。若此高電壓閘極偏壓供應為可用，則方便的係使用其以為一NC² S供電並因此節省晶粒區域及成本。

或者通常用於N通道MOSFET的一N通道疊接電流感測或NC² S可結合P通道MOSFET而使用，但是具有不同閘極驅動要求待操作。

總之，本文中說明的疊接電流感測提供用於準確地感測 大量各種功率裝置中的電流之方法及構件，在該等裝置中準確電流感測係先前不可用、難以實施、或雜訊敏感的。其設施在大區域垂直離散功率裝置中尤其有價值，該等裝置如垂直DMOS電晶體、IGBT、閘流體及二極體。

疊接電流感測器之構造：高電流疊接電流感測器中的一個關鍵設計考量係實施具有最低可能特定開啟電阻的橫向MOSFET感測電晶體。此任務係藉由下列方式達到：使用具有最高A/W閘極封裝密度的MOSFET單元設計；限制感測MOSFET的操作電壓至一伏特以下並使用能夠採用適當匹配維持該電壓的最短通道長度裝置；以及利用具有細線幾何結構的厚金屬互連以最小化寄生電阻。

圖17A中示意性地顯示蜂巢式為主感測MOSFET設計之等效電路，其中低電壓主要及感測MOSFET 1050包含具有共用一共同源極S的分離汲極連接D2及D1的裝置之一規則陣列。感測裝置(N通道MOSFET 1051A)包含閘極寬度W₂ 之一單元，其具有與包含較大感測MOSFET的單位單元類似或相同的幾何結構。低電阻主要MOSFET包括大量單元1051B、1051C、1051D...1051(n－1)、1051(n)，每一者具有閘極寬度W₂ 。合計地，"n"個單元的總閘極寬度W₁ 係由下列等式提供： 其全部具有相同通道長度L。如所示，主要及感測單元之閘極G2及G1係分離的但在較佳具體實施例中其係由互連 1052短路在一起。

圖17B解說依據本發明實施的疊接電流感測MOSFET之一具體實施例。如所示，NC² S電路1060包含具有保形P井的P型基板1061，其包含埋入式部分1062A以及表面部分1062B與1062C，其不一定展現深度摻雜中的單調或高斯(Gaussian)衰退。此類摻雜物分佈能用以最小化短通道效應，例如通道長度調變及阻障降低，而且較佳地使用一序列二或多個具有變化能量的硼或BF₂ 離子植入物然後以最少的高溫處理或很少或無擴散加以構造。

定位在LOCOS場氧化物1065之區域之間的感測MOSFET包含具有矽化物層1069的一多晶矽閘極1068B、一閘極氧化物層1066、具有定義輕度摻雜汲極擴大部分1064C及1064D之側壁氧化物間隔物1067的N＋源極及汲極區域1063C及1063D、與一P＋井接觸植入物1085C。主要MOSFET具有類似構造之多單元或條紋結構，包括具有矽化物層1069之多晶矽閘極1068A、與感測MOSFET中一樣的閘極氧化物層1066、具有定義輕度摻雜汲極擴大部分1064A及1064B的側壁氧化物間隔物1067之N＋源極及汲極區域1063A及1063B、與P＋井接觸植入物1085A及1085B。

整個裝置係採用玻璃(例如SOG 1070)塗布，而且接觸視窗係打開以使N＋源極及汲極區域1063A至1063D與第一金屬層M1接觸，該金屬層包括主要MOSFET汲極金屬1072A及1072C、主要MOSFET源極與主體金屬1072B及1072D、感測MOSFET源極與主體金屬1072F、以及感測MOSFET汲 極金屬1072E。所有接觸視窗包括第一金屬層M1與矽表面之間的阻障金屬1071。

在第一金屬層M1之上沈積並平坦化中間層介電質1076(ILD1)。在中間介電質1076內，第一通道區域1073加以遮罩、蝕刻並採用鎢插塞填充，接著採用化學機械拋光或CMP加以平坦化，後隨沈積及第二金屬層M2的遮罩蝕刻。如所示，第二金屬層M2包括間接連接至低電阻主要MOSFET之N＋汲極區域1063A的一層1079A、間接連接至所有MOSFET單元之源極與主體區域的一層1079B、以及連接至感測MOSFET之N＋汲極區域1063D的一層1079C。

藉由下列方式重複該程序：形成一第二中間層介電質1078(ILD2)、一第二通道層1077、以及一厚第三金屬層M3，後隨鈍化層1081。如所示，第三金屬層M3包含高電流主要MOSFET之D1汲極金屬D1(1080A)以及用於整個裝置的源極金屬D2(1080B)。

實際裝置陣列取決於該多晶矽閘極層、第一金屬層M1、及第二金屬層M2及其透過接點及第一通道插塞的互連之幾何結構。僅考量多晶矽及第一金屬層，在圖17C及17D之平面圖中顯示二個可行單元幾何結構。

在圖17C之條紋幾何結構1100中，閘極1109形成一蛇形圖案，其將N＋主動汲極區域劃分成一感測指狀物1102B及大閘極寬度主要指狀物1102A。源極指狀物1101包圍該等閘極及汲極指狀物。透過接觸視窗1105進行的至矽連接的金屬M1包括由D2金屬1104B接觸的感測指狀物1102B、由 D1金屬1104A接觸的主要指狀物1102A、以及由金屬1104C接觸的源極指狀物1101。至多晶矽的接觸孔1106促進閘極1109與金屬1104D的接觸。

在圖17D之閉式幾何結構1150中，閘極1153形成一柵格圖案，其將N＋主動汲極區域劃分成鏡MOSFET單元1152B及大閘極寬度主要MOSFET單元1152A。源極單元1151在整個圖案中與汲極單元1152交替。透過接觸視窗1155進行的至矽連接的金屬M1包括由D2金屬1154B接觸的感測MOSFET單元1152B、由D1金屬1154A接觸的主要MOSFET單元1152A、以及由金屬1154A接觸的源極單元1151，其全部在對角線柵格上。至多晶矽的接觸孔1156促進閘極1153與金屬1154D之間的接觸。

如圖17E中所示，相同的幾何結構同樣適用於P通道MOSFET陣列，例如包含具有汲極D2的P通道感測MOSFET 1071A以及連接至汲極D1的低電阻P通道主要MOSFET 1071A、1071B、1071C...1071(n－1)、及1071(n)之一鏡對1270。所有MOSFET共用一共同源極。在一較佳具體實施例中，分離的閘極G1及G2係由互連1072短路在一起。

第三金屬層M3具有主要與封裝考量相關的一幾何結構，其用於連接疊接電流感測IC至高功率裝置。頂部層金屬包含二個不同幾何結構：圖18A中所示的平行帶圖案1200及圖18B之同心矩形圖案1250。

在圖案1200之平行幾何結構中，源極接合線1207透過墊開口1205上的矽晶粒1201附著於源極金屬1203。同樣地， D1汲極接合線1208A透過平行於源極接合墊1205的第二接合墊開口1206A附著於汲極金屬1204A。一低電阻主要MOSFET係在區域1202A中使用上述用於多晶矽及第一層金屬(未顯示)的帶或蜂巢式幾何結構之一形成於接合墊與底下金屬1203及1204A之間。一第二層金屬(未顯示)互連此第一層金屬至D1以及S第三層金屬區域1204A與1203。

矽晶粒1201之一小部分包括感測MOSFET 1202B，其採用金屬1204B、接合墊1206B及接合線1208B形成汲極D2。感測MOSFET 1202B與主要MOSFET共用同一源極金屬1205。在平面圖1200中未顯示閘極連接。

在圖18B之同心幾何結構1250中，源極接合線1259透過墊開口1255附著於矽晶粒1251之外部周邊上的源極金屬1253。汲極D1並不使用接合線但改為包括焊料凸塊或銅柱凸塊1258A，其係橫跨汲極金屬1254A定位在第二接合墊視窗1256A內。低電阻主要MOSFET係使用上述用於多晶矽及第一層金屬(未顯示)的帶或蜂巢式幾何結構之一形成於金屬1254A下面的矽中。一第二層金屬(未顯示)互連此第一層金屬至D1以及S第三層金屬區域1254A與1253。

矽晶粒1251之一小部分包含具有一汲極D2金屬1254B的一感測MOSFET、一墊開口1256B、以及形成於鄰近於主要MOSFET金屬1254A並由源極金屬1253橫向包圍之島狀區域中的一接合線1259B。至主要及感測MOSFET之閘極的接觸透過一接合線1259C、一墊開口1256C及金屬1254C出現。至高功率垂直裝置的連接透過形成於墊開口1256A 內的焊料或柱凸塊1258B出現。

同心矩形設計1250係主要設計用於晶粒堆疊，其中一垂直功率MOSFET坐落在汲極金屬1254A頂上並直接或由一中間引線框透過焊料凸塊1258A電性或機械地附著。垂直功率裝置的區域係理想地類似於但不大於墊開口1256A而且不能重疊源極墊區域1255、感測MOSFET汲極墊開口1256B或閘極墊區域1256C以預防干擾接合線。

採用此等封裝考量，圖18A之平行佈局1200係適合於並列晶粒放置，其中線接合互連在二個晶粒與封裝之間，如圖10A之範例中所示。其亦可用於凸塊晶片級封裝、引線框上凸塊封裝技術以及在一些情況下用於晶粒堆疊。

此並列封裝係在裝配之後顯示在圖19A之斷面1270中，其中一疊接電流感測器1274係安裝在分裂式引線框封裝之接地晶粒墊上，並且其中具有背側汲極金屬1278的垂直功率MOSFET晶粒1273係附著於連接至封裝的汲極接針之第二晶粒墊1272A。電流感器晶粒1274包括輸入及輸出信號，其係經由接合線1277連接至未附著於晶粒墊1272A及1272B之任一者的封裝接針。多個接合線(未顯示)亦使用一"向下接合物"連接晶粒1274之表面上的低電阻接地源極金屬至晶粒墊1272B。低電阻接地連接係承載至印刷電路板，透過連接至晶粒墊1272B的封裝接針(未顯示)將裝置1270附著於該電路板。在塑膠1271中模製整個裝配件。

垂直MOSFET晶粒1273及電流感測器晶粒1274皆包括附著於頂側金屬的焊料凸塊或銅柱凸塊1276A及1276B。此 等焊料凸塊係在焊料流之前藉由放置在凸塊1276頂上的電鍍銅棒1275短路。銅棒1275之電阻係實質上低於圖10A之斷面500中使用的晶片間線接合之電阻。此外，銅棒1275的使用提供比晶片間線接合大的可製造性，因為使用一焊料流焊接銅棒1275至電流感測器晶粒1274及垂直MOSFET晶粒1273二者會產生比傳統方法甚低的應力及撞擊。

不像具有貢獻寄生電阻之三個串聯接合線連接的圖10A之所有線接合版本一樣，圖19A之裝置僅具有一個接合線連接，考量功率MOSFET晶粒1273係直接附著於引線框1272A並且銅棒1275將二個晶粒1273及1274無線接合地連接在一起。連接晶粒1274內的感測MOSFET之汲極至晶粒1273內的垂直功率MOSFET之源極，具有電位V_α 的低電阻銅棒1275藉由周圍塑膠1271保持與垂直功率MOSFET晶粒1273之背側上的高電壓汲極絕緣。僅採用高電流路徑中的源極接合線，額外線能加以包括以最小化源極線電阻。

圖19B中的斷面1280解說最小化疊接電流感測垂直功率MOSFET之開啟電阻及成本的另一方法。在圖19B中，一電流感測器IC晶粒1285及垂直功率MOSFET晶粒1283二者係採用覆晶焊料凸塊或柱凸塊程序所裝配，該程序跨騎一分裂式引線框，其包含一接地晶粒墊1282B、含有一中間電壓V_α 的晶粒墊1282A、以及含有各種控制及輸入信號的一晶粒墊1282C。垂直離散MOSFET晶粒1283之背側1284係線接合至獨立接針1282D。

如在先前斷面1270中一樣，斷面1280中的引線框上凸塊 裝配件在高電流串聯路徑中僅具有一個線接合1287。包括與線接合1287並聯的額外線接合將減少線接合連接之汲極電阻貢獻。因為垂直MOSFET晶粒1283在其凸塊狀表面上具有閘極連接以及多個源極連接，所以一個凸塊必須連接至引線框1282上的一專用閘極接針。

在圖19C之斷面1300中解說使用圖18B之同心佈局1250的一堆疊式晶粒裝配件，其包括一晶粒1303中的一垂直功率裝置，該晶粒係連接至含有一IC疊接電流感測電路之一晶粒1306並坐落在其頂上。藉由亦提供機械支撐及低熱電阻路徑以透過直接連接至晶粒墊1302A之任何封裝引線來移除熱的焊料凸塊或柱凸塊1304而進行從晶粒1306內的電流感測電路之汲極至晶粒1303內的垂直功率裝置之源極的連接。

垂直功率裝置晶粒1303之背側上的一汲極端子係接合至一金屬層1307，而且線接合1305連接該汲極端子至汲極接針1302B。使用附著於輸入接針1302C而非連接至接地的接合線1306來提供控制信號。

如在斷面1270中一樣，斷面1300中所示的引線框上凸塊裝配件在可實際上包含多個並聯線之高電流串聯路徑中僅具有一個線接合1305。

然而，晶粒1306之頂部上的堆疊晶粒1303需要特殊考量以促進至晶粒1303內的垂直離散裝置之閘極接觸。如圖19D之俯視圖1350中所解說，二個晶粒之可行對準涉及將具有一閘極金屬1352B及一源極金屬1352A之晶粒1303翻 轉於電流感測器晶粒1306上以便將晶粒1306上的汲極焊料凸塊1358與晶粒1303上的離散源極金屬位置1353A對準，而且以便將晶粒1306上的閘極凸塊1357與含有垂直功率裝置之晶粒1303上的閘極1353B對準。矩形WXYZ擬合一鈍化層覆蓋晶粒1306中的一開口1359A而且係與點W'X'Y'Z'對準。連接至金屬1356B的一閘極線1360B以及連接至汲極D2金屬1356C的一汲極D2接合線1360C不應由晶粒1351所重疊。

圖19E之斷面1380中所示的另一堆疊式晶粒具體實施例包括具有焊料凸塊或柱凸塊1386A、1386B及1386C的一電流感測器晶粒1383，其係安裝於包含一汲極引線1382A及一接地引線1382B之一引線框1382上。如所示，凸塊1386C並非連接至汲極引線1382A而係連接至不在所示斷面平面中的另一引線。然而，電流感測晶粒1383之接地連接係透過多個焊料凸塊1386B連接至接地引線1382B。一垂直功率裝置晶粒1384使其頂側源極及閘極(在圖19E之底側上)透過焊料凸塊1386A連接至電流感測晶粒1383。

含有(例如)一MOSFET的垂直功率裝置晶粒1384之背側係經由一金屬層1388連接至一導電電鍍銅棒1385，該連接係藉由焊料凸塊或柱凸塊1387A，其係依次採用焊料凸塊1387C附著於汲極引線1382A。凸塊1387B並不連接銅棒1385至接地引線1382B而改為係定位在此圖的斷面之平面外面。具有圖19E中所示的一疊接電流感測器之一垂直功率裝置的裝配因此不貢獻接合線電阻以降低裝置效能。

對電流感測準確度的微調：本文中說明的疊接電流感測方法取決於裝置匹配以藉由因數"n"向下按比例調整透過大閘極寬度主要MOSFET的電流至透過一相對較小感測MOSFET的電流。即使採用仔細佈局，裝置特性及因此電流測量中的一失配仍可出現。如較早所得出，該失配起於通道長度變化、臨限變化、以及用以迫使V_β ＝V_α 之放大器中的偏移。能共同解決所有此等失配為一偏移電壓或電流，如下列等式所提供：I_sense ＝I_D2 ＝(I_D1 /n)±I_offset

消除此偏移之影響的最簡單方式係使用主動微調在晶粒分類級或在裝配完成之後微調比率"n"的數值。在主動微調之後，電晶體比率n係藉由使用熔絲連結物或較佳採用一次可程式(OPT)記憶體永久性地開啟或永久性地關閉感測MOSFET中的一些部分單元。以上等式因此變為：I_sense ＝(I_D1 /(n±△n))±I_offset 其中△n經調整用以使比率n補償任何偏移。例如，一正電流偏移＋I_offset 產生一誤差，其中I_sense 誇大在該負載中流動的電流I_D1 。藉由微調感測MOSFET之寬度以藉由分流該裝置之某部分而充當"較小者"，鏡比率從"n"增加至較大數值(n＋△n)並且項(I_D1 /n)變為較小電流(I_D1 /(n±△n))，從而降低I_sense 之數值至其正確數值並取消由正I_offset 電流引起的誤差。

例如在圖20A中，一疊接電流感測電路1400包含具有閘 極寬度W₁ 的一主要MOSFET 1401、具有閘極寬度W₂ ＝(W₁ /n)的一感測MOSFET 1403、一運算放大器1407、以及相依電流源1408及1409。其亦包括對使用一微調MOSFET陣列1404及一OTP記憶體1405之負主動微調的供應物。MOSFET陣列1404包含具有表示感測MOSFET 1403之閘極寬度W₂ 的小部分之個別閘極寬度δ₁ 、δ₂ 、δ₃ 及δ₄ 的MOSFET 1404A、1404B、1404C及1404D。較佳地，主要MOSFET 1401之閘極G1以及感測MOSFET 1403之閘極G2與微調MOSFET陣列1404中的MOSFET係短路至一共同輸入端子1412並偏壓至V_cc 。

串聯連接一次可程式或OTP記憶體元件1405A至1405D充當數位位元，其允許或抑制對應微調電晶體1404A至1404D中的汲極電流。在製造期間，未程式化OTP記憶體元件1405A至1405D展現正常臨限電壓。在正常操作期間，即不在程式化期間，多工器1411偏壓N通道OTP電晶體之閘極至供應電壓V_cc ，從而將其"開啟"並允許其以可忽略的電壓降落而傳導電流。

假定未程式化OTP記憶體元件1405A至1405D中的電阻可忽略，微調MOSFET陣列1404中的MOSFET係與感測MOSFET 1403電性並聯，並操作為具有下列閘極寬度的單一MOSFET：W_mirror ＝W₂ ＋δ₁ ＋δ₂ ＋δ₃ ＋δ₄

假定基於簡單之目的，I₂ ＝I₄ ＝I_sense ，則由下列等式提供I_sense 與I_D1 之比率：

在電路1400中，僅藉由利用提高對應OTP記憶體元件之臨限值來"關閉"選定微調MOSFET 1404A至1404D而達到微調。例如，程式化OTP記憶體元件1405B會關閉MOSFET 1404B並將W_mirror 減小一數量δ₂ 以便感測MOSFET之有效閘極寬度W_mirror 係減少至W₂ ＋δ₁ ＋δ₃ ＋δ₄ ，而且在運算放大器1407之回授控制下，電流感測輸入電流I_sense 亦減小。在微調電路1400中，未程式化OTP記憶體元件產生最高I_sense 電流。所程式化的每一"位元"均減小作為閘極寬度W₂ 之百分比的感測電流。若程式化所有"位元"，因而I_sense /I_D1 ＝1/n，則會出現最小感測電流。電路1400實施"僅向下"微調演算法。微調MOSFET 1404A至1404D之閘極可以在寬度上相等，二進制加權，或具有取決於所需微調演算法的變化寬度。

當多工器電路1411連接OTP記憶體元件1405A至1405D之閘極至OTP程式化電路1406時，會出現主動微調。同時，多工器1410亦重新引導電流源1408之控制至OTP程式器1406。如圖21中所示，程式化藉由下列方式出現：迫使自測試器1522A之源極監視器單元(SMU)的已知電流I₁ 進入測試中的疊接電度感測電路1521，並接著採用另一SMU 1522B測量感測輸出電流I_sense 。微調軟體接著將測量的感測電流I_sense 與已知目標I1/n比較並透過介面1524與OTP程式器1406通信以程式化從開啟至關閉的位元之計算數目並減少感測電流輸出至其適當數值。

程式化藉由下列方式出現：控制OTP記憶體元件1405A至1405D之閘極電壓並提高汲極電壓以驅動MOSFET 1404A至1404D至飽和，從而建立熱載體，並對MOSFET的閘極充電。採用交替測量或藉由僅測量電流I_sense 一次並接著計算哪些位元對應於必須加以切斷的MOSFET，能每次一個位元地執行程式化。如先前所陳述，微調電路1400僅能在I_sense 之數值係太高情況下減小該數值；其不能增加I_sense 之數值。

使用微調電路1400之一可能缺點係，OTP記憶體元件1405A至1405D係與微調陣列MOSFET 1404A至1404D串聯，而且此舉可建立微調陣列MOSFET 1404A至1404D與大MOSFET 1403及1401之間的一失配。

此問題係在圖20B中所示的一替代性微調電路1430中解決，在該電路中微調陣列MOSFET 1434A至1434D係真實地與感測MOSFET 1433並聯。藉由包含一電阻器及一OTP MOSFET之一分壓器偏壓微調陣列MOSFET 1434A至1434D之每一者。例如，藉由由一電阻器1441B及一對應OTP MOSFET 1435B組成的一分壓器偏壓微調陣列MOSFET 1434B。未程式化的OTP MOSFET 1435B具有低於電阻器1441B的一電阻，因此微調陣列MOSFET 1434B之閘極係接地，並因此不傳導電流。

程式化OTP電晶體1435B需要增加其閘極電壓，從而將其關閉。因此，電阻器1441B將微調陣列MOSFET 1434B之閘極拉高，從而將其開啟。W_mirror 因此從W₂ 增加至較寬 (W₂ ＋δ₂ )，從而使I_sense 增加。電路1430因此實施一"僅向上"微調。其能僅在I_sense 之數值係太低的情況下增加該數值；其不能減小I_sense 之數值。

圖20C解說一微調電路1460，其係類似於微調電路1430，下列情況除外：在微調電路1460中偏壓微調陣列MOSFET 1464A至1464D之閘極的電阻器及OTP分配器係與接地電阻器1471A至1471D及V_cc 連接OTP記憶體元件1465A至1465D倒轉。

例如，藉由電阻器1471B及對應OTP記憶體元件1465B偏壓微調MOSFET 1464B。未程式化的OTP記憶體元件1465B具有低於電阻器1471B的一電阻。假定端子G2係連接至V_cc ，微調陣列MOSFET 1464B之閘極係同樣連接至V_cc ，並因此MOSFET 1464B係開啟而且傳導電流。

藉由程式化OTP記憶體元件1465B，其閘極電壓會增加，從而將其關閉，因而電阻器1471B將微調MOSFET 1464B之閘極拉至接地，從而閉關MOSFET 1464B。W_mirror 因此從W₂ ＋δ₁ ＋δ₂ ＋δ₃ ＋δ₄ )減小至較窄(W₂ ＋δ₁ ＋δ₃ ＋δ₄ )，從而使I_sense 減小。電路1460因此實施一"僅向下"微調。其僅能在I_sense 係太高情況下減小該數值；其不能增加I_sense 之數值。

圖20D中的電路1490將向上微調MOSFET 1494C及1494D與向下微調MOSFET 1494A及1494B組合，以產生增加或減小偏移感應失配之極性的一微調電路。

雖然已說明本發明之特定具體實施例，但是可依據本發 明之廣義原理製造或實行許多替代性具體實施例。本發明之範疇並不限於本文中說明的具體實施例而僅如申請專利範圍中所提供加以限制。

1‧‧‧電流感測電路

2‧‧‧感測電阻器

3‧‧‧N通道MOSFET

4‧‧‧P通道MOSFET

5‧‧‧運算放大器

6‧‧‧比較器

7‧‧‧電壓參考

9‧‧‧負載或電感器

10‧‧‧電路

11‧‧‧負載

12‧‧‧MOSFET

14‧‧‧運算放大器

15‧‧‧電壓參考

16‧‧‧比較器

20‧‧‧電流鏡

21‧‧‧負載

22‧‧‧電流鏡

23A‧‧‧MOSFET

23B‧‧‧MOSFET

24‧‧‧電流源

25‧‧‧低側MOSFET

27‧‧‧回授信號

30‧‧‧MOSFET

31‧‧‧作用區域

32‧‧‧作用區域

33‧‧‧多晶矽閘極

34A‧‧‧P＋源極/源極區域

34B‧‧‧P＋源極/源極區域

35A‧‧‧P＋汲極

35B‧‧‧P＋汲極

37A‧‧‧接點

37B‧‧‧接點

38A‧‧‧接點

38B‧‧‧接點

39‧‧‧接點

40A‧‧‧金屬互連

40B‧‧‧金屬互連

40C‧‧‧金屬互連

40D‧‧‧金屬互連

41‧‧‧增壓轉換器

42‧‧‧N通道電流鏡MOSFET對

43A‧‧‧MOSFET

43B‧‧‧MOSFET

44‧‧‧電流源

45‧‧‧電感器

46‧‧‧整流器

47‧‧‧電容器

48‧‧‧運算放大器

50‧‧‧曲線圖

51A‧‧‧區域/曲線

51B‧‧‧曲線

52A‧‧‧區域/電流

52B‧‧‧線/電流

53A‧‧‧電流

53B‧‧‧電流

54A‧‧‧點

54B‧‧‧點

55‧‧‧曲線圖

56‧‧‧曲線

57‧‧‧曲線

58‧‧‧曲線

60‧‧‧曲線

61‧‧‧MOSFET

62‧‧‧電性負載

65‧‧‧曲線

66‧‧‧電性負載

67‧‧‧MOSFET

70‧‧‧電路

71‧‧‧低側N通道MOSFET

72‧‧‧高側N通道MOSFET

73‧‧‧電性負載

75‧‧‧電路

76‧‧‧低側N通道MOSFET

77‧‧‧高側N通道MOSFET

78‧‧‧電性負載

81‧‧‧低側MOSFET

82‧‧‧電感負載

83‧‧‧高側MOSFET

84‧‧‧再循環整流器二極體

85‧‧‧電路

86‧‧‧電性負載

87‧‧‧MOSFET

90‧‧‧拓撲

91‧‧‧電感負載

92‧‧‧箝位二極體

93‧‧‧N通道低側MOSFET

94‧‧‧同步整流器MOSFET

95‧‧‧電容

100‧‧‧MOSFET/DMOS裝置

101‧‧‧重度摻雜基板

102‧‧‧輕度摻雜磊晶層

103‧‧‧溝槽

104‧‧‧多晶矽閘極

105‧‧‧閘極氧化物

106‧‧‧阻障金屬

107‧‧‧主體區域

108‧‧‧P＋植入物

109‧‧‧N＋源極區域

110‧‧‧厚金屬層

120‧‧‧MOSFET/DMOS裝置

121‧‧‧重度摻雜基板

122‧‧‧輕度摻雜磊晶層

123‧‧‧主體區域

124‧‧‧P＋植入物

125‧‧‧N＋源極區域

126‧‧‧閘極氧化物層

127‧‧‧多晶矽閘極

128‧‧‧厚金屬層

140‧‧‧超級接面DMOS

141‧‧‧N＋基板

142‧‧‧N型行

142A至142F‧‧‧N型磊晶層

143‧‧‧P型行

143A至143E‧‧‧PBL

144‧‧‧P型主體

145‧‧‧N＋源極區域

146‧‧‧P＋接觸區域

148‧‧‧多晶矽閘極

149‧‧‧閘極氧化物

170‧‧‧IGBT

171‧‧‧P型基板

172‧‧‧P緩衝器

173‧‧‧磊晶層/N汲極

174‧‧‧P＋區域

175‧‧‧P型主體區域

176‧‧‧N＋源極區域

180‧‧‧閘流體

181‧‧‧P＋基板陽極

182‧‧‧厚N型磊晶層

183‧‧‧P型基極

184‧‧‧P＋接觸區域

185‧‧‧N＋陰極

186‧‧‧基極端子

187‧‧‧基極端子

189‧‧‧整流器二極體

190‧‧‧N＋基板

191‧‧‧磊晶層

192‧‧‧P主體區域

194‧‧‧P＋陽極接點

195‧‧‧蕭特基二極體

196‧‧‧陰極

197‧‧‧N型磊晶層

198‧‧‧金屬層

199‧‧‧陽極

200‧‧‧垂直溝槽閘式DMOS

201‧‧‧N＋基板

202‧‧‧N磊晶層

203A‧‧‧金屬層

203B‧‧‧金屬層

204A‧‧‧溝槽閘極

204B‧‧‧溝槽閘極

205A‧‧‧N＋源極區域

205B‧‧‧N＋源極區域

206A‧‧‧P主體區域

206B‧‧‧P主體區域

220‧‧‧等效電路圖

221A‧‧‧MOSFET

221B‧‧‧MOSFET

222A‧‧‧主體二極體

222B‧‧‧主體二極體

250‧‧‧低側開關應用

251A‧‧‧低電阻DMOS

251B‧‧‧共同汲極N通道DMOS

253‧‧‧感測電阻器

254‧‧‧放大器

270‧‧‧高側監視電路

271A‧‧‧功率DMOS

271B‧‧‧感測DMOS

273‧‧‧感測電阻器

274‧‧‧放大器

301‧‧‧功率裝置

302‧‧‧N通道疊接電流感測器(NC² S)

303A‧‧‧主要MOSFET

303B‧‧‧感測MOSFET

304‧‧‧二極體

321‧‧‧閘式功率裝置

322‧‧‧N通道疊接電流感測器

323A‧‧‧主要MOSFET

323B‧‧‧感測MOSFET

324‧‧‧二極體

325‧‧‧電流感測及偏壓電路

364‧‧‧運算放大器

366‧‧‧電流源

367‧‧‧電流源

386‧‧‧MOSFET

387‧‧‧MOSFET

390‧‧‧N通道MOSFET

391‧‧‧二極體

395‧‧‧MOSFET

400‧‧‧電路

402‧‧‧電流感測器

403A‧‧‧主要MOSFET

403B‧‧‧感測MOSFET

404‧‧‧類比多工器

405‧‧‧A/D轉換器

406‧‧‧邏輯區塊

407‧‧‧D/A轉換器

408‧‧‧ROM

409‧‧‧時脈

410‧‧‧輸出

411‧‧‧電流源

412‧‧‧電源源

450‧‧‧雙曲線圖

451‧‧‧線

452‧‧‧線

453‧‧‧線

454‧‧‧線

455‧‧‧線

456‧‧‧線

457‧‧‧線

458‧‧‧線

459‧‧‧線

460‧‧‧線

461‧‧‧線

462‧‧‧線

463‧‧‧線

470‧‧‧電路

472‧‧‧功率MOSFET

473‧‧‧感測MOSFET

474‧‧‧二極體

475‧‧‧二極體

476‧‧‧閘極緩衝器

477‧‧‧電路

480‧‧‧電路

481‧‧‧電阻器

482‧‧‧電阻器

485‧‧‧電路

487‧‧‧功率MOSFET

488‧‧‧感測MOSFET

489‧‧‧二極體

491‧‧‧緩衝器

492‧‧‧電路

494‧‧‧電阻器

495‧‧‧電路

496‧‧‧電阻器

500‧‧‧平面圖/斷面

501A‧‧‧銅引線框

501B‧‧‧引線

502A‧‧‧晶粒墊

502B‧‧‧引線

502C‧‧‧連結棒

503‧‧‧矽晶粒

504‧‧‧矽晶粒

505‧‧‧塑膠

506‧‧‧線接合

507A‧‧‧線接合

507B‧‧‧線接合

509‧‧‧線接合

510A‧‧‧接合物

510B‧‧‧接合物

511‧‧‧引線

520‧‧‧側視圖

550‧‧‧增壓轉換器

551‧‧‧疊接電流感測器

552‧‧‧蕭特基整流器

553‧‧‧電感器

554‧‧‧輸出電容器

555‧‧‧PWM控制電路

556‧‧‧功率MOSFET

557A‧‧‧主要MOSFET

557B‧‧‧感測MOSFET

560‧‧‧感測及偏壓電路

563‧‧‧電阻器

564‧‧‧參考電壓

565‧‧‧OSCD比較器

580‧‧‧降壓轉換器

581‧‧‧蕭特基整流器二極體

582‧‧‧疊接電流感測器

583‧‧‧電感器

584‧‧‧輸出電容器

585‧‧‧PWM控制電路

586‧‧‧MOSFET

587A‧‧‧主要MOSFET

587B‧‧‧感測MOSFET

590‧‧‧電流感測及偏壓電路

593‧‧‧電阻器

595‧‧‧OSCD比較器

596‧‧‧靴帶二極體

597‧‧‧靴帶電容器

598‧‧‧MOSFET

599‧‧‧閘極緩衝器

600‧‧‧電阻器

620‧‧‧電路

621‧‧‧P通道疊接電流感測器(PC² S)

622‧‧‧功率裝置

623A‧‧‧主要MOSFET

623B‧‧‧感測MOSFET

624‧‧‧運算放大器

625‧‧‧電流源

626‧‧‧電流源

640‧‧‧電路圖

645‧‧‧N通道MOSFET

646‧‧‧N通道MOSFET

647‧‧‧二極體

648‧‧‧P通道功率MOSFET

671‧‧‧MOSFET開關

672‧‧‧負載

673‧‧‧DMOS裝置/MOSFET

674‧‧‧NC² S電路

675‧‧‧二極體

676‧‧‧電阻器

677‧‧‧閘極緩衝器

691‧‧‧MOSFET開關

692‧‧‧負載

693‧‧‧DMOS裝置

694‧‧‧PC² S

695‧‧‧二極體

696‧‧‧電阻器

697‧‧‧閘極緩衝器

720‧‧‧電流監視開關

721‧‧‧高側閘極緩衝器

722‧‧‧負載

723‧‧‧MOSFET

724‧‧‧疊接電流感測器/NC² S偏壓電路

725‧‧‧二極體

726‧‧‧電阻器

728‧‧‧靴帶二極體

729‧‧‧靴帶電容器

730‧‧‧MOSFET

731‧‧‧低側二極體

732‧‧‧先斷後合電路

735‧‧‧位準偏移電路

736‧‧‧電阻器

737A‧‧‧P通道MOSFET

737B‧‧‧P通道MOSFET

738‧‧‧低側閘極緩衝器

750‧‧‧電路

751‧‧‧電流監視開關

752‧‧‧負載

753‧‧‧MOSFET

754‧‧‧NC² S電路

755‧‧‧二極體

758‧‧‧靴帶二極體

759‧‧‧靴帶電容器

760‧‧‧MOSFET

761‧‧‧二極體

762‧‧‧低電壓先斷後合電路/BBM電路

763‧‧‧N通道MOSFET

764‧‧‧N通道MOSFET

765‧‧‧P通道MOSFET

766‧‧‧高電壓P通道

767‧‧‧二極體

768‧‧‧電阻器

769‧‧‧電阻器

770‧‧‧MOSFET

771‧‧‧MOSFET

772‧‧‧電阻器

800‧‧‧電路

808‧‧‧閘極緩衝器

809‧‧‧電路

812‧‧‧閘極緩衝器

813‧‧‧位準偏移電路

814‧‧‧電阻器

831‧‧‧MOSFET開關

832‧‧‧MOSFET

833‧‧‧PC² S電路

834‧‧‧二極體

835‧‧‧濾波器電容器

836‧‧‧電阻器

841‧‧‧MOSFET開關

842‧‧‧MOSFET

843‧‧‧NC² S電路

844‧‧‧二極體

845‧‧‧濾波器電容器

846‧‧‧電阻器

851‧‧‧IGBT開關

852‧‧‧P通道IGBT

853‧‧‧PC² S電路

854‧‧‧二極體

855‧‧‧濾波器電容器

856‧‧‧電阻器

861‧‧‧IGBT開關

862‧‧‧N通道IGBT

863‧‧‧NC² S電路

864‧‧‧二極體

865‧‧‧濾波器電容器

866‧‧‧電阻器

871‧‧‧N通道FET開關

872‧‧‧N通道FET

873‧‧‧NC² S電路

875‧‧‧濾波器電容器

876‧‧‧電阻器

891‧‧‧開關

892‧‧‧閘流體

893‧‧‧NC² S電路

895‧‧‧濾波器電容器

896‧‧‧電阻器

921‧‧‧裝置

922‧‧‧功率裝置

923‧‧‧PC² S電路

924‧‧‧整流器二極體

941‧‧‧裝置

942‧‧‧功率裝置

943‧‧‧NC² S電路

944‧‧‧整流器二極體

961‧‧‧P通道裝置

962‧‧‧功率裝置

963‧‧‧PC² S電路

964‧‧‧整流器

981‧‧‧N通道裝置

982‧‧‧功率裝置

983‧‧‧PC² S電路

984‧‧‧整流器

1002‧‧‧P－N二極體

1003‧‧‧NC² S電路

1006‧‧‧電阻器

1022‧‧‧蕭特基二極體

1023‧‧‧NC² S電路

1026‧‧‧電阻器

1050‧‧‧MOSFET

1051A‧‧‧N通道MOSFET

1051B、1051C、1051D...1051(n－1)、1051(n)‧‧‧ 單元

1052‧‧‧互連

1060‧‧‧NC² S電路

1061‧‧‧P型基板

1062A‧‧‧埋入式部分

1062B‧‧‧表面部分

1062C‧‧‧表面部分

1063A‧‧‧N＋源極區域

1063B‧‧‧N＋汲極區域

1063C‧‧‧N＋源極區域

1063D‧‧‧N＋汲極區域

1064A‧‧‧擴大部分

1064B‧‧‧擴大部分

1064C‧‧‧擴大部分

1064D‧‧‧擴大部分

1065‧‧‧氧化物

1066‧‧‧閘極氧化物層

1067‧‧‧間隔物

1068A‧‧‧多晶矽閘極

1068B‧‧‧多晶矽閘極

1069‧‧‧矽化物層

1070‧‧‧SOG

1071‧‧‧阻障金屬

1071A‧‧‧感測MOSFET

1071A、1071B、1071C...1071(n－1)、及1071(n)‧‧‧ 主要MOSFET

1072‧‧‧互連

1072A‧‧‧主要MOSFET汲極金屬

1072B‧‧‧主要MOSFET源極與主體金屬

1072C‧‧‧主要MOSFET汲極金屬

1072D‧‧‧主要MOSFET源極與主體金屬

1072E‧‧‧感測MOSFET汲極金屬

1072F‧‧‧感測MOSFET源極與主體金屬

1073‧‧‧第一通道區域

1076‧‧‧中間層介電質

1077‧‧‧第二通道層

1078‧‧‧第二中間層介電質

1079A‧‧‧層

1079B‧‧‧層

1079C‧‧‧層

1080A‧‧‧汲極金屬D1

1080B‧‧‧源極金屬D2

1081‧‧‧鈍化層

1085A‧‧‧植入物

1085B‧‧‧植入物

1085C‧‧‧植入物

1089‧‧‧矽化物層

1100‧‧‧幾何結構

1101‧‧‧源極指狀物

1102A‧‧‧主要指狀物

1102B‧‧‧感測指狀物

1104A‧‧‧D1金屬

1104B‧‧‧D2金屬

1104C‧‧‧金屬

1104D‧‧‧金屬

1105‧‧‧接觸視窗

1106‧‧‧接觸孔

1109‧‧‧閘極

1150‧‧‧幾何結構

1151‧‧‧源極單元

1152A‧‧‧主要MOSFET單元

1152B‧‧‧鏡MOSFET單元

1153‧‧‧閘極

1154A‧‧‧D1金屬

1154B‧‧‧D2金屬

1154C‧‧‧源極

1154D‧‧‧金屬

1155‧‧‧接觸視窗

1156‧‧‧接觸孔

1200‧‧‧平行帶圖案

1201‧‧‧矽晶粒

1202A‧‧‧區域

1202B‧‧‧感測MOSFET

1203‧‧‧源極金屬

1204A‧‧‧汲極金屬

1204B‧‧‧金屬

1205‧‧‧墊開口/接合墊

1206A‧‧‧第二接合墊開口

1206B‧‧‧接合墊

1207‧‧‧接合線

1208A‧‧‧汲極接合線

1208B‧‧‧接合線

1250‧‧‧同心矩形圖案

1251‧‧‧矽晶粒

1253‧‧‧源極金屬

1254A‧‧‧汲極金屬

1254B‧‧‧汲極D2金屬

1254C‧‧‧金屬

1255‧‧‧墊開口/源極墊區域

1256A‧‧‧第二接合墊視窗

1256B‧‧‧墊開口

1256C‧‧‧墊開口/閘極墊區域

1258A‧‧‧柱凸塊

1258B‧‧‧柱凸塊

1259B‧‧‧接合線

1259C‧‧‧接合線

1270‧‧‧鏡對/斷面

1271‧‧‧塑膠

1272A‧‧‧晶粒墊/引線框

1272B‧‧‧晶粒墊

1272C‧‧‧輸入

1273‧‧‧MOSFET晶粒

1274‧‧‧疊接電流感測器/晶粒

1275‧‧‧銅棒

1276A‧‧‧柱凸塊

1276B‧‧‧柱凸塊

1277‧‧‧接合線

1278‧‧‧汲極金屬

1280‧‧‧斷面

1282A‧‧‧晶粒墊

1282B‧‧‧晶粒墊

1282C‧‧‧晶粒墊

1282D‧‧‧獨立接針

1283‧‧‧MOSFET晶粒

1284‧‧‧背側

1285‧‧‧IC晶粒

1287‧‧‧線接合

1300‧‧‧斷面

1302A‧‧‧晶粒墊

1302B‧‧‧汲極接針

1302C‧‧‧輸入接針

1303‧‧‧晶粒

1304‧‧‧柱凸塊

1305‧‧‧線接合

1306‧‧‧晶粒/線接合

1307‧‧‧金屬層

1350‧‧‧俯視圖

1352A‧‧‧源極金屬

1352B‧‧‧閘極金屬

1353A‧‧‧金屬位置

1353B‧‧‧閘極

1356B‧‧‧金屬

1356C‧‧‧金屬

1357‧‧‧閘極凸塊

1358‧‧‧汲極焊料凸塊

1359A‧‧‧開口

1360B‧‧‧閘極線

1360C‧‧‧接合線

1380‧‧‧斷面

1382‧‧‧引線框

1382A‧‧‧汲極引線

1382B‧‧‧接地引線

1383‧‧‧電流感測器晶粒

1384‧‧‧功率裝置晶粒

1385‧‧‧銅棒

1386A‧‧‧柱凸塊

1386B‧‧‧柱凸塊

1386C‧‧‧柱凸塊

1387A‧‧‧柱凸塊

1387B‧‧‧凸塊

1387C‧‧‧焊料凸塊

1388‧‧‧金屬層

1400‧‧‧疊接電流感測電路

1401‧‧‧主要MOSFET

1403‧‧‧感測MOSFET

1404‧‧‧MOSFET陣列

1404A至1404D‧‧‧微調陣列MOSFET/微調電晶體

1405‧‧‧OTP記憶體

1405A至1405D‧‧‧OTP記憶體元件

1406‧‧‧OTP程式化電路/OTP程式器

1407‧‧‧運算放大器

1408‧‧‧電流源

1409‧‧‧電流源

1410‧‧‧多工器

1411‧‧‧多工器

1412‧‧‧輸入端子

1430‧‧‧微調電路

1433‧‧‧感測MOSFET

1434A至1434D‧‧‧微調陣列MOSFET

1435B‧‧‧OTP MOSFET

1436‧‧‧OTP程式器

1441B‧‧‧電阻器

1460‧‧‧微調電路

1464A至1464D‧‧‧微調陣列MOSFET

1465A至1465D‧‧‧OTP記憶體元件

1466‧‧‧OTP程式器

1471A至1471D‧‧‧接地電阻器

1490‧‧‧電路

1494A及1494B‧‧‧向下微調MOSFET

1494C及1494D‧‧‧向上微調MOSFET

1496‧‧‧OTP程式器

1521‧‧‧疊接電度感測電路

1522A‧‧‧測試器

1522B‧‧‧SMU

1524‧‧‧介面

圖1A係使用一感測電阻器的一先前技術電流感測電路之電路圖。

圖1B係依賴於V_DS 感測的一先前技術電流感測電路之電路圖。

圖2A係一先前技術高側分裂式汲極電流鏡感測電路之電路圖。

圖2B係圖2A中所示的電路之平面圖。

圖2C係一先前技術低側分裂式汲極電流感測電路之電路圖。

圖2D係顯示主要及感測MOSFET之I－V特性的曲線圖。

圖2E係主要及感測MOSFET之電流失配的曲線圖。

圖3A至3G係解說採用電流感測之各種MOSFET開關負載拓撲的電路圖，該等拓撲包括P通道高側(圖3A)、N通道隨耦器高側(圖3B)、互補推挽(圖3C)、N通道圖騰柱推挽(圖3D)、同步降壓(圖3E)、低側N通道(圖3F)及同步增壓(圖3G)。

圖4A至4G係各種已知離散垂直裝置的斷面圖，該等裝置包括一溝槽閘式垂直DMOS(圖4A)、一平面DMOS(圖4B)、一超級接面垂直DMOS(圖4C)、一垂直IGBT(圖4D)、一垂直閘流體(圖4E)、一P－I－N二極體(圖4F)以及一 蕭特基二極體(圖4G)。

圖5A係一先前技術分裂式源極電流鏡溝槽DMOS之斷面圖。

圖5B係(A)溝槽DMOS斷面及(B)圖5A中所示的裝置之等效電路圖。

圖5C係一低側應用中的裝置之電路圖。

圖5D係一高側應用中的裝置之電路圖。

圖6A係依據本發明之一低側疊接電流鏡電流感測器的電路圖，其包括一功率裝置及一電流感測器。

圖6B係依據本發明之一低側疊接電流鏡電流感測器的電路圖，其包括具有完整電流感測偏壓的一感測器。

圖7A係使用相依電流源以及一運算放大器的一低側疊接電流鏡電流感測器之功能電路圖。

圖7B係使用一運算放大器的一低側疊接電流鏡電流感測器之電路圖。

圖7C係使用數位控制的一低側疊接電流鏡電流感測器之電路圖。

圖8係顯示一疊接電流感測器及具有N通道功率MOSFET之一組合式NC² S的電流－電壓特性之曲線圖。

圖9A係雙閘極驅動疊接電流鏡感測N通道功率MOSFET中的高電流路徑之電路圖。

圖9B係雙閘極驅動電路之關閉狀態的等效電路。

圖9C係雙閘極驅動電路之開啟狀態的等效電路。

圖9D係具有始終開啟感測器之一疊接電流鏡感測N通道 功率MOSFET中的高電流路徑之電路圖。

圖9E係始終開啟感測器電路之關閉狀態的等效電路圖。

圖9F係始終開啟感測器電路之開啟狀態的等效電路圖。

圖10A係含有一疊接電流鏡電流感測器的一封裝之俯視圖。

圖10B係圖10A之電流感測器的斷面圖。

圖11係使用一疊接電流感測器的一增壓轉換器之電路圖。

圖12係使用一疊接電流感測器的一N通道降壓轉換器之電路圖。

圖13A係使用相依電流感測器的一P通道高側疊接電流感測器之功能電路圖。

圖13B係使用一電流鏡的電流感測器之電路圖。

圖14A至14C係顯示一般化低電壓疊接電流感測器拓撲的電路圖，該等拓撲包括低側N通道(圖14A)、高側P通道(圖14B)以及具有啟動程式之圖騰柱推挽(圖14C)。

圖15A係含有一位準偏移器之高電壓圖騰柱拓撲中的一疊接電流感測器之電路圖。

圖15B係圖15A中所示的裝置之功能電路圖。

圖16A至16L係解說離散功率裝置之疊接電流感測的電路圖，該等裝置包括一P通道MOSFET(圖16A)、一N通道MOSFET(圖16B)、一P通道IGBT(圖16C)、一N通道IGBT(圖16D)、一N通道JFET或SIT(圖16E)、一SCR或GTO閘流體(圖16F)、一具有並聯二極體及PCS的一般高功率裝 置(圖16G)、一具有並聯二極體及NCS的一般高功率裝置(圖16H)、一具有旁通二極體及PCS的一般高功率裝置(圖16I)、一具有旁通二極體及NCS的一般高功率裝置(圖16J)、一具有NCS的P－N或P－I－N二極體(圖16K)以及一具有NCS的蕭特基二極體(圖16L)。

圖17A係一NCS型疊接電流感測MOSFET陣列之等效電路圖。

圖17B係圖17A之裝置的斷面圖。

圖17C係該裝置之叉合版本的平面圖。

圖17D係該裝置之閉式單元版本的平面圖。

圖17E係一等效PCS型電路之電路圖。

圖18A係具有並聯源極及汲極匯流排的一疊接電流感測器之平面圖。

圖18B係具有中心汲極與堆疊晶粒的一疊接電流感測器之平面圖。

圖19A係具有一垂直離散功率裝置及一帶式V_α 互連的一疊接電流感測器之斷面圖。

圖19B係具有一垂直離散功率裝置及帶有接合汲極之一引線框上凸塊的一疊接電流感測器之斷面圖。

圖19C係具有一垂直離散功率裝置及帶有接合汲極之一堆疊晶粒裝配件的一疊接電流感測器之斷面圖。

圖19D係圖19C中所示的疊接電流感測器之晶粒堆疊配置的平面圖。

圖19E係具有一三位準堆疊配置中的一垂直離散功率裝 置之一疊接電流感測器的斷面圖。

圖20A係使用一次可程式(OTP)記憶體的一串聯連接向下微調電路之電路圖。

圖20B係使用OTP記憶體的一並聯連接向下微調電路之電路圖。

圖20C係使用一OTP記憶體的一並聯連接向上微調電路之電路圖。

圖20D係使用一OTP記憶體的一並聯連接向上及向下微調電路之電路圖。

圖21係主動微調程式化配置之方塊圖。

301‧‧‧功率裝置

302‧‧‧N通道疊接電流感測器(NC² S)

303A‧‧‧主要MOSFET

303B‧‧‧感測MOSFET

304‧‧‧二極體

Claims (17)

1. 一種用於在離散半導體裝置中感測一電流之組合，其包含：一功率半導體裝置，其連接於一電源電路中；以及一疊接電流感測器，其用於測量該電源電路中之一電流，該疊接電流感測器係與該功率半導體裝置串聯連接並包含：一主要MOSFET，該主要MOSFET之源極及汲極端子係連接於該電源電路中；及一感測MOSFET，該感測MOSFET之一源極端子係連接至該主要MOSFET之該源極端子，該等主要及感測MOSFET之各別閘極端子係連接至該電流感測器之一閘極端子，該等主要及感測MOSFET一起形成一電流鏡配置。
2. 如請求項1之組合，其中該主要MOSFET之一汲極端子處之一主要電壓係等於該感測MOSFET之一汲極端子處之一感測電壓。
3. 如請求項1之組合，其包含用於將該等主要及感測MOSFET之該等汲極端子處之該等個別電壓維持在相同數值之一電流感測及偏壓電路。
4. 如請求項3之組合，其中該電流感測及偏壓電路包含：一放大器，其具有連接至該主要MOSFET之該汲極端子之一第一輸入端子，以及連接至該感測MOSFET之該汲極端子之一第二輸入端子；以及 一第一可變電流源，其經連接以遞送透過該感測MOSFET之一電流，該放大器之一輸出端子係連接至該第一可變電流源之一輸入端子。
5. 如請求項4之組合，其中該等主要及感測MOSFET之每一者包含一P通道MOSFET，且該疊接電流感測器係連接於該功率半導體裝置之高側上。
6. 如請求項4之組合，其中該電流感測及偏壓電路包含一第二可變電流源，該放大器之該輸出端子係連接至該第二可變電流源之一輸入端子，該第二可變電流源之一輸出端子係連接至該疊接電流感測器之一感測電流端子。
7. 如請求項4之組合，其中該第一可變電流源包含一第一電流源MOSFET及一第二電流源MOSFET，該第一電流源MOSFET之一閘極端子及該第二電流源MOSFET之一閘極端子及一汲極端子係連接至該放大器之該輸出端子，該等第一及第二電流源MOSFET之該等個別源極端子係連接至一第一電壓源，該第一電流源MOSFET之該汲極端子係連接至該感測MOSFET。
8. 如請求項6之組合，其中該第二可變電流源包含一第三電流源MOSFET，其具有一連接至該放大器之該輸出端子之閘極端子、一連接至該第一電壓源之源極端子，以及一連接至該疊接電流感測器之該感測電流端子之汲極端子。
9. 如請求項3之組合，其中該電流感測及偏壓電路包含：一類比多工器，其經設定以交替地分別取樣該等主要 及感測MOSFET之該等汲極端子處之該等電壓；一類比至數位轉換器，其具有一連接至該類比多工器的輸入端子；一數位比較器，其具有一連接至該類比至數位轉換器之一輸出端子的輸入端子；一數位至類比轉換器，其具有一連接至該數位比較器之一輸出端子的輸入端子；以及一第一可變電流源，其經連接以遞送透過該感測MOSFET之一電流，該第一可變電流源之一輸出端子係連接至該第一可變電流源之一輸入端子。
10. 如請求項9之組合，其中該電流感測及偏壓電路包含一第二可變電流源，該數位至類比轉換器之該輸出端子係連接至該第二可變電流源之一輸入端子，該第二可變電流源之一輸出端子係連接至該疊接電流感測器之一感測電流端子。
11. 如請求項1之組合，其包含一增壓轉換器，其中該功率半導體裝置包含一功率MOSFET，且該組合進一步包含：一脈衝寬度調變器，其具有經由一過電流停機比較器連接至該疊接電流感測器之一電流感測端子之一輸入端子，以及連接至該功率MOSFET之一閘極端子之一輸出端子；一電感器，其係連接於該電源電路中；一整流器二極體，其係連接於定位在該電感器與該功 率MOSFET之間的之電源電路中之一節點與該增壓轉換器之一輸出端子之間。
12. 如請求項1之組合，其包含一降壓轉換器，其中該功率半導體裝置包含一功率MOSFET，且該組合進一步包含：一脈衝寬度調變器，其具有經由一過電流停機比較器連接至該疊接電流感測器之一電流感測端子之一輸入端子，以及經連接以便驅動該功率MOSFET之一閘極端子之一輸出端子；一整流器二極體，其係連接於該電源電路中；一電感器，其係連接於定位在該整流器二極體與該功率MOSFET之間之該電源電路中之一節點與該降壓轉換器之一輸出端子之間。
13. 如請求項1之組合，其包含一圖騰柱推挽電路，該組合進一步包含連接於該電源電路中之一第二功率半導體裝置，以及連接至定位於該等第一與第二功率半導體裝置之間之該電源電路中之一節點之一負載。
14. 一種感測透過半導體功率裝置之電流之量值的方法，其包含：連接一主要MOSFET之一汲極端子至該功率裝置；連接該主要MOSFET之一源極端子至一感測MOSFET之一源極端子，該主要MOSFET之一閘極寬度係大於該感測MOSFET之一閘極寬度；連接該主要MOSFET之一閘極端子至該感測MOSFET 之一閘極端子；使該主要MOSFET之該汲極端子處之一電壓等於該感測MOSFET之一汲極端子處之一電壓；使一電流流經該功率裝置及該主要MOSFET；以及測量該感測MOSFET中之一電流之該量值。
15. 如請求項14之方法，其包含：選擇該等主要及感測MOSFET，使得該主要MOSFET之一閘極寬度係比該感測MOSFET之一閘極寬度大一因數n；以及將該感測MOSFET中之該電流之該量值除以該因數n。
16. 如請求項14之方法，其中使該主要MOSFET之該汲極端子處之一電壓等於該感測MOSFET之一汲極端子處之一電壓包含引入透過該感測MOSFET之一電流並改變透過該感測MOSFET之該電流，直至該主要MOSFET之該汲極端子處之該電壓係等於該感測MOSFET之該汲極端子處之該電壓。
17. 如請求項16之方法，其中使該主要MOSFET之該汲極端子處的之電壓等於該感測MOSFET之一汲極端子處之一電壓包含使用負回授。