[go: up one dir, main page]

TWI394231B - 非揮發性記憶體胞元及其製造方法 - Google Patents

非揮發性記憶體胞元及其製造方法 Download PDF

Info

Publication number
TWI394231B
TWI394231B TW098103428A TW98103428A TWI394231B TW I394231 B TWI394231 B TW I394231B TW 098103428 A TW098103428 A TW 098103428A TW 98103428 A TW98103428 A TW 98103428A TW I394231 B TWI394231 B TW I394231B
Authority
TW
Taiwan
Prior art keywords
electrode
memory cell
volatile memory
oxide
area
Prior art date
Application number
TW098103428A
Other languages
English (en)
Other versions
TW201030900A (en
Inventor
Chun I Hsieh
Shih Shu Tsai
Chang Rong Wu
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Priority to TW098103428A priority Critical patent/TWI394231B/zh
Priority to US12/507,253 priority patent/US8089060B2/en
Publication of TW201030900A publication Critical patent/TW201030900A/zh
Application granted granted Critical
Publication of TWI394231B publication Critical patent/TWI394231B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/063Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/828Current flow limiting means within the switching material region, e.g. constrictions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8416Electrodes adapted for supplying ionic species
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8418Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825Selenides, e.g. GeSe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

非揮發性記憶體胞元及其製造方法
本發明是關於一種非揮發性記憶體胞元及其製造方法,特別是關於一種電阻式記憶體胞元及其製造方法。
電阻式非揮發性記憶體元件具有低操作電壓、低消耗功率、快速讀寫、高資料讀寫次數容忍度以及微小記憶單位面積等優勢,因此有機會成為次世代非揮發性記憶體元件之主流技術之一,具有廣大的產業價值。
其中,導電橋接式記憶體(conductive-bridging random access memory,CBRAM)亦為其中一種受矚目的非揮發性記憶體。CBRAM胞元是將固態電解質(solid electrolyte,如Ag-Ge-Se、Cu/WO3 等)加在兩層金屬層之間而構築出來的基本記憶胞元,其藉由金屬離子在固態電解質中的氧化還原反應而使電解質中的金屬通道形成或消失。
請參考第一圖,其為習知導電橋接式記憶體胞元的示意圖。上電極是在工作電壓下會同步進行氧化還原的可氧化電極10,例如電解質使用Ag-Ge-Se時,可氧化電極可使用Ag,而下電極是不參與氧化的惰性電極11。當外加足夠的負電壓在惰性電極11後,電子會由該電極注入固態電解質12中,以起始金屬離子的還原反應,同時固態電解質12中減少的金屬離子數量可以由可氧化電極10進行氧化反應送出金屬離子而提供。藉由還原反應,金屬原子由惰性電極11朝向可氧化電極10以多個樹枝狀結構13開始成長,直到有任何一個樹枝狀結構13觸及可氧化電極10為止。連接惰性電極11和可氧化電極10的樹枝狀結構13即為提供電流通過的金屬通道,在該金屬通道的形成過程中,樹枝狀結構越多或越大都會造成電壓和金屬材料的浪費,且不同記憶胞元間金屬通道成長的差異性亦造成不同記憶胞元間工作電壓和電流的差異幅度增加,這是CBRAM在大量生產時的一大難題。
職是之故,發明人鑑於習知技術之缺失,乃經悉心試驗與研究並一本鍥而不捨之精神,終於構思出一種非揮法性記憶體胞元及其製造方法,以克服前述之諸多缺失。
本案所提供具有非平面電極的電阻式記憶體胞元可有效克服上述習知技術中存在的缺陷,其藉由陰極中距離陽極最近的一端點具有最大電場的特性,使金屬原子較易由該端點開始還原沉積,而有效節省金屬通道的形成時間和資源,進而使不同記憶胞元在調控上的一致性提高。
本發明之目的之一在於提供一種非揮發性記憶體胞元,其包含一第一電極;一第二電極,其在靠近該第一電極的一表面上具有一凸出區域,以使該凸出區域與該第一電極之間的一距離為該第一電極和該第二電極之間的一最短距離;以及一離子導體,配置於該第一電極和該第二電極之間。
根據上述構想,其中該第一電極是一可氧化電極。
根據上述構想,其中該第一電極的材料包含銀、銅或金。
根據上述構想,其中該凸出區域與該離子導體接觸的一第一面積小於該第二電極除了該凸出區域以外的一剩餘區域與該離子導體接觸的一第二面積。
根據上述構想,其中該第二電極是一惰性電極。
根據上述構想,其中該第二電極的材料包含鎢、鎳、鉬、鉑、矽、氮化鎢、氮化鉭或氮化鈦。
根據上述構想,其中該離子導體包含一硫屬化合物(chalcogenide)或一氧化物。
根據上述構想,其中該氧化物包含氧化鍺、氧化砷、氧化銀、氧化銅或氧化矽。
本案之另一目的為提供另一種非揮發性記憶體胞元,其包含一陽極;一陰極,其在靠近該陽極的一表面上具有一凸出區域;一離子導體,配置於該陽極和該陰極之間;以及一金屬通道,其在施加一偏壓跨於該陰極和該陽極之間時,形成於該離子導體中且從該陰極的該凸出區域延伸至該陽極。
根據上述構想,其中該陽極的材料包含金、銀或銅。
根據上述構想,其中該陰極的材料包含鎢、鎳、鉬、鉑、矽、氮化鎢、氮化鉭或氮化鈦。
根據上述構想,其中該凸出區域與該離子導體接觸的一第一面積小於該陰極除了該凸出區域以外的一剩餘區域與該離子導體接觸的一第二面積。
根據上述構想,其中該離子導體包含一硫屬化合物(chalcogenide)或一氧化物。
根據上述構想,其中該氧化物包含氧化鍺、氧化砷、氧化銀、氧化銅或氧化矽。
本案之另一目的更包含提供一種非揮發性記憶體胞元的製造方法,包含提供一第一電極;提供一第二電極,其在靠近該第一電極的一表面上具有一凸出區域,以使該凸出區域與該第一電極之間的一距離為該第一電極和該第二電極之間的一最短距離;以及提供一離子導體沉積於該第一電極和該第二電極之間。
根據上述構想,更包含施加一偏壓跨於該第一電極和該第二電極之間,以使一金屬通道從該凸出區域穿越該離子導體而向該第一電極生長,直到該金屬通道連接該第一電極與該第二電極為止。
根據上述構想,其中該第一電極的材料包含銀、銅或金。
根據上述構想,其中該第二電極的材料包含鎢、氮化鎢、氮化鉭或氮化鈦。
根據上述構想,其中該凸出區域與該離子導體接觸的一第一面積小於該第二電極除了該凸出區域以外的一剩餘區域與該離子導體接觸的一第二面積。
本發明得藉由下列之圖式及具體實施例的詳細說明,俾得一更深入之了解:
本發明將藉由下述之較佳實施例及其配合之圖示,做進一步之詳細說明。
請參閱第二圖,其為本發明所提非揮發性記憶體胞元的第一較佳實施例之側視示意圖。如圖中所示,上電極是在工作電壓下會同步進行氧化還原的可氧化電極20,而下電極是不參與氧化的惰性電極21,介於上述兩者之間的是離子導體22。惰性電極21在面向可氧化電極20的表面上具有最接近可氧化電極20的一凸出端210,該凸出端210與離子導體22接觸的面積較惰性電極21其他區域與離子導體22接觸的面積小。在寫入過程中,可氧化電極20是陽極而惰性電極21是陰極,當外加足夠的負電壓在惰性電極21後,陰極上最接近陽極的凸出端210相較於陰極的其他區域具有最高的電場,所以還原反應後的金屬原子會從凸出端210開始沉積,並逐漸向可氧化電極20成長。該凸出端210的形狀以及在該惰性電極21的位置並沒有限制,只要該凸出端210能夠提供從陰極到陽極的最短路徑,就可以達到使金屬通道23由該凸出端210開始成長且最快到達陽極的目的。同理,若施以相反的電壓,本發明的金屬通道23亦能以較快的速度氧化成離子狀態,使記憶體胞元回到高電阻值的狀態。
請繼續參閱第二圖。本實施例中的可氧化電極20包括可分解在離子導體22中的金屬材料,例如銀、銅或金,該金屬材料可維持離子導體22中的金屬離子濃度,並藉此增加離子導體22中金屬通道23的成長速度及穩定度。本實施例中的惰性電極21具有惰性材料,例如鎢、鎳、鉬、鉑、矽、氮化鎢、氮化鉭或氮化鈦等。此類惰性材料可以減少其與離子導體22之間氧化物、化合物或混合物的形成,這些化合物或混和物通常都具有比離子導體22或惰性材料更高的電阻值。
請參閱第三圖,其為本發明所提非揮發性記憶體胞元的第二較佳實施例之側視示意圖。第二較佳實施例與本發明第一較佳實施例的差別在於,在第二較佳實施例中上電極是具有凸出端310的非平面的惰性電極31,而下電極是可氧化電極30。類似於第一較佳實施例,離子導體32中的金屬通道33是由凸出端310逐漸向可氧化電極30成長。
請參考第四圖(A)-(E),其為本發明所提非揮發性記憶體胞元的第二較佳實施例的製成方法示意圖。圖中提供一個簡易的平面製造流程以製造本發明的非揮發性記憶體胞元。本實施例的製程首先圖案化形成由可氧化電極30、離子導體32、硬遮罩層(hard mask)34和光阻層35所構成的如第四圖(A)中所示的結構。圖案化製程包括微影及蝕刻技術,以將已定義的圖案轉換至上述結構上。微影製程可包括光阻層35塗佈,軟烤(soft baking)、遮罩對準、曝光、後曝光烘烤,顯影、烤乾及移除光阻層35。蝕刻製程可包括,濕蝕刻、乾蝕刻、離子反應式蝕刻以及其他適合的蝕刻製程。硬遮罩層34為利用化學氣相沈積法、物理氣相沈積法或原子層沈積法所形成之氧化矽層、氮化矽層、氮氧化矽層,或上述材料之組合。移除光阻層35之後(如第四圖(B)所示),進行乾蝕刻以在離子導體32的上表面製造出一個凹陷320(如第四圖(C)所示)。接著,將硬遮罩層34去除以露出離子導體32的上表面及上表面的凹陷320(如第四圖(D)所示)。最後,沉積惰性電極31在離子導體32的上表面(如第四圖(E)所示),即可得到具有一凸出端310的上電極。
請參考第五圖(A)-(E),其為本發明所提非揮發性記憶體胞元的第三較佳實施例的製成方法示意圖。如第五圖(A)中所示,本實施例的製程首先提供一氧化物層53於作為下電極的惰性電極51上,該氧化物層53僅覆蓋惰性電極51的部分上表面。接著,以適當的沉積法沉積金屬層54於第五圖(A)的結構上,該金屬層54與惰性電極51具相同材質且完全覆蓋氧化物層53暴露出來的部分和惰性電極51未被覆蓋的上表面(如第五圖(B)所示)。以回蝕刻法回蝕金屬層54後,露出氧化物層53並在氧化物層53的側壁上殘留部分的金屬層54(如第五圖(C)所示),其中回蝕刻法為一非等向性蝕刻,如乾蝕刻、離子反應性蝕刻或其他電漿蝕刻製程。接著以乾蝕刻的方式去除氧化物層53,剩餘的部分即為具有一凸出端540的惰性電極51(如第五圖(D)所示)。最後,如第五圖(E)所示,在非平面的下電極表面上依序沉積離子導體52和可氧化電極50,即可得到下電極具有凸出端540的導電橋接式記憶體。
導電橋接式記憶體在寫入過程中,施加的功率越大(功率的大小受時間、電流、電壓及/或其他相關的因素所控制),在離子導體中構成金屬通道的樹枝狀結構就越大。本發明的概念是藉由上電極或下電極的一凸出端來節省兩極間金屬通道形成和消失的時間和資源,資源包含電壓和金屬材料等。因凸出端電場最大,故凸出端的部分最快開始進行還原反應,且因凸出端最接近陽極,故由凸出端開始形成的金屬通道會最快完成導電路徑,因此可降低寫入過程的電壓。此外,具有本發明概念的非揮發性記憶體胞元經由本發明之設計,可藉由控制陰極的凸出端和陽極之間的距離而有效控制操作電壓、電流和時間,藉此降低不同非揮發性記憶體胞元間的差異性。熟悉本技藝之人士任施匠思以任何形式改變凸出端的形狀、位置或製成方式,然皆不脫離本發明之精神和範圍內及如附申請專利範圍所欲保護者。
10、20、30、50...可氧化電極
11、21、31、51...惰性電極
12...固態電解質
13...樹枝狀結構
210、310、540...凸出端
22、32、52...離子導體
23、33...金屬通道
320...凹陷
34...硬遮罩層(hard mask)
35...光阻層
53...氧化物層
54...金屬層
第一圖:習知導電橋接式記憶體胞元的示意圖;
第二圖:本發明所提非揮發性記憶體胞元的第一較佳實施例之側視示意圖;
第三圖:本發明所提非揮發性記憶體胞元的第二較佳實施例之側視示意圖;
第四圖(A)-(E),其為本發明所提非揮發性記憶體胞元的第二較佳實施例的製成方法示意圖;及
第五圖(A)-(E),其為本發明所提非揮發性記憶體胞元的第三較佳實施例的製成方法示意圖。
20...可氧化電極
21...惰性電極
210...凸出端
22...離子導體
23...金屬通道

Claims (16)

  1. 一種非揮發性記憶體胞元,其包含:一第一電極;一第二電極,其在靠近該第一電極的一表面上具有一凸出區域,以使該凸出區域與該第一電極之間的一距離為該第一電極和該第二電極之間的一最短距離;以及一離子導體,配置於該第一電極和該第二電極之間,其中該凸出區域與該離子導體接觸的一第一面積小於該第二電極除了該凸出區域以外的一剩餘區域與該離子導體接觸的一第二面積。
  2. 如申請專利範圍第1項所述的非揮發性記憶體胞元,其中該第一電極是一可氧化電極。
  3. 如申請專利範圍第1項所述的非揮發性記憶體胞元,其中該第一電極的材料包含銀、銅或金。
  4. 如申請專利範圍第1項所述的非揮發性記憶體胞元,其中該第二電極是一惰性電極。
  5. 如申請專利範圍第1項所述的非揮發性記憶體胞元,其中該第二電極的材料包含鎢、鎳、鉬、鉑、矽、氮化鎢、氮化鉭或氮化鈦。
  6. 如申請專利範圍第1項所述的非揮發性記憶體胞元,其中該離子導體包含一硫屬化合物(chalcogenide)或一氧化物。
  7. 如申請專利範圍第6項所述的非揮發性記憶體胞元,其中該氧化物包含氧化鍺、氧化砷、氧化銀、氧化銅或氧化矽。
  8. 一種非揮發性記憶體胞元,其包含:一陽極;一陰極,其在靠近該陽極的一表面上具有一凸出區域;一離子導體,配置於該陽極和該陰極之間;以及一金屬通道,其在施加一偏壓跨於該陰極和該陽極之間時,形成於該離子導體中且從該陰極的該凸出區域延伸至該陽極,其中該凸出區域與該離子導體接觸的一第一面積小於該陰極除了該凸出區域以外的一剩餘區域與該離子導體接觸的一第二面積。
  9. 如申請專利範圍第8項所述的非揮發性記憶體胞元,其中該陽極的材料包含金、銀或銅。
  10. 如申請專利範圍第8項所述的非揮發性記憶體胞元,其中該陰極的材料包含鎢、鎳、鉬、鉑、矽、氮化鎢、氮化鉭或氮化鈦。
  11. 如申請專利範圍第8項所述的非揮發性記憶體胞元,其中該離子導體包含一硫屬化合物(chalcogenide)或一氧化物。
  12. 如申請專利範圍第11項所述的非揮發性記憶體胞元,其中該氧化物包含氧化鍺、氧化砷、氧化銀、氧化銅或 氧化矽。
  13. 一種非揮發性記憶體胞元的製造方法,包含:提供一第一電極;提供一第二電極,其在靠近該第一電極的一表面上具有一凸出區域,以使該凸出區域與該第一電極之間的一距離為該第一電極和該第二電極之間的一最短距離;以及提供一離子導體沉積於該第一電極和該第二電極之間,其中該凸出區域與該離子導體接觸的一第一面積小於該第二電極除了該凸出區域以外的一剩餘區域與該離子導體接觸的一第二面積。
  14. 如申請專利範圍第13項所述的方法,更包含:施加一偏壓跨於該第一電極和該第二電極之間,以使一金屬通道從該凸出區域穿越該離子導體而向該第一電極生長,直到該金屬通道連接該第一電極與該第二電極為止。
  15. 如申請專利範圍第13項所述的方法,其中該第一電極的材料包含銀、銅或金。
  16. 如申請專利範圍第13項所述的方法,其中該第二電極的材料包含鎢、氮化鎢、氮化鉭或氮化鈦。
TW098103428A 2009-02-03 2009-02-03 非揮發性記憶體胞元及其製造方法 TWI394231B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098103428A TWI394231B (zh) 2009-02-03 2009-02-03 非揮發性記憶體胞元及其製造方法
US12/507,253 US8089060B2 (en) 2009-02-03 2009-07-22 Non-volatile memory cell and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098103428A TWI394231B (zh) 2009-02-03 2009-02-03 非揮發性記憶體胞元及其製造方法

Publications (2)

Publication Number Publication Date
TW201030900A TW201030900A (en) 2010-08-16
TWI394231B true TWI394231B (zh) 2013-04-21

Family

ID=42396936

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098103428A TWI394231B (zh) 2009-02-03 2009-02-03 非揮發性記憶體胞元及其製造方法

Country Status (2)

Country Link
US (1) US8089060B2 (zh)
TW (1) TWI394231B (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8211743B2 (en) * 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
KR100983175B1 (ko) * 2008-07-03 2010-09-20 광주과학기술원 산화물막과 고체 전해질막을 구비하는 저항 변화 메모리소자, 및 이의 동작방법
US8331128B1 (en) * 2008-12-02 2012-12-11 Adesto Technologies Corporation Reconfigurable memory arrays having programmable impedance elements and corresponding methods
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
CN101969100A (zh) * 2010-09-01 2011-02-09 中国科学院物理研究所 一种非易失性阻变存储器及其制备方法
TWI431762B (zh) * 2010-09-16 2014-03-21 Univ Nat Sun Yat Sen 電阻式記憶體元件及其製作方法
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8519373B2 (en) 2011-08-11 2013-08-27 Micron Technology, Inc. Memory cells
FR2998708B1 (fr) * 2012-11-27 2016-01-01 Commissariat Energie Atomique Dispositif electronique de type memoire
FR2998704A1 (fr) * 2012-11-27 2014-05-30 Commissariat Energie Atomique Dispositif electronique de type memoire
US9444040B2 (en) 2013-03-13 2016-09-13 Microchip Technology Incorporated Sidewall type memory cell
US9362496B2 (en) 2013-03-13 2016-06-07 Microchip Technology Incorporated Resistive memory cell with trench-shaped bottom electrode
GB2515568B (en) * 2013-06-28 2016-05-18 Ibm Resistive random-access memory cells
US9412446B1 (en) * 2013-08-16 2016-08-09 Sandia Corporation Multilevel resistive information storage and retrieval
CN104576926B (zh) * 2013-10-25 2019-05-14 华邦电子股份有限公司 电阻式存储器及其制造方法
KR102192950B1 (ko) * 2013-12-19 2020-12-18 에스케이이노베이션 주식회사 나노 플로팅 게이트를 갖는 비휘발성 메모리 장치 및 그 제조방법
KR20150072288A (ko) * 2013-12-19 2015-06-29 에스케이이노베이션 주식회사 전하트랩층을 갖는 비휘발성 메모리 장치 및 그 제조방법
KR20150072280A (ko) * 2013-12-19 2015-06-29 에스케이이노베이션 주식회사 플렉시블 기반 나노 플로팅 게이트를 갖는 비휘발성 메모리 장치 및 그 제조방법
WO2015116118A1 (en) * 2014-01-30 2015-08-06 Hewlett-Packard Development Company, L.P. Charge trapping memristor
US9412942B2 (en) * 2014-02-19 2016-08-09 Microchip Technology Incorporated Resistive memory cell with bottom electrode having a sloped side wall
US9269606B2 (en) 2014-02-19 2016-02-23 Microchip Technology Incorporated Spacer enabled active isolation for an integrated circuit device
US9385313B2 (en) * 2014-02-19 2016-07-05 Microchip Technology Incorporated Resistive memory cell having a reduced conductive path area
US10003021B2 (en) 2014-02-19 2018-06-19 Microchip Technology Incorporated Resistive memory cell with sloped bottom electrode
US9318702B2 (en) 2014-02-19 2016-04-19 Microchip Technology Incorporated Resistive memory cell having a reduced conductive path area
JP2018500754A (ja) 2014-11-26 2018-01-11 マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated 縮小された伝導性経路面積/増進された電場のためのスペーサ領域を有する抵抗メモリセル
WO2018101956A1 (en) * 2016-12-02 2018-06-07 Intel Corporation Self-aligned electrode nano-contacts for non-volatile random access memory (ram) bit cells
GB2561168B (en) * 2017-03-31 2019-08-07 Ucl Business Plc A switching resistor and method of making such a device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200849244A (en) * 2007-02-27 2008-12-16 Ibm Rectifying element for a crosspoint based memory array architecture
TW200905864A (en) * 2007-07-26 2009-02-01 Ind Tech Res Inst Solid state electrolytes memory device and method of fabricating the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825489B2 (en) * 2001-04-06 2004-11-30 Axon Technologies Corporation Microelectronic device, structure, and system, including a memory structure having a variable programmable property and method of forming the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200849244A (en) * 2007-02-27 2008-12-16 Ibm Rectifying element for a crosspoint based memory array architecture
TW200905864A (en) * 2007-07-26 2009-02-01 Ind Tech Res Inst Solid state electrolytes memory device and method of fabricating the same

Also Published As

Publication number Publication date
TW201030900A (en) 2010-08-16
US8089060B2 (en) 2012-01-03
US20100193762A1 (en) 2010-08-05

Similar Documents

Publication Publication Date Title
TWI394231B (zh) 非揮發性記憶體胞元及其製造方法
TWI401796B (zh) 導通微通道記憶體元件及其製造方法
JP5295465B2 (ja) 不揮発性記憶素子及びその製造方法
US9214628B2 (en) Nonvolatile memory element, nonvolatile memory device, and manufacturing method for the same
US9318702B2 (en) Resistive memory cell having a reduced conductive path area
TWI529988B (zh) 具有摻雜物來源之憶阻器結構
US9865814B2 (en) Resistive memory cell having a single bottom electrode and two top electrodes
US20180287057A1 (en) Resistive Memory Cell With Sloped Bottom Electrode
US20150162383A1 (en) Vertical resistive random access memory device, and method for manufacturing same
US9865813B2 (en) Method for forming resistive memory cell having a spacer region under an electrolyte region and a top electrode
US20160190441A1 (en) Resistive Memory Cell With Sloped Bottom Electrode
KR101009334B1 (ko) 저항성 메모리 소자 및 그 제조 방법
CN102339948A (zh) 高一致性的电阻型存储器及其制备方法
US20190334085A1 (en) Method for manufacturing a resistive memory
CN105027311A (zh) 具有缩小底电极的电阻性存储器单元
US20100190313A1 (en) Method for manufacturing nonvolatile storage element and method for manufacturing nonvolatile storage device
JP5555821B1 (ja) 不揮発性記憶素子及びその製造方法
CN103594622B (zh) 高一致性的阻变存储器结构及其制备方法
CN102708919B (zh) 阻变存储器及其制造方法
CN111403599B (zh) 一种半导体结构及其制备方法
JP2014056888A (ja) 記憶装置
CN115148901B (zh) 具有受限丝状体的电阻切换存储器及其方法
JP5874905B2 (ja) アルミナ抵抗変化型メモリ素子の製造方法
TW201322375A (zh) 具有改良切換特性之電阻式隨機存取記憶體器件
CN112002802B (zh) 一种具有纳米尺寸的钨塞小电极相变存储器件制备方法