TWI394263B - 半導體結構及其製造方法 - Google Patents

Description

半導體結構及其製造方法

本發明是有關於一種半導體結構及其製造方法，且特別是有關於一種整合功率金氧半導體場效電晶體(power metal-oxide-semiconductor field effect transistor；power MOSFET)及蕭基特二極體(Schottky diode)之半導體結構及其製造方法。

功率金氧半導體場效電晶體被廣泛地應用在切換元件上，例如是電源供應器、整流器或低壓馬達控制器等等。圖1為繪示習知功率金氧半導體場效電晶體的剖面示意圖。請參見圖1，N型磊晶層12配置在N型重摻雜基底10上。閘極16配置在N型磊晶層12中。P型主體層14配置在閘極16兩側之N型磊晶層12中。N型重摻雜區18配置在閘極16兩側之P型主體層14中。介電層20配置在閘極16及N型重摻雜區18上。源極金屬層22配置在介電層20上，並與N型重摻雜區18電性連接。汲極金屬層24配置於N型重摻雜基底10之另一側上。

隨著筆記型電腦及手持性產品之需求日益提高，需要設計出可以具有較低輸出電壓、較低順向壓降(forward voltage drop)、較低功率損失(power loss)及較快反向復原(reverse recovery)的同步整流場效電晶體(sync-FET)。然而，由於存在於P型主體層14及N型磊晶層12之間的 本質PN二極體，上述之需求難以實現。

已知的作法是將功率金氧半導體場效電晶體及蕭特基二極體整合在一起，以達到上述需求。現今的技術包括單一封裝整合(silicon-in-one-package；SiP)及單一晶片整合(system-in-one-chip；SOC)兩種。單一封裝整合將功率金氧半導體場效電晶體及蕭特基二極體平行封裝在一起，其製程簡單，但連接功率金氧半導體場效電晶體及蕭特基二極體之導線會產生寄生感應(parastitic inductances)，進而限制整體效率。雖然單一晶片整合可以解決了上述之寄生感應效應，但其單元間距(cell pitch)偏高(大於2 μm)，因此單元密度無法提高。

有鑑於此，本發明提供一種半導體結構，可以將功率金氧半導體場效電晶體及蕭特基二極體有效地整合在一起，並提高單元密度。

本發明另提供一種半導體結構的製造方法，其製程簡單，並可以與現有的製程相整合。

本發明提供半導體結構，包括具有第一導電型之基底、具有第一導電型之磊晶層、具有第二導電型之主體層、第一閘極、第二閘極、第一接觸窗、第二接觸窗及具有第一導電型之第一摻雜區。基底具有第一區、第二區以及第三區，其中第二區位於第一區及第三區之間。磊晶層配置在基底上。主體層配置於第一區及第二區之磊晶層中。第 一閘極及第二閘極配置於主體層及主體層以外的部分磊晶層中，其中第一閘極位於第一區及第二區之間，且第二閘極位於第二區及第三區之間。第一接觸窗配置於第一區之部分主體層中。第二接觸窗至少配置於第三區的磊晶層中並與磊晶層及第二閘極接觸，其中第一接觸窗與第二接觸窗電性連接。第一摻雜區配置於第一接觸窗與第一閘極之間的主體層中。

在本發明之一實施例中，上述之第二接觸窗嵌入第二閘極中。

在本發明之一實施例中，上述之第二接觸窗配置於第三區及部分第二區之磊晶層中，且第二閘極位於第二接觸窗的下方。

在本發明之一實施例中，上述之第二區之主體層包覆第二接觸窗之側壁及部分底部。

在本發明之一實施例中，上述之半導體結構更包括具有第二導電型之第二摻雜區，配置於第一接觸窗之底部及部分側壁上。

在本發明之一實施例中，上述之半導體結構更包括介電層及金屬層。介電層配置於基底上且暴露出第一接觸窗及第二接觸窗。金屬層配置於基底上且覆蓋介電層、第一接觸窗及第二接觸窗。

在本發明之一實施例中，上述之第一接觸窗及第二接觸窗分別包括第一金屬層及位於第一金屬層周圍之阻障層。

在本發明之一實施例中，上述之第一金屬層的材料包括鎢。

在本發明之一實施例中，上述之金屬層的材料包括鋁矽銅。

在本發明之一實施例中，上述之第一導電型為N型，第二導電型為P型；或第一導電型為P型，第二導電型為N型。

在本發明之一實施例中，上述之半導體結構之單元間距小於等於約1.5 μm。

在本發明之一實施例中，上述之半導體結構之單元密度大於等於約每平方英吋3x10⁸ 個單元(300 M cell/inch² )。

在本發明之一實施例中，上述之第二閘極與金屬層等電位。

在本發明之一實施例中，上述之第一區環繞第二區，且第二區環繞第三區。

在本發明之一實施例中，上述之半導體結構更包括至少一第三閘極，第三閘極配置於第三區的磊晶層中且位於第二接觸窗的下方。

在本發明之一實施例中，上述之第三閘極與金屬層等電位。

本發明另提供一種半導體結構，其包括一基底、至少一功率金氧半導體場效電晶體、一浮置二極體或主體二極體、及至少一蕭特基二極體。基底具有第一區、第二區以及第三區，其中第二區位於第一區及第三區之間。至少一 功率金氧半導體場效電晶體配置於第一區。浮置二極體或主體二極體配置於第二區。至少一蕭特基二極體配置於第三區。另外，功率金氧半導體場效電晶體及蕭特基二極體之接觸窗的材料包括鎢並彼此電性連接。

在本發明之一實施例中，上述之第一區環繞第二區，且第二區環繞第三區。

在本發明之一實施例中，上述之半導體結構之單元間距小於等於約1.5 μm。

在本發明之一實施例中，上述之半導體結構之單元密度大於等於約每平方英吋3x10⁸ 個單元。

本發明又提供一種半導體結構的製造方法。首先，提供具有第一導電型之基底，基底具有第一區、第二區以及第三區，其中第二區位於第一區及第三區之間。接著，於基底上形成具有第一導電型之磊晶層。然後，於磊晶層中形成第一閘極及第二閘極，其中第一閘極位於第一區及第二區之間，且第二閘極位於第二區及第三區之間。之後，於第一區及第二區之磊晶層中形成具有第二導電型之主體層。於第一區之主體層中形成具有第一導電型之第一摻雜區。於基底上形成介電層，以曝露出第一區之部分第一摻雜區、至少第三區之磊晶層及至少部分第二閘極。以介電層為罩幕，移除部分第一摻雜區、部分磊晶層及部分第二閘極，以於第一區的第一摻雜區及第一摻雜區之外的部分主體層中形成第一開口，以及於第三區的磊晶層中及部分第二閘極中形成第二開口。於第一開口及第二開口中填入 第一金屬層。於基底上形成第二金屬層，以覆蓋介電層及第一金屬層。

在本發明之一實施例中，上述之介電層暴露出第一區之部分第一摻雜區、第三區之磊晶層、整個第二閘極及第二區之部分主體層。

在本發明之一實施例中，於形成第一開口及第二開口的步驟之後及填入第一金屬層的步驟之前，上述之本發明的方法更包括於第一開口之底部形成具有第二導電型之第二摻雜區。

在本發明之一實施例中，於形成第二摻雜區的步驟之後及填入第一金屬層的步驟之前，上述之本發明的方法更包括於第一開口及第二開口中形成阻障層。

在本發明之一實施例中，上述之第一金屬層的材料包括鎢。

在本發明之一實施例中，上述之第二金屬層的材料包括鋁矽銅。

在本發明之一實施例中，上述之第一導電型為N型，第二導電型為P型；或第一導電型為P型，第二導電型為N型。

在本發明之一實施例中，上述之第二閘極與第二金屬層等電位。

在本發明之一實施例中，上述之第一區環繞第二區，且第二區環繞第三區。

在本發明之一實施例中，於磊晶層中形成第一閘極及 第二閘極的步驟中，上述之半導體的製造方法更包括於第三區之磊晶層中形成至少一第三閘極。

在本發明之一實施例中，上述之第三閘極與第二金屬層等電位。

基於上述，在本發明之半導體結構中，由於鎢接觸窗配置於功率金氧半導體場效電晶體區及蕭特基二極體區，因此單元間距(相鄰功率金氧半導體場效電晶體的距離)可以減少至約1.5 μm或更小，單元密度可以增加至約每平方英吋3x10⁸ 個單元或更高。此外，本發明的方法簡單、容易，並可以與現有的製程相整合，為一相當有競爭力的作法。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖2為依據本發明第一實施例所繪示之一種半導體結構的上視示意圖，其中隱藏了最上層的金屬層及介電層。

請參照圖2，在本發明之半導體結構中，一個浮置二極體環繞在一個蕭特基二極體的周圍，且十六個功率金氧半導體場效電晶體環繞在浮置二極體的周圍。但本發明並不對蕭特基二極體、浮置二極體及功率金氧半導體場效電晶體的數目作限制，可以依製程或設計需要而調整之。一般而言，蕭特基二極體之數目約佔功率金氧半導體場效電晶體之數目的十分之一至三十分之一。

圖2A是圖2中沿I-I’線的剖面示意圖。請參照圖2A，本發明之半導體結構包括具有第一導電型之基底100。基底100例如是具有N型重摻雜(N+)之矽基底。此具有N型重摻雜之矽基底作為功率金氧半導體場效電晶體之汲極。基底100具有第一區102a、第二區102b以及第三區102c。第二區102b位於第一區102a及第三區102c之間。第一區102a是用來形成功率金氧半導體場效電晶體，第二區102b是用來形成浮置二極體，第三區102c是用來形成蕭特基二極體。在此實施例中，基底100包括兩個第一區102a、兩個第二區102b以及一個第三區102c，其中兩個第一區102a彼此相連，且兩個第二區102b彼此相連。如圖2之上視圖所示，第一區102a環繞第二區102b，且第二區102b環繞第三區102c。

本發明之半導體結構更包括具有第一導電型之磊晶層104、具有第二導電型之主體層106、第一閘極108、第二閘極110、第一接觸窗114、第二接觸窗116及具有第一導電型之第一摻雜區118。

磊晶層104配置於基底100上。磊晶層104例如是具有N型淡摻雜(N-)之磊晶層。主體層106配置於第一區102a及第二區102b之磊晶層104中。主體層106例如是P型主體層。

第一閘極108與第二閘極110配置於主體層106及主體層106以外的部分磊晶層104中。第一閘極108位於第一區102a及第二區102b之間。第二閘極110位於第二區 102b及第三區102c之間。在此實施例中，兩個第二閘極110彼此相連，且第二閘極110與金屬層120等電位。如圖2之上視圖所示，第二閘極110實質上呈矩形框，沿著第二區102b及第三區102c之間的邊界配置。另外，第一閘極108與第二閘極110分別包括多晶矽層109及位於多晶矽層109周圍的氧化層107。

第一接觸窗114配置於第一區102a之部分主體層106中。第二接觸窗116至少配置於第三區102c的磊晶層104中並與磊晶層104及第二閘極110接觸。在此實施例中，第二接觸窗116配置於第三區102c的磊晶層104中，並嵌入第二閘極110中，如圖2A所示。也就是說，第二閘極110覆蓋第二接觸窗116的側壁及部分底部。另外，第一接觸窗114及第二接觸窗116分別包括金屬層115及位於金屬層115周圍的阻障層113。金屬層115的材料例如是鎢，且阻障層113的材料例如是鈦或氮化鈦。此外，第一摻雜區118配置於第一接觸窗114與第一閘極108之間的主體層106中。第一摻雜區118例如是具有N型重摻雜(N+)之摻雜區。此具有N型重摻雜之摻雜區作為功率金氧半導體場效電晶體之源極。

本發明之半導體結構更包括介電層112、金屬層120及具有第二導電型之第二摻雜區122。介電層112配置於基底100上，以暴露出第一接觸窗114及第二接觸窗116。金屬層120配置於基底100上，且覆蓋介電層112、第一接觸窗114及第二接觸窗116。也就是說，第一接觸窗114 與第二接觸窗116經由金屬層120而電性連接。金屬層120的材料例如是鋁矽銅。第二摻雜區122配置於第一接觸窗114之底部及部分側壁上。第二摻雜區122例如是具有P型重摻雜(P+)之摻雜區，以進一步降低第一接觸窗114與主體層106之間的電阻。

在此實施例中，第一區102a為功率金氧半導體場效電晶體。在第二區102b中，第二閘極110與金屬層120等電位，且金屬層120未與主體層106接觸，因此P型主體層106與N型磊晶層104之間的接面為浮置二極體。在第三區102c中，由於磊晶層104為N型淡摻雜之磊晶層，因此第二接觸窗116與N型磊晶層104的接面為蕭特基接觸。

在第一實施例中，是以第三區102c僅包括一個蕭特基二極體為例來說明之，但本發明並不以此為限。以下將說明多個第一實施例之變形例，也就是第三區102c包括多數個蕭特基二極體時的上視圖及剖面圖。

請參見3及圖3A，本發明之半導體結構更包括兩個第三閘極111，且兩個第三閘極111彼此相連。如圖3A所示，第三閘極111配置於第三區102c的磊晶層104中，且位於第二接觸窗116的下方。如圖3所示，第三閘極111實質上呈矩形框配置，且同樣呈矩形框配置的第二閘極110環繞在第三閘極111周圍。第三閘極111與第二閘極110均與金屬層120等電位。在此變形例中，第三區102c包括兩個蕭特基二極體。此外，一個浮置二極體環繞此兩 個蕭特基二極體的周圍，且十六個功率金氧半導體場效電晶體環繞在浮置二極體的周圍。

請參見圖4及圖4A，本發明之半導體結構更包括三個第三閘極111，且三個第三閘極111彼此相連。如圖4A所示，第三閘極111配置於第三區102c的磊晶層104中，且位於第二接觸窗116的下方。如圖4所示，第三閘極111實質上呈條狀配置，且與同樣呈條狀配置的第二閘極110相連成蛇狀配置。第三閘極111與第二閘極110均與金屬層120等電位。在此變形例中，第三區102c包括四個蕭特基二極體。此外，一個浮置二極體環繞此四個蕭特基二極體的周圍，且十六個功率金氧半導體場效電晶體環繞在浮置二極體的周圍。

如圖5及圖5A所示，本發明之半導體結構更包括一個第三閘極111，且第三閘極111實質上呈魚骨狀。如圖5A所示，第三閘極111配置於第三區102c的磊晶層104中，且位於第二接觸窗116的下方。如圖5所示，第三閘極111與呈條狀配置的第二閘極110彼此相連，且第三閘極111與第二閘極110均與金屬層120等電位。在此變形例中，第三區102c包括八個蕭特基二極體。此外，一個浮置二極體環繞此八個蕭特基二極體的周圍，且十四個功率金氧半導體場效電晶體環繞在浮置二極體的周圍。

圖6為依據本發明第二實施例所繪示之一種半導體結構的上視示意圖，其中隱藏了最上層的金屬層及介電層。圖6A是圖6中沿I-I’線的剖面示意圖。第二實施例與第 一實施例類似，其差異在於第二實施例之第二區102b為主體二極體，非第一實施例之浮置二極體。以下，將說明第二實施例與第一實施例的不同處，相同處則不再贅述。

在第二實施例中，由於介電層112、第二接觸窗116及金屬層120的配置不同，因此第二區102b會形成主體二極體，與第一實施例之第二區102b為浮置二極體之技術特徵不同。詳而言之，第二接觸窗116配置於第三區102c及部分第二區102b之磊晶層104中，且第二閘極110位於第二接觸窗116的下方，如圖6A所示。此外，第二區102b之主體層106包覆第二接觸窗116之側壁及部分底部。介電層112配置於基底100上，以暴露出第一接觸窗114及第二接觸窗116。金屬層120配置於基底100上且覆蓋介電層112、第一接觸窗114及第二接觸窗116。

在此實施例中，第一區102a為功率金氧半導體場效電晶體。由於第二區102b之第二接觸窗116與金屬層120電性連接，因此P型主體層106與N型磊晶層104之間的接面為主體二極體。第三區102c之第二接觸窗116與N型磊晶層104的接面為蕭特基接觸。

在第二實施例中，是以第三區102c僅包括一個蕭特基二極體為例來說明之，但本發明並不以此為限。當然，第三區102c也可以包括多數個蕭特基二極體，其變形及改良方式請參照圖3~5及圖3A~5A，於此不再贅述。

基於上述，本發明之半導體結構包括基底、功率金氧半導體場效電晶體、浮置二極體或主體二極體、以及蕭特 基二極體。基底具有第一區、第二區以及第三區，其中第二區位於第一區及第三區之間。至少一功率金氧半導體場效電晶體配置於第一區。浮置二極體或主體二極體配置於第二區。至少一蕭特基二極體配置於第三區。此外，功率金氧半導體場效電晶體及蕭特基二極體之接觸窗的材料包括鎢並彼此電性連接。

在本發明之半導體結構中，由於鎢接觸窗配置於功率金氧半導體場效電晶體區及蕭特基二極體區，因此單元間距(相鄰功率金氧半導體場效電晶體的距離)可以由2.0 μm減少至小於等於1.5 μm，單元密度可以大幅增加至約每平方英吋3x10⁸ 個單元(300 M cell/inch² )或更高。與習知的單一晶片整合的結構相比，本發明之半導體結構不但可以將功率金氧半導體場效電晶體及蕭特基二極體有效地整合在一起，並且可以提高單元密度，大幅提升其競爭力

以下，將說明本發明之半導體結構的製造方法。圖7A至7E為依據本發明之第一實施例所繪示的一種半導體結構之製造方法的剖面示意圖。

首先，請參照圖7A，於作為汲極之具有第一導電型之基底100上形成具有第一導電型之磊晶層104。基底100例如是具有N型重摻雜之矽基底。基底100具有兩個第一區102a、兩個第二區102b以及一個第三區102c。第二區位於第一區及第三區之間。在此實施例中，是以第三區102c為中心，第二區102b及第一區102a分別對其鏡像配置。磊晶層104例如是具有N型輕摻雜之磊晶層，且其形 成方法包括進行磊晶生長製程。

接著，於磊晶層104中形成第一閘極108及第二閘極110。第一閘極108位於第一區102a及第二區102b之間。第二閘極110位於第二區102b及第三區102c之間。形成第一閘極108及第二閘極110的方法包括以下幾個步驟。首先，於磊晶層104中蝕刻出預定形成第一閘極108及第二閘極110的溝渠。然後，於基底100及溝渠的表面上順應性地形成氧化層107。氧化層107的材料例如是二氧化矽，且其形成方法包括進行熱氧化法。之後，於溝渠中填入多晶矽層109。形成多晶矽層109的方法包括進行化學氣相沉積製程。於磊晶層104中形成第一閘極108及第二閘極110步驟中，更包括於磊晶層104中形成至少一第三閘極(未繪示)，以利於形成如圖3~5及圖3A~5A的最終結構。

然後，請參照圖7B，於基底100上形成圖案化光阻層105。之後，以圖案化光阻層105為罩幕，進行離子植入製程，以於第一區102a及第二區102b之磊晶層104中形成具有第二導電型之主體層106。主體層106例如是P型主體層。繼之，移除圖案化光阻層105並進行驅入(drive-in)製程。在此步驟中，覆蓋第三區102c之圖案化光阻層105可以避免於第三區102c中形成不必要的PN接面，因此有利於後續蕭基特二極體之形成。

接下來，請參照圖7C，於第一區102a之主體層106中形成具有第一導電型之第一摻雜區118。第一摻雜區118 具有N型重摻雜之摻雜區。此具有N型重摻雜之摻雜區作為功率金氧半導體場效電晶體之源極。形成第一摻雜區118方法包括進行離子植入製程及後續的驅入製程。然後，於基底100上依序形成介電材料層(未繪示)及圖案化光阻層117。之後，以圖案化光阻層117為罩幕，移除部分之介電材料層及部分氧化層107，以形成介電層112。介電層112暴露出第一區102a之部分第一摻雜區118、至少第三區102b之磊晶層104及至少部分第二閘極110。在此實施例中，介電層112暴露出第一區102a之部分第一摻雜區118、第三區102c之磊晶層104及部分第二閘極110。

繼之，請參照圖7D，以介電層112為罩幕，移除部分主體層106、部分第一摻雜區118、部分磊晶層104及部分第二閘極110，以於第一區102a的第一摻雜區118及第一摻雜區118以外的部分主體層106中形成第一開口124，以及於第三區102c的磊晶層104中及部分第二閘極110中形成第二開口126。然後，於基底100上形成圖案化光阻層121。之後，以圖案化光阻層121為罩幕，進行離子植入製程，以於第一開口124之底部形成具有第二導電型之第二摻雜區122。第二摻雜區122例如是P型重摻雜之摻雜區。在此步驟中，使用與形成主體層106(見圖7B)之相同光罩來形成第二摻雜區122。也就是說，同樣的主體層光罩可以使用兩次，並不需要製作額外的光罩來完成第二摻雜區122。在此步驟中，不但可以形成第二摻雜區122以進一步降低後續形成之第一接觸窗114與主體層106 之間的電阻，並且覆蓋第三區102c之圖案化光阻層121可以避免於第三區102c中形成不必要的PN接面，因此有利於後續蕭基特二極體之形成。

然後，請參照圖7E，移除圖案化光阻層121並進行驅入製程。在此步驟中，高溫會使得第二摻雜區122向其周圍擴散至覆蓋第一開口124的部分側壁。接著，於第一開口124及第二開口126中依序填入阻障層113及金屬層115。阻障層113的材料例如是鈦或氧化鈦，且金屬層115的材料例如是鎢。形成阻障層113及金屬層115的方法包括進行濺渡法(sputtering)或化學氣相沉積製程。第一開口124中的阻障層113及金屬層115組成第一接觸窗114。第二開口126中的阻障層113及金屬層115組成第二接觸窗116。之後，於基底100上形成金屬層120，以覆蓋介電層112、阻障層113及金屬層115。至此，完成第一區102a之功率金氧半導體場效電晶體、第一區102a之浮置二極體及第三區102c之蕭特基二極體的製作。

圖8A至8B為依據本發明之第二實施例所繪示之一種半導體結構之製造方法的剖面示意圖。第二實施例與第一實施例的差異在第二實施例之第二區102b為主體二極體，非第一實施例之浮置二極體。以下，將說明第二實施例與第一實施例的不同處，相同處則不再贅述。

首先，提供如圖7B的中間結構。接著，移除圖案化光阻層105。然後，請參照圖8A，於第一區102a之主體層106中形成具有第一導電型之第一摻雜區118。第一摻 雜區118具有N型重摻雜之摻雜區。然後，於基底100上依序形成介電材料層(未繪示)及圖案化光阻層117。之後，以圖案化光阻層117為罩幕，移除部分之介電材料層及部分氧化層107，以形成介電層112。介電層112暴露出第一區102a之部分第一摻雜區118、第三區102b之磊晶層104、整個第二閘極110及第二區102b之部分主體層106。

繼之，請參照圖8B，以介電層112為罩幕，移除部分主體層106、部分第一摻雜區118、部分磊晶層104及部分第二閘極110，以於第一區102a的第一摻雜區118及第一摻雜區118以外的部分主體層106中形成第一開口124，以及於第三區102c及部分第二區102b之磊晶層104中形成第二開口126。然後，於第一開口124之底部形成具有第二導電型之第二摻雜區122。第二摻雜區122例如是P型重摻雜之摻雜區。接著，於第一開口124及第二開口126中依序填入阻障層113及金屬層115。之後，於基底100上形成金屬層120，以覆蓋介電層112、阻障層113及金屬層115。

在以上的實施例中，是以第一導電型為N型，第二導電型為P型為例來說明之，但本發明並不以此為限。熟知此技藝者應了解，第一導電型也可以為P型，而第二導電型為N型。

綜上所述，在本發明之半導體結構中，在多個功率金氧半導體場效電晶體之中配置至少一個蕭特基二極體，且 這些功率金氧半導體場效電晶體與蕭特基二極體之間以浮置二極體或主體二極體隔開。藉由在功率金氧半導體場效電晶體區及蕭特基二極體區配置彼此電性連接之鎢接觸窗，不但可以將功率金氧半導體場效電晶體及蕭特基二極體有效地整合在一起，且單元間距(相鄰功率金氧半導體場效電晶體的距離)可以由2.0 μm減少至約等於小於1.5 μm。如此一來，可以在單一晶片整合功率金氧半導體場效電晶體區及蕭特基二極體區，並增加單元密度至約等於每平方英吋3x10⁸ 個單元或更高，大幅提升其競爭力。此外，本發明的方法不需要額外的光罩即可以完成本發明之半導體結構，其製程簡單，並可以與現有的製程相整合。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10‧‧‧基底

12‧‧‧磊晶層

14‧‧‧主體層

16‧‧‧閘極

18‧‧‧重摻雜區

20‧‧‧介電層

22‧‧‧源極金屬層

24‧‧‧汲極金屬層

100‧‧‧基底

102a‧‧‧第一區

102b‧‧‧第二區

102c‧‧‧第三區

104‧‧‧磊晶層

105‧‧‧圖案化光阻層

106‧‧‧主體層

107‧‧‧氧化層

108‧‧‧第一閘極

109‧‧‧多晶矽層

110‧‧‧第二閘極

111‧‧‧第三閘極

112‧‧‧介電層

113‧‧‧阻障層

114‧‧‧第一接觸窗

115‧‧‧金屬層

116‧‧‧第二接觸窗

117‧‧‧圖案化光阻層

118‧‧‧第一摻雜區

120‧‧‧金屬層

121‧‧‧圖案化光阻層

122‧‧‧第二摻雜區

124‧‧‧第一開口

126‧‧‧第二開口

圖1為繪示習知功率金氧半導體場效電晶體的剖面示意圖。

圖2為依據本發明第一實施例所繪示之一種半導體結構的上視示意圖，其中隱藏了最上層的金屬層及介電層。

圖2A是圖2中沿I-I’線的剖面示意圖。

圖3為依據本發明第一實施例所繪示之一種半導體結構之一變形例的上視示意圖，其中隱藏了最上層的金屬層 及介電層。

圖3A是圖3中沿I-I’線的剖面示意圖。

圖4為依據本發明第一實施例所繪示之一種半導體結構之另一變形例的上視示意圖，其中隱藏了最上層的金屬層及介電層。

圖4A是圖4中沿I-I’線的剖面示意圖。

圖5為依據本發明第一實施例所繪示之一種半導體結構之又一變形例的上視示意圖，其中隱藏了最上層的金屬層及介電層。

圖5A是圖5中沿I-I’線的剖面示意圖。

圖6為依據本發明第二實施例所繪示之一種半導體結構的上視示意圖，其中隱藏了最上層的金屬層及介電層。

圖6A是圖6中沿I-I’線的剖面示意圖。

圖7A至7E為依據本發明之第一實施例所繪示的一種半導體結構之製造方法的剖面示意圖。

圖8A至8B為依據本發明之第二實施例所繪示的一種半導體結構之製造方法的剖面示意圖。

100‧‧‧基底

102a‧‧‧第一區

102b‧‧‧第二區

102c‧‧‧第三區

104‧‧‧磊晶層

106‧‧‧主體層

107‧‧‧氧化層

108‧‧‧第一閘極

109‧‧‧多晶矽層

110‧‧‧第二閘極

112‧‧‧介電層

113‧‧‧阻障層

114‧‧‧第一接觸窗

115‧‧‧金屬層

116‧‧‧第二接觸窗

118‧‧‧第一摻雜區

120‧‧‧金屬層

122‧‧‧第二摻雜區

Claims (31)

1. 一種半導體結構，包括：具有一第一導電型之一基底，該基底具有一第一區、一第二區以及一第三區，其中該第二區位於該第一區及該第三區之間；具有該第一導電型之一磊晶層，配置在該基底上；具有一第二導電型之一主體層，配置於該第一區及該第二區之該磊晶層中；一第一閘極及一第二閘極，配置於該主體層及該主體層以外的部分該磊晶層中，其中該第一閘極位於部分該第一區及部分該第二區中，且該第二閘極位於部分該第二區及部分該第三區中；一第一接觸窗，配置於該第一區之部分該主體層中；一第二接觸窗，至少配置於該第三區的該磊晶層中並與該磊晶層及該第二閘極接觸，其中該第一接觸窗與該第二接觸窗電性連接；以及具有該第一導電型之一第一摻雜區，配置於該第一接觸窗與該第一閘極之間的該主體層中。
2. 如申請專利範圍第1項所述之半導體結構，其中該第二接觸窗嵌入該第二閘極中。
3. 如申請專利範圍第1項所述之半導體結構，其中該第二接觸窗配置於該第三區及部分該第二區之該磊晶層中，且該第二閘極位於該第二接觸窗的下方。
4. 如申請專利範圍第3項所述之半導體結構，其中該 第二區之該主體層包覆該第二接觸窗之側壁及部分底部。
5. 如申請專利範圍第1項所述之半導體結構，更包括具有該第二導電型之一第二摻雜區，配置於該第一接觸窗之底部及部分側壁上。
6. 如申請專利範圍第1項所述之半導體結構，更包括：一介電層，配置於該基底上且暴露出該第一接觸窗及該第二接觸窗；以及一金屬層，配置於該基底上且覆蓋該介電層、該第一接觸窗及該第二接觸窗。
7. 如申請專利範圍第1項所述之半導體結構，其中該第一接觸窗及該第二接觸窗分別包括一第一金屬層及位於該第一金屬層周圍之一阻障層。
8. 如申請專利範圍第7項所述之半導體結構，其中該該第一金屬層的材料包括鎢。
9. 如申請專利範圍第6項所述之半導體結構，其中該金屬層的材料包括鋁矽銅。
10. 如申請專利範圍第1項所述之半導體結構，其中該第一導電型為N型，該第二導電型為P型；或該第一導電型為P型，該第二導電型為N型。
11. 如申請專利範圍第1項所述之半導體結構，其中該半導體結構之單元間距小於等於1.5 μm。
12. 如申請專利範圍第1項所述之半導體結構，其中該半導體結構之單元密度大於等於每平方英吋3x10⁸ 個單 元。
13. 如申請專利範圍第6項所述之半導體結構，其中該第二閘極與該金屬層等電位。
14. 如申請專利範圍第1項所述之半導體結構，其中該第一區環繞該第二區，且該第二區環繞該第三區。
15. 如申請專利範圍第6項所述之半導體結構，更包括至少一第三閘極，該第三閘極配置於該第三區的該磊晶層中且位於該第二接觸窗的下方。
16. 如申請專利範圍第15項所述之半導體結構，其中該第三閘極與該金屬層等電位。
17. 一種半導體結構，包括：一基底，該基底具有一第一區、一第二區以及一第三區，其中該第二區位於該第一區及該第三區之間；至少一功率金氧半導體場效電晶體，配置於該第一區；一浮置二極體或一主體二極體，配置於該第二區；以及至少一蕭特基二極體，配置於該第三區，其中該功率金氧半導體場效電晶體的一第一接觸窗及該蕭特基二極體之一第二接觸窗透過一金屬層而彼此電性連接，且該第一接觸窗配置於該基底中，其中該半導體結構更包括一閘極，該閘極位於部分該第二區及部分該第三區的該基底中，且該閘極與該第二接觸窗接觸。
18. 如申請專利範圍第17項所述之半導體結構，其中該第一區環繞該第二區，且該第二區環繞該第三區。
19. 如申請專利範圍第17項所述之半導體結構，其中該半導體結構之單元間距小於等於1.5 μm。
20. 如申請專利範圍第17項所述之半導體結構，其中該半導體結構之單元密度大於等於每平方英吋3x10⁸ 個單元。
21. 一種半導體結構的製造方法，包括：提供具有一第一導電型之一基底，該基底具有一第一區、一第二區以及一第三區，其中該第二區位於該第一區及該第三區之間；於該基底上形成具有該第一導電型之一磊晶層；於該磊晶層中形成一第一閘極及一第二閘極，其中該第一閘極位於部分該第一區及部分該第二區中，且該第二閘極位於部分該第二區及部分該第三區中；於該第一區及該第二區之該磊晶層中形成具有一第二導電型之一主體層；於該第一區之該主體層中形成具有該第一導電型之一第一摻雜區；於該基底上形成一介電層，以曝露出該第一區之部分該第一摻雜區、至少該第三區之該磊晶層及至少部分該第二閘極；以該介電層為罩幕，移除部分該第一摻雜區、部分該磊晶層及部分該第二閘極，以於該第一區的該第一摻雜區 及該第一摻雜區之外的部分該主體層中形成一第一開口，以及於該第三區的該磊晶層中及部分該第二閘極中形成一第二開口；於該第一開口及該第二開口中填入一第一金屬層，以於該第一開口及該第二開口中分別形成一第一接觸窗及一第二接觸窗，且該第二閘極與該第二接觸窗接觸；以及於該基底上形成一第二金屬層，以覆蓋該介電層及該第一金屬層。
22. 如申請專利範圍第21項所述之半導體結構的製造方法，其中該介電層暴露出該第一區之部分該第一摻雜區、該第三區之該磊晶層、整個該第二閘極及該第二區之部分該主體層。
23. 如申請專利範圍第21項所述之半導體結構的製造方法，於形成該第一開口及該第二開口的步驟之後及填入該第一金屬層的步驟之前，更包括於該第一開口之底部形成具有該第二導電型之一第二摻雜區。
24. 如申請專利範圍第23項所述之半導體結構的製造方法，於形成該第二摻雜區的步驟之後及填入該第一金屬層的步驟之前，更包括於該第一開口及該第二開口中形成一阻障層。
25. 如申請專利範圍第21項所述之半導體結構的製造方法，其中該第一金屬層的材料包括鎢。
26. 如申請專利範圍第21項所述之半導體結構的製造方法，其中該第二金屬層的材料包括鋁矽銅。
27. 如申請專利範圍第21項所述之半導體結構的製造方法，其中該第一導電型為N型，該第二導電型為P型；或該第一導電型為P型，該第二導電型為N型。
28. 如申請專利範圍第21項所述之半導體結構的製造方法，其中該第二閘極與該第二金屬層等電位。
29. 如申請專利範圍第21項所述之半導體結構的製造方法，其中該第一區環繞該第二區，且該第二區環繞該第三區。
30. 如申請專利範圍第21項所述之半導體結構的製造方法，於該磊晶層中形成該第一閘極及該第二閘極的步驟中，更包括於該第三區之該磊晶層中形成至少一第三閘極。
31. 如申請專利範圍第30項所述之半導體結構的製造方法，其中該第三閘極與該第二金屬層等電位。