[go: up one dir, main page]

TWI392081B - 包括一個或多個注入式雙層電極之半導體記憶體裝置 - Google Patents

包括一個或多個注入式雙層電極之半導體記憶體裝置 Download PDF

Info

Publication number
TWI392081B
TWI392081B TW095133425A TW95133425A TWI392081B TW I392081 B TWI392081 B TW I392081B TW 095133425 A TW095133425 A TW 095133425A TW 95133425 A TW95133425 A TW 95133425A TW I392081 B TWI392081 B TW I392081B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
memory
diode
organic
Prior art date
Application number
TW095133425A
Other languages
English (en)
Other versions
TW200733349A (en
Inventor
Igor Sokolik
Richard P Kingsborough
Aaron Mandell
Original Assignee
Spansion Llc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion Llc filed Critical Spansion Llc
Publication of TW200733349A publication Critical patent/TW200733349A/zh
Application granted granted Critical
Publication of TWI392081B publication Critical patent/TWI392081B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/202—Integrated devices comprising a common active layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/55—Structure including two electrodes, a memory active layer and at least two other layers which can be a passive or source or reservoir layer or a less doped memory active layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Description

包括一個或多個注入式雙層電極之半導體記憶體裝置
本發明係大致有關半導體裝置，尤係有關包含具有一或多個注入式雙層電極的記憶體單元之半導體記憶體裝置。
半導體組件尺寸的減小及半導體處理器更廣泛的使用已導致新型電子裝置的遽增。縱非全部，但是大部分的這些電子裝置都需要某些數量的記憶體，以便運作。此類裝置的激增已大幅提高了對尺寸及電力消耗都有效率的記憶體之需求。尺寸較小的半導體組件及記憶體已使許多手持電子裝置成為可行。手持裝置的例子包括行動電話(cell phone)、個人無線電、無線對講機(walkie－talkie)、個人資料助理、掌上操控器(Palm Pilot)、呼叫器、筆記型個人電腦、遙控器、錄音機、錄音座、錄影機、收音機、小型電視機、上網機以及相機等。雖然某些電子裝置只需要少量的記憶體，但是許多較新的電子裝置需要容量愈來愈大的記憶體。數位相機、數位音樂播放器、以及個人數位助理等的電子裝置通常企圖採用大容量的記憶體組件，這些大容量的記憶體組件包括諸如快閃記憶卡、智慧型媒體記憶卡(smart media card)、小型快閃記憶卡(compact flash card)、隨身碟(pen drive)、及(或)其他類似的裝置。
通常將記憶體組件分為揮發性記憶體及非揮發性記憶體。當揮發性記憶體組件失掉電力時，該等組件通常無法保持被儲存在或程式化(programmed)在該等組件內之資訊。此種記憶體通常需要週期性的更新週期(cycle)，以便保持其資訊。揮發性記憶體組件包括大部分形式的隨機存取記憶體(Random Access Memory；簡稱RAM)。RAM具有多種形式，例如，靜態機存取記憶體(Static RAM；簡稱SRAM)、動態隨機存取記憶體(Dynamic RAM；簡稱DRAM)、同步動態隨機存取記憶體(Synchronous DRAM；簡稱SDRAM)、兩倍資料傳輸率同步動態隨機存取記憶體(Double Data Rate SDRAM；簡稱DDR SDRAM)、增強型同步動態隨機存取記憶體(Enhanced SDRAM；簡稱ESDRAM)、同步連接動態隨機存取記憶體(SynchLink DRAM；簡稱SLDRAM)、以及直接Rambus RAM(Direct Rambus RAM；簡稱DRRAM)。縱使在失掉對非揮發性記憶體組件的供電，此種記憶體組件也可保持其資訊。非揮發性記憶體組件的例子包括唯讀記憶體(ROM)、可程式唯讀記憶體(Programmable Read Only Memory；簡稱PROM)、可抹除可程式唯讀記憶體(Erasable Programmable Read Only Memory；簡稱EPROM)、電氣可抹除可程式唯讀記憶體(Electrically Erasable Programmable Read Only Memory；簡稱EEPROM)、及快閃EEPROM等。在比較上，揮發性記憶體組件通常係在比非揮發性記憶體組件低的成本下提供較快速的操作。記憶體組件通常包含記憶體元件陣列，以及用來支援使記憶體單元可被重複地“寫入”、“抹除”、及“讀取”的各種功能之相關聯的半導體控制電路。記憶體元件(memory element)加上支援的半導體電路被稱為記憶體單元(memory cell)。記憶體組件包含複數個記憶體單元。可以資訊“寫入”、“抹除”、及“讀取”記憶體組件內的個別記憶體單元。個別的記憶體單元通常被程式化或寫入到“開啟(on)”狀態(邏輯“1”)，或被抹除到“關斷(off)”狀態(邏輯“0”)。當記憶體組件被“讀取”時，係以使個別記憶體單元的狀態保持不變之方式擷取資訊(“開啟”狀態或“關斷”狀態)。通常定址到記憶體組件，以便寫入、抹除、或讀取該記憶體組件。通常被稱為字線及位元線或被稱為列位址選擇(Raw Address Select；簡稱RAS)及行位址選擇(Column Address Select；簡稱CAS)的控制線控制對特定記憶體裝置的存取，以便寫入、抹除、或讀取特定的記憶體單元。通常係利用諸如結晶矽裝置等的無機固態技術來製造記憶體組件。記憶體單元中所採用的常見半導體裝置是金屬氧化物半導體場效電晶體(Metal Oxide Semiconductor Field Effect Transistor；簡稱MOSFET)。
記憶體組件開發者及製造商針對記憶體組件而持續努力增加儲存容量，減少電力消耗，並降低製造成本。為了增加組件密度，製造商通常將重點放在縮小(scaling down)半導體裝置的尺寸(例如，在次微米級)。為了實現此種密度，通常需要較小的特徵尺寸以及更精確的特徵形狀。此種要求可包括內連線的寬度及間隔、接觸孔的間隔及直徑、以及各種特徵部位的諸如角及邊緣等的表面幾何形狀。一片郵票大小的矽可包含數千萬的電晶體，每一電晶體的尺寸可小到幾百奈米。有機記憶體單元提供了一種可實現更高的記憶體組件密度之新技術。當組件的複雜度增加時，組件的電力消耗及效率變得更具有關鍵性。為了自此種改良獲得更佳的效用，所製造出的記憶體組件需要可執行迅速狀態改變的支援電路。
下文中提供了本發明的簡化概要，以提供對本發明的某些態樣的基本了解。該概要並不是本發明的徹底的概述。其目的並不是識別本發明的關鍵性/緊要的元件，也不是描述本發明的範圍。其唯一目的只是以簡化的形式提供某些觀念，作為將於後文中提供的更詳細的說明之前言。
本發明大致有關半導體裝置，尤係有關包含具有一或多個注入式雙層電極的記憶體單元之半導體記憶體裝置。本發明提供了有助於形成此種記憶體裝置之系統及方法。現代的記憶體陣列通常包含一些位元單元，該等位元單元具有兩個分離的組件，亦即，記憶體元件和例如二極體之選擇元件。根據本發明的一個態樣，形成了一種包含雙層陰極之記憶體單元，該雙層陰極有助於顯著地改善將電子注入於選擇的記憶體單元之二極體層中。同樣地，根據本發明的另一態樣，形成了一種包含雙層陽極之記憶體單元，該雙層陽極有助於顯著地改善將電洞注入於選擇的記憶體單元之二極體層中。根據本發明的另一個態樣，在選擇的記憶體單元的二極體層中之增加的電荷(例如，電子或電洞)密度導致改善的記憶體單元開關時間，並降低使記憶體單元操作所需的電壓，因而產生了一種更有效率的記憶體單元。
根據本發明的另一個態樣，可在記憶體陣列中配置記憶體單元，使該注入式雙層電極被耦合到控制線中之一條控制線(例如，字線或位元線)。此外，根據本發明的另一個態樣，可配置記憶體陣列，使該等控制線中之一條控制線(例如，字線或位元線)包含該注入式雙層電極的第二層，並使該等記憶體單元包含該等注入式雙層電極的第一層。此外，根據本發明的又一態樣，可配置記憶體陣列，使該等控制線中之一條控制線(例如，字線或位元線)包含該等注入式雙層電極的第一及第二層，並直接耦合到記憶體單元的二極體層。根據本發明的另一個態樣，從其中包含具有注入式雙層電極的選擇二極體的記憶體單元形成之記憶體陣列將在選擇的記憶體單元之二極體層中具有增加的電荷密度。此種因注入式雙層電極而造成之增加的電荷密度導致改善的記憶體單元開關時間及較低的所需操作電壓，因而產生了一種更有效率的記憶體陣列。
為了達到前文所述及相關之目的，本說明書中將參照下文中之說明及附圖而說明本發明的某些例示態樣。然而，這些態樣只不過示出了可採用本發明原理的各種方法中之一些方法，且本發明將包含所有此等態樣及其等效。若參照下文中對本發明的詳細說明並配合該等圖式，將可易於了解本發明的其他優點及新穎的特徵。
現在將參照該等圖式而說明本發明，其中係將相同的代號用來表示所有圖式的類似元件。現在將參照有助於提供一種包含可增強將電荷注入二極體的聚合物層的雙層電極的記憶體裝置之系統及方法，而說明本發明。我們當了解，對這些例示態樣的說明只是舉例，且不應將這些例示態樣視為一種限制。
術語“組件”意指一種與電腦相關的實體，可以是硬體、硬體及軟體的組合、軟體、或執行中之軟體。例如，組件可以是在處理器上執行的程序、處理器、物件、可執行檔、執行緒、程式、及電腦。舉例而言，在一伺服器上執行的應用程式及該伺服器可以是組件。組件可位於一實體位置(例如，在一個電腦中)，及(或)可分佈於兩個或更多個相互配合的位置(例如，平行處理電腦、電腦網路)之間。
第1圖示出根據本發明的一或多個態樣之注入式雙層電極(100)。本發明包含有助於其中包含具有一或多個注入式雙層電極的記憶體單元的半導體記憶體裝置之系統及方法。提供注入式雙層電極時，可改善將電荷注入有機半導體裝置的聚合物選擇層(例如，聚合物二極體層)。係由第一電極層(102)及第二電極層(104)構成該注入式雙層電極(100)。第二電極層(104)主要用來作為傳統的電極，且提供了在電性上連接到其中包含該注入式雙層電極的裝置外部的組件之機構。通常係由導電材料構成該第二電極層(104)。適用的導電材料可包括(但不限於)包含下列材料中之一或多種材料的材料：鎢、銀、鈦、鉻、鍺、金、鋁、鋇、鈣、鍶、鉿、鋯、釩、銅、鉬、鉭、鎂、錳、銦、鐵、鎳、鈀、鉑、鋅、上述材料的合金、氧化銦錫、其他的導電氧化物、多晶矽、摻雜非晶矽、金屬矽化物、金屬氮化物、金屬碳化物、以及各種導電組成物合金。可用於導電材料的例示合金包括Hastelloy、Kovar、Invar、Monel、Inconel、不鏽鋼、鎂銀合金、以及各種其他合金。
第一電極層(102)包含可增強注入式雙層電極(100)將電荷注入諸如包含一或多個有機聚合物的二極體接面層的鄰接層的能力之材料。係根據可改善將電荷載子自第二電極層(104)注入其中包含鄰接第一電極層(102)的該層的材料之能力，而選擇被選用於第一電極層(102)之材料。如將於下文中說明的，可由各種材料構成第一電極層(102)。
第2圖示出由一個雙層電極(202)及一個二極體層(204)構成之系統(200)。係由第一電極層(206)及第二電極層(208)構成雙層電極(202)。二極體層(204)是其中包含適於用來作用為二極體的一或多個有機聚合物之層。二極體層(204)可以是例如配合記憶體元件而使用的選擇二極體。
第3圖示出根據本發明的一態樣而形成的記憶體單元(300)。該記憶體單元(300)係由下電極(302)、記憶體元件(304)、二極體層(306)、以及注入式雙層電極(308)構成。由第一電極層(310)及第二電極層(312)構成注入式雙層電極(308)。
根據本發明的一態樣，下電極(302)可根據裝置(300)的實施例而是陽極或陰極其中一者。下電極(302)可包含任何適用的導電材料。適用的導電材料的例子可包括(但不限於)包含下列材料中之一或多種材料的材料：鎢、銀、鈦、鉻、鍺、金、鋁、鋇、鈣、鍶、鉿、鋯、釩、銅、鉬、鉭、鎂、錳、銦、鐵、鎳、鈀、鉑、鋅、上述材料的合金、氧化銦錫、其他的導電氧化物、多晶矽、摻雜非晶矽、以及各種導電組成物合金。可用於導電材料的例示合金包括Hastelloy、Kovar、Invar、Monel、Inconel、不鏽鋼、鎂銀合金、以及各種其他合金。
此外，可將其他的導電或半導電聚合物、聚二氧乙基噻吩/聚對苯乙烯磺酸(PEDOT/PSS)、聚苯胺(polyaniline)、聚噻吩(polythiothene)、聚咇咯(polypyrrole)、上述材料的衍生物、其他的摻雜或未摻雜導電及半導電有機聚合物、寡聚物(Oligomer)、單體(monomer)或低分子量有機材料、以及導電及半導電金屬氧化物及氮化物及矽化物等的材料用來製造該下電極。該摻雜有機層可包含選自由摻雜聚二氧乙基噻吩(PEDOT)、其他的聚噻吩(polythiophene)、聚苯胺、聚咇咯、二芳基胺(diarylamine)、三芳基胺(triarylamine)、及(或)星狀(starburst)有機材料所組成之群組的至少一種材料。用於有機層的摻雜劑包含選自由聚對苯乙烯磺酸(PSS)、氯化鐵(FeCl3 )、其他金屬氯化物、亞硝醯基六氟磷酸鹽(NOPF6 )、四氰代對二次甲基苯(TCNQ)、四氟四氰代對二次甲基苯(F4 TCNQ)、四氰乙烯(TCNE)、以及其他強電子受體所組成之群組的至少一種材料。
根據本發明的一態樣，記憶體元件(304)耦合到下電極(302)。根據本發明的另一態樣，記憶體元件(304)是其中包含至少一個被動區及至少一個主動區的有機記憶體。該被動區包含具有施予及接受電荷的能力的至少一種導電性促進化合物。該被動區可施予及接受離子。該被動區可以是經由熱真空沈積、濺鍍、物理汽相沈積(Physical Vapor Deposition；簡稱PVD)、或化學汽相沈積(Chemical Vapor Deposition；簡稱CVD)而在鄰接下電極(302)之處形成的銅的硫化物(CuX S)。可用於該被動區的其他材料之例子包括下列材料中之一或多種材料：氧化鎢(WO3 )、氧化鉬(MoO3 )、二氧化鈦(TiO2 )、氧化銦(I3 O4 )、銀的硫化物(AgX S)、銅的硒化物(CuX Se)及氧化鐵(Fe3 O4 )等。該被動區工作而將電荷自下電極(302)運送到該有機區與該被動區間之界面。該被動區協助將電荷載子(例如，電子或電洞)及(或)金屬離子注入該有機區，並增加該有機區中之電荷載子及(或)金屬離子的濃度，而導致該有機區的導電性之修改。此外，該被動區也能儲存相反的電荷，以便平衡有機記憶體元件(304)的總電荷。
在某些例子中，該被動區可用來作為形成該有機區時的催化劑。關於這一點，共軛有機分子的主鏈(backbone)於開始時可在鄰接該被動區之處形成，且以向外及大致在對該被動區表面為橫向(lateral)之方式生長或組合。可藉由沈積製程(例如，熱沈積、PVD、及無選擇性CVD等的沈積製程)，或將預先沈積的銅薄層完全硫化，而形成該被動區。
根據本發明的一或多個態樣，在該被動區的頂部形成該有機區，且該有機區造成該等主動與被動區間之界面。可經由任何數目的適用技術而形成該有機區。一種技術涉及自該被動區生長該有機區。可使用的另一種技術是旋塗(spin－on)或噴灑(spray－on)技術，此種技術涉及沈積材料及溶劑的混合物，然後去除該溶劑。另一種適用的技術是化學汽相沈積(CVD)。CVD包括低壓化學汽相沈積(Low Pressure Chemical Vapor Deposition；簡稱LPCVD)、電漿增強式化學汽相沈積(Plasma Enhanced Chemical Vapor Deposition；簡稱PECVD)、高密度化學汽相沈積(High Density Chemical Vapor Deposition；簡稱HDCVD)、以及其他的CVD技術。通常不必然為了要將有機分子連接到電極/被動區而官能化(functionalize)該有機分子的一或多個末端。有時在共軛有機聚合物與該被動區之間形成化學鍵。
通常係由諸如小有機分子及共軛聚合物等的共軛有機材料構成該有機區。如果該有機區是聚合物，則該共軛有機聚合物的聚合物主鏈可橫向地延伸於下電極(302)與注入式雙層電極(308)之間。該共軛有機分子可以是線狀的(linear)或是有支鏈的(branched)，因而該主鏈保持其共軛本質。此種共軛分子之特徵在於：該等分子具有重疊的π軌道，且該等分子可呈現兩種或更多種共振結構。共軛有機材料的該共軛本質有助於該可控制導電媒介(controllably conductive media)的可控制導電特性。該有機區及該被動區被合稱為可控制導電媒介或可控制導電區。該可控制導電媒介可呈現一種以上的導電狀態，例如，高導電、導電、半導電、及不導電狀態。係經由下電極(302)及雙層電極(308)將各種電壓施加到該可控制導電媒介，而以一種受控制之方式修改該可控制導電媒介之導電特性。關於這一點，該共軛有機材料具有施予及接受電子的能力。一般而言，該共軛有機分子具有至少兩種比較穩定的氧化－還原狀態。這兩種比較穩定的狀態可讓共軛有機聚合物施予及接受電荷。
包含該有機區的有機材料可以是環形結構(cyclic)的或非環形結構的(acyclic)。對於諸如有機聚合物等的某些情形而言，有機材料可於形成或沈積期間在該下電極上自行組合。共軛有機聚合物的例子包括下列材料中之一種或多種：聚乙炔(polyacetylene)(順式(cis)或反式(trans))；聚苯乙炔(polyphenylacetylene)(順式或反式)；聚二苯乙炔(polydiphenylacetylene)；聚苯胺(polyaniline)；聚苯基乙烯基(poly(p－phenylene vinylene))；聚噻吩(polythiophene)；聚茀(polyfluorene)及相關的共聚物(co－polymer)；聚卟啉(polyporphyrin)；卟啉大環(porphyrinic macrocycle)；硫醇基衍生聚卟啉(thiol derivatized polyporphyrin)；聚對苯基(poly(p－phenylene))；聚醯亞胺(poly(imide))；諸如聚二茂鐵(polyferrocene)及聚苯二甲藍(polyphthalocyanine)等的聚二茂金屬(polymetallocene)；聚乙烯基(polyvinylene)；以及聚苯乙烯(polystirole)等的材料。此外，可用適當的摻雜劑摻雜，而修改該有機材料的特性。
根據本發明的一態樣，二極體層(306)被耦合到記憶體元件(304)及注入式雙層電極(308)。根據本發明的另一態樣，二極體層(306)包含有機聚合物。二極體層(306)的適用有機聚合物的例子包括自其中包含下列材料的一組材料中選出之至少一種材料：聚乙炔、聚苯乙炔、聚二苯乙炔、聚苯胺、聚苯基乙烯基、聚噻吩、聚茀及相關的共聚物、聚卟啉、卟啉大環、硫醇基衍生聚卟啉、聚對苯基、聚醯亞胺、諸如聚二茂鐵及聚苯二甲藍等的聚二茂金屬、聚乙烯基、以及聚苯乙烯(polystirole)。二極體層(306)的適用有機材料的另一例子包括諸如銅苯二甲藍(copper phthalocyanine)及其他的苯二甲藍、二芳基胺及三芳基胺、3－羥基喹啉鋁(aluminum tris－hydroxyquinolate，即AlQ3 )、三氮雜苯(triazine)衍生物等的低分子量及聚合物電洞及電子傳輸材料。二極體層(306)操作為記憶體元件(304)的選擇元件。當電壓被施加到記憶體單元時，選擇元件協助控制被施加到記憶體元件的電壓、及因而流經該記憶體元件的電流。在記憶體陣列中，經由將控制電壓施加到各控制線(例如，字線及位元線)，而將電壓施加到記憶體單元。根據被施加到記憶體單元(300)的外部偏壓，而將適當的偏壓施加到二極體層(306)，以便可程式化、抹除、或在不改變記憶體元件(304)的內容之情形下讀取該記憶體元件。
記憶體元件(304)代表了可取得被寫入的邏輯狀態“1”及被抹除的邏輯狀態“0”的記憶體元件。記憶體元件(304)進一步可使其取得的狀態被讀取，且不會影響到其狀態。二極體層(306)係以正常二極體之方式操作，但例外的情形為達到或超過一特定的預定逆向偏壓，而造成崩潰。在正常操作中，當足以導通二極體層(306)的電壓被施加到記憶體單元(300)時，電流將流經記憶體元件(304)。此種二極體的本質可將各種電壓施加到記憶體單元(300)，而協助寫入該記憶體元件，抹除該記憶體元件，或讀取所取得的記憶體元件狀態。
根據本發明的一態樣，注入式雙層電極(308)被耦合到二極體層(306)。雙層電極(308)包含第一電極層(310)及第二電極層(312)。在二極體層(306)上形成第一電極層(310)，且在第一電極層(310)上沈積第二電極層(312)，使得第一電極層(310)被定位在第二電極層(312)與二極體層(306)之間。根據本發明的一態樣，係循序地沈積，而形成第一電極層(310)及第二電極層(312)，其中係在二極體層(306)上沈積第一電極層(310)，然後在第一電極層(310)之上沈積第二電極層(312)。根據本發明的一或多個態樣，係經由物理汽相沈積(PVD)(亦即，熱真空沈積、濺鍍、電子束沈積)或化學汽相沈積(CVD)而形成第一電極層(310)及第二電極層(312)。根據本發明的一態樣，注入式雙層電極(308)可以是協助電子注入的注入式雙層陰極、或協助電洞注入的注入式雙層陽極。
當注入式雙層電極(308)是陰極時，第一電極層(310)用來增強將電子自第二電極層(312)注入有機聚合物二極體層(306)。有可被選擇來實施該第一電極及第二電極層的所需功能之多種材料組合。
根據本發明的一態樣，插入於有機層(306)與第二電極層(312)之間的第一電極薄層(310)導致將電子注入到聚合物層的顯著改善，以及記憶體裝置(300)的所需操作電壓之對應的降低。對於足以促成電流流動的任何外部施加的電壓而言，因注入式雙層電極(308)而造成之電荷密度遠大於因只由該第二電極層材料構成的單一層陰極而造成之電荷密度。根據本發明的一態樣，該改善的電壓及電荷密度特性提供了一種更有效率的記憶體裝置。下文中將參照第5圖而提供對包含雙層陰極的記憶體單元之更詳細的說明。
在某些應用中，希望能改善將電洞自陽極注入到該聚合物二極體層，而改善記憶體裝置的電荷注入。在此種情形中，注入式雙層電極(308)可包含使該注入式雙層電極用來作為注入陽極的材料。根據本發明的另一態樣，插入於有機層(306)與第二電極層(312)之間的薄第一電極薄層(310)導致將電洞注入到聚合物層的顯著改善，以及記憶體裝置(300)的所需操作電壓之對應的降低。對於足以促成電流流動的任何外部施加的電壓而言，因雙層陽極(308)而造成之電荷密度遠大於因只由該第二電極層材料構成的單一層陽極而造成之電荷密度。根據本發明的一態樣，該改善的電壓及電荷密度特性提供了一種更有效率的記憶體裝置。下文中將參照第6圖而提供對包含注入式雙層陽極的記憶體單元之更詳細的說明。
第4圖示出其中包含在兩個電極之間的有機二極體層之二極體(400)。對第4圖的了解將有助於了解第5及6圖，而第5及6圖代表了根據本發明的一或多個態樣而形成的記憶體裝置。係由金屬陽極(402)、金屬陰極(404)、以及有機二極體層(406)構成二極體裝置(400)。
雖然將二極體層(406)說明為有機材料，但是二極體層(406)也可以是無機材料、或一或多種有機及(或)無機材料的組合。將二極體層(406)選擇為可以是電子及電洞的導體之一種材料。陰極(404)包含適於將電子注入到二極體層(406)的一種材料，且類似於p－n接面二極體的n側。同樣地，陽極(402)包含適於將電洞注入到二極體層(406)的一種材料，且類似於p－n接面二極體的p側。
根據本發明的一態樣，當選擇聚合物作為二極體層(406)時，聚合物分子中之鄰近碳原子的pZ 軌道重疊，而形成非定域化(delocalized)的π分子軌道。與該二極體層的最高佔據分子軌道(highest Occupied Molecular Orbital；簡稱HOMO)(408)相關聯的能階低於識別為有機二極體層(406)的最低未佔據分子軌道(Lowest Unoccupied MOlecular Orbital；簡稱LUMO)(410)與較高能量π軌道相關聯的能階。與低於HOMO(408)的軌道相關聯之能態是被佔據的，且與高於LUMO(410)的軌道相關聯之能態是未被佔據的。與LUMO(410)相關聯的能階大於與HOMO(408)相關聯的能階，且該等兩個能階間之差異代表了能隙(EG )(418)。
一旦電子(414)及電洞(416)被注入到有機二極體層(406)之後，將因朝向相反極性的電極施加的電場，而使各別的電子或電洞漂移。該等被注入的電荷藉由漂移傳導(hopping conduction)而經由雜亂的有機二極體層(406)在各分子之間移動。根據本發明的一態樣，注入式雙層陰極可導致將電子注入到二極體層的顯著改善，且將於下文中參照第5圖而說明其中情形。同樣地，根據本發明的另一態樣，使用注入式雙層陽極時可導致將電洞注入到二極體層(406)的顯著改善，且將於下文中參照第6圖而說明其中情形。
第5圖示出根據本發明的一或多個態樣而形成之記憶體單元(500)。係由陽極(502)、記憶體元件(504)、二極體層(506)、以及注入式雙層陰極(508)構成記憶體單元(500)。由第一陰極層(510)及第二陰極層(512)構成注入式雙層陰極(508)。根據本發明的一態樣，第一陰極層(510)係用來增強將電子自第二陰極層(512)注入到二極體層(506)。陽極(502)包含適於將電洞經由記憶體元件(504)而注入到二極體層(506)的一種材料。適用於陽極(502)的材料包括選自由鎢、銀、鈦、鉻、鍺、金、鋁、鋇、鈣、鍶、鉿、鋯、釩、銅、鉬、鉭、鎂、錳、銦、鐵、鎳、鈀、鉑、鋅、上述材料的合金、氧化銦錫、多晶矽、摻雜非晶矽、導電聚合物、半導電聚合物、聚二氧乙基噻吩/聚對苯乙烯磺酸(PEDOT/PSS)、聚苯胺、聚噻吩(polythiothene)、聚咇咯材料、導電有機聚合物、半導電有機聚合物、寡聚物、單體、導電金屬氧化物、半導電金屬氧化物、氮化物及矽化物所組成之群組之至少一種材料。其他適用於陽極(502)的陽極材料包括Hastelloy、Kovar、Invar、Monel、Inconel、黃銅、不鏽鋼、鎂銀合金、以及各種其他合金。
記憶體元件(504)代表了可取得被寫入的邏輯狀態“1”及被抹除的邏輯狀態“0”的記憶體元件。記憶體元件(504)進一步可使其取得的狀態被讀取，且不會影響到其狀態。二極體層(506)係以正常二極體之方式工作，但例外的情形為達到或超過一特定的預定逆向偏壓，而造成崩潰。在正常操作中，當足以導通二極體層(506)的電壓被施加到記憶體單元(500)時，電流將流經記憶體元件(504)。此種二極體的本質可將各種電壓施加到記憶體單元(500)，而協助寫入該記憶體元件，抹除該記憶體元件，或讀取所取得的記憶體元件狀態。
根據本發明的一態樣，記憶體元件(504)被耦合到陽極(502)。根據本發明的另一態樣，記憶體元件(504)是其中包含至少一個被動區及至少一個主動區的有機記憶體。該被動區包含具有施予及接受電荷的能力的至少一種導電性促進化合物。該被動區可施予及接受離子。該被動區的材料可以是經由物理汽相沈積(PVD)(亦即，熱真空沈積、濺鍍、電子束沈積等)或化學汽相沈積(CVD)而在鄰接陽極(502)處形成的銅的硫化物(CuX S)。可用於該被動區的其他材料之例子包括下列材料中之一或多種：氧化鎢(WO3 )、氧化鉬(MoO3 )、二氧化鈦(TiO2 )、氧化銦(I3 O4 )、銅的硒化物(CuX Se)、銀的硫化物(AgX S)、及氧化鐵(Fe3 O4 )等的材料。該被動區操作而將電荷自陽極(502)運送到該有機區與該被動區間之界面。該被動區協助將電荷載子(例如，電子或電洞)及(或)金屬離子注入該有機區，並增加該有機區中之電荷載子及(或)金屬離子的濃度，而導致該有機區的導電性之修改。此外，該被動區也能儲存相反的電荷，以便平衡有機記憶體元件(504)的總電荷。在某些例子中，該被動區可用來作為形成該有機區時的催化劑。關於這一點，共軛有機分子的主鏈於開始時可在鄰接該被動區之處形成，且以向外及大致在對該被動區表面為橫向之方式生長或組合。可藉由沈積製程(例如，熱沈積、PVD、及無選擇性CVD等)，或將被預先沈積的銅薄層完全硫化，而形成該被動區。
在該被動區的頂部形成該有機區，且該有機區造成該等主動與被動區間之界面。可經由任何數目的適用技術而形成該有機區。一種技術涉及自該被動區生長該有機區。可使用的另一種技術是旋塗或噴灑技術，此種技術涉及沈積材料及溶劑的混合物，然後去除該溶劑。另一種適用的技術是化學汽相沈積(CVD)。CVD包括低壓化學汽相沈積(LPCVD)、電漿增強式化學汽相沈積(PECVD)、高密度化學汽相沈積(HDCVD)、以及其他的CVD技術。通常不必然為了要將有機分子連接到電極/被動區而官能化該有機分子的一或多個末端。有時在共軛有機聚合物與該被動區之間形成化學鍵。
通常係由諸如小有機分子及共軛聚合物等的共軛有機材料構成該有機區。該共軛有機分子可以是線狀的或是有支鏈的，因而該主鏈保持其共軛本質。此種共軛分子之特徵在於：該等分子具有重疊的π軌道，且該等分子可呈現兩種或更多種共振結構。共軛有機材料的該共軛本質有助於該可控制導電媒介的可控制導電特性。該有機區及該被動區合而稱為可控制導電媒介或可控制導電區。該可控制導電媒介可呈現一種以上的導電狀態，例如，高導電、導電、半導電、及不導電狀態。係經由陽極(502)及注入式雙層陰極(508)將各種電壓施加到該可控制導電媒介，而以一種受控制之方式修改該可控制導電媒介之導電特性。關於這一點，該共軛有機材料具有施予及接受電子的能力。一般而言，該共軛有機分子具有至少兩種比較穩定的氧化－還原狀態。這兩種比較穩定的狀態可讓共軛有機聚合物施予及接受電荷。
包含該有機區的有機材料可以是環形結構的或非環形結構的。對於諸如有機聚合物等的某些情形而言，有機材料可於形成或沈積期間在陽極(502)上自行組合。共軛有機聚合物的例子包括下列材料中之一種或多種：聚乙炔(順式或反式)；聚苯乙炔(順式或反式)；聚二苯乙炔；聚苯胺；聚咇咯；聚茀及相關的共聚物；聚苯基乙烯基；聚噻吩；聚卟啉；卟啉大環；硫醇基衍生聚卟啉；聚對苯基；聚醯亞胺；諸如聚二茂鐵及聚苯二甲藍等的聚二茂金屬；聚乙烯基；以及聚苯乙烯(polystirole)等的材料。此外，可以適當的摻雜劑摻雜，而修改該有機材料的特性。
根據本發明的一態樣，二極體層(506)耦合到記憶體元件(504)及雙層陰極(508)。根據本發明的另一態樣，係將二極體層(506)的材料選擇為可以是電子及電洞的導體之一種材料。二極體層(506)作用為記憶體元件(504)的選擇二極體。當電壓施加到記憶體單元時，選擇二極體協助控制施加到記憶體元件的電壓、及因而流經該記憶體元件的電流。經由將控制電壓施加到各控制線(例如，字線及位元線)，而將電壓施加到記憶體單元。根據施加到記憶體單元(500)的外部偏壓，而將適當的偏壓施加到二極體層(506)，以便可程式化、抹除、或在不改變記憶體元件(504)的內容之情形下讀取該記憶體元件。
根據本發明的一態樣，二極體層(506)包含一或多種有機聚合物材料，例如，該等聚合物包含選自由聚乙炔、聚苯乙炔、聚二苯乙炔、聚苯胺、聚苯基乙烯基、聚噻吩、聚茀及相關的共聚物、聚卟啉、卟啉大環、硫醇基衍生聚卟啉、聚對苯基、聚醯亞胺、諸如聚二茂鐵及聚苯二甲藍等的聚二茂金屬、聚乙烯基、以及聚苯乙烯(polystirole)等材料所組成之群組之至少一種材料。適用於二極體層(506)的有機材料之另一例子包括諸如銅苯二甲藍及其他的苯二甲藍、二芳基胺及三芳基胺、3－羥基喹啉鋁(AlQ3 )、三氮雜苯衍生物等的低分子量及聚合物電洞及電子傳輸材料。雖然將二極體層(506)說明為有機材料，但是當了解：二極體層(506)也可以是無機材料、或一或多種有機及(或)無機材料的組合。
根據本發明的一態樣，陰極(508)是注入式雙層陰極。係由第一陰極層(510)及第二陰極層(512)構成注入式雙層陰極(508)。第一陰極層(510)用來增強將電子自第二陰極層(512)注入到有機聚合物二極體層(506)。有可選擇來實施該第一及第二陰極層的所需功能之許多材料組合。根據本發明的一態樣，適於注入式雙層陰極(508)的材料組合包括由超薄層的氟化鋰(LiF)、氟化鉀(KF)、氟化鈉(NaF)、氟化銣(RbF)、或氟化銫(CsF)構成的第一陰極層(510)，以及由薄層的諸如鋁、鈣、氧化銦錫(ITO)等的金屬構成的第二陰極層(512)。一些例示的厚度範圍包括由氟化鋰、氟化鉀、氟化鈉、氟化銣、或氟化銫構成的第一陰極層(510)的大約0.5至1.5奈米(nm)範圍之厚度，以及由鋁、鈣、氧化銦錫(ITO)等的金屬構成的第二陰極層(512)的大於大約200奈米之厚度。
根據本發明的一態樣，插入於二極體層(506)與由鋁、鈣、氧化銦錫等構成的第二陰極層(512)間之由氟化鋰、氟化鉀、氟化鈉、氟化銣、或氟化銫構成的超薄第一陰極層(510)導致將電子注入到二極體層(506)的顯著改善，以及記憶體單元(500)的所需操作電壓之對應的降低。對於足以促成電流流動的任何外部施加的電壓而言，因注入式雙層陰極(508)而造成之電荷密度遠大於因只由該第二陰極層材料構成的單一層陰極而造成之電荷密度。根據本發明的一態樣，該改善的電壓及電荷密度特性提供了一種可在較低的施加外部電壓下操作之更有效率的記憶體裝置。
適於注入式雙層陰極(508)的材料組合之第二例子包括由較薄層的諸如鈣、鋇、鋰等的金屬構成之第一陰極層(510)、以及由薄層的諸如鋁等的金屬構成的第二陰極層(512)。一些例示的厚度範圍包括由鈣、鋇、鋰、鉀、鈉、銣、銫等的金屬構成的第一陰極層(510)的大約0.5至50奈米範圍之厚度，以及由鋁構成的第二陰極層(512)的大於大約200奈米之厚度。根據本發明的一態樣，插入於聚合物層(506)與由鋁、氧化銦錫等構成的第二陰極層(512)間之由鈣、鋇、鋰、鉀、鈉、銣、銫等的金屬構成的較薄第一陰極層(510)導致將電子注入到二極體層(506)的顯著改善，以及記憶體單元(500)的所需操作電壓之對應的降低。對於足以促成電流流動的任何外部施加的電壓而言，因注入式雙層陰極(508)而造成之電荷密度遠大於因只由該第二陰極層材料構成的單一層陰極而造成之電荷密度。根據本發明的一態樣，該改善的電壓及電荷密度特性提供了一種可在較低的施加外部電壓下操作之更有效率的記憶體單元。
根據本發明的一態樣，當選擇聚合物作為二極體層(506)時，聚合物分子中之鄰近碳原子的pZ 軌道重疊，而形成非定域化的π分子軌道。與二極體層(506)的最高佔據分子軌道(HOMO)(514)相關聯的能階(energy level)低於二極體層(506)的被識別為最低未佔據分子軌道(LUMO)(516)的較高能量的π軌道相關聯的能階。與低於HOMO(514)的軌道相關聯之能態(energy state)是被佔據的，且與高於LUMO(516)的軌道相關聯之能態是未被佔據的。與LUMO(516)相關聯的能階大於與HOMO(514)相關聯的能階，且該等兩個能階間之差異代表了能隙(EG )(518)。
一旦電子(520)及電洞(522)被注入到有機二極體層(506)之後，將因朝向相反極性的電極施加的電場，而使各別的電子或電洞漂移。該等被注入的電荷藉由漂移傳導(hopping conduction)而經由雜亂的聚合物接面層在各分子之間移動。根據本發明的一態樣，雙層陰極(508)有助於將電子注入到二極體層(506)的顯著改善。根據本發明的另一態樣，二極體層中增加的電荷密度將導致改善的記憶體單元開關時間並降低使記憶體單元操作所需的電壓，因而導致一種更有效率的記憶體單元。
第6圖示出根據本發明的一或多個態樣而形成之記憶體單元(600)。係由陰極層(602)、記憶體元件(604)、二極體層(606)、以及注入式雙層陽極(608)構成記憶體單元(600)。係由第一陽極層(610)及第二陽極層(612)構成注入式雙層陰極(508)。根據本發明的一態樣，第一陽極層(610)係用來增強將電子自第二陽極層(612)注入到二極體層(606)。
陰極(602)包含適於將電子經由記憶體元件(604)而注入到二極體層(606)的材料。適用於陰極(602)的材料包括選自由鎢、銀、鈦、鉻、鍺、金、鋁、鋇、鈣、鍶、鉿、鋯、釩、銅、鉬、鉭、鎂、錳、銦、鐵、鎳、鈀、鉑、鋅、上述材料的合金、氧化銦錫、多晶矽、摻雜非晶矽、導電聚合物、半導電聚合物、聚二氧乙基噻吩/聚對苯乙烯磺酸(PEDOT/PSS)、聚苯胺、聚噻吩(polythiothene)、聚咇咯材料、導電有機聚合物、半導電有機聚合物、寡聚物、單體、導電金屬氧化物、半導電金屬氧化物、氮化物及矽化物所組成之群組之至少一種材料。其他適用於陰極(602)的材料包括Hastelloy、Kovar、Invar、Monel、Inconel、黃銅、不鏽鋼、鎂銀合金、以及各種其他合金。
記憶體元件(604)代表了可取得寫入的邏輯狀態“1”及抹除的邏輯狀態“0”的記憶體元件。記憶體元件(604)進一步可使其取得的狀態被讀取，且不會影響到其狀態。二極體層(606)係以正常二極體之方式操作，但例外的情形為達到或超過一特定的預定逆向偏壓，而造成崩潰。在正常操作中，當足以導通二極體層(606)的電壓被施加到記憶體單元(600)時，電流將流經記憶體元件(604)。此種二極體的本質可將各種電壓施加到記憶體單元(600)，而協助寫入該記憶體元件，抹除該記憶體元件，或讀取所取得的記憶體元件狀態。
根據本發明的一態樣，記憶體元件(604)被耦合到陰極(602)。根據本發明的另一態樣，記憶體元件(604)是其中包含至少一個被動區及至少一個主動區的有機記憶體。該被動區包含具有施予及接受電荷的能力的至少一種導電性促進化合物。該被動區可施予及接受離子。該被動區可以是經由物理汽相沈積(PVD)(亦即，熱真空沈積、濺鍍、電子束沈積等)或化學汽相沈積(CVD)而在鄰接陰極(602)之處形成的銅的硫化物(CuX S)。可用於該被動區的其他材料之例子包括下列材料中之一或多種材料：氧化鎢(WO3 )、氧化鉬(MoO3 )、二氧化鈦(TiO2 )、氧化銦(I3 O4 )、銀的硫化物(AgX S)、銅的硒化物(CuX Se)、及氧化鐵(Fe3 O4 )等的材料。該被動區操作而將電荷自陰極(602)運送到該有機區與該被動區間之界面。該被動區協助將電荷載子(例如，電子或電洞)及(或)金屬離子注入該有機區，並增加該有機區中之電荷載子及(或)金屬離子的濃度，而導致該有機區的導電性之修改。此外，該被動區也能儲存相反的電荷，以便平衡有機記憶體元件(604)的總電荷。在某些例子中，該被動區可作用為形成該有機區時的催化劑。關於這一點，共軛有機分子的主鏈於開始時可在鄰接該被動區之處形成，且以向外及大致在該被動區表面橫向之方式生長或組合。可用沈積製程(例如，熱沈積、PVD、及無選擇性CVD等)，或將預先沈積的銅薄層完全硫化，而形成該被動區。
在該被動區的頂部形成該有機區，且該有機區造成該等主動與被動區間之界面。可經由任何數目的適用技術而形成該有機區。一種技術涉及自該被動區生長該有機區。可使用的另一種技術是旋塗或噴灑技術，此種技術涉及沈積材料及溶劑的混合物，然後去除該溶劑。另一種適用的技術是化學汽相沈積(CVD)。CVD包括低壓化學汽相沈積(LPCVD)、電漿增強式化學汽相沈積(PECVD)、高密度化學汽相沈積(HDCVD)、以及其他的CVD技術。通常不必然為了要將有機分子連接到電極/被動區而官能化該有機分子的一或多個末端。有時在共軛有機聚合物與該被動區之間形成化學鍵。
通常係由諸如小有機分子及共軛聚合物等的共軛有機材料構成該有機區。如果該有機區是聚合物，則該共軛有機聚合物的聚合物主鏈可橫向延伸於陰極(602)與注入式雙層陽極(608)之間。該共軛有機分子可以是線狀的或是有支鏈的，因而該主鏈保持其共軛本質。此種共軛分子之特徵在於：該等分子具有重疊的π軌道，且該等分子可呈現兩種或更多種共振結構。共軛有機材料的該共軛本質有助於該可控制導電媒介的可控制導電特性。該有機區及該被動區合稱為可控制導電媒介或可控制導電區。該可控制導電媒介可呈現一種以上的導電狀態，例如，高導電、導電、半導電、及不導電狀態。係經由陰極(602)及注入式雙層陽極(608)將各種電壓施加到該可控制導電媒介，而以一種受控制之方式修改該可控制導電媒介之導電特性。關於這一點，該共軛有機材料具有施予及接受電子的能力。一般而言，該共軛有機分子具有至少兩種比較穩定的氧化－還原狀態。這兩種比較穩定的狀態可讓共軛有機聚合物施予及接受電荷。
包含該有機區的有機材料可以是環形結構的或非環形結構的。對於諸如有機聚合物等的某些情形而言，有機材料可於形成或沈積期間在陰極上自行組合。共軛有機聚合物的例子包括下列材料中之一種或多種：聚乙炔(順式或反式)；聚苯乙炔(順式或反式)；聚二苯乙炔；聚苯胺；聚苯基乙烯基；聚噻吩；聚咇咯；聚茀及相關的共聚物；聚卟啉；卟啉大環；硫醇基衍生聚卟啉；聚對苯基；聚醯亞胺；諸如聚二茂鐵及聚苯二甲藍等的聚二茂金屬；聚乙烯基；以及聚苯乙烯(polystirole)等的材料。此外，可以適當的摻雜劑摻雜，而修改該有機材料的特性。
根據本發明的一態樣，二極體層(606)耦合到記憶體元件(604)及注入式雙層陽極(608)。將二極體層(606)選擇為可以是電子及電洞的導體之材料。二極體層(606)作用為記憶體元件(604)的選擇元件。根據施加到裝置(600)的外部偏壓，而將適當的偏壓施加到二極體層(606)，以便可程式化、抹除、或在不改變記憶體元件(604)的內容之情形下讀取該記憶體元件(604)。根據本發明的一態樣，二極體層(606)包含一或多種有機聚合物材料，例如，該等聚合物包含自其中包括聚乙炔、聚苯乙炔、聚二苯乙炔、聚苯胺、聚苯基乙烯基、聚噻吩、聚茀及相關的共聚物、聚咇咯、聚卟啉、卟啉大環、硫醇基衍生聚卟啉、聚對苯基、聚醯亞胺、諸如聚二茂鐵及聚苯二甲藍等的聚二茂金屬、聚乙烯基、以及聚乙烯(polystirole)等材料的一組材料中選出之至少一種材料。適用於二極體層(606)的有機材料之另一例子包括諸如銅苯二甲藍及其他的苯二甲藍、二芳基胺及三芳基胺、3－羥基喹啉鋁(AlQ3 )、三氮雜苯衍生物等的低分子量及聚合物電洞及電子傳輸材料。雖然圖中將二極體層(606)例示為有機材料，但是我們當了解：二極體層(606)也可以是無機材料、或一或多種有機及(或)無機材料的組合。
根據本發明的一態樣，陽極(608)是注入式雙層陽極。係由第一陽極層(610)及第二陽極層(612)構成注入式雙層陽極(608)。第一陽極層(610)用來增強將電洞自第二陽極層(612)注入到有機聚合物二極體層(606)。有可選擇來實施該第一及第二陽極層的所需功能之許多材料組合。根據本發明的一態樣，適於注入式雙層陽極(608)的材料之組合包括由一層摻雜有機材料構成的第一陽極層(610)、以及由薄層的諸如鋁、氧化銦錫(ITO)等的金屬構成的第二陽極層(612)。適用於第一陽極層(610)的摻雜有機材料之例子包括聚二氧乙基噻吩/聚對苯乙烯磺酸(PEDOT/PSS)、聚苯胺、摻雜4,4’,4”－三[N,N”－二苯胺]三苯胺(TDATA)、m－4,4’,4”－三[N－(3－甲苯)－N－苯氨基]三苯胺(m－MTDATA)、1－TNATA、以及2－TNATA等的材料。第二陽極層(612)的例示厚度範圍包括大於大約200奈米的厚度。
根據本發明的一態樣，插入二極體層(606)與由鋁、鎢、氧化銦錫等構成的第二陽極層(612)間之由摻雜有機材料構成的第一陽極層(610)導致將電洞注入到二極體層(606)的顯著改善，以及記憶體單元(600)的所需操作電壓之對應的降低。對於足以促成電流流動的任何外部施加的電壓而言，因注入式雙層陽極(608)而造成之電荷密度遠大於因只由該第二陽極層材料構成的單一層陽極而造成之電荷密度。根據本發明的一態樣，該改善的電壓及電荷密度特性提供了一種可在較低的施加外部電壓下工作之更有效率的記憶體單元。
根據本發明的另一態樣，適於注入式雙層陽極(608)的材料組合之第二例子包括由薄層的聚合物構成之第一陽極層(610)、以及由薄層的諸如鋁、氧化銦錫等構成的第二陽極層(612)。適用於陽極層(610)的聚合物之例子包括聚苯胺(PANI)以及聚乙撐二氧噻吩(polyethylenedioxythiophene)(PEDT)。可將聚合物第一陽極層(610)旋塗在聚合物二極體層(606)上。第二陽極(612)的例示厚度範圍包括大於大約200奈米之厚度。
根據本發明的一態樣，插入聚合物層(606)與由鋁、鎢、氧化銦錫等構成的第二陽極層(612)間之由聚合物構成的較薄第一陽極層(610)導致將電洞注入到二極體層的顯著改善，以及記憶體單元(600)的所需操作電壓之對應的降低。對於足以促成電流流動的任何外部施加的電壓而言，因注入式雙層陽極(608)而造成之電荷密度遠大於因只由該第二陽極層材料構成的單一層陽極而造成之電荷密度。根據本發明的一態樣，該改善的電壓及電荷密度特性提供了一種可在較低的施加外部電壓下操作之更有效率的記憶體單元。
根據本發明的一態樣，當選擇聚合物作為二極體層(606)時，聚合物分子中之鄰近碳原子的pZ 軌道重疊，而形成非定域化的π分子軌道。與二極體層(606)的最高佔據分子軌道(HOMO)(614)相關聯的能階低於二極體層(606)的被識別為最低未佔據分子軌道(LUMO)(616)的較高能量的π軌道相關聯的能階。與低於HOMO(614)的軌道相關聯之能態是被佔據的，且與高於LUMO(616)的軌道相關聯之能態是未被佔據的。與該LUMO相關聯的能階大於與該HOMO相關聯的能階，且該等兩個能階間之差異代表了能隙(EG )(618)。
一旦電洞(622)及電子(620)被注入到有機二極體層(606)之後，將因朝向相反極性的電極施加的電場，而使各別的電子或電洞漂移。該等注入的電荷藉由漂移傳導而經由雜亂的聚合物接面層在各分子之間移動。根據本發明的一態樣，注入式雙層陽極(608)有助於將電洞注入到二極體層(606)的顯著改善。根據本發明的另一態樣，二極體層(606)中增加的電荷密度將導致改善的記憶體單元開關時間並降低使記憶體裝置(600)操作所需的電壓，因而導致一種更有效率的記憶體單元。
考慮到前文示出及說明的例示系統，若參照第7圖所示之流程圖，將可更易於了解根據本發明的一或多個態樣而實施之方法。雖然為了顧及說明的簡化，係以一系列的步驟之方式示出及說明該方法，但是我們當了解：本發明並不限於該等步驟的順序，這是因為可根據本發明而按照與本說明書中示出及說明的順序不同之順序進行某些步驟，及(或)可以與其他步驟同時之方式進行某些步驟。此外，並非所有示出的步驟都是根據本發明的一或多個態樣而實施該步驟所必須的。我們亦當了解：該等步驟只是以一種簡化的形式來解說本發明的某些態樣，且亦可經由較少或較多數目的步驟來解說這些態樣。
第7圖示出形成其中包含一或多個根據本發明的態樣的注入式雙層電極的記憶體單元之方法(700)。方法(700)是一種用來形成其中包含第一(下)電極、記憶體元件、選擇二極體、以及注入式雙層二極體的記憶體單元之方法。雖然方法(700)示出單層陽極及雙層陰極，但是我們當了解：可將類似的方法用於單層陰極及雙層陽極。在步驟(702)中，形成第一電極。在該例子中，該第一電極是陽極，然而，我們當了解：該第一電極也可以是陰極。適於該第一電極的材料包括選自由鎢、銀、鈦、鉻、鍺、金、鋁、鋇、鈣、鍶、鉿、鋯、釩、銅、鉬、鉭、鎂、錳、銦、鐵、鎳、鈀、鉑、鋅、上述材料的合金、氧化銦錫、多晶矽、摻雜非晶矽、導電聚合物、半導電聚合物、聚二氧乙基噻吩/聚對苯乙烯磺酸(PEDOT/PSS)、聚苯胺、聚噻吩(polythiothene)、聚咇咯材料、導電有機聚合物、半導電有機聚合物、寡聚物、單體、導電金屬氧化物、半導電金屬氧化物、氮化物及矽化物所組成的群組之至少一種材料。適用於該第一電極的其他材料包括Hastelloy、Kovar、Invar、Monel、Inconel、黃銅、不鏽鋼、鎂銀合金、以及各種其他合金。可經由諸如物理汽相沈積(PVD)(亦即，熱真空沈積、濺鍍、電子束沈積等)或化學汽相沈積(CVD)的任何適當技術而形成該第一電極。CVD包括低壓化學汽相沈積(LPCVD)、電漿增強式化學汽相沈積(PECVD)、高密度化學汽相沈積(HDCVD)、以及其他的CVD技術。
該方法繼續進入步驟(704)，而形成記憶體元件。該記憶體元件可包含有機或無機材料。在所示例子中，該記憶體元件是由至少一個被動層及至少一個主動層構成之有機記憶體元件。在該第一電極的頂部沈積被動區，以便耦合到該第一電極。該被動區包含至少一個導電性促進化合物，該導電性促進化合物具有施予及接受電荷(電洞及(或)電子)的能力。一般而言，該導電性促進化合物具有至少兩個較穩定的氧化－還原狀態，而可讓該導電性促進化合物施予及接受電荷。該被動區應亦可施予及接受離子。根據本發明的一或多個態樣，該被動區可以是以物理汽相沈積(PVD)(亦即，熱真空沈積、濺鍍、電子束沈積等)或化學汽相沈積(CVD)而形成之銅的硫化物(CuX S)。可用於該被動區的其他導電性促進化合物之例子包括下列材料中之一或多種材料：氧化鎢(WO3 )、氧化鉬(MoO3 )、二氧化鈦(TiO2 )、氧化銦(I3 O4 )、銀的硫化物(AgX S)、銅的硒化物(CuX Se)、及氧化鐵(Fe3 O4 )等。
在被動區的鄰接處及(或)頂部上沈積有機區。形成該有機區，且造成該被動區與該主動區間之界面。可經由任何數目的適當技術而形成該有機區。一種技術涉及自該被動區生長該有機區。另一種技術是旋塗或噴灑技術，此種技術涉及沈積材料及溶劑的混合物，然後去除該溶劑。另一種適用的技術是化學汽相沈積(CVD)。CVD包括低壓化學汽相沈積(LPCVD)、電漿增強式化學汽相沈積(PECVD)、高密度化學汽相沈積(HDCVD)、以及其他的CVD技術。通常不必然為了要將有機分子連接到電極/被動區而官能化該有機分子的一或多個末端。有時在共軛有機聚合物與該被動區之間形成化學鍵。
通常係由諸如小有機分子及共軛聚合物等的共軛有機材料構成該有機區。該共軛有機分子可以是線狀的或是有支鏈的，因而該主鏈保持其共軛本質。此種共軛分子之特徵在於：該等分子具有重疊的π軌道，且該等分子可呈現兩種或更多種共振結構。共軛有機材料的該共軛本質有助於該可控制導電媒介的可控制導電特性。該有機區及該被動區合而稱為可控制導電媒介或可控制導電區。可經由該等兩個電極將各種電壓施加到該可控制導電媒介，而以一種受控制之方式修改該媒介之導電特性(例如，高導電、導電、半導電、及不導電狀態)。關於這一點，該共軛有機材料具有施予及接受電子的能力。一般而言，該共軛有機分子具有至少兩種比較穩定的氧化－還原狀態。這兩種比較穩定的狀態可讓共軛有機聚合物施予及接受電荷，並可在電性上與鄰接的材料相互作用。
包含該有機區的有機材料可以是環形結構的或非環形結構的。對於諸如有機聚合物等的某些情形而言，有機材料係於形成或沈積期間在該第一電極上自行組合。共軛有機聚合物的例子包括下列材料中之一種或多種材料：聚乙炔(順式或反式)；聚苯乙炔(順式或反式)；聚二苯乙炔；聚苯胺；聚苯基乙烯基；聚噻吩；聚咇咯；聚茀及相關的共聚物；聚卟啉；卟啉大環；硫醇基衍生聚卟啉；聚對苯基；聚醯亞胺；諸如聚二茂鐵及聚苯二甲藍等的聚二茂金屬；聚乙烯基；以及聚苯乙烯(polystirole)等的材料。二極體層(306)的適用有機材料的另一例子包括諸如銅苯二甲藍及其他的苯二甲藍、二芳基胺及三芳基胺、3－羥基喹啉鋁(AlQ3 )、三氮雜苯衍生物等的低分子量和聚合物電洞及電子傳輸材料。此外，可以適當的摻雜劑摻雜，而修改該有機材料的特性。
在步驟(706)中，一個二極體層被耦合到該記憶體元件。對於所示之應用而言，該二極體層是一種在一方向上適於用來作為p型導體且在另一方向上適於用來作為n型導體之聚合物材料。具有這些特性的材料將可沿著一方向傳導自由電子並可沿著另一方向傳導電洞，而有助於傳導電流。我們當了解：可由單一材料構成該二極體層，亦可由一種以上的材料構成該二極體層。我們當了解：接面材料可以是有機材料、無機材料、或一或多種有機材料及一或多種無機材料的組合。有機聚合物的例子包含包括選自由下列材料所組成之群組的至少一種材料之聚合物：聚乙炔、聚苯乙炔、聚二苯乙炔、聚苯胺、聚苯基乙烯基、聚噻吩、聚咇咯、聚茀及相關的共聚物、聚卟啉、卟啉大環、硫醇基衍生聚卟啉、聚對苯基、聚醯亞胺、諸如聚二茂鐵及聚苯二甲藍等的聚二茂金屬、聚乙烯基、以及聚苯乙烯(polystirole)。可以諸如物理汽相沈積(PVD)(亦即，熱真空沈積、濺鍍、電子束沈積等)或化學汽相沈積(CVD)的任何適當製程在該記憶體元件之上沈積該二極體層。CVD包括低壓化學汽相沈積(LPCVD)、電漿增強式化學汽相沈積(PECVD)、高密度化學汽相沈積(HDCVD)、以及其他的CVD技術。
在步驟(708)中，在該二極體層之上沈積注入式雙層電極的第一電極層。該注入式雙層電極可根據特定應用及成分而是陽極或陰極。當該注入式雙層電極是注入式雙層陰極時，第一陰極層被用來增強將電子自第二陰極層注入有機聚合物二極體層。在注入式雙層陰極的情形中，根據本發明的一態樣，可以諸如其中包括物理汽相沈積(PVD)(亦即，熱真空沈積、濺鍍、電子束沈積等)或化學汽相沈積(CVD)的沈積製程等的任何適當技術形成該注入式雙層陰極的第一層。CVD包括低壓化學汽相沈積(LPCVD)、電漿增強式化學汽相沈積(PECVD)、高密度化學汽相沈積(HDCVD)、以及其他的CVD技術。有可選擇來實施注入式雙層陰極的第一及第二陰極層的所需功能之前文所述材料的許多組合。
同樣地，當該注入式雙層電極是注入式雙層陽極時，第一陽極層用來增強將電洞自第二陽極層注入有機聚合物二極體層。在注入式雙層陽極的情形中，根據本發明的一態樣，可以諸如其中包括旋塗、物理汽相沈積(PVD)(亦即，熱真空沈積、濺鍍、電子束沈積等)或化學汽相沈積(CVD)的沈積製程等的任何適當技術形成該雙層陽極的第一層。CVD包括低壓化學汽相沈積(LPCVD)、電漿增強式化學汽相沈積(PECVD)、高密度化學汽相沈積(HDCVD)、以及其他的CVD技術。有可選擇來實施注入式雙層陽極的第一及第二陽極層的所需功能之前文所述材料的許多組合。
在步驟(710)中，在該第一電極層之上沈積注入式雙層電極的第二電極層。雖然該雙層電極可以是注入式雙層陽極或注入式雙層陰極，但是在這兩種情形中，都是由薄層的金屬構成該第二電極層。可以諸如其中包括物理汽相沈積(PVD)(亦即，熱真空沈積、濺鍍、電子束沈積等)或化學汽相沈積(CVD)的沈積製程的任何適當技術形成該第二陽極層。CVD包括低壓化學汽相沈積(LPCVD)、電漿增強式化學汽相沈積(PECVD)、高密度化學汽相沈積(HDCVD)、以及其他的CVD技術。在注入式雙層陰極之情形中，前文中已參照第5圖而說明了該第二電極的適用材料，且在注入式雙層陽極之情形中，前文中已參照第6圖而說明了該第二電極的適用材料。
現在請參閱第8圖，圖中示出採用包含根據本發明的一態樣的一或多個注入式雙層電極的記憶體單元的半導體記憶體陣列(800)之俯視圖。通常係在矽晶圓上形成該陣列，且該陣列包含被稱為位元線的複數個行(802)、以及被稱為字線的複數個列(804)。這些位元線及字線可連接到記憶體單元(806)之電極，每一記憶體單元(806)包含根據本發明的一或多個態樣而形成的一或多個注入式雙層電極。在一個實施例中，係利用根據本發明的一態樣的注入式雙層陰極形成每一記憶體單元。雖然係以注入式雙層陰極之方式解說，但是當了解：根據本發明的另一態樣，亦可以取代注入式雙層陰極或在注入式雙層陰極之外添加的注入式雙層陽極構成每一記憶體單元。
一位元線及一字線的交點構成了特定記憶體單元的位址。可控制並傳送信號至該陣列中之適當的行及列(例如，分別經由記憶體單元(812)的行位址選擇(Column Address Select；簡稱CAS)(808)及列位址選擇(Raw Address Select；簡稱RAS)(810))，而將資料儲存在記憶體單元中(例如，儲存為0或1)。例如，當已選擇要程式化記憶體單元(812)時，將與記憶體單元(812)交叉的適當的位元線(808)及字線(810)激勵到所需功能(例如，讀取、寫入、抹除)需要的適當之電壓位準。例如，兩個電壓位準改變之組合可能會改變記憶體單元(812)的狀態。縱然其他的記憶體單元沿著位元線(808)及字線(810)而配置，但是只有適當的位元線(808)及字線(810)之交叉處，才會實際改變到適當的狀態。單獨的位元線電壓位準或單獨的字線電壓位準不足以程式化連接到這些線的其他裝置。因此，只有連接到該兩條線的組件(812)可超過為了改變本發明的記憶體單元所需之臨界電壓位準。根據本發明的一態樣，用於選擇的記憶體單元之注入式雙層電極有助於將電荷注入到該被選擇的記憶體單元的二極體層之顯著改善。根據本發明的另一態樣，二極體層中之增加的電荷密度將導致改善的記憶體單元開關時間，並可降低使記憶體單元操作所需的電壓，因而產生了一種更有效率的記憶體陣列。
同樣地，第9圖示出使用根據本發明的一或多個態樣而形成的注入式雙層電極記憶體單元之記憶體陣列(900)。根據本發明的一或多個態樣，注入式雙層電極記憶體單元有助於形成高速高密度且有效率的記憶體陣列。
第9圖是包含配置在三維陣列中之複數個記憶體單元的有機記憶體陣列(900)之三維圖。記憶體陣列(900)包含複數個控制線(例如，字線及位元線)(902)及(904)、以及複數個記憶體單元(906)。係由記憶體元件(908)、二極體層(910)、以及根據本發明的一態樣而形成的注入式雙層電極(912)構成每一記憶體單元(906)。係根據本發明的一或多個態樣而形成注入式雙層電極(912)，且係由第一電極層(914)及第二電極層(916)構成注入式雙層電極(912)。根據本發明的另一態樣，控制線(904)可包含該注入式雙層電極的該第二電極層，因而該記憶體單元只須包含該注入式雙層電極的該第二電極層(914)、二極體層(910)、以及記憶體元件(908)。根據本發明的又一態樣，控制線(904)可以是雙層控制線，該雙層控制線包含該注入式雙層電極的該第一電極層及該第二電極層，因而該記憶體單元只須包含二極體層(910)以及記憶體元件(908)。
所示之三維微電子有機記憶體陣列可包含極多數目的記憶體單元，因而提高了裝置密度。根據本發明的一態樣，記憶體陣列(900)中使用的注入式雙層電極有助於將電荷注入到選擇的記憶體單元的二極體層(910)之顯著改善。根據本發明的另一態樣，被選擇的記憶體單元的二極體層中之增加的電荷密度將導致改善的記憶體單元開關時間，並可降低使記憶體單元操作所需的電壓，因而產生了一種更有效率的記憶體陣列。
前文所說明的包含了本發明的一些例子。當然，無法為了說明本發明而說明各組件或方法的每一種可想到之組合，但是對此項技術具有一般知識者將可了解：本發明的許多進一步之組合及變更也是可行的。因此，本發明將包含在最後的申請專利範圍之精神和範圍內之所有此類的改變、修改、及變化。此外，在詳細說明或申請專利範圍中使用術語“包括(include)”，將以一種類似於術語“包含(comprising)”之方式詮釋為具有蘊含性之意，而於申請專利範圍中採用該術語包含(comprising)作為過渡連接詞(transitional word)。
100,308,912．．．注入式雙層電極
102,206,310,914．．．第一電極層
104,208,312,916．．．第二電極層
200．．．系統
202．．．雙層電極
204,306,406,506,606,910．．．二極體層
300,500,600,806,812,906．．．記憶體單元
302．．．下電極
304,504,604,908．．．記憶體元件
400．．．二極體
402．．．金屬陽極
404．．．金屬陰極
408,514,614．．．最高佔據分子軌道
410,516,616．．．最低未佔據分子軌道
414,520,620．．．電子
416,522,622．．．電洞
418,518,618．．．能隙
502．．．陽極
508．．．注入式雙層陰極
510．．．第一陰極層
512．．．第二陰極層
602．．．陰極層
608．．．注入式雙層陽極
610．．．第一陽極層
612．．．第二陽極層
700．．．方法
702,704,706,708,710．．．步驟
800,900．．．記憶體陣列
802．．．行
804．．．列
808．．．行位址選擇
810．．．列位址選擇
902,904．．．控制線
第1圖示出根據本發明的一態樣之注入式雙層電極。
第2圖示出根據本發明的一態樣由注入式雙層電極及二極體構成之系統。
第3圖示出包含根據本發明的一態樣之注入式雙層電極之記憶體單元。
第4圖示出包含在兩個電極之間的有機二極體層之二極體。
第5圖示出包含根據本發明的一態樣之注入式雙層陰極之記憶體單元。
第6圖示出包含根據本發明的一態樣之注入式雙層陽極之記憶體單元。
第7圖示出形成包含根據本發明的一態樣之注入式雙層電極的記憶體單元之方法。
第8圖示出採用包含根據本發明的一態樣之注入式雙層電極的記憶體單元的半導體記憶體陣列之俯視圖。
第9圖是包含配置在三維陣列中之複數個記憶體單元的有機記憶體陣列之三維圖，其中每一記憶體單元包含根據本發明的一態樣之注入式雙層電極。
300．．．記憶體單元
302．．．下電極
304．．．記憶體元件
308．．．注入式雙層電極
310．．．第一電極層
312．．．第二電極層
306．．．二極體層

Claims (11)

  1. 一種記憶體單元(300,500,600)，包含：第一電極(302)；注入式雙層電極(100,202,308)，該注入式雙層電極(100,202,308)包含第一電極層(102,206,310)及第二電極層(104,208,312)；二極體層(204,306,406,506,606)，該二極體層(204,306,406,506,606)直接耦合到該注入式雙層電極(100,202,308)的該第一電極層(102,206,310)；以及記憶體元件(304,504,604)，該記憶體元件(304,504,604)耦合該第一電極(302)及該二極體層(204,306,406,506,606)。
  2. 如申請專利範圍第1項之記憶體單元(300,500,600)，其中，該二極體層(204,306,406,506,606)包含有機材料，且該記憶體元件(304,504,604)包含可控制導電媒介。
  3. 如申請專利範圍第2項之記憶體單元(300,500,600)，其中用於該二極體材料的該有機材料是聚合物、寡聚物、及低分子量有機材料中之一者。
  4. 如申請專利範圍第2項之記憶體單元(300,500,600)，其中該可控制導電媒介包含至少一個主動區以及至少一個被動區。
  5. 如申請專利範圍第1項之記憶體單元(300,500,600)，其中該第一電極(302)是陽極(502)，且該注入式雙層電極(100,202,308)是注入式雙層陰極(508)，該第一電極層 (102,206,310)包含第一陰極層(510)，且該第二電極層(104,208,312)包含第二陰極層(512)。
  6. 如申請專利範圍第2項之記憶體單元(300,500,600)，其中該第一電極(302)是陰極(602)，且該注入式雙層電極(100,202,308)是注入式雙層陽極(608)，該第一電極層(102,206,310)包含第一陽極層(610)，且該第二電極層(104,208,312)包含第二陽極層(612)。
  7. 一種製造具有注入式雙層電極(100,202,308)的記憶體單元(300,500,600)之方法，包含下列步驟：將注入式雙層電極(100,202,308)的第一電極層(102,206,310)直接耦合到二極體層(204,306,406,506,606)；以及將該注入式雙層電極(100,202,308)的第二電極層(104,208,312)耦合到該第一電極層(102,206,310)。
  8. 如申請專利範圍第7項之方法，進一步包含下列步驟：將記憶體元件(304,504,604)耦合到該二極體層(204,306,406,506,606)；以及將第一電極(302)耦合到該記憶體元件(304,504,604)。
  9. 如申請專利範圍第8項之方法，其中該第一電極(302)是陽極(502)，且該注入式雙層電極(100,202,308)是陰極(508)。
  10. 如申請專利範圍第8項之方法，其中該第一電極(302)是陰極(602)，且該注入式雙層電極(100,202,308)是陽 極(608)。
  11. 一種用於產生記憶體單元(300,500,600)之系統，包含：用來形成其中包含第一電極層(102,206,310)及第二電極層(104,208,312)的注入式雙層電極(100,202,308)之裝置；用來使用二極體層之裝置，以將該二極體層直接耦合到該注入式雙層電極的該第一電極層；以及用來使用記憶體元件(304,504,604)之裝置，以將該二極體層耦合到第一電極(302)。
TW095133425A 2005-09-15 2006-09-11 包括一個或多個注入式雙層電極之半導體記憶體裝置 TWI392081B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/227,603 US7582893B2 (en) 2005-09-15 2005-09-15 Semiconductor memory device comprising one or more injecting bilayer electrodes

Publications (2)

Publication Number Publication Date
TW200733349A TW200733349A (en) 2007-09-01
TWI392081B true TWI392081B (zh) 2013-04-01

Family

ID=37478717

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095133425A TWI392081B (zh) 2005-09-15 2006-09-11 包括一個或多個注入式雙層電極之半導體記憶體裝置

Country Status (4)

Country Link
US (1) US7582893B2 (zh)
EP (1) EP1949383A1 (zh)
TW (1) TWI392081B (zh)
WO (1) WO2007035259A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE502005009802D1 (de) * 2005-11-10 2010-08-05 Novaled Ag Dotiertes organisches Halbleitermaterial
US7919010B2 (en) * 2005-12-22 2011-04-05 Novaled Ag Doped organic semiconductor material
KR101167737B1 (ko) * 2006-02-22 2012-07-23 삼성전자주식회사 저항변화형 유기 메모리 소자 및 그의 제조방법
ATE394800T1 (de) * 2006-03-21 2008-05-15 Novaled Ag Heterocyclisches radikal oder diradikal, deren dimere, oligomere, polymere, dispiroverbindungen und polycyclen, deren verwendung, organisches halbleitendes material sowie elektronisches bauelement
EP1837927A1 (de) * 2006-03-22 2007-09-26 Novaled AG Verwendung von heterocyclischen Radikalen zur Dotierung von organischen Halbleitern
DE102007012794B3 (de) * 2007-03-16 2008-06-19 Novaled Ag Pyrido[3,2-h]chinazoline und/oder deren 5,6-Dihydroderivate, deren Herstellungsverfahren und diese enthaltendes dotiertes organisches Halbleitermaterial
DE102007018456B4 (de) * 2007-04-19 2022-02-24 Novaled Gmbh Verwendung von Hauptgruppenelementhalogeniden und/oder -pseudohalogeniden, organisches halbleitendes Matrixmaterial, elektronische und optoelektronische Bauelemente
EP3076451B1 (de) 2007-04-30 2019-03-06 Novaled GmbH Oxokohlenstoff, pseudooxokohlenstoff- und radialenverbindungen sowie deren verwendung
EP1990847B1 (de) * 2007-05-10 2018-06-20 Novaled GmbH Verwendung von chinoiden Bisimidazolen und deren Derivaten als Dotand zur Dotierung eines organischen halbleitenden Matrixmaterials
DE102007031220B4 (de) 2007-07-04 2022-04-28 Novaled Gmbh Chinoide Verbindungen und deren Verwendung in halbleitenden Matrixmaterialien, elektronischen und optoelektronischen Bauelementen
US8330149B2 (en) * 2007-09-28 2012-12-11 The Johns Hopkins University Megahertz organic/polymer diodes
US8057712B2 (en) * 2008-04-29 2011-11-15 Novaled Ag Radialene compounds and their use
JP2010098189A (ja) * 2008-10-17 2010-04-30 Toshiba Corp 半導体装置
JP6517694B2 (ja) 2012-11-06 2019-05-22 オーティーアイ ルミオニクス インコーポレーテッドＯｔｉ Ｌｕｍｉｏｎｉｃｓ Ｉｎｃ． 導電性コーティングを表面に堆積する方法
US8835310B2 (en) 2012-12-21 2014-09-16 Intermolecular, Inc. Two step deposition of molybdenum dioxide electrode for high quality dielectric stacks
US8815695B2 (en) 2012-12-27 2014-08-26 Intermolecular, Inc. Methods to improve leakage for ZrO2 based high K MIM capacitor
US9553128B1 (en) 2015-06-30 2017-01-24 International Business Machines Corporation Linear MRAM device with a self-aligned bottom contact
US9525125B1 (en) 2015-08-20 2016-12-20 International Business Machines Corporation Linear magnetoresistive random access memory device with a self-aligned contact above MRAM nanowire
US9881972B2 (en) * 2016-05-20 2018-01-30 Micron Technology, Inc. Array of memory cells and methods of forming an array of memory cells
US10461128B2 (en) 2017-04-26 2019-10-29 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of elevationally-outer-tier memory cells and elevationally-inner-tier memory cells
US11081640B2 (en) 2019-01-02 2021-08-03 International Business Machines Corporation Magnetic random access memory bottom electrode self-aligned to underlying interconnect structures
WO2021038475A1 (en) * 2019-08-27 2021-03-04 Oti Lumionics Inc. Light transmissive electrode for light emitting devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040160801A1 (en) * 2001-08-13 2004-08-19 Krieger Juri Heinrich Active programming and operation of a memory device
WO2005018009A1 (ja) * 2003-08-19 2005-02-24 Fuji Electric Holdings Co., Ltd. スイッチング素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997020355A1 (en) * 1995-11-28 1997-06-05 International Business Machines Corporation Organic/inorganic alloys used to improve organic electroluminescent devices
US6870183B2 (en) * 2002-11-04 2005-03-22 Advanced Micro Devices, Inc. Stacked organic memory devices and methods of operating and fabricating
WO2005124788A2 (en) * 2004-06-14 2005-12-29 Axon Technologies Corporation Nanoscale programmable structures and methods of forming and using same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040160801A1 (en) * 2001-08-13 2004-08-19 Krieger Juri Heinrich Active programming and operation of a memory device
WO2005018009A1 (ja) * 2003-08-19 2005-02-24 Fuji Electric Holdings Co., Ltd. スイッチング素子

Also Published As

Publication number Publication date
US7582893B2 (en) 2009-09-01
US20070058426A1 (en) 2007-03-15
WO2007035259A1 (en) 2007-03-29
TW200733349A (en) 2007-09-01
EP1949383A1 (en) 2008-07-30

Similar Documents

Publication Publication Date Title
TWI392081B (zh) 包括一個或多個注入式雙層電極之半導體記憶體裝置
US7026702B2 (en) Memory device
US7259039B2 (en) Memory device and methods of using and making the device
US6950331B2 (en) Organic bistable device and organic memory cells
US6656763B1 (en) Spin on polymers for organic memory devices
KR100988060B1 (ko) 적층 유기 메모리 장치, 그 동작 방법, 및 그 제조방법
JP5443246B2 (ja) 有機メモリデバイスを処理する方法
US6773954B1 (en) Methods of forming passive layers in organic memory cells
US6770905B1 (en) Implantation for the formation of CuX layer in an organic memory device
TWI375952B (en) Switchable memory diode - a new memory device
US7199394B2 (en) Polymer memory device with variable period of retention time
JP2007519220A5 (zh)
WO2006118800A1 (en) Design and operation of a resistance switching memory cell with diode
US20070194288A1 (en) Resistive organic memory device and fabrication method thereof
WO2004102579A1 (en) Erasing and programming an organic memory device and methods of operating and fabricating
US7344913B1 (en) Spin on memory cell active layer doped with metal ions
US7208757B1 (en) Memory element with nitrogen-containing active layer
US7232750B1 (en) Methods involving spin-on polymers that reversibly bind charge carriers
CN1849718A (zh) 存储器件和使用及制造该器件的方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees