[go: up one dir, main page]

TWI391935B - 用於程式化非揮發性電荷儲存記憶體單元之基板電子注入技術 - Google Patents

用於程式化非揮發性電荷儲存記憶體單元之基板電子注入技術 Download PDF

Info

Publication number
TWI391935B
TWI391935B TW094127565A TW94127565A TWI391935B TW I391935 B TWI391935 B TW I391935B TW 094127565 A TW094127565 A TW 094127565A TW 94127565 A TW94127565 A TW 94127565A TW I391935 B TWI391935 B TW I391935B
Authority
TW
Taiwan
Prior art keywords
memory cells
voltage
memory
gate line
region
Prior art date
Application number
TW094127565A
Other languages
English (en)
Other versions
TW200623137A (en
Inventor
George Samachisa
Original Assignee
Sandisk Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sandisk Technologies Inc filed Critical Sandisk Technologies Inc
Publication of TW200623137A publication Critical patent/TW200623137A/zh
Application granted granted Critical
Publication of TWI391935B publication Critical patent/TWI391935B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Description

用於程式化非揮發性電荷儲存記憶體單元之基板電子注入技術
本發明係關於可再程式化非揮發性記憶體之結構及操作，特定言之，本發明係關於藉由改良之基板熱電子注入技術來程式化快閃半導體記憶體單元。本文參考之任何專利、專利申請案、文章及其它公開案、文獻及資料之全文以引用的方式併入本文中而用於任何目的。
現具有許多商業上成功的非揮發性記憶體產品在被使用，尤其以小記憶卡及快閃記憶體驅動器之形式。一含有多個個別記憶體單元之陣列形成於具有導電性浮動閘極之半導體晶圓上，大多數閘極一般由摻雜多晶矽材料製成，其上根據待儲存於單元中之資料而儲存一水平之電子電荷。浮動閘極位於源極區與汲極區之間的至少一部分通道上，且閘極介電位於浮動閘極與基板之間。記憶體單元之臨限電壓由浮動閘極上之電荷量所控制。
目前存在最普通的兩類記憶體單元陣列，NOR及NAND，兩者主要的不同之處在於記憶體單元連接在一起的方式。於NOR陣列中，個別單元之汲極連接與共同位元線並行而連接在一起。於美國專利第5,070,032號、第5,095,344號、第5,315,541號、第5,343,063號、第5,661,053號及第6,281,075號中給出NOR記憶體單元陣列之實例、其於記憶體系統中之用途及製造其之方法。
於NAND構型中，八個、十六個或更多的記憶體單元以彼此串聯的形式連接成串，藉由該等串之每一末端處之選擇電晶體，該等串選擇性地連接在個別位元線與共同電位之間。字線延伸橫越多串記憶體單元。藉由參考美國專利第5,570,315號、第5,774,397號、第6,046,935號、第6,373,746號、第6,456,528號、第6,522,580號、第6,771,536號及第6,781,877號及美國專利申請案公開案第2003/0147278A1號可獲得NAND快閃記憶體單元陣列及作為記憶體系統之部分之操作的實例。
具有用以使電子自基板通過閘極介電並移至浮動閘極上之各種程式化技術。最普通的程式化機制描述於Brown及Brewer所編輯之書"Nonvolatile Semiconductor Memory Technology"，IEEE出版社，1.2部分，第9－25頁(1998)中。一種稱為"Fowler－Nordheim穿隧(Fowler－Nordheim tunneling)"(1.2.1部分)之技術使電子於藉由控制閘極與基板通道之間的電壓差而建立之高場的影響下穿過浮動閘極介電。另一種技術，通常稱為"熱電子注入"(1.2.3部分)的汲極區中之通道熱電子注入將電子自單元之通道注入鄰近單元之汲極的浮動閘極區中。另一種稱為"源極側注入"(1.2.4部分)之技術以一方式沿著記憶體單元通道之長度而控制基板表面電位以在遠離汲極之通道區中創造用於電子注入之條件。在Kamiya等人之文章"EPROM Cell with High Gate Injection Efficiency"，IEDM Technical Digest，1982年，第741－744頁中及美國專利第4,622,656號及第5,313,421號中亦描述有源極側注入。如Ogura等人之"Low Voltage,Low Current,High Speed Program Step Split Gate Cell with Ballistic Direct Injection for EEPROM/Flash"，IEDM，1998年，第987－990頁所述，於另一種稱為"彈道注入"之程式化技術中，高場產生於短通道內以將電子直接加速至電荷儲存元件上。
另一種稱為"基板熱電子注入"之程式化技術使得進入通道下方之空乏區的電子由電場加速至基板表面及接著穿過閘極介電而至浮動閘極。於Eitan等人之文章"Substrate Hot－Electron Injection EPROM"，IEEE Transactions on Electron Devices,vol.ED－31,no.7,第934－942頁(1984年7月)，中具有該程式化機制之早期描述。已提出許多不同技術用於在基板中產生足夠電子以用於有效程式化。Eitan等人於鄰近待程式化之可電程式化唯讀取記憶體(EPROM)單元之基板之表面上添加一雙極裝置。另一種方法為於記憶體單元之通道下方之基板中形成一內埋式注入器，當其p－n接面經受貫穿條件時其將電子發射入空乏層中。例如，參閱Wijburg等人之"VIPMOS－A Novel Buried Injector Structure for EPROM Applications"，IEEE Transactions on Electron Devices,vol.38,no.1,第111－120頁(1991年1月)，及美國專利第5,216,269號。
具有兩種普通擦除技術自快閃可電擦除及可電程式化唯讀取記憶體(EEPROM)單元之浮動閘極而移除電荷。一種技術係藉由對源極、汲極、基板及其它閘極施加適當電壓而使電子穿過浮動閘極與基板之間之介電層的一部分來擦除至基板之浮動閘極。其它擦除技術係使來自浮動閘極之電子穿過位於閘極之間之薄穿隧介電層而轉移至另一閘極。
為了增大特定尺寸記憶卡及其它類型封裝之儲存容量，或為了既增大容量亦減小尺寸，亦需要增大可儲存於矽基板之特定區域中的數位資料之量。一種增大資料之儲存密度之方式為：每一記憶體單元浮動閘極儲存多個位元資料。此可藉由將電荷儲存之視窗劃分為兩個以上水平或範圍而實現。使用該等四種狀態允許每一單元儲存兩個位元資料，允許具有十六種狀態之單元儲存四個位元資料，等等。於作為實例之美國專利第5,043,940號、第5,172,338號及上文所提及之第6,522,580號中描述有多狀態快閃EEPROM結構及其操作。
於快閃EEPROM系統中有用之另一類型記憶體單元以非揮發性方式來利用非導電性介電材料替代導電性浮動閘極來儲存電荷。一種介電儲存材料之形式為由氧化矽、氮化矽及氧化矽(ONO)形成之三層介電質。介電質通常夾在導電性控制閘極與記憶體單元通道上方之半導體基板之間。於美國專利申請案公開案第2003/0109093A1號中描述有使用介電電荷儲存之各種NOR及NAND陣列。將電子自單元通道轉移入氮化物中，其中將電子捕集並儲存於有限區域中，程式化介電儲存單元。
另一種替代浮動閘極記憶體及介電儲存記憶體之方法為於閘極氧化物內嵌入極小之導電性區以儲存捕集之電子的技術，通常稱為奈米晶體記憶體。如美國專利第6,656,792號及第6,090,666號及美國專利申請案公開案第2004/0130941號中所述，該等奈米結晶帶經沉積以替代導電性浮動閘極，由穿隧氧化物分離該導電性浮動閘極與基板且由另一絕緣物分離該導電性浮動閘極與控制閘極。奈米晶體可為包括矽、鍺或各種金屬之各種材料。其通常為該等小尺寸且彼此空間隔離，使得具有覆蓋源極與汲極之間的整個導電性通道區之大量該等奈米晶體區。
上文提及之各種程式化技術亦可與記憶體單元一同使用，該等記憶體單元使用非導電性介電電荷捕集裝置或奈米晶體來替代導電性浮動閘極。亦可使用普通擦除技術。
為了避免干擾鄰近正程式化之記憶體單元的記憶體單元中所儲存之電荷的位準，需要藉由使用盡可能低之電壓程式化具有資料之記憶體單元。亦需要最小化需程式化個別記憶體單元之電流量，藉此降低對電源電路之要求且/或增大可與特定電流位準並行而程式化之記憶體單元的數目。進一步需要非常快速地程式化記憶體單元。藉由減少需要將特定量之資料程式化入記憶體之時間，增加之程式化速度及並行度直接改良記憶體系統之效能。
藉由本發明之基板熱電子注入技術達成此等目標，其中，一般而言，藉由將程式化電壓施加至其控制閘極而進行程式化之記憶體之源極及汲極係電浮動的，而其它記憶體單元藉由將電壓應用至其控制閘極上亦接收程式化電壓之其它記憶體單元之源極及汲極中的至少一者而禁止該等記憶體單元之程式化。對於程式化共用一共同字線或其它控制閘極線之一列記憶體單元中的複數個記憶體單元中之某些單元並禁止程式化其它單元，此技術尤其有用。被禁止程式化之記憶體單元亦可具有以一方式施加至其源極及/或汲極之隨時間而變化的電壓以同步於程式化電壓脈衝而增加記憶體單元基板之電壓，使得橫越位於基板與電荷儲存元件之間的介電層之電壓保持足夠低以用於程式化。
本發明之其它態樣、優點、特徵及實施細節包括於其例示性實例之以下描述中，該描述應與附隨圖式結合。
本發明之程式化原理一般係關於圖1－4而描述的，於具有NAND記憶體陣列之記憶體系統中之其第一應用係關於圖5－10而描述的，且對於NOR記憶體陣列之其第二應用係關於圖11－13而描述的。
基板熱電子注入程式化技術
以說明本發明之基板熱電子注入程式化技術之方式，於圖1中之橫截面中展示兩個記憶體單元A及B。兩個單元形成於一共同矽基板上。基層或內層1具有n型導電摻雜。鄰近基板之表面3之井2具有p型導電摻雜且因此於基板內形成p－n接面4。記憶體單元A及B皆形成於井2中，且每一單元具有相同結構。具有n＋摻雜之源極區5及汲極區6被其之間的通道區7橫越基板表面3而隔開。於該實例中，導電性浮動閘極8完全延伸橫越通道7，但可或者僅部分延伸橫越該通道，使另一閘極或若干閘極位於通道之剩餘部分上。較佳地，如下文所述，濃度高於p井2之濃度的p型摻雜19局部置於源極區及汲極區的周圍。
通常藉由基板之表面3上之熱氧化而生長氧化物之薄層9來用作閘極介電。層9夾在浮動閘極8與基板表面3之間。形成於浮動閘極8上之介電質10通常為三層之氧化物－氮化物－氧化物(ONO)結構或另一類型介電質，其較佳具有高介電常數。於橫越圖1之方向上擴展之導體11延伸橫越記憶體單元A及B。位於浮動閘極8上之導體11之部分用作用於記憶體單元之控制閘極。施加至線11之電壓VC G 因而經由該等控制閘極與兩個單元之浮動閘極8耦合，且接著該電壓之一部分根據記憶體單元之基板通道7之個別耦合比而與其耦合。線11為典型之記憶體單元陣列之大量字線中的最普通之一字線，但可或者為其它類型陣列中之某些其它類型控制閘極。浮動閘極8及導線11通常由導電性摻雜多晶矽材料製成。
較佳藉由將一連串之程式化電壓VC G 脈衝施加至導體11而自與線11耦合之記憶體單元之擦除狀態進行程式化，且於程式化脈衝之間進行個別單元之狀態的讀取驗證。通常使每一程式化脈衝之電壓具有一比最後之脈衝量值大一小量的量值。當單元經驗證已達到所要之程式化狀態時，禁止其進一步程式化，同時繼續將程式化脈衝施加至線11以程式化其它記憶體單元。當沿著線11之所有單元經驗證已程式化至其所需狀態時，程式化操作因此結束。用於圖1之記憶體單元之該部分程式化算法普遍用於市售快閃記憶體中，且於上文背景技術部分中所引用之許多參考文獻中具有更充分的描述。
然而，本發明利用來自該等先前技術之不同的程式化機制。實施中之主要差別為方式不同：其中在該等程式化脈衝之施加過程期間沿著線11之個別記憶體單元經控制以進行程式化或禁止被程式化。為了展示每一實例，圖1中所示之條件已經選擇來說明在若干程式化脈衝之一脈衝期間程式化記憶體單元A的同時禁止程式化記憶體單元B。因為記憶體單元B已達到其程式化狀態而記憶體單元A尚未達到，所以可禁止記憶體單元B之程式化。或者，若記憶體系統將記憶體單元之擦除狀態認作若干程式化狀態中之一狀態，則因為記憶體單元B根本未經程式化，所以可禁止程式化。程式化係藉由自基板2穿過介電層9將具有足夠高之能量的電子注入至浮動閘極8上而實現的。該等電子需經產生並經加速至表面3。
為了程式化，記憶體單元A使其源極區5及汲極區6保持浮動。意即，兩個區保持不與記憶體單元外部之電源電壓或接地電位中之任一者連接。因此電子接著經注入至記憶體單元A之浮動閘極8上以回應於程式化VC G 脈衝。另一方面，於一特定實施例中，記憶體單元B之源極區6及汲極區7中之一者或兩者皆與接地電位連接，且接著防止在相同的程式化脈衝期間電子被注入至其浮動閘極8上。該程式化技術具有一顯著優點：易於實施於各種架構之記憶體單元陣列中，下文描述其兩個實例。高能電子之注入效率較高且因此藉由使用該技術而減少程式化所需之電流且增加程式化之速度。
用於程式化記憶體單元A之電子的源極為基板內之p－n接面4。經由線11而施加至記憶體單元A之控制閘極的程式化脈衝VC G 使單元於一部分脈衝期間操作在深空乏模式下。當在該模式下且程式化脈衝電壓VC G 足夠高時，空乏區12穿透井2而至p－n接面4。此導致p－n接面4被正向偏壓，且因此將電子供應至空乏區12。藉由自控制閘極線11上之電壓所誘導的浮動閘極8上之電壓而於空乏區12內產生電場。該電場使所注入之電子加速至表面3且一定比例之所注入之電子具有足夠能量以穿過介電質9注入並至浮動閘極8上。程式化脈衝VC G 之結束時，空乏區12於井2內收縮，導致p－n接面4不再供應電子，至少不供應程式化所需數目的電子。
圖2展示程式化期間穿過圖1之截面A－A的能帶圖。線111指示當Vsub接地，將VC G 施加至控制閘極11時控制閘極11之費米(Fermi)能階。出於簡明起見，ONO區110展示為具有能帶圖中之單能階，但實際上其具有對應於包含該區之材料的不同能隙之區。線108表示浮動閘極電位，且線107表示於閘極－氧化物p井表面(表面7，圖1之記憶體單元A)附近處之p井中之表面電位。觀察到橫越ONO(介電質10，圖1之記憶體單元A)及閘極氧化物(閘極介電9，圖1之記憶體單元A)存在電壓降，且橫越p井亦存在電壓降。圖2之線102/101表示p井－n基板接面。n基板之準費米能階展示為高於p井之準費米能階，但使p井空乏之來自控制閘極之電場使該接面略微正向偏壓，從而提供電子之源極。自p－n接面4注入區2之電子具有比氧化物障壁107a之勢能更高的勢能，且某些電子能於該障壁上通過且於浮動閘極(浮動閘極8，圖1之記憶體單元A)之電位井108中被捕集。
分別施加至井2及基板區1之電壓Vw及Vsub較佳連接在一起且經設定成足以避免正向偏壓p－n接面4之值，如此做將為井2中所形成之所有單元供應電子。所述之程式化技術之優點為：對於每一記憶體單元，選擇性地控制p－n接面4之正向偏壓而用於每一記憶體單元，即使彼等記憶體單元形成於共同之井2內。將電子供應至個別記憶體單元以用於其程式化之方式為，允許個別記憶體單元之源極區及汲極區於至少一部分程式化脈衝VC G 期間浮動，藉此產生電子，同時單元處於所得之深空乏模式下。不必於每一單元中形成獨立的內埋式p－n接面。亦不必為每一彼此隔離之單元供應獨立的p－n接面，其中將自單元之外部獨立控制跨越每一單元之電壓。所述之程式化技術高度相容於由典型的雙或三井CMOS方法而形成之一列記憶體單元。
為了禁止記憶體單元之程式化，如用於圖1中之記憶體單元B而說明的，其源極區5及汲極區6中之至少一者與某一外部電壓(諸如接地電位)連接。於該等條件下，電荷不被注入至記憶體單元B之浮動閘極8上。此為源極區及汲極區中之至少一者上之電壓使通道7變成反轉(如圖示)，且接著防止井2內之空乏區13到達p－n接面4的結果。p－n接面4未經正向偏壓來提供用以注入至浮動閘極8上的電子，便不發生程式化。為了避免由某一其它機制(諸如來自通道7之通道熱電子注入)無意地導致程式化，而最小化記憶體單元B之源極區5及汲極區6上之任一電壓上的差別。
圖3A展示當禁止程式化時穿過圖1之截面B－B之能帶圖。於該情況下，因為源極接面6連接至低於控制閘極之電壓的電位且能供應電子以回應於來自控制閘極之電場，所以浮動閘極8下方之記憶體單元B之通道7經反轉而變成n型。若所選擇之源極6之電壓Vs等於基板1之電壓Vsub，則該反轉區接著屏蔽p井－n基板接面，且該接面不變成正向偏壓。觀察到接著跨越ONO－FG－閘極氧化物區之整個控制閘極電壓下降。浮動閘極之所得電位必須足夠低，使得所得之電場不足以導致Fowler－Nordheim穿隧橫越氧化物9而進入浮動閘極中，其導致將電荷加入至單元，此行為係禁止的。
圖3B展示當禁止程式化時穿過圖1之記憶體單元B之截面B－B的能帶圖，但於該情況下，源極電壓Vs大於0，通常為幾伏。此導致空乏區延伸穿過p井，但不到達p井－n基板接面。空乏區之深度視區2中之電壓Vs及摻雜而定。然而，相對於圖3A之淨電壓，橫越浮動閘極氧化物9之淨電壓係減小的。
由圖2說明之用於記憶體單元A的深空乏偏壓條件僅可存在於瞬間。某些到達表面之電子將於表面下集聚並產生反轉區。該誘導之反轉區掩蔽基板，終止來自浮動閘極之場線。空乏區崩潰且能帶圖類似於圖3B中所示之圖。
當應禁止選定之單元時，引入源極及汲極下方之增強的p型摻雜19以防止源極區或汲極區使p井2空乏並導致電子注入該等區中之。效應為於局部增加該等區中之井摻雜，使得最大空乏深度將安全地遠離注入接面4。其展示為完全圍繞源極及汲極接面，且在形成該等接面的同時可易於引入。然而，其僅需位於源極或汲極與n型區1之間，且可使用替代的製造技術(諸如離子植入)來將增加的摻雜限定至該等較窄區。
儘管可如以習知之CMOS製程形成如所述之p井2，但若摻雜輪廓經設計成有利於注入，則程式化注入效率可得以提高。此可藉由使峰值摻雜濃度略低於矽表面3而實現，結果為朝向表面之電場將很高且有利於將所注入之電子加速朝向浮動閘極，最小化其散開及失去能量之機率並最大化其被注入至氧化矽表面3上之能力。
所述之新程式化技術之主要優點為控制閘極程式化電壓VC G 無需與當使用其它技術時之電壓一般高。此係在圖1之記憶體單元A之情形下由當操作於深空乏模式下時所產生之增大的耦合比而引起的。另一顯示耦合比之該增加的方式係根據控制閘極如何良好地控制浮動閘極之電位而考慮。若其緊密耦合，則控制閘極上之電壓之高部分出現於浮動閘極上；若其寬鬆耦合，則控制閘極上之電壓更接近接地。該效應常表達為耦合比，定義為自浮動閘極至所有其它節點之總電容除控制閘極與浮動閘極之間的電容。當至接地之浮動閘極電容較低時，耦合比較高且浮動閘極電位相對較高。對於圖1之記憶體單元A(正被程式化)而言，因為閘極氧化物電容與表面與基板之間之小得多之深空乏層電容串聯，所以至接地之電容非常低。對於圖1之記憶體單元B(正禁止)而言，因為通道具有導電性且源極接地，所以至接地之電容較高，其為閘極氧化物電容。浮動閘極具有控制閘極電壓之較低部分。
然而，電壓VC G 於一定情況下可足夠高以提高無意程式化記憶體單元B之風險。歸因於非常薄之閘極氧化層9及於其導電之前可承受之有限的電壓應力，上述情形便有可能發生。若基板通道7與浮動閘極8之間的電壓超過中間氧化層9可承受之電壓，則導致電子穿透氧化物。因為通道7之電壓係由施加至記憶體單元B之源極區5及/或汲極區6之外部電壓所控制，所以將兩個區之一區或兩個區置於接地電位可導致橫越閘極氧化層9之高場。此是否提高無意之程式化之風險視VC G 之最大位準、介電層9之厚度及其介電常數而定。
若存在該風險，則記憶體單元B之通道區7之電壓可自外部電源偏壓或在施加至控制閘極線11之個別程式化脈衝期間以受控方式增大。自外部電源將源極或汲極偏壓係直接的，儘管並非總是實用的，且增大通道區7為較佳實施例。參看圖4，曲線(A)展示施加至圖1之導線11的程式化脈衝之實例，為了清楚地展示其前邊緣14而擴大了時間刻度。圖4之曲線(B)說明同時施加至記憶體單元B之汲極5的電壓函數，而非將汲極接地或處於某一其它固定電位。於時間t2處，在程式化脈衝(A)之前邊緣已達到某一預定電壓15之後，於汲極5上初始化電壓脈衝(B)。歸因於所驅動之較低量之電容，VD 之脈衝之上升時間可能比VC G 之脈衝之上升時間小得多。
結果為：於時間t1與t2之間，橫越記憶體單元B之介電層9之電壓增加，但該增加係藉由在時間t2處開始增加汲極上之電壓而達成的。意即，不再考慮橫越介電層9之電壓於程式化脈衝期間達到最大值VC G ，因為其係於最大電壓VC G 與VD 之間的差值處達成的，其中VC G 為圖1之控制閘極11上之電壓且VD 為汲極接面5上之電壓。於下文所述之程式化NAND記憶體單元陣列的情形下，藉由通道增大，橫越介電層之電壓可甚至進一步減小。歸因於介電層9之導電性，此顯著減小用於記憶體單元B之任一程式化之電位。使用非如圖4之曲線(B)所示之電壓函數之其它電壓函數(諸如一電壓函數，其電壓VD 於時間t1與t2之間以小於程式化脈衝之前邊緣14之上升速率的上升速率逐漸增大)可獲得相同的結果。
所述之程式化技術之另一優點為：可使單元A之程式化(圖1)自我限制。當電荷於浮動閘極8上增加時，該負電荷抵銷與浮動閘極8耦合之控制線11上的正程式化電壓之效應。當所儲存之電荷足夠用於施加至控制線11之特定電壓時，空乏區12自p－n接面4縮回，此因此停止供應用於程式化之大量電子。
亦應注意到，記憶體單元A及B之選擇性程式化及禁止係同時發生的，而無需於施加程式化脈衝之前處於禁止記憶體單元之第一狀態下。
儘管圖1之實例記憶體單元利用浮動閘極8，但該等單元可使用介電電荷捕集材料作為替代。介電電荷儲存元件之用途已於上文背景技術內作過一般討論。將省略圖1之浮動閘極8，且該介電質夾在至少通道區7中之基板表面3與導體11之間。介電質可為三層ONO，其中於中間氮化物層中捕集電荷。電荷可能大體上統一地沿著電荷捕集介電質(沿著通道區7)而儲存，而非僅儲存於其特定區域中(如使用其它程式化技術而出現之情況)。或者可使用奈米晶體來取代介電電荷捕集材料。
儘管用來作為用於程式化記憶體單元A之電子之源極之n區1於圖1中展示及描述為基板，但其亦可為包含於p基板內之n井。此於下文所述之NAND系統實施中尤其有利，其中於擦除週期期間隔離該相同之n區與p基板。通常，高的正電壓施加至n區，且藉由Fowler－Nordheim穿隧而自浮動閘極或介電儲存區移除電子。使用與p基板分離之隔離的n井有助於在晶片之周邊構造CMOS解碼電路。
此外，圖1之層1及2之一部分或整個厚度可或者形成於磊晶層中，較佳形成於在基板之選定部分上形成的選擇性磊晶層中。
此外，為了增強電子之注入，於p－n接面4之鄰近處可增加n摻雜層1內之摻雜。可藉由離子穿過層2之植入來實現該增加的摻雜，非均衡之該植入作為結構內之深度函數。
關於圖1所述之程式化技術亦可用於儲存多個狀態，且因而可儲存每一電荷儲存元件上之多個位元資料，無論元件為浮動閘極或電荷捕集介電質。於該情形下，電荷儲存於兩個以上區間內之電荷儲存元件上，每一區間指示一元件之儲存狀態。通常使用四個該等區間或三個區間加上擦除狀態，導致每一電荷儲存元件中儲存兩個位元資料。
於NAND陣列中之利用
參看圖5－9，描述特定之非揮發性記憶體系統，其中為了提供特定實例而實施本發明之各種態樣。圖5為快閃記憶體系統之方塊圖。記憶體單元陣列21包括複數個記憶體單元M，該複數個記憶體單元M排列於由行控制電路22、列控制電路23、c－源極控制電路24及c－p井控制電路25控制的矩陣中。行控制電路22連接至記憶體單元陣列21之位元線(BL)以用於讀取儲存於記憶體單元(M)中之資料、用於在程式化操期間判定記憶體單元(M)之狀態及用於控制位元線(BL)之電位位準以促進程式化或禁止程式化。列控制電路23連接至字線(WL)以選擇若干字(WL)線中之一字線，施加讀取電壓，施加與由行控制電路22控制之位元線電位位準組合之程式化電壓，並施加與其上形成有記憶體單元(M)之p型區(圖7中標記為"c－p井"31)之電壓耦合之擦除電壓。c源極控制電路24控制連接至記憶體單元(M)的共同源極線(圖6中標記為"c源極")。c－p井控制電路25控制c－p井電壓。
由行控制電路22讀取出儲存於記憶體單元(M)中之資料，並經由I/O線及資料輸入/輸出緩衝器26而輸出至外部I/O線。經由外部I/O線而將待儲存於記憶體單元中之程式化資料輸入至資料輸入/輸出緩衝器26，並轉移至行控制電路22。外部I/O線連接至控制器40。
將用以控制快閃記憶體裝置之指令資料輸入至指令介面，該指令介面連接至與控制器40連接之外部控制線。指令資料通知快閃記憶體需要何種操作。輸入指令經傳送至狀態機28，該狀態機28控制行控制電路22、列控制電路23、c源極控制電路24及c－p井控制電路25及資料輸入/輸出緩衝器26。狀態機28輸出快閃記憶體之狀態資料。
控制器40與主機系統(諸如個人電腦、數位相機及個人數位助理)連接或可與其連接。由主機起始指令，以諸如將資料儲存或讀取至記憶體陣列21或自記憶體陣列21儲存或讀取資料，並提供或接收該資料。控制器40將該等指令轉換為可由指令電路27解譯及執行之指令訊號。控制器亦通常含有緩衝記憶體，其用於將使用者資料寫入至記憶體陣列或自記憶體陣列讀取使用者資料。典型之記憶體系統包括一包括控制器40之積體電路晶片41，及一或多個積體電路晶片42，每一晶片含有一記憶體陣列及關聯之控制、輸入/輸出及狀態機電路。趨勢為於一或多個積體電路晶片上將系統之記憶體陣列及控制器電路整合於一起。記憶體系統可經嵌入而作為主機系統之部分，或可包括於可移動地插入主機系統之相配插口中的記憶卡中。該卡通常含有整個記憶體系統。或者，然而，可於可移動地彼此連接之獨立的卡中提供控制器及記憶體陣列。於該情形下，記憶卡含有圖5中虛線右邊所說明之相關周邊電路。
參考圖6，其描述記憶體單元陣列21之實例結構。其描述NAND類型之記憶體單元陣列。於特定實例中，記憶體單元(M)被分割成1,024個組塊。同時擦除儲存於每一組塊中之資料。組塊因而為同時可擦除之諸多單元中之最小單位。於每一組塊中，於該實例中，8,512行被劃分成偶數行及奇數行。位元線亦分被劃分成偶數個位元線(BLe)及奇數個位元線(BLo)。於四個記憶體單元之浮動閘極處與每一字線(WL0至WL3)耦合之四個記憶體單元串聯連接以形成NAND單元單位串。一NAND單元單位之端子經由第一選擇電晶體(S)(其閘電極耦合至第一選擇閘極線(SGD))而連接至相應之位元線(BL)，且另一端子經由第二選擇電晶體(S)(其閘電極耦合至第二選擇閘極線(SGS))而連接至c源極。儘管所示之四個浮動閘極電晶體包括於每一單元單位中，但出於簡明起見，更通常使用更多數目之電晶體，諸如8個、16個或甚至32個。
於該特定實例中，於使用者資料讀取及程式化操作期間，同時選擇4,256個單元(M)。所選定之單元(M)具有相同字線(WL)，例如WL2，及相同類型之位元線(BL)，例如偶數個位元線Ble0至Ble4255。因此，可同時讀取或程式化532個位元組之資料。同時讀取或程式化之該等532個位元組之資料形成一邏輯頁。因此，一個組塊可儲存至少八個邏輯頁。當每一記憶體單元(M)儲存兩個字元之資料(即多位準單元)時，一個組塊儲存16頁。當記憶體單元之電荷儲存元件中之每一元件儲存一個位元之資料並使用多狀態操作時，為了儲存兩或多個邏輯頁之資料，可進一步增加沿著每一字線之列中的記憶體單元之數目。於如美國專利申請案公開案第2004/0057283號中所述之另一實施例中，一起程式化一組相鄰之位元線而非如上所述之每隔一位元線進行程式化。
圖7沿著連接於位元線BL與c源極線之間的記憶體單元之兩個串聯串，於位元線(BL)之方向上展示圖6中示意性展示之類型的NAND單元單位之橫截面圖。於p型半導體基板29之表面處形成p型區c－p井31，由n型區30包圍c－p井以電隔離p型基板29與c－p井。n型區30經由第一接觸孔(CB)及n型擴散層介面而連接至由第一金屬M0製成之c－p井線。p型區c－p井31亦經由第一接觸孔(CB)及p型擴散層介面而連接至c－p井線。c－p井線連接至c－p井控制電路25(圖5)。
每一記憶體單元具有：一浮動閘極(FG)，其儲存對應於單元中所儲存之資料的大量電荷；字線(WL)，其形成閘電極；及n型導電性之汲極及源極區32。浮動閘極(FG)經由閘極氧化膜34而形成於c－p井之表面上。字線(WL)經由絕緣膜35(34&35需添加至圖7)而堆疊於浮動閘極(FG)上。源電極經由第二選擇電晶體(S)及第一接觸孔(CB)而連接至由第一金屬(M0)製成之共同源極線(c－源極)。共同源極線連接至圖5之c源極控制電路24。汲電極經由第一選擇電晶體(S)、第一接觸孔(CB)、第一金屬(M0)之中間配線及第二接觸孔(V1)而連接至由第二金屬(M1)製成之位元線(BL)。位元線連接至行控制電路22。
圖8及9於字線(WL2)之方向上分別展示記憶體單元(圖7之截面8－8)及選擇電晶體(圖7之截面9－9)之橫截面圖。由形成於基板中並由隔離材料填充之渠溝隔離每一行與相鄰行，其已知為淺渠溝隔離(STI)。由STI、字線(WL)及中間介電層35使浮動閘極(FG)彼此隔離。因為選擇電晶體(S)之閘電極(SG)以與浮動閘極(FG)及字線(WL)之形成製程步驟相同的形成製程步驟形成，所以其展示一堆疊閘極結構。該兩個選擇閘極線(SG)於其末端處(未圖示)連接在一起。或者，可使用額外的遮罩操作以選擇性地移除分離該等線之絕緣體而於陣列內將其局部連接在一起。
參看圖10，其展示圖6之如上文關於圖1－4所述而操作之兩個串聯連接的NAND記憶體單元串。於該實例中，多串中之一串中之記憶體單元A經程式化，同時禁止沿著該等多串中之另一串中之相同字線WL2的記憶體單元B被程式化。於特定NAND陣列中，依次程式化其記憶體單元，首先為沿著鄰近源極連接之字線WL0之列中的單元，且接著以依序列一次一列方式，沿著WL1之列，接著WL2，接著沿著WL3，等。於該實例中，記憶體單元A及B沿著字線WL2，其意謂沿著字線WL0及WL1之記憶體單元已經被程式化，且沿著字線WL3之記憶體單元保持擦除狀態。當將程式化電壓施加至字線WL2時，將電壓施加至位元線BL0以允許記憶體單元A之程式化，將電壓施加至位元線BL1以禁止記憶體單元B之程式化，同時使用程式化電壓來驅動WL2。C源極線典型被保持在接地電位或小的正電位，以最小化通道與C源極線之間發生洩漏或擊穿的可能性。於其它實施例中，程式化字線之次序可不同。一方法為程式化WL0，接著WL2，接著WL1，且繼續以該方式交替。
如上文關於圖1所述，圖10之記憶體單元A之程式化發生時，其源極區及汲極區處於浮動狀態。因此，包括記憶體單元A之串之汲極側開關電晶體44及源極側開關電晶體45於程式化期間不導電(關閉)。儘管汲極側開關電晶體44之閘極上具有3伏，但其仍不導電，原因為3伏亦被施加至位元線BL0。源極側開關電晶體45不導電，原因為0伏被施加至其閘極。因此開關電晶體44與45之間的整個串之記憶體單元之源極區及汲極區處於浮動狀態。
為了禁止圖10之記憶體單元B之程式化，藉由將不同於施加至位元線BL0之電壓的電壓施加至其位元線BL1，同時使含有記憶體單元B之汲極側開關電晶體46導電(開通)。若BL1被保持在接地電位，且(例如)中間字線(於該情況下僅為WL3)被保持在接地，記憶體單元B之汲極將處於接地電位。即使沿著相鄰記憶體單元B之WL3之記憶體單元係關閉的，因為其尚未被程式化，所以其將零伏自開關電晶體47傳至記憶體單元B之汲極，於具有負臨限值之擦除狀態下亦如此。
如上主要關於圖4所述，非於程式化記憶體單元A之整個週期期間，將記憶體單元B之汲極保持在接地電位，較佳僅於每一程式化脈衝之上升時間之起始部分如此操作，且接著將汲極電壓轉換為某一正電壓。此可藉由起初將BL1之電壓保持在接地且接著僅於圖4之時間t2處將其升至與BL0之電壓相同的電壓而執行。當VC G 之電壓繼續上升，字線(及關聯之源極區及汲極區)下方之通道電位亦隨之升高，藉此減小橫越閘極氧化物之淨場。於t2後不久，當汲極電壓達到選擇閘極上之電壓(小於選擇閘極電晶體之臨限電壓)時，選擇閘極將切斷通道，通道將浮動，且隨著控制閘極繼續上升，通道電位將上升。儘管此使得空乏進入p井，剩餘電壓上升不足以使空乏到達n基板p井接面(圖1之p－n接面4)及將電子注入至浮動閘極上。端視控制閘極電壓中之剩餘上升的量值，橫越浮動閘極氧化物之所得的電場可小於圖1(其中VD 係直接施加至通道的)之結構中所獲得的電場。
NOR陣列中之利用
圖11之方塊圖中一般說明併入本發明之各種態樣之實例記憶體系統。大量個別可定址記憶體單元51排列於列及行之規則陣列中，儘管單元之其它物理排列亦可行。位元線(本文指定沿著單元之陣列51的行而延伸)經由線55與位元線解碼器及驅動器電路53進行電連接。字線(本描述中指定沿著單元之陣列51的列而延伸)經由線57而電連接至字線解碼器及驅動器電路59。選擇閘極(其連接線沿著陣列51中之記憶體單元的行而延伸)經由線63而電連接至選擇閘極線解碼器及驅動器電路61。解碼器53、59及61中之每一解碼器自記憶體控制器67於匯流排65上接收記憶體單元位址。解碼器及驅動器電路亦經由各自的控制及狀態訊號線69、71及73而連接至控制器67。
控制器67經由線75可連接至主機裝置(未圖示)。主機可為個人電腦、筆記型電腦、數位相機、音訊播放器、各種其它手持式電子裝置等。通常於根據若干現有物理及電子標準中之一標準，諸如根據來自PCMCIA、CompactFlashT M 協會、MMCT M 協會、Secure Digital(SD)卡協會等中之一標準之卡中實施圖11之記憶體系統。當以卡格式時，線75於與主機裝置之互補連接器互連之卡上之連接器中終止。許多卡之電介面遵循ATA標準，其中對於主機而言，記憶體系統如同磁碟機一般。亦存在其它記憶體卡介面標準。或者，圖11所示之類型之記憶體系統可嵌入於主機裝置中。
解碼器及驅動器電路53、59及61根據各自之控制及狀態線69、71及73中之控制訊號而於其陣列51之各自之線中產生適當電壓(如於匯流排65上定址)以執行程式化、讀取及擦除功能。任何狀態訊號，包括電壓位準及其它陣列參數皆由陣列51經由相同之控制及狀態線69、71及73而提供至控制器67。電路53內之複數個感應放大器接收指示陣列51內之定址記憶體單元之狀態的電流或電壓位準，且於讀操作期間經由線81將與該等狀態相關的資訊提供給控制器67。為了能並行讀取大量記憶體單元之狀態，通常使用大量感應放大器。於讀取及程式化操作期間，通常經由電路59每次定址一列單元定址而用以存取由電路53及61選擇之定址列中的許多單元。於擦除操作期間，通常將諸多列中之每一列中之所有單元作為用於同時擦除之組塊而一起定址。
圖12及13中展示示例性陣列51之數個記憶體單元，包括以與圖1中所示之記憶體單元A及B之方式相同的方式分別經程式化及禁止之兩個記憶體單元A及B。源極及汲極擴散部分85－87形成於具有p型導電性之共同半導體井89內，且於行方向上擴展且於列方向上隔開。橫截面中所示之浮動閘極延伸橫越記憶體單元之源極區與汲極區之間的記憶體單元之通道延伸。於通道區之剩餘部分上，導電選擇閘極線SG1、SG2及SG3亦於行方向上擴展且於列方向上隔開。此形成記憶體單元之相鄰源極區與汲極區之間的與浮動閘極電晶體之選擇電晶體。介電層(未圖示)位於基板與浮動及選擇閘極之間。於行方向上擴展且於列方向上隔開的導電字線WL1、WL2及WL3於其自之間具有介電層之浮動及選擇閘極上延伸。
於程式化期間，電壓經施加至陣列之選擇閘極線SG1、SG2及SG3以使處於其下方之記憶體單元通道區維持非導電狀態。意即，個別記憶體單元之選擇電晶體係關閉的。通常將選擇閘極線連接至接地電位而實現。經程式化之記憶體單元A之汲極區86允許浮動。將程式化電壓施加至字線WL2，如已關於圖1所述，該程序化電壓通常為於深空乏區中操作記憶體單元A之一系列程式化脈衝。
對於由字線WL2上之相對高之電壓禁止程式化的記憶體單元B而言，電壓同時經施加至其源極/汲極區87，其允許於浮動閘極下方之通道中形成反轉區。該操作已關於圖1而描述。如上所述，施加至源極/汲極區87之電壓亦可與圖4之曲線(B)一致。
當然，較佳同時程式化盡可能多的沿著整個列或字線之記憶體單元。此導致以記憶體單元A之方式同時程式化沿著一列之許多記憶體單元。若系統將擦除狀態識別為若干程式化狀態中之一狀態，則該列之其它記憶體單元將完全不被程式化。如同記憶體單元B一般禁止程式化該等單元。然而，當達到其程式化狀態時，該列之其它單元將如同記憶體單元B一般被禁止程式化，同時繼續程式化該列之其它單元。當沿著該列之所有單元由於皆達到其程式化電荷位準而已被禁止時，則完成該列之程式化操作。
結尾
儘管已關於本發明之示例性實施例描述本發明之各種態樣，但應瞭解，於附加專利申請範圍之整個範疇內給予保護本發明以保護。
1．．．基層/內層
2．．．井
3．．．基板表面
4．．．p－n接面
5．．．源極區
6．．．汲極區
7．．．通道
8．．．浮動閘極
9．．．氧化物薄層
10．．．介電質
11．．．線
12、13．．．空乏區
14．．．前邊緣
15．．．預定電壓
19．．．p型摻雜
21．．．記憶體單元陣列
22．．．行控制電路
23．．．列控制電路
24．．．c源極控制電路
25．．．c－p井控制電路
26．．．資料輸入/輸出緩衝器
27．．．指令電路
28．．．狀態機
29．．．p型半導體基板
30．．．n型區
31．．．p型區c－p井
32．．．汲極及源極區
34．．．閘極氧化膜
35．．．絕緣膜
40．．．控制器
41、42．．．積體電路晶片
44．．．汲極側開關電晶體
45．．．源極側開關電晶體
46．．．汲極側開關電晶體
47．．．開關電晶體
51．．．可定址記憶體單元
53、59、61．．．解碼器及驅動器電路
55、57、63．．．線
65．．．匯流排
67．．．記憶體控制器
69、71、73．．．控制及狀態訊號線
75、81．．．線
85、86、87．．．源極及汲極擴散區
89．．．共同半導體井
101、102、107．．．線
107．．．A氧化物障壁
108．．．電位井
110．．．ONO區
111．．．線
圖1為穿過形成於半導體基板上之記憶體單元陣列的橫截面，其示意性說明當兩個單元之控制閘極連接至共同控制閘極線電壓時，同時程式化一單元禁止及禁止程式化另一單元；圖2為穿過圖1之記憶體單元A之截面A－A的能帶圖；圖3A及3B為不同操作條件下圖1之記憶體單元B之截面B－B的能帶圖；圖4為展示圖1之記憶體單元之實例操作的電壓時序圖，包括電壓曲線(A)及(B)；圖5為第一實例快閃記憶體系統之方塊圖；圖6說明具有NAND架構之圖5之系統的記憶體單元陣列之代表性部分；圖7為沿著圖6之行串之NAND記憶體單元之其半導體積體電路結構的橫截面圖；圖8為於圖7之截面8－8處所截得的圖6之記憶體陣列的另一橫截面圖；圖9為於圖7之截面9－9處所截得的圖6之記憶體陣列的另一橫截面圖；圖10說明操作圖5－9之記憶體系統以程式化其選定之記憶體單元；圖11為第二實例快閃記憶體系統之方塊圖；圖12為具有NOR架構的圖11之系統之記憶體單元陣列之一部分的平面圖；及圖13為沿著其截面13－13所截得的圖12之記憶體單元陣列的橫截面圖。
1．．．基層/內層
2．．．井
3．．．基板表面
4．．．p－n接面
5．．．源極區
6．．．汲極區
7．．．通道
8．．．浮動閘極
9．．．氧化物薄層
10．．．介電質
11．．．線
12、13．．．空乏區
19．．．p型摻雜

Claims (17)

  1. 一種選擇性地程式化與一共同控制閘極線耦合之複數個記憶體單元的方法，其中該等記憶體單元形成於一導電類型之一半導體井內，個別記憶體單元具有：形成於該井之一表面中的一相反導電類型之源極區及汲極區，該等區之間具有一通道區；及一電荷儲存元件，其位於該通道之至少一部分上，該井形成於該相反導電類型之一半導體區中，該方法同時包含：將一程式化電壓施加至該共同控制閘極線，藉由允許沿著該共同控制閘極線之該複數個記憶體單元中之至少某些記憶體單元的源極區及汲極區電浮動，而程式化沿著該共同控制閘極線之該複數個記憶體單元中之至少某些記憶體單元，及藉由將電壓施加至沿著該共同控制閘極線之該複數個記憶體單元中之其它記憶體單元的源極區及汲極區中之至少一者，而禁止沿著該共同控制閘極線之該複數個記憶體單元中之其它記憶體單元的該程式化。
  2. 如請求項1之方法，其中禁止該複數個記憶體單元中之其它記憶體單元之該程式化包括將一電位施加至其源極區及汲極區中之至少一者。
  3. 如請求項1之方法，其中施加一程式化電壓包括將一系列電壓脈衝施加至該共同控制閘極線，且其中禁止該複數個記憶體單元中之其它記憶體單元之該程式化包括將一電壓施加至其源極區及汲極區中之至少一者，該電壓於 該等個別電壓脈衝之一上升時間期間會增加。
  4. 如請求項3之方法，其中施加一電壓包括，以個別電壓脈衝之一上升時間之一部分接著以該上升時間之一剩餘部分期間之一階梯增加的電壓，而將一電位施加至其源極區及汲極區中之至少一者。
  5. 如請求項1之方法，其中該共同控制閘極線為根據一NAND架構之一記憶體單元陣列的複數個字線中之一字線。
  6. 如請求項1之方法，其中該共同控制閘極線為根據一NOR架構之一記憶體單元陣列的複數個字線中之一字線。
  7. 如請求項1之方法，其中將一程式化電壓施加至該共同控制閘極線包括以一方式使得：沿著該共同控制閘極線之該複數個記憶體單元中之該等至少某些單元於其通道區下方以一方式操作於一深空乏模式下，從而正向偏壓於該井與該半導體基板之間的相反導電類型之一介面，以產生用於該深空乏區之電子。
  8. 如請求項1之方法，其中將電壓施加至該複數個記憶體單元中之該等其它記憶體單元之該源極區及汲極區中之至少一者包括以一方式使得促使其通道區之導電類型發生反轉。
  9. 一種在一非揮發性記憶體單元陣列中選擇性地程式化沿著複數個字線之一共同字線的不同串之該等記憶體單元的方法，該非揮發性記憶體單元陣列係形成於一第一導電類型之一半導體基板井中，且該等記憶體單元具有橫 越一第二導電類型之源極區與汲極區之間的其一表面而定位的若干電荷儲存元件，該基板井於具有該第二導電類型之半導體材料之該基板內形成一介面，其中該等記憶體單元排列於複數個串聯連接的串中，且字線延伸橫越該複數個串中之記憶體單元之電荷儲存元件，該方法包含：允許沿著該等字線之一共同字線的一第一群組之該等記憶體單元之該源極區及該汲極區電浮動，將一程式化電壓施加至該共同字線，其足以將電荷自該基板注入該第一群組之該等記憶體單元之該等電荷儲存元件中，及將電壓施加至沿著該共同字線之一第二群組之記憶體單元之該源極區及該汲極區中之至少一者，其足以於將該程式化電壓施加至該共同字線期間禁止其程式化。
  10. 如請求項9之方法，其中將電壓施加至沿著該共同字線之該第二群組之記憶體單元之該源極區及該汲極區中之至少一者包括：經由該等個別串之其它記憶體單元對其施加一電位，該第二群組之記憶體單元為該等個別串之一部分。
  11. 如請求項9之方法，其中施加一程式化電壓包括將連續的電壓脈衝施加至該共同字線，且其中將一電壓施加至該第二群組之記憶體單元的該源極區及該汲極區中之至少一者包括：於該等程式化脈衝之一上升時間期間，起初對其施加一電位且接著施加一於該脈衝期間維持之增加 的正電壓，其中經由該等個別串之其它記憶體單元而將該電壓施加至該第二群組之記憶體單元，該第二群組之記憶體單元為該等個別串之一部分。
  12. 一種可再程式化非揮發性記憶體系統，其包含：複數個記憶體單元，個別記憶體單元具有位於源極區與汲極區之間的一通道區上方之至少一電荷儲存元件，其中該源極區及該汲極區為與一第一導電類型相反之一第二導電類型之一井內的該第一導電類型，該井形成於該第一導電類型之一主體內，該井與該主體之間具有一接面，複數個控制閘極線，其延伸橫越該複數個記憶體單元之該等電荷儲存元件，一第一位址解碼及電壓供應電路，其與該複數個控制閘極線連接，並回應於一將一程式化電壓於一段時間施加至該等控制閘極線之一經定址之控制閘極線的位址，及一第二位址解碼及電壓供應電路，其與該源極區及該汲極區連接，該電路(a)允許於將該程式化電壓施加至該經定址之控制閘極線期間正被程式化之沿著該經定址之控制閘極線的該等記憶體單元之該源極區及該汲極區電浮動，且(b)於將該程式化電壓施加至該經定址之控制閘極線之至少一部分時間期間，將禁止被程式化之沿著該經定址之控制閘極線的該等記憶體單元之該源極區及該汲極區中之至少一者連接至該複數個記憶體單元之外部 的一電壓源。
  13. 如請求項12之記憶體系統，其中該第一電路將該程式化電壓施加為一系列具有受控持續時間之程式化電壓脈衝，且該第二電路將被禁止程式化之該等記憶體單元之該源極區及該汲極區中之至少一者連接至一非零電壓，該非零電壓同時具有該等程式化電壓脈衝但持續時間小於該等程式化電壓脈衝之持續時間。
  14. 如請求項12之記憶體系統，其中該複數個記憶體單元之該等電荷儲存元件包括若干導電性浮動閘極。
  15. 如請求項12之記憶體系統，其中該複數個記憶體單元之該等電荷儲存元件包括非導電性介電電荷捕集材料。
  16. 如請求項12之記憶體系統，其中該複數個記憶體單元於一具有串聯連接的至少八個記憶體單元之複數個串之陣列中連接在一起以形成該陣列之多行，且其中該等控制閘極線延伸橫越多個串中之多列記憶體單元。
  17. 如請求項16之記憶體系統，其中該等多串記憶體單元於其末端處額外含有多個選擇電晶體，且其中該第二電路額外地(a)將含有一經程式化之記憶體單元之該等串之一第一組的一末端連接至一電壓，其使該等串之該末端處之該選擇電晶體不導電，且(b)將含有被禁止程式化之一記憶體單元之該等串之一第二組的一末端連接至一電壓，其使該等串之該末端處之該選擇電晶體導電。
TW094127565A 2004-12-23 2005-08-12 用於程式化非揮發性電荷儲存記憶體單元之基板電子注入技術 TWI391935B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/021,193 US6980471B1 (en) 2004-12-23 2004-12-23 Substrate electron injection techniques for programming non-volatile charge storage memory cells

Publications (2)

Publication Number Publication Date
TW200623137A TW200623137A (en) 2006-07-01
TWI391935B true TWI391935B (zh) 2013-04-01

Family

ID=35482645

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094127565A TWI391935B (zh) 2004-12-23 2005-08-12 用於程式化非揮發性電荷儲存記憶體單元之基板電子注入技術

Country Status (9)

Country Link
US (3) US6980471B1 (zh)
EP (1) EP1829044B1 (zh)
JP (1) JP4195906B2 (zh)
KR (1) KR101018667B1 (zh)
CN (1) CN100547687C (zh)
AT (1) ATE415687T1 (zh)
DE (1) DE602005011333D1 (zh)
TW (1) TWI391935B (zh)
WO (1) WO2006071282A1 (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6917544B2 (en) * 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US6980471B1 (en) * 2004-12-23 2005-12-27 Sandisk Corporation Substrate electron injection techniques for programming non-volatile charge storage memory cells
KR100680462B1 (ko) * 2005-04-11 2007-02-08 주식회사 하이닉스반도체 비휘발성 메모리 장치 및 그것의 핫 일렉트론 프로그램디스터브 방지방법
US7372098B2 (en) 2005-06-16 2008-05-13 Micron Technology, Inc. Low power flash memory devices
JP2007035214A (ja) * 2005-07-29 2007-02-08 Renesas Technology Corp 不揮発性半導体記憶装置
US8291295B2 (en) 2005-09-26 2012-10-16 Sandisk Il Ltd. NAND flash memory controller exporting a NAND interface
US7631245B2 (en) * 2005-09-26 2009-12-08 Sandisk Il Ltd. NAND flash memory controller exporting a NAND interface
US7362610B1 (en) * 2005-12-27 2008-04-22 Actel Corporation Programming method for non-volatile memory and non-volatile memory-based programmable logic device
US7436708B2 (en) * 2006-03-01 2008-10-14 Micron Technology, Inc. NAND memory device column charging
US20080046641A1 (en) * 2006-08-21 2008-02-21 Sandisk Il Ltd. NAND flash memory controller exporting a logical sector-based interface
US20080046630A1 (en) * 2006-08-21 2008-02-21 Sandisk Il Ltd. NAND flash memory controller exporting a logical sector-based interface
US7961511B2 (en) * 2006-09-26 2011-06-14 Sandisk Corporation Hybrid programming methods and systems for non-volatile memory storage elements
US8208300B2 (en) * 2008-01-08 2012-06-26 Spansion Israel Ltd Non-volatile memory cell with injector
KR20090120205A (ko) * 2008-05-19 2009-11-24 삼성전자주식회사 플래시 메모리 장치 및 그것의 동작 방법
WO2009154799A1 (en) * 2008-06-20 2009-12-23 Aplus Flash Technology, Inc. An apparatus and method for inhibiting excess leakage current in unselected nonvolatile memory cells in an array
JP5462461B2 (ja) * 2008-09-30 2014-04-02 株式会社東芝 不揮発性半導体記憶装置及びその駆動方法
US8316201B2 (en) * 2008-12-18 2012-11-20 Sandisk Il Ltd. Methods for executing a command to write data from a source location to a destination location in a memory device
CN101465161A (zh) * 2008-12-30 2009-06-24 上海宏力半导体制造有限公司 共享字线的分栅式闪存
US8692310B2 (en) 2009-02-09 2014-04-08 Spansion Llc Gate fringing effect based channel formation for semiconductor device
JP2011023705A (ja) * 2009-06-18 2011-02-03 Toshiba Corp 不揮発性半導体記憶装置
US8325529B2 (en) * 2009-08-03 2012-12-04 Sandisk Technologies Inc. Bit-line connections for non-volatile storage
JP5025703B2 (ja) * 2009-09-25 2012-09-12 株式会社東芝 不揮発性半導体記憶装置
US8443263B2 (en) * 2009-12-30 2013-05-14 Sandisk Technologies Inc. Method and controller for performing a copy-back operation
US8595411B2 (en) * 2009-12-30 2013-11-26 Sandisk Technologies Inc. Method and controller for performing a sequence of commands
US8531886B2 (en) 2010-06-10 2013-09-10 Macronix International Co., Ltd. Hot carrier programming in NAND flash
US8947939B2 (en) 2010-09-30 2015-02-03 Macronix International Co., Ltd. Low voltage programming in NAND flash
CN102298971B (zh) * 2011-08-29 2014-05-21 南京大学 一种非挥发性快闪存储器高密度多值存储的操作方法
US8842479B2 (en) 2011-10-11 2014-09-23 Macronix International Co., Ltd. Low voltage programming in NAND flash with two stage source side bias
US8942034B2 (en) 2013-02-05 2015-01-27 Qualcomm Incorporated System and method of programming a memory cell
KR20150049908A (ko) * 2013-10-31 2015-05-08 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 소거 방법
US9558804B2 (en) * 2014-07-23 2017-01-31 Namlab Ggmbh Charge storage ferroelectric memory hybrid and erase scheme
US9972391B2 (en) 2014-12-17 2018-05-15 Micron Technology, Inc. Apparatus, systems, and methods to operate a memory
TWI576846B (zh) * 2014-12-17 2017-04-01 慧榮科技股份有限公司 快閃記憶體的資料寫入方法與其控制裝置
US9449707B2 (en) 2014-12-19 2016-09-20 Freescale Semiconductor, Inc. Systems and methods to mitigate program gate disturb in split-gate flash cell arrays
CN105428363B (zh) * 2015-11-09 2017-10-27 中国人民解放军国防科学技术大学 一种电可擦除编程非挥发性存储器及操作方法
SG10201701689UA (en) * 2016-03-18 2017-10-30 Semiconductor Energy Lab Semiconductor device, semiconductor wafer, and electronic device
JP2018022543A (ja) * 2016-08-05 2018-02-08 ルネサスエレクトロニクス株式会社 半導体装置
US10282108B2 (en) * 2016-08-31 2019-05-07 Micron Technology, Inc. Hybrid memory device using different types of capacitors
US10896979B2 (en) * 2017-09-28 2021-01-19 International Business Machines Corporation Compact vertical injection punch through floating gate analog memory and a manufacture thereof
CN112201295B (zh) * 2020-09-11 2021-09-17 中天弘宇集成电路有限责任公司 Nand闪存编程方法
CN112201286B (zh) * 2020-09-11 2021-06-18 中天弘宇集成电路有限责任公司 快闪存储器的编程方法
JP2023139826A (ja) * 2022-03-22 2023-10-04 キオクシア株式会社 基板及びメモリシステム

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5777923A (en) * 1996-06-17 1998-07-07 Aplus Integrated Circuits, Inc. Flash memory read/write controller
JP2000353391A (ja) * 1999-06-10 2000-12-19 Sharp Corp 不揮発性半導体記憶装置の消去方式
US6201732B1 (en) * 1997-01-02 2001-03-13 John M. Caywood Low voltage single CMOS electrically erasable read-only memory
TW452796B (en) * 1998-02-16 2001-09-01 Hitachi Ltd Semiconductor apparatus, memory card, and data processing system
US6345000B1 (en) * 1997-04-16 2002-02-05 Sandisk Corporation Flash memory permitting simultaneous read/write and erase operations in a single memory array
US6381670B1 (en) * 1997-01-07 2002-04-30 Aplus Flash Technology, Inc. Flash memory array having maximum and minimum threshold voltage detection for eliminating over-erasure problem and enhancing write operation
US6570787B1 (en) * 2002-04-19 2003-05-27 Advanced Micro Devices, Inc. Programming with floating source for low power, low leakage and high density flash memory devices
US6594178B2 (en) * 2001-01-10 2003-07-15 Samsung Electronics Co., Ltd. Method for optimizing distribution profile of cell threshold voltages in NAND-type flash memory device
US6620682B1 (en) * 2001-02-27 2003-09-16 Aplus Flash Technology, Inc. Set of three level concurrent word line bias conditions for a nor type flash memory array
TW574697B (en) * 2001-09-27 2004-02-01 Sharp Kk Bit line control decoder circuit, virtual ground type nonvolatile semiconductor storage device provided with the decoder circuit, and data read method of virtual ground type nonvolatile semiconductor storage device
US20040124466A1 (en) * 2002-12-31 2004-07-01 Walker Andrew J. Method for fabricating programmable memory array structures incorporating series-connected transistor strings
US20040165443A1 (en) * 2002-10-28 2004-08-26 Eliyahou Harari Flash memory cell arrays having dual control gates per memory cell charge storage element

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2645585B2 (ja) 1989-03-10 1997-08-25 工業技術院長 半導体不揮発性メモリ及びその書き込み方法
JPS4844581B1 (zh) * 1969-03-15 1973-12-25
JPS5321984B2 (zh) * 1973-07-13 1978-07-06
US4163985A (en) 1977-09-30 1979-08-07 The United States Of America As Represented By The Secretary Of The Air Force Nonvolatile punch through memory cell with buried n+ region in channel
JPS5864068A (ja) 1981-10-14 1983-04-16 Agency Of Ind Science & Technol 不揮発性半導体メモリの書き込み方法
JPS59111370A (ja) 1982-12-16 1984-06-27 Seiko Instr & Electronics Ltd 不揮発性半導体メモリ
JPS59161873A (ja) 1983-03-07 1984-09-12 Agency Of Ind Science & Technol 半導体不揮発性メモリ
JPS6317241A (ja) 1986-07-08 1988-01-25 Sumitomo Electric Ind Ltd 光フアイバの製造方法及び装置
JPS63172471A (ja) 1987-01-12 1988-07-16 Agency Of Ind Science & Technol 不揮発性メモリへの書き込み方法
US5095344A (en) 1988-06-08 1992-03-10 Eliyahou Harari Highly compact eprom and flash eeprom devices
US5043940A (en) 1988-06-08 1991-08-27 Eliyahou Harari Flash EEPROM memory systems having multistate storage cells
JP2529885B2 (ja) 1989-03-10 1996-09-04 工業技術院長 半導体メモリ及びその動作方法
US5070032A (en) 1989-03-15 1991-12-03 Sundisk Corporation Method of making dense flash eeprom semiconductor memory structures
US5216269A (en) 1989-03-31 1993-06-01 U.S. Philips Corp. Electrically-programmable semiconductor memories with buried injector region
EP0393737B1 (en) 1989-03-31 1995-06-07 Koninklijke Philips Electronics N.V. Electrically-programmable semiconductor memories
US5172338B1 (en) 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
EP0399261B1 (en) 1989-05-24 1995-03-15 Texas Instruments Incorporated Band-to-band induced substrate hot electron injection
US5343063A (en) 1990-12-18 1994-08-30 Sundisk Corporation Dense vertical programmable read only memory cell structure and processes for making them
US5739569A (en) 1991-05-15 1998-04-14 Texas Instruments Incorporated Non-volatile memory cell with oxide and nitride tunneling layers
JPH0559955U (ja) * 1992-01-09 1993-08-06 株式会社村田製作所 圧電共振器
US5313421A (en) 1992-01-14 1994-05-17 Sundisk Corporation EEPROM with split gate source side injection
US5315541A (en) 1992-07-24 1994-05-24 Sundisk Corporation Segmented column memory array
US5555204A (en) 1993-06-29 1996-09-10 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
KR0169267B1 (ko) 1993-09-21 1999-02-01 사토 후미오 불휘발성 반도체 기억장치
US5573449A (en) * 1994-03-16 1996-11-12 The Gleason Works Threaded grinding wheel, method of dressing, and grinding a workpiece therewith
US5661053A (en) 1994-05-25 1997-08-26 Sandisk Corporation Method of making dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers
US5594685A (en) 1994-12-16 1997-01-14 National Semiconductor Corporation Method for programming a single EPROM or flash memory cell to store multiple bits of data that utilizes a punchthrough current
US5808937A (en) 1994-12-16 1998-09-15 National Semiconductor Corporation Self-convergent method for programming FLASH and EEPROM memory cells that moves the threshold voltage from an erased threshold voltage range to one of a plurality of programmed threshold voltage ranges
JPH08263992A (ja) 1995-03-24 1996-10-11 Sharp Corp 不揮発性半導体記憶装置の書き込み方法
US5691939A (en) * 1995-12-07 1997-11-25 Programmable Microelectronics Corporation Triple poly PMOS flash memory cell
US5706227A (en) * 1995-12-07 1998-01-06 Programmable Microelectronics Corporation Double poly split gate PMOS flash memory cell
US5703808A (en) * 1996-02-21 1997-12-30 Motorola, Inc. Non-volatile memory cell and method of programming
US5903495A (en) 1996-03-18 1999-05-11 Kabushiki Kaisha Toshiba Semiconductor device and memory system
US5998826A (en) 1996-09-05 1999-12-07 Macronix International Co., Ltd. Triple well floating gate memory and operating method with isolated channel program, preprogram and erase processes
US5896315A (en) 1997-04-11 1999-04-20 Programmable Silicon Solutions Nonvolatile memory
US5867425A (en) 1997-04-11 1999-02-02 Wong; Ting-Wah Nonvolatile memory capable of using substrate hot electron injection
US6026017A (en) 1997-04-11 2000-02-15 Programmable Silicon Solutions Compact nonvolatile memory
JP3727449B2 (ja) 1997-09-30 2005-12-14 シャープ株式会社 半導体ナノ結晶の製造方法
TW354682U (en) 1998-01-12 1999-03-11 Worldwide Semiconductor Mfg Fast flash and erasable RAM
US6188604B1 (en) * 1998-03-02 2001-02-13 Amic Technology, Inc. Flash memory cell & array with improved pre-program and erase characteristics
JP5048177B2 (ja) * 1998-05-15 2012-10-17 中外製薬株式会社 放出制御製剤
US5978269A (en) * 1998-08-17 1999-11-02 National Semiconductor Corporation Apparatus and method for lowering the potential barrier across the source-to-well junction during the programming of non-volatile memory cells
US6281075B1 (en) 1999-01-27 2001-08-28 Sandisk Corporation Method of controlling of floating gate oxide growth by use of an oxygen barrier
US6091635A (en) 1999-03-24 2000-07-18 Worldwide Semiconductor Manufacturing Corporation Electron injection method for substrate-hot-electron program and erase VT tightening for ETOX cell
US6133604A (en) 1999-04-20 2000-10-17 Taiwan Semiconductor Manufacturing Corporation NOR array architecture and operation methods for ETOX cells capable of full EEPROM functions
US6060742A (en) 1999-06-16 2000-05-09 Worldwide Semiconductor Manufacturing Corporation ETOX cell having bipolar electron injection for substrate-hot-electron program
TW480736B (en) 1999-06-24 2002-03-21 Taiwan Semiconductor Mfg Program and erase method of flash memory
JP3863330B2 (ja) 1999-09-28 2006-12-27 株式会社東芝 不揮発性半導体メモリ
JP3631463B2 (ja) 2001-12-27 2005-03-23 株式会社東芝 不揮発性半導体記憶装置
US6441428B1 (en) 2001-03-19 2002-08-27 Micron Technology, Inc. One-sided floating-gate memory cell
US6522580B2 (en) 2001-06-27 2003-02-18 Sandisk Corporation Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states
US6456528B1 (en) 2001-09-17 2002-09-24 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
US6656792B2 (en) 2001-10-19 2003-12-02 Chartered Semiconductor Manufacturing Ltd Nanocrystal flash memory device and manufacturing method therefor
US6925007B2 (en) 2001-10-31 2005-08-02 Sandisk Corporation Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements
US6771536B2 (en) 2002-02-27 2004-08-03 Sandisk Corporation Operating techniques for reducing program and read disturbs of a non-volatile memory
EP1376698A1 (en) 2002-06-25 2004-01-02 STMicroelectronics S.r.l. Electrically erasable and programable non-volatile memory cell
US6781877B2 (en) 2002-09-06 2004-08-24 Sandisk Corporation Techniques for reducing effects of coupling between storage elements of adjacent rows of memory cells
US6891753B2 (en) 2002-09-24 2005-05-10 Sandisk Corporation Highly compact non-volatile memory and method therefor with internal serial buses
US7259984B2 (en) 2002-11-26 2007-08-21 Cornell Research Foundation, Inc. Multibit metal nanocrystal memories and fabrication
US6980471B1 (en) * 2004-12-23 2005-12-27 Sandisk Corporation Substrate electron injection techniques for programming non-volatile charge storage memory cells

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5777923A (en) * 1996-06-17 1998-07-07 Aplus Integrated Circuits, Inc. Flash memory read/write controller
US6201732B1 (en) * 1997-01-02 2001-03-13 John M. Caywood Low voltage single CMOS electrically erasable read-only memory
US6381670B1 (en) * 1997-01-07 2002-04-30 Aplus Flash Technology, Inc. Flash memory array having maximum and minimum threshold voltage detection for eliminating over-erasure problem and enhancing write operation
US6345000B1 (en) * 1997-04-16 2002-02-05 Sandisk Corporation Flash memory permitting simultaneous read/write and erase operations in a single memory array
TW452796B (en) * 1998-02-16 2001-09-01 Hitachi Ltd Semiconductor apparatus, memory card, and data processing system
JP2000353391A (ja) * 1999-06-10 2000-12-19 Sharp Corp 不揮発性半導体記憶装置の消去方式
US6594178B2 (en) * 2001-01-10 2003-07-15 Samsung Electronics Co., Ltd. Method for optimizing distribution profile of cell threshold voltages in NAND-type flash memory device
US6620682B1 (en) * 2001-02-27 2003-09-16 Aplus Flash Technology, Inc. Set of three level concurrent word line bias conditions for a nor type flash memory array
TW574697B (en) * 2001-09-27 2004-02-01 Sharp Kk Bit line control decoder circuit, virtual ground type nonvolatile semiconductor storage device provided with the decoder circuit, and data read method of virtual ground type nonvolatile semiconductor storage device
US6570787B1 (en) * 2002-04-19 2003-05-27 Advanced Micro Devices, Inc. Programming with floating source for low power, low leakage and high density flash memory devices
US20040165443A1 (en) * 2002-10-28 2004-08-26 Eliyahou Harari Flash memory cell arrays having dual control gates per memory cell charge storage element
US20040124466A1 (en) * 2002-12-31 2004-07-01 Walker Andrew J. Method for fabricating programmable memory array structures incorporating series-connected transistor strings

Also Published As

Publication number Publication date
CN100547687C (zh) 2009-10-07
US7230847B2 (en) 2007-06-12
EP1829044A1 (en) 2007-09-05
EP1829044B1 (en) 2008-11-26
JP2008525932A (ja) 2008-07-17
KR20070108143A (ko) 2007-11-08
US20070217264A1 (en) 2007-09-20
US7443736B2 (en) 2008-10-28
JP4195906B2 (ja) 2008-12-17
KR101018667B1 (ko) 2011-03-04
ATE415687T1 (de) 2008-12-15
US20060139998A1 (en) 2006-06-29
DE602005011333D1 (de) 2009-01-08
WO2006071282A1 (en) 2006-07-06
CN101120416A (zh) 2008-02-06
TW200623137A (en) 2006-07-01
US6980471B1 (en) 2005-12-27

Similar Documents

Publication Publication Date Title
TWI391935B (zh) 用於程式化非揮發性電荷儲存記憶體單元之基板電子注入技術
US7790562B2 (en) Method for angular doping of source and drain regions for odd and even NAND blocks
US7075146B2 (en) 4F2 EEPROM NROM memory arrays with vertical devices
KR101274207B1 (ko) 비휘발성 메모리 소자의 동작 방법
US8218370B2 (en) Memory array of floating gate-based non-volatile memory cells
WO2012096841A2 (en) Memory devices incorporating strings of memory cells having string select gates, and methods of forming the same
WO2012096838A2 (en) Memory devices incorporating strings of memory cells having string select gates, and methods of operating and forming the same
US6653682B1 (en) Non-volatile electrically alterable semiconductor memory device
US20110075489A1 (en) Non-volatile semiconductor memory device
US9356105B1 (en) Ring gate transistor design for flash memory
CN1287463C (zh) 包含个别可寻址存储单元之存储单元阵列及其制造方法
US20080165588A1 (en) Reset method of non-volatile memory
KR20060070724A (ko) 플래쉬 메모리 소자의 프로그램 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees