[go: up one dir, main page]

CN112201286B - 快闪存储器的编程方法 - Google Patents

快闪存储器的编程方法 Download PDF

Info

Publication number
CN112201286B
CN112201286B CN202010954474.5A CN202010954474A CN112201286B CN 112201286 B CN112201286 B CN 112201286B CN 202010954474 A CN202010954474 A CN 202010954474A CN 112201286 B CN112201286 B CN 112201286B
Authority
CN
China
Prior art keywords
flash memory
programming
substrate
gate
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010954474.5A
Other languages
English (en)
Other versions
CN112201286A (zh
Inventor
聂虹
陈精纬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Flash Co Ltd
Original Assignee
China Flash Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Flash Co Ltd filed Critical China Flash Co Ltd
Priority to CN202010954474.5A priority Critical patent/CN112201286B/zh
Priority to JP2020185439A priority patent/JP6838192B1/ja
Priority to KR1020200147525A priority patent/KR102266651B1/ko
Publication of CN112201286A publication Critical patent/CN112201286A/zh
Application granted granted Critical
Publication of CN112201286B publication Critical patent/CN112201286B/zh
Priority to TW110125941A priority patent/TWI804921B/zh
Priority to US17/458,186 priority patent/US11468951B2/en
Priority to US17/576,985 priority patent/US11875857B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H10D30/691—IGFETs having charge trapping gate insulators, e.g. MNOS transistors having more than two programming levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/681—Floating-gate IGFETs having only two programming levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供一种快闪存储器的编程方法，包括：提供一具有浮栅的闪存结构，将闪存结构的源极浮空；在漏极及衬底分别施加电压，形成电场，产生电子空穴对，形成一次电子，其中，施加于衬底的电压小于施加于漏极的电压；在预设时间内，空穴在电场作用下向下做加速度运动并撞击闪存结构中的衬底，产生二次电子；在栅极及衬底分别施加电压，施加于衬底的电压小于施加于栅极的电压，使二次电子在垂直方向电场作用下形成三次电子注入浮栅中，完成编程操作。本发明通过编程电压操作方式的改进优化，形成三次电子激发进行编程，可以提高编程效率，降低功耗，编程读取电流大，对隧穿氧化层损伤小；同时能避免本体贯通效应，为闪存进一步微缩创造条件。

Description

快闪存储器的编程方法
技术领域
本发明涉及存储器领域，特别是涉及一种快闪存储器的编程方法。
背景技术
在半导体器件中非易失存储器(Non-volatile memory，简称NVM)的应用十分广泛。它的特点是在断电后还能保存存储的数据。最早的非易失存储器是EPROM(ErasableProgrammable Read Only Memory)。它编程采用热电子注入，擦除用UV紫外光。但这种器件需用石英玻璃进行UV紫外光擦除，成本高昂。
为了降低制造成本，发明了利用FN隧穿效应进行电学擦除的EEPROM(electrically erasable programmable read only memory)。当电子注入并存储于浮栅中时代表信息“0”，当电子从浮栅中被擦除时代表信息“1”。EEPROM的成本比EPROM低，缺点是编程和擦除需一个字节一个字节(byte)进行，速度很慢。
为了提高器件读取速度，在EEPROM的器件结构上改进了电路设计，使很多个存储单元(cell)能同时进行编程和擦除的动作，这就是现在常用的快闪存储器(Flash EEPROM，简称flash或闪存)。
快闪存储器(Flash memory)现在已经被广泛应用在各种存储介质上(诸如智能卡，存储卡等)，是一种非常重要的半导体器件。最经典的闪存结构为ETOX(EEPROM withTunnel OXide)结构，其采用热电子注入(HCI：Hot Carrier Injection)方式进行编程。
由于热电子注入(HCI)的物理机理，产生的热电子是基于幸运电子模型(LuckyElectron)注入，编程效率较低(一般在50％左右)。由于效率较低，需要增加电压来提升编程效率，造成闪存器件功耗大。而且由于热电子效应本身存在本体贯通效应(PunchThrough)，当闪存栅长低于110纳米时候容易发生本体贯通效应，限制了器件的进一步微缩。
为了解决这些缺陷，NXP(恩智浦半导体公司)发明了基于FN(Fowler–Nordheim)隧穿编程方式的2T结构闪存，Hsu etal等发明P型沟道闪存，它基于带间隧穿(BTBT：Band-to-Band)的编程方式。但这些器件由于主要采用量子隧穿的物理方式，存在编程读取电流较小的缺点，同时这些编程方式对于隧穿氧化层(Tunnel Oxide)损伤较大，对于闪存器件的可靠性也是很大的挑战。
因此，提出一种编程效率高、功耗小、不影响器件进一步微缩、编程读取电流大、对隧穿氧化层损伤小的快闪存储器的编程方法，已成为本领域技术人员亟待解决的问题之一。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种快闪存储器的编程方法，用于解决现有技术中编程方法的编程效率低、功耗大、影响器件进一步微缩、编程读取电流小、对隧穿氧化层损伤大等问题。
为实现上述目的及其他相关目的，本发明提供一种快闪存储器的编程方法，所述快闪存储器的编程方法至少包括：
S1)提供一具有浮栅的闪存结构，将所述闪存结构的源极浮空；
S2)在所述闪存结构的漏极及衬底分别施加电压，形成电场，产生电子空穴对，形成一次电子，其中，施加于衬底的电压小于施加于漏极的电压；
S3)在预设时间内，空穴在电场作用下向下做加速度运动并撞击所述闪存结构中的衬底，产生二次电子；
S4)在所述闪存结构的栅极及衬底分别施加电压，施加于衬底的电压小于施加于栅极的电压，使所述二次电子在垂直方向电场作用下形成三次电子注入所述闪存结构的浮栅中，完成编程操作。
可选地，所述闪存结构包括ETOX结构、1.5T结构、2T结构或EEPROM结构。
可选地，步骤S2)中施加于漏极及衬底的电压差不小于4V。
可选地，步骤S3)中所述预设时间设定为10ns-100ns。
可选地，步骤S4)中施加于栅极及衬底的电压差不小于7V。
更可选地，在步骤S1)之前还包括对所述闪存结构进行预擦除以清除所述浮栅中残存的电荷。
更可选地，预擦除的方法包括：在所述闪存结构的栅极及衬底分别施加电压，施加于衬底的电压大于施加于栅极的电压。
更可选地，施加于栅极及衬底的电压差不小于10V。
如上所述，本发明的快闪存储器的编程方法，具有以下有益效果：
本发明的快闪存储器的编程方法通过编程电压操作方式的改进优化，形成三次电子激发进行编程，可以提高编程效率，降低功耗，编程读取电流大，对隧穿氧化层损伤小；同时能避免本体贯通效应，为闪存进一步微缩创造条件。
附图说明
图1显示为本发明的快闪存储器的编程方法的流程示意图。
图2显示为ETOX结构的闪存示意图。
图3显示为本发明的快闪存储器的编程方法中源极浮空的操作示意图。
图4显示为本发明的快闪存储器的编程方法中预擦除的操作示意图。
图5显示为本发明的快闪存储器的编程方法中形成一次电子的操作示意图。
图6显示为本发明的快闪存储器的编程方法中三次电子进入浮栅的操作示意图。
图7显示为现有ETOX结构的编程原理示意图。
图8显示为本发明的快闪存储器的编程方法的原理示意图。
元件标号说明
1-衬底区域；2-源区；3-漏区；4-隧穿氧化层；5-浮栅；6-介电氧化层；7-控制栅；S1～S4-步骤。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1所示，本发明提供一种快闪存储器的编程方法，所述快闪存储器的编程方法包括：
S1)提供一具有浮栅的闪存结构，将所述闪存结构的源极浮空。
具体地，首先提供一闪存结构，所述闪存结构具有浮栅，所述闪存结构包括但不限于ETOX结构(即1T结构)、1.5T结构(Split Gate分裂栅结构)、2T结构或EEPROM结构，在此不一一图示列举。作为示例，本实施例以ETOX结构为例，如图2所示，经典的ETOX结构包括衬底区域1，形成与所述衬底区域1内的源区2及漏区3，以及依次形成于所述衬底区域1上的隧穿氧化层4、浮栅5、介电氧化层6和控制栅7，在本实施例中，所述衬底区域1为P型衬底，所述源区2及所述漏区3为N型掺杂区。
需要说明的是，任意具有浮栅的闪存结构均适用于本发明的快闪存储器的编程方法，不以本实施例列举的ETOX结构为限。
具体地，如图3所示，对所述闪存结构的源极Source进行浮空处理(此时，源极Source上的电压VS视为Floating)，在编程的时候源极Source不加电压，不会产生电场，可避免出现本体贯通效应，因此，可将闪存结构的栅长做到低于110nm，进一步微缩所述闪存结构的尺寸。
作为本发明的另一种实现方式，在执行步骤S1)前，还包括对所述闪存结构进行预擦除以清除所述浮栅5中残存的电荷。工艺制造过程或环境静电因素等原因会在所述浮栅5中累积电荷，因此，在执行步骤S1)之前可先进行预擦除，消除残余电荷对后续操作的影响。具体地，如图4所示，在所述闪存结构的栅极Gate及衬底Bulk分别施加电压，施加于衬底Bulk的电压VB大于施加于栅极Gate的电压VG；作为示例，施加于栅极Gate及衬底Bulk的电压差不小于10V，可选地，施加于衬底Bulk的电压VB设置为15V，施加于栅极Gate的电压VG设置为0V。在实际使用中，可基于需要设置VB及VG的电压值及两者的压差(包括但不限于VB＝10V，VG＝-5V；或者，VB＝8V，VG＝-1V)，能清除所述浮栅5中残存的电荷以对后续操作不产生影响即可，不以本实施例为限。
需要说明的是，在能确保所述浮栅5中残存的电荷不影响后续操作的情况下，可以去除预擦除的步骤，不以本实施例为限。另外，任意可实现预擦除的方法仅适用于本发明，不以本实施例为限。
S2)在所述闪存结构的漏极Drain及衬底Bulk分别施加电压，形成电场，产生电子空穴对，形成一次电子，其中，施加于衬底Bulk的电压小于施加于漏极Drain的电压，施加于漏极Drain及衬底Bulk的电压差不小于10V。
具体地，如图5所示，在所述闪存结构的漏极Drain施加电压VD，在所述闪存结构的衬底Bulk施加电压VB，所述闪存结构的漏极Drain及衬底Bulk之间存在压差并形成电场。作为示例，施加于漏极Drain及衬底Bulk的电压差不小于4V(包括但不限于4.3V、5V、6V、7V、8V)，可选地，施加于衬底Bulk的电压VB设置为-2V，施加于漏极Drain的电压VD设置为10V。在实际使用中，可基于实际需要设置VB及VD的电压值及两者的压差(包括但不限于VB＝-2V，VG＝4.5V；或VB＝0V，VG＝6V)，能产生一个强电场进而得到电子空穴对即可，不以本实施例为限。
S3)在预设时间内，空穴在电场作用下向下做加速度运动并撞击所述闪存结构中的衬底，产生二次电子。
具体地，作为示例，所述预设时间设定为10ns-100ns，在实际使用中，可基于电场强度等因素调整所述预设时间，能产生本发明所需的二次电子即可，不以本实施例为限。
具体地，在所述预设时间内，加速运动较重的空穴撞击衬底，并产生较轻的电子，即二次电子。
S4)在所述闪存结构的栅极Gate及衬底Bulk分别施加电压，施加于衬底Bulk的电压小于施加于栅极Gate的电压，使所述二次电子在垂直方向电场作用下形成三次电子注入所述闪存结构的浮栅5中，完成编程操作。
具体地，如图6所示，在所述闪存结构的栅极Gate施加电压VG，在所述闪存结构的衬底Bulk施加电压VB，所述闪存结构的栅极Gate及衬底Bulk之间存在压差并形成垂直方向上的电场。作为示例，施加于栅极Gate及衬底Bulk的电压差不小于7V，可选地，施加于衬底Bulk的电压VB设置为0V，施加于栅极Gate的电压VG设置为7V。在实际使用中，可基于实际需要设置VB及VG的电压值及两者的压差(包括但不限于VB＝0V，VG＝6V)，保证电子能够得到足够的动能克服Si-Oxide势垒，穿过所述隧穿氧化层4进入所述浮栅5即可，不以本实施例为限。
如图7所示，现有的ETOX结构采用热电子注入方式进行编程，电荷存在浮栅里，电压加在控制栅上，编程时在漏极上加电压，产生热电子e，在栅极加电压，通过介电氧化层耦合电压在浮栅上，产生电势，帮助电子克服势垒(Energy Barrier)通过隧穿氧化层注入进浮栅，完成编程。存在编程效率低、闪存器件功耗大及本体贯通效应等问题。
如图8所示，本发明的快闪存储器的编程方法首先产生横向电场，产生电子空穴对，并形成一次电子向漏极移动；然后一次电子碰撞漏区的侧壁使空穴向下做加速度运动并撞击衬底形成二次电子；最后在栅极上施加电压使二次电子在纵向电场作用下形成三次电子注入浮栅中，完成编程操作。
本发明的快闪存储器的编程方法基于三次电子碰撞原理，同时形成横向和纵向的电场；通过三次电子激发进行编程，三次电子在垂直方向的电场中以垂直的方式进入浮栅，可以提高编程效率，降低功耗，且编程读取电流大，对隧穿氧化层损伤小。同时编程过程中源极始终处于浮空状态，能避免本体贯通效应，为闪存进一步微缩创造条件。
综上所述，本发明提供一种快闪存储器的编程方法，包括：提供一具有浮栅的闪存结构，将所述闪存结构的源极浮空；在所述闪存结构的漏极及衬底分别施加电压，形成电场，产生电子空穴对，形成一次电子，其中，施加于衬底的电压小于施加于漏极的电压；在预设时间内，空穴在电场作用下向下做加速度运动并撞击所述闪存结构中的衬底，产生二次电子；在所述闪存结构的栅极及衬底分别施加电压，施加于衬底的电压小于施加于栅极的电压，使所述二次电子在垂直方向电场作用下形成三次电子注入所述闪存结构的浮栅中，完成编程操作。本发明的快闪存储器的编程方法通过编程电压操作方式的改进优化，形成三次电子激发进行编程，可以提高编程效率，降低功耗，编程读取电流大，对隧穿氧化层损伤小；同时能避免本体贯通效应，为闪存进一步微缩创造条件。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种快闪存储器的编程方法，其特征在于，所述快闪存储器的编程方法至少包括：
S1)提供一具有浮栅的闪存结构，将所述闪存结构的源极浮空；
S2)在所述闪存结构的漏极及衬底分别施加电压，形成电场，产生电子空穴对，形成一次电子，其中，施加于衬底的电压小于施加于漏极的电压；
S3)在预设时间内，空穴在电场作用下向下做加速度运动并撞击所述闪存结构中的衬底，产生二次电子；
S4)在所述闪存结构的栅极及衬底分别施加电压，施加于衬底的电压小于施加于栅极的电压，使所述二次电子在垂直方向电场作用下形成三次电子注入所述闪存结构的浮栅中，完成编程操作。
2.根据权利要求1所述的快闪存储器的编程方法，其特征在于：所述闪存结构包括ETOX结构、1.5T结构、2T结构或EEPROM结构。
3.根据权利要求1所述的快闪存储器的编程方法，其特征在于：步骤S2)中施加于漏极及衬底的电压差不小于4V。
4.根据权利要求1所述的快闪存储器的编程方法，其特征在于：步骤S3)中所述预设时间设定为10ns-100ns。
5.根据权利要求1所述的快闪存储器的编程方法，其特征在于：步骤S4)中施加于栅极及衬底的电压差不小于7V。
6.根据权利要求1～5任意一项所述的快闪存储器的编程方法，其特征在于：在步骤S1)之前还包括对所述闪存结构进行预擦除以清除所述浮栅中残存的电荷。
7.根据权利要求6所述的快闪存储器的编程方法，其特征在于：预擦除的方法包括：在所述闪存结构的栅极及衬底分别施加电压，施加于衬底的电压大于施加于栅极的电压。
8.根据权利要求7所述的快闪存储器的编程方法，其特征在于：施加于栅极及衬底的电压差不小于10V。
CN202010954474.5A 2020-09-11 2020-09-11 快闪存储器的编程方法 Active CN112201286B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202010954474.5A CN112201286B (zh) 2020-09-11 2020-09-11 快闪存储器的编程方法
JP2020185439A JP6838192B1 (ja) 2020-09-11 2020-11-05 フラッシュメモリのプログラミング方法
KR1020200147525A KR102266651B1 (ko) 2020-09-11 2020-11-06 플래시 메모리의 프로그래밍 방법
TW110125941A TWI804921B (zh) 2020-09-11 2021-07-14 快閃記憶體的程式設計方法
US17/458,186 US11468951B2 (en) 2020-09-11 2021-08-26 Method for programming flash memory
US17/576,985 US11875857B2 (en) 2020-09-11 2022-01-16 Method for programming memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010954474.5A CN112201286B (zh) 2020-09-11 2020-09-11 快闪存储器的编程方法

Publications (2)

Publication Number Publication Date
CN112201286A CN112201286A (zh) 2021-01-08
CN112201286B true CN112201286B (zh) 2021-06-18

Family

ID=74014735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010954474.5A Active CN112201286B (zh) 2020-09-11 2020-09-11 快闪存储器的编程方法

Country Status (5)

Country Link
US (1) US11468951B2 (zh)
JP (1) JP6838192B1 (zh)
KR (1) KR102266651B1 (zh)
CN (1) CN112201286B (zh)
TW (1) TWI804921B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113921065B (zh) * 2021-09-30 2024-08-02 中天弘宇集成电路有限责任公司 存储器的编程方法
US20240363765A1 (en) * 2023-04-25 2024-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Flash memory cell with tunable tunnel dielectric capacitance

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6272047B1 (en) * 1999-12-17 2001-08-07 Micron Technology, Inc. Flash memory cell
WO2002037502A2 (en) * 2000-10-30 2002-05-10 Virtual Silicon Technology, Inc. Common source eeprom and flash memory
US6620682B1 (en) * 2001-02-27 2003-09-16 Aplus Flash Technology, Inc. Set of three level concurrent word line bias conditions for a nor type flash memory array
US6757198B2 (en) * 2001-12-11 2004-06-29 United Microelectronics Corp. Method for operating a non-volatile memory
US6980471B1 (en) * 2004-12-23 2005-12-27 Sandisk Corporation Substrate electron injection techniques for programming non-volatile charge storage memory cells
US7411836B2 (en) * 2005-10-11 2008-08-12 Macronix International Co., Ltd. Method of operating non-volatile memory
KR20070105140A (ko) * 2006-04-25 2007-10-30 주식회사 하이닉스반도체 낸드 플래시 메모리 장치의 소거방법
KR100741383B1 (ko) 2006-07-28 2007-07-20 지씨티 세미컨덕터 인코포레이티드 무선랜 및 블루투스를 이용한 음성 데이터 전송 방법 및시스템
KR101067372B1 (ko) * 2009-09-01 2011-09-23 고려대학교 산학협력단 비휘발성 메모리 소자의 프로그램 방법
CN103137775B (zh) * 2011-12-03 2015-08-05 南京大学 基于快闪存储器结构的光敏可控器件信号获得方法
JP6882054B2 (ja) * 2017-05-01 2021-06-02 ローム株式会社 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
US11468951B2 (en) 2022-10-11
JP2022047460A (ja) 2022-03-24
KR102266651B1 (ko) 2021-06-18
US20220084599A1 (en) 2022-03-17
TW202211242A (zh) 2022-03-16
TWI804921B (zh) 2023-06-11
JP6838192B1 (ja) 2021-03-03
CN112201286A (zh) 2021-01-08

Similar Documents

Publication Publication Date Title
TWI390535B (zh) 半導體記憶裝置
JP3962769B2 (ja) 不揮発性半導体記憶装置およびその書込方法
CN1967878A (zh) 单层多晶硅非易失性存储器装置的操作方法
CN101449335A (zh) Sonos存储设备以及操作sonos存储设备的方法
CN112201286B (zh) 快闪存储器的编程方法
CN101652816B (zh) 存储器单元、存储器阵列和对存储器单元进行编程的方法
US9715935B2 (en) Non-volatile semiconductor memory with high reliability and data erasing method thereof
CN101814322B (zh) 非挥发性记忆胞的操作方法及运用该方法的记忆体装置
CN105226065A (zh) 一种双位sonos存储器及其编译、擦除和读取方法
CN104733045A (zh) 一种双位闪存存储器及其编程、擦除和读取方法
CN101833993A (zh) 扩大记忆胞操作区间的方法及应用其的非挥发记忆体阵列
JP4113559B2 (ja) 不揮発性半導体記憶装置およびその書込方法
CN112382327B (zh) B4快闪存储器的编程方法
US20130328118A1 (en) Non-volatile memory using pyramidal nanocrystals as electron storage elements
CN105097821B (zh) 一种n沟道非易失性闪存器件及其编译、擦除和读取方法
CN113921065B (zh) 存储器的编程方法
US11875857B2 (en) Method for programming memory
CN112349328B (zh) 电荷捕获型快闪存储器的编程方法
Zakaria et al. An overview and simulation study of conventional flash memory floating gate device using concept FN tunnelling mechanism
CN104183273B (zh) 闪存器件的编程方法
CN102411991A (zh) 一种非挥发性存储器低压快速窄注入编程方法
CN102117656B (zh) 基于纳米晶浮栅结构的多值非挥发性存储器的存储方法
Ding et al. KMC-based POM flash cell optimization and time-dependent performance investigation
JP2007042166A (ja) 不揮発性半導体記憶装置及びその動作方法
JP2008021679A (ja) 不揮発性半導体記憶装置およびその書込方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant