[go: up one dir, main page]

TWI390847B - 輸出電路及其驅動方法 - Google Patents

輸出電路及其驅動方法 Download PDF

Info

Publication number
TWI390847B
TWI390847B TW098123791A TW98123791A TWI390847B TW I390847 B TWI390847 B TW I390847B TW 098123791 A TW098123791 A TW 098123791A TW 98123791 A TW98123791 A TW 98123791A TW I390847 B TWI390847 B TW I390847B
Authority
TW
Taiwan
Prior art keywords
pull
output
signal
input data
drive
Prior art date
Application number
TW098123791A
Other languages
English (en)
Other versions
TW201008119A (en
Inventor
Seung-Min Oh
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW201008119A publication Critical patent/TW201008119A/zh
Application granted granted Critical
Publication of TWI390847B publication Critical patent/TWI390847B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Description

輸出電路及其驅動方法
本發明係關於一種半導體裝置，且更特定言之，係關於一種用於當改變半導體裝置之操作頻率時調整自該半導體裝置輸出之資料之迴轉率(slew rate)的輸出電路。
本申請案主張2008年8月14日申請之韓國專利申請案第10-2008-0079862號之優先權，其揭示內容以全文引用之方式併入本文中。
通常，一半導體裝置包含用於輸出資料之輸出電路，且該輸出電路包括一預驅動器及一輸出驅動器。該預驅動器輸出對應於自記憶胞輸出之資料的上拉信號及下拉信號。該輸出驅動器回應於該上拉信號及該下拉信號而將該資料輸出至一輸出襯墊。
自該輸出電路傳送至該輸出襯墊之資料具有迴轉率，該迴轉率為每單位時間的輸出電壓之改變量。資料迴轉率根據半導體裝置之設計(諸如，輸出襯墊之數目)而改變。舉例而言，當輸出電路之數目滿足半導體裝置之x4、x8及x16操作模式之條件時，資料迴轉率視操作模式而定，亦即，操作模式具有不同資料迴轉率。特定言之，當半導體裝置以x16操作模式操作時，該資料迴轉率低於x4或x8操作模式之資料迴轉率。
圖1為說明習知輸出電路之操作之時序圖。
參看圖1，x4、x8及x16操作模式下之資料迴轉率為不同的。大體而言，該輸出電路係基於對應於x16操作模式之資料迴轉率而設計。因此，當該半導體裝置以x4或x8操作模式操作時，該半導體裝置可能過度消耗操作電流。
本發明之實施例旨在提供一種可防止半導體裝置之電流消耗之輸出電路。
根據本發明之一態樣，提供一種輸出電路，其包含：一預驅動單元，其經組態以藉由根據一輸出操作模式使用一不同驅動功率來驅動一輸入信號且產生對應於該所得輸入信號之上拉及下拉信號；及一輸出驅動單元，其經組態以回應於上拉及下拉信號而輸出資料。
根據本發明之另一態樣，提供一種用於驅動一輸出電路之方法，其包含：根據一輸出操作模式而改變一輸入信號之驅動功率；產生對應於該所得輸入信號之上拉及下拉信號；及產生一對應於上拉及下拉信號之輸出資料。
根據本發明之另一態樣，提供一種輸出電路，其包含：一預驅動單元，其經組態以具有一回應於一輸出操作模式而選擇之可變驅動功率，且藉由使用該選定驅動功率產生對應於一輸入信號之上拉及下拉信號；及一輸出驅動單元，其經組態以回應於上拉及下拉信號而產生輸出資料。
可藉由以下描述理解本發明之其他目標及優點，且藉由參考本發明之實施例，其他目標及優點將變得顯而易見。
圖2為說明根據本發明之一實施例之半導體裝置的輸出電路的方塊圖。
參看圖2，該輸出電路包括一預驅動單元10及一輸出驅動單元20。
該預驅動單元10經組態以接收一輸入資料DOUT及輸出操作模式，且根據一輸出操作模式而改變一驅動功率，且產生上拉信號PU及下拉信號PD。該輸出操作模式包括一為x4操作模式之第一輸出操作模式、一為x8操作模式之第二輸出操作模式及一為x16操作模式之第三輸出操作模式。在本文中，x4、x8及x16操作模式指示當該半導體裝置操作時在一寫入操作或一讀取操作期間一次同時輸入或輸出之資料之數目。舉例而言，x8操作模式表示在一寫入操作或一讀取操作期間一次同時輸入或輸出八個資料。亦即，在x8操作模式下，該半導體裝置使自記憶組(bank)中之複數個寫入驅動器選擇之八個寫入驅動器能夠執行該寫入操作或該讀取操作。
該輸出驅動單元20經組態以回應於該上拉信號PU及該下拉信號PD而產生輸出資料DQ，且該輸出資料DQ傳送至一輸出襯墊。
圖3為說明圖2中所示之輸出電路之電路圖。
參看圖3，該預驅動單元10包括一上拉預驅動單元100、一下拉預驅動單元102及一控制單元104。
該上拉預驅動單元100產生對應於該輸入資料DOUT之上拉信號PU。該下拉預驅動單元102產生對應於該輸入資料DOUT之下拉信號PD。該控制單元104基於該輸出操作模式而啟用該上拉預驅動單元100及該下拉預驅動單元102。
該上拉預驅動單元100包括一第一上拉預驅動區塊110及一第二上拉預驅動區塊112。該第一上拉預驅動區塊110包括一第一PMOS電晶體P1及一第一NMOS電晶體N1，且產生對應於該輸入資料DOUT之上拉信號PU。該第一PMOS電晶體P1之閘極及該第一NMOS電晶體N1之閘極接收該輸入資料DOUT。
該第二上拉預驅動區塊112包括第一上拉預驅動器112A及第二上拉預驅動器112B，且產生對應於該輸入資料DOUT之上拉信號PU。回應於自該控制單元104輸出之控制信號CNT1及CNT2而選擇性地啟用該第一上拉預驅動器112A及該第二上拉預驅動器112B。
該第一上拉預驅動器112A包括一第二反相器INV2、第二PMOS電晶體P2及第三PMOS電晶體P3以及第二NMOS電晶體N2及第三NMOS電晶體N3。
該第二反相器INV2將該第一控制信號CNT1反相且輸出一經反相之第一控制信號。該第二PMOS電晶體P2之閘極接收該經反相之第一控制信號。一第三PMOS電晶體P3之閘極接收該輸入資料DOUT。該第二NMOS電晶體N2之閘極接收該輸入資料DOUT。該第三NMOS電晶體N3之閘極接收該第一控制信號CNT1。
該第二上拉預驅動器112B包括一第三反相器INV3、第四PMOS電晶體P4及第五PMOS電晶體P5以及第四NMOS電晶體N4及第五NMOS電晶體N5。
該第三反相器INV3將該第二控制信號CNT2反相且輸出一經反相之第二控制信號。該第四PMOS電晶體P4之閘極接收該經反相之第二控制信號。該第五PMOS電晶體P5之閘極接收該輸入資料DOUT。該第四NMOS電晶體N4之閘極接收該輸入資料DOUT。該第五NMOS電晶體N5之閘極接收該第二控制信號CNT2。
該下拉預驅動單元102包括一第一下拉預驅動區塊116及一第二下拉預驅動區塊118。該第一下拉預驅動區塊116包括一第六PMOS電晶體P6及一第六NMOS電晶體N6，且產生對應於該輸入資料DOUT之下拉信號PD。該第六PMOS電晶體P6之閘極接收該輸入資料DOUT，且該第六NMOS電晶體N6之閘極接收該輸入資料DOUT。
該第二下拉預驅動區塊118包括第一下拉預驅動器118A及第二下拉預驅動器118B，且產生對應於該輸入資料DOUT之下拉信號PD。回應於自該控制單元104輸出之控制信號CNT1及CNT2而選擇性地啟用該第一下拉預驅動器118A及該第二下拉預驅動器118B。
該第一下拉預驅動器118A接收該輸入資料DOUT，輸出該下拉信號PD，且藉由該第一控制信號CNT1而啟用。該第一下拉預驅動器118A包括第七PMOS電晶體P7及第八PMOS電晶體P8以及第七NMOS電晶體N7及第八NMOS電晶體N8。
該第七PMOS電晶體P7之閘極接收來自一第一上拉預驅動器112A之第二反相器INV2的經反相之第一控制信號。該第八NMOS電晶體N8之閘極接收該第一控制信號CNT1。
該第二下拉預驅動器118B包括第九PMOS電晶體P9及第十PMOS電晶體P10以及第九NMOS電晶體N9及第十NMOS電晶體N10。該第二下拉預驅動器118B接收該輸入資料DOUT，輸出該下拉信號PD，且藉由該第二控制信號CNT2而啟用。
該第九PMOS電晶體P9之閘極接收來自該第二上拉預驅動器112B之第三反相器INV3的經反相之第二控制信號。該第十PMOS電晶體P10之閘極接收該輸入資料DOUT。該第九NMOS電晶體N9之閘極接收該輸入資料DOUT。該第十NMOS電晶體N10之閘極接收該第二控制信號CNT2。
該控制單元104產生對應於第二及第三輸出操作模式之第一控制信號CNT1及對應於第三輸出操作模式之第二控制信號CNT2。該控制單元104包括一用於接收第二輸出操作模式信號x8及第三輸出操作模式信號x16之NOR閘NR1及一用於接收該NOR閘NR1之輸出且用於輸出該第一控制信號CNT1之第一反相器INV1。
該輸出驅動單元20包括一用於回應於該上拉信號PU而產生該輸出資料DQ之第一驅動單元200及一用於回應於該下拉信號PD而產生該輸出資料DQ之第二驅動單元202。
該第一驅動單元200包括一第十一PMOS電晶體P11，且該第二驅動單元202包括一第十一NMOS電晶體N11。該第十一PMOS電晶體P11之閘極接收該上拉信號PU，且該第十一NMOS電晶體N11之閘極接收該下拉信號PD。
將在下文詳細描述輸出電路之操作。
假設該半導體裝置以x4操作模式操作，則該控制單元104產生經撤銷之第一控制信號CNT1及經撤銷之第二控制信號CNT2。亦即，該第一控制信號CNT1及該第二控制信號CNT2具有邏輯「低」位準。因此，回應於經撤銷之第一控制信號CNT1及經撤銷之第二控制信號CNT2而停用該第一上拉預驅動器112A及該第二上拉預驅動器112B以及該第一下拉預驅動器118A及該第二下拉預驅動器118B。因此，僅啟用該第一上拉預驅動區塊110及該第一下拉預驅動區塊116，且輸出上拉信號PU及下拉信號PD。亦即，藉由使用該第一上拉預驅動區塊110及該第一下拉預驅動區塊116之驅動功率而產生該上拉信號PU及該下拉信號PD。因此，該輸出驅動單元20接收該上拉信號PU及該下拉信號PD，且產生該輸出資料DQ。該輸出資料DQ傳送至一輸出襯墊。
假設該半導體裝置以x8操作模式操作，則該控制單元104產生經啟動之第一控制信號CNT1及經撤銷之第二控制信號CNT2。亦即，該第一控制信號CNT1具有邏輯「高」位準，且該第二控制信號CNT2具有邏輯「低」位準。因此，回應於經啟動之第一控制信號CNT1而啟用該第一上拉預驅動器112A及該第一下拉預驅動器118A，且回應於經撤銷之第二控制信號CNT2而停用該第二上拉預驅動器112B及該第二下拉預驅動器118B。因此，啟用該第一上拉預驅動區塊110、該第一上拉預驅動器112A、該第一下拉預驅動區塊116及該第一下拉預驅動器118A，且輸出該上拉信號PU及該下拉信號PD。亦即，藉由使用該第一上拉預驅動區塊110、該第一上拉預驅動器112A、該第一下拉預驅動區塊116及該第一下拉預驅動器118A之驅動功率而產生該上拉信號PU及該下拉信號PD。因此，該輸出驅動單元20接收該上拉信號PU及該下拉信號PD，且產生該輸出資料DQ。該輸出資料DQ傳送至一輸出襯墊。
假設該半導體裝置以x16操作模式操作，則該控制單元104產生經啟動之第一控制信號CNT1及經啟動之第二控制信號CNT2。亦即，該第一控制信號CNT1具有邏輯「高」位準，且該第二控制信號CNT2具有邏輯「高」位準。因此，藉由經啟動之第一控制信號CNT1而啟用該第一上拉預驅動器112A及該第一下拉預驅動器118A，且回應於經啟動之第二控制信號CNT2而啟用該第二上拉預驅動器112B及該第二下拉預驅動器118B。因此，啟用該第一上拉預驅動區塊110、該第一上拉預驅動器112A、該第二上拉預驅動器112B、該第一下拉預驅動區塊116、該第一下拉預驅動器118A及該第二下拉預驅動器118B，且輸出該上拉信號PU及該下拉信號PD。亦即，藉由使用該第一上拉預驅動區塊110、該第一上拉預驅動器112A、該第二上拉預驅動器112B、該第一下拉預驅動區塊116、該第一下拉預驅動器118A及該第二下拉預驅動器118B之驅動功率而產生該上拉信號PU及該下拉信號PD。因此，該輸出驅動單元20接收該上拉信號PU及該下拉信號PD，且產生該輸出資料DQ。該輸出資料DQ傳送至輸出一襯墊。
圖4為說明圖2中所示之輸出電路之操作的時序圖。
參看圖4，當輸出電路之數目滿足半導體裝置之x4、x8及x16操作模式之條件時，資料迴轉率在所有操作模式期間為相同的。因此，即使根據對應於x16操作模式之資料迴轉率設計輸出電路，當半導體裝置以x4或x8操作模式操作時，半導體裝置仍不會過度消耗操作電流。
雖然已關於特定實施例描述本發明，但對於熟習此項技術者而言將顯而易見的是，在不背離如以下申請專利範圍中界定之本發明之精神及範疇的情況下，可進行各種改變及修改。
10．．．預驅動單元
20．．．輸出驅動單元
100．．．上拉預驅動單元
102．．．下拉預驅動單元
104．．．控制單元
110．．．第一上拉預驅動區塊
112．．．第二上拉預驅動區塊
112A．．．第一上拉預驅動器
112B．．．第二上拉預驅動器
116．．．第一下拉預驅動區塊
118．．．第二下拉預驅動區塊
118A．．．第一下拉預驅動器
118B．．．第二下拉預驅動器
200．．．第一驅動單元
202．．．第二驅動單元
INV1．．．第一反相器
INV2．．．第二反相器
INV3．．．第三反相器
N1．．．第一NMOS電晶體
N2．．．第二NMOS電晶體
N3．．．第三NMOS電晶體
N4．．．第四NMOS電晶體
N5．．．第五NMOS電晶體
N6．．．第六NMOS電晶體
N7．．．第七NMOS電晶體
N8．．．第八NMOS電晶體
N9．．．第九NMOS電晶體
N10．．．第十NMOS電晶體
N11．．．第十一NMOS電晶體
NR1．．．NOR閘
P1．．．第一PMOS電晶體
P2．．．第二PMOS電晶體
P3．．．第三PMOS電晶體
P4．．．第四PMOS電晶體
P5．．．第五PMOS電晶體
P6．．．第六PMOS電晶體
P7．．．第七PMOS電晶體
P8．．．第八PMOS電晶體
P9．．．第九PMOS電晶體
P10．．．第十PMOS電晶體
P11．．．第十一PMOS電晶體
圖1為說明習知輸出電路之操作之時序圖；圖2為說明根據本發明之一實施例之半導體裝置的輸出電路的方塊圖；圖3為說明圖2中所示之輸出電路之電路圖；及圖4為說明圖2中所示之輸出電路之操作的時序圖。
10．．．預驅動單元
20．．．輸出驅動單元

Claims (17)

  1. 一種輸出電路，其包含：一預驅動單元，其經組態以藉由選擇一可變驅動功率根據一輸出操作模式來驅動對應於一輸入資料之上拉及下拉信號，該操作模式指示當一半導體裝置操作時在一寫入操作或一讀取操作期間一次同時輸入或輸出之資料之數目；及一輸出驅動單元，其經組態以回應於該等上拉及下拉信號而輸出資料。
  2. 如請求項1之輸出電路，其中該輸出操作模式包含一為x4操作模式之第一輸出操作模式、一為x8操作模式之第二輸出操作模式及一為x16操作模式之第三輸出操作模式。
  3. 如請求項2之輸出電路，其中該預驅動單元包含：一上拉預驅動單元，其經組態以具有回應於一控制信號而選擇之一可變上拉驅動功率，且藉由使用上拉驅動功率而產生對應於該輸入資料之該上拉信號；一下拉預驅動單元，其經組態以具有回應於該控制信號而選擇之一可變下拉驅動功率，且藉由使用該選定下拉驅動功率而產生對應於該輸入資料之該下拉信號；及一控制單元，其經組態以基於該輸出操作模式而產生該控制信號。
  4. 如請求項3之輸出電路，其中該控制信號包括一對應於該第二輸出操作模式及該第三輸出操作模式之第一控制 信號及一對應於該第三輸出操作模式之第二控制信號。
  5. 如請求項4之輸出電路，其中該上拉預驅動單元包含：一第一上拉預驅動區塊，其經組態以產生對應於該輸入資料之該上拉信號；及一第二上拉預驅動區塊，其經組態以回應於該第一控制信號及該第二控制信號而選擇性地啟用，且產生對應於該輸入資料之該上拉信號。
  6. 如請求項5之輸出電路，其中該第一上拉預驅動區塊經組態以接收該輸入資料且產生該上拉信號。
  7. 如請求項5之輸出電路，其中該第二上拉預驅動區塊經組態以接收該輸入資料且產生該上拉信號。
  8. 如請求項5之輸出電路，其中該第二上拉預驅動區塊包含：一第一上拉預驅動器，其經組態以回應於該第一控制信號而啟用，接收該輸入資料，且產生該上拉信號；及一第二上拉預驅動器，其經組態以回應於該第二控制信號而啟用，接收該輸入資料，且產生該上拉信號。
  9. 如請求項4之輸出電路，其中該下拉預驅動單元包含：一第一下拉預驅動區塊，其經組態以產生對應於該輸入資料之該下拉信號；及一第二下拉預驅動區塊，其經組態以回應於該第一控制信號及該第二控制信號而選擇性地啟用，且產生對應於該輸入資料之該下拉信號。
  10. 如請求項9之輸出電路，其中該第一下拉預驅動區塊經 組態以接收該輸入資料，且產生該下拉信號。
  11. 如請求項9之輸出電路，其中該第二下拉預驅動區塊經組態以接收該輸入資料，且產生該下拉信號。
  12. 如請求項9之輸出電路，其中該第二下拉預驅動區塊包含：一第一下拉預驅動器，其經組態以回應於該第一控制信號而啟用，接收該輸入資料，且產生該下拉信號；一第二下拉預驅動器，其經組態以回應於該第二控制信號而啟用，接收該輸入資料，且輸出該下拉信號。
  13. 如請求項1之輸出電路，其中該輸出驅動單元包含：一第一驅動單元，其經組態以回應於該上拉信號而產生該輸出資料；及一第二驅動單元，其經組態以回應於該下拉信號而產生該輸出資料。
  14. 一種用於驅動一輸出電路之方法，其包含：根據一輸出操作模式而選擇一輸入信號之一不同驅動功率，該操作模式指示當一半導體裝置操作時在一寫入操作或一讀取操作期間一次同時輸入或輸出之資料之數目；藉由使用該選定驅動功率產生對應於一輸入資料之上拉及下拉信號；及產生一對應於該等上拉及下拉信號之輸出資料。
  15. 如請求項14之方法，其中該輸出操作模式包括一為x4操作模式之第一輸出操作模式、一為x8操作模式之第二輸 出操作模式及一為x16操作模式之第三輸出操作模式。
  16. 一種輸出電路，其包含：一預驅動單元，其經組態以具有一回應於一輸出操作模式而選擇之可變驅動功率，該操作模式指示當一半導體裝置操作時在一寫入操作或一讀取操作期間一次同時輸入或輸出之資料之數目，且藉由使用該選定驅動功率而產生對應於一輸入資料之上拉及下拉信號；及一輸出驅動單元，其經組態以回應於該等上拉及下拉信號而產生輸出資料。
  17. 如請求項16之輸出電路，其中該預驅動單元包含：一上拉預驅動單元，其經組態以具有一回應於一控制信號而選擇之可變上拉驅動功率，且藉由使用該選定上拉驅動功率而產生對應於該輸入資料之該上拉信號；一下拉預驅動單元，其經組態以具有一回應於該控制信號而選擇之可變下拉驅動功率，且藉由使用該選定下拉功率而產生對應於該輸入資料之該下拉信號；及一控制單元，其經組態以基於該輸出操作模式而產生該控制信號。
TW098123791A 2008-08-14 2009-07-14 輸出電路及其驅動方法 TWI390847B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080079862A KR100983512B1 (ko) 2008-08-14 2008-08-14 반도체 회로의 출력 회로

Publications (2)

Publication Number Publication Date
TW201008119A TW201008119A (en) 2010-02-16
TWI390847B true TWI390847B (zh) 2013-03-21

Family

ID=41680896

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098123791A TWI390847B (zh) 2008-08-14 2009-07-14 輸出電路及其驅動方法

Country Status (3)

Country Link
US (1) US7919988B2 (zh)
KR (1) KR100983512B1 (zh)
TW (1) TWI390847B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI650941B (zh) * 2014-03-27 2019-02-11 南韓商愛思開海力士有限公司 半導體裝置之資料輸出電路

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101151102B1 (ko) 2010-10-26 2012-06-01 에스케이하이닉스 주식회사 데이터 출력 드라이버 및 이를 구비한 집적 회로
US8779838B2 (en) * 2011-10-25 2014-07-15 International Business Machines Corporation Methodology and apparatus for tuning driving current of semiconductor transistors
US8643419B2 (en) * 2011-11-04 2014-02-04 Silicon Laboratories Inc. Flexible low power slew-rate controlled output buffer
DE102016122737A1 (de) 2016-11-24 2018-05-24 Kt Projektentwicklungs-Gmbh Verdichteranordnung
EP3769423B1 (en) * 2018-03-19 2025-09-10 Nanyang Technological University Circuit arrangements and methods for forming the same
CN112669890B (zh) * 2019-10-16 2024-07-26 长鑫存储技术有限公司 输出驱动电路及存储器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745053B1 (ko) 2001-04-10 2007-08-01 주식회사 하이닉스반도체 출력 구동 회로
US6653873B1 (en) * 2002-07-19 2003-11-25 Xilinx, Inc. Large loading driver circuit with high speed and low crowbar current
KR100564586B1 (ko) 2003-11-17 2006-03-29 삼성전자주식회사 비트 구성에 따라 출력신호의 슬루율을 조절하는 데이터출력 드라이버
KR100533383B1 (ko) 2004-03-12 2005-12-06 주식회사 하이닉스반도체 출력 드라이버 회로
KR100598168B1 (ko) 2004-04-12 2006-07-10 주식회사 하이닉스반도체 출력 드라이버 회로
US7405597B1 (en) * 2005-06-30 2008-07-29 Transmeta Corporation Advanced repeater with duty cycle adjustment
US20060158224A1 (en) 2005-01-14 2006-07-20 Elite Semiconductor Memory Technology, Inc. Output driver with feedback slew rate control
KR100890386B1 (ko) 2007-06-26 2009-03-25 주식회사 하이닉스반도체 데이터 출력장치 및 이를 포함하는 반도체 메모리장치
KR100890384B1 (ko) * 2007-12-26 2009-03-25 주식회사 하이닉스반도체 온도에 따라 슬루율을 조절하는 반도체장치 및 이의 데이터출력방법
KR20090114630A (ko) * 2008-04-30 2009-11-04 주식회사 하이닉스반도체 출력드라이버, 이를 포함하는 반도체 메모리장치 및 이의동작방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI650941B (zh) * 2014-03-27 2019-02-11 南韓商愛思開海力士有限公司 半導體裝置之資料輸出電路

Also Published As

Publication number Publication date
KR20100021119A (ko) 2010-02-24
US7919988B2 (en) 2011-04-05
KR100983512B1 (ko) 2010-09-27
TW201008119A (en) 2010-02-16
US20100039143A1 (en) 2010-02-18

Similar Documents

Publication Publication Date Title
TWI390847B (zh) 輸出電路及其驅動方法
JP5574722B2 (ja) データ出力回路
JP5346259B2 (ja) 半導体集積回路
TW200527429A (en) Data output driver
JP2009004076A (ja) 入／出力ライン感知増幅器及びそれを用いた半導体メモリ装置
JP4987458B2 (ja) 半導体記憶装置のデータ出力回路及び方法
KR100640782B1 (ko) 반도체 기억 장치
JP2010182393A (ja) プリドライバ及びこれを用いた出力ドライバ回路
US9041436B2 (en) Semiconductor device having pull-up circuit and pull-down circuit
KR19990003172A (ko) 반도체 메모리 소자의 출력버퍼
JP2013074562A (ja) 半導体装置
CN113223575B (zh) 高速电平移位器
KR100892643B1 (ko) 데이터 출력 드라이버 회로
KR100753404B1 (ko) 데이타 출력 버퍼
JP2011135436A (ja) 半導体装置
US7800966B2 (en) Precharge control circuit
KR20080100948A (ko) 반도체 장치의 데이터 출력회로
JP5072274B2 (ja) メモリ装置の書き込み回路
KR100745053B1 (ko) 출력 구동 회로
US6034898A (en) Dynamic random access memory for increasing a data output driver current
KR100592777B1 (ko) 출력 버퍼 회로
KR100991384B1 (ko) 반도체 메모리 소자와 그의 동작 방법
KR101559500B1 (ko) 반도체 메모리 장치의 비트 라인 센스 앰프 구동 회로 및 비트 라인 센스 앰프 구동 회로의 동작 방법
KR100558031B1 (ko) 어드레스 신호의 처리를 테스팅할 수 있는 반도체 메모리장치
JP3639050B2 (ja) 入力回路及び半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees