[go: up one dir, main page]

TWI388059B - The structure of gold-oxygen semiconductor and its manufacturing method - Google Patents

The structure of gold-oxygen semiconductor and its manufacturing method Download PDF

Info

Publication number
TWI388059B
TWI388059B TW098114621A TW98114621A TWI388059B TW I388059 B TWI388059 B TW I388059B TW 098114621 A TW098114621 A TW 098114621A TW 98114621 A TW98114621 A TW 98114621A TW I388059 B TWI388059 B TW I388059B
Authority
TW
Taiwan
Prior art keywords
epitaxial
shallow
trenches
shallow trenches
layer
Prior art date
Application number
TW098114621A
Other languages
English (en)
Other versions
TW201041133A (en
Original Assignee
Niko Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Niko Semiconductor Co Ltd filed Critical Niko Semiconductor Co Ltd
Priority to TW098114621A priority Critical patent/TWI388059B/zh
Priority to US12/567,194 priority patent/US8399921B2/en
Publication of TW201041133A publication Critical patent/TW201041133A/zh
Application granted granted Critical
Publication of TWI388059B publication Critical patent/TWI388059B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0293—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using formation of insulating sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

金氧半導體之結構及其製造方法
本發明係關於一種半導體結構及其製造方法，更特別的是關於一種金氧半導體之結構及其製造方法。
金氧半導體已被廣泛地使用在許多的功率開關元件上，這些應用最需要的是高崩潰電壓和低導通電阻的特性。一般之功率金氧半導體於降低導通電阻的同時也會使崩潰電壓下降，反之，若提高崩潰電壓則會導致較高的導通電阻。
其主要原因在於這些金氧半導體於導通時的電阻係主要取決於磊晶層的厚度，其崩潰電壓亦由磊晶層的厚度來決定。故為了提高崩潰電壓而使磊晶層厚度增加的話反而會使導通電阻增加；相反地，若減少磊晶層的厚度以降低導通電阻的話，反而會使崩潰電壓跟著下降而無法兩者兼得。
而為了改善一般之金氧半導體所帶來的缺點，並尋求低導通電阻與高崩潰電壓兼得之解決方案，一種具有超接面(Super Junction)結構之金氧半導體被提出以解決習知技術之缺點，如：1999年由L. Lorenz,G. Deboy於Power Semiconductor Devices and ICs發表之論文”COOLMOS-a new milestone in high voltage power MOS”。(COOLMOS為德國Infinion公司的登錄商標)。
此具有超接面結構之金氧半導體如第一圖所示，具有交替的N型柱狀結構13與P型柱狀結構15於一N型基板11上。其中，N型柱狀結構13係構成電流之路徑。當汲極/源極間被施以逆偏壓時，N型柱狀結構13與P型柱狀結構15間所產生之空乏區會橫向擴張關斷導通路徑。由此可知，此金氧半導體之導通電阻是取決於N型柱狀結構13之摻雜濃度，而其崩潰電壓值則是取決磊晶層的厚度。基於此，即使提高N型柱狀結構13的摻雜濃度以降低導通電阻，也不至於導致崩潰電壓的降低。是故，此金氧半導體的最大特徵是可以解決接通電阻降低的同時，耐壓特性也隨著下跌的窘境，因而可以發揮比傳統功率金氧半導體更高的耐壓特性，並且有效抑制接通電阻。
然而，此超接面結構如第一圖所示需要重複多次磊晶層A~F成長步驟、圖案形成(Patterning)與離子植入(Implantation)製程，其步驟繁瑣。並且，每一次的微影製程都必須對準前次形成之摻雜區，以完成此柱狀結構。如此會使生產成本大幅提高並相當地耗時。
因此，如何利用簡化的製程來達成高崩潰電壓與低接通電阻的金氧半導體即是本發明所欲積極揭露之處。
有鑑於習知超接面結構於製程上複雜的缺點，本發明主要目的在於提出一種簡化的製程並可達到高崩潰電壓與低接通電阻特性，其不需要習知的多次磊晶步驟、光罩製程...等複雜製程，而以一次性的磊晶步驟來形成習知的柱狀結構直接蝕刻一深溝槽並於其中填滿磊晶材料的方式或蝕刻磊晶材料而形成磊晶柱的方式取代之。
本發明之再一目的在於提供一種有效改善崩潰電流之金氧半導體之結構及其製造方法，其主要在源極區之間加入一淺溝槽結構，而可提升雪崩崩潰電壓。
為達上述目的，本發明之金氧半導體之結構係具有一主動區，該主動區包含：一半導體基底，其包含第一導電型之一半導體基板，該半導體基板係具有一第一表面及一第二表面；一第一磊晶層，係形成於該第一表面上，該第一磊晶層並具有複數個深溝槽；及複數個磊晶柱，係形成於該些深溝槽中，該磊晶柱之導電型與該第一磊晶層相反；以及，該主動區包含：複數個第一淺溝槽及複數個第二淺溝槽，係交替地形成於該半導體基底中，該些第一淺溝槽係向下延伸至相對應之該磊晶柱，並且，該第一淺溝槽之寬度大於該第二淺溝槽；複數個閘極區，係分別位於該些第一淺溝槽內；複數個源極區，係形成於該些第一淺溝槽與該些第二淺溝槽之間；及一源極金屬導線，係連接該些源極區。
為達上述目的，本發明之金氧半導體之製造方法，係用於形成一主動區，其包含下列步驟：提供一第一導電型之半導體基板，其具有一第一表面及一第二表面；於該半導體基板之第一表面上形成一第一磊晶層；於該第一磊晶層中形成複數個深溝槽；於該些深溝槽中形成與該第一磊晶層之導電型相反之複數個磊晶柱；於該些磊晶柱及該第一磊晶層上方形成交替之複數個第一淺溝槽及複數個第二淺溝槽，其中，該第一淺溝槽之寬度係大於該第二淺溝槽之寬度，並且，該第一淺溝槽係向下延伸至相對應之該磊晶柱；於該些第一淺溝槽內分別形成一閘極區；於該些第一淺溝槽之兩側邊分別形成一源極區；及形成一源極金屬導線以連接該些源極區。
為達上述目的，本發明之金氧半導體之另一製造方法，係用於形成一主動區，其包含下列步驟：提供一第一導電型之半導體基板，其具有一第一表面及一第二表面；於該半導體基板之第一表面上形成一磊晶柱層；蝕刻該磊晶柱層以形成複數個磊晶柱；於該些磊晶柱之間形成與該磊晶柱之導電型相反之一第一磊晶層；於該些磊晶柱及該第一磊晶層上方形成交替之複數個第一淺溝槽及複數個第二淺溝槽，其中，該第一淺溝槽之寬度係大於該第二淺溝槽之寬度，並且，該第一淺溝槽係向下延伸至相對應之該磊晶柱；於該些第一淺溝槽內分別形成一閘極區；於該些第一淺溝槽之兩側邊分別形成一源極區；及形成一源極金屬導線以連接該些源極區。
本發明之另一目的在於提供一種金氧半導體之結構及其製造方法，利用終端區之磊晶柱的環繞與連接，使主動區內之磊晶柱電性連接至閘極區。藉此，即使磊晶柱未完全對準閘極區，亦可於終端區連接，而仍可使半導體元件作動，而不會因未完全對準而直接失效。
為達上述目的，本發明之金氧半導體之結構於該半導體基板上更包含具有複數個終端區磊晶柱之一終端區，且該些終端區磊晶柱係呈複數個同心環而包圍位於該主動區中的該些磊晶柱。
為達上述目的，本發明之金氧半導體之製造方法於該主動區形成該些深溝槽與該些磊晶柱的同時，更包括於該金氧半導體之一終端區形成複數個終端區磊晶柱，呈同心環包圍位於該主動區中的該些磊晶柱。
於本發明之一實施例中，該半導體基底更包含第一導電型之一第二磊晶層，係形成於該些磊晶柱及該第一磊晶層上，該些第一淺溝槽及第二淺溝槽係交替地形成於該第二磊晶層中。
於本發明之一實施例中，該第一磊晶層可為第一導電型或第二導電型的其中一種。於本發明之一實施例中，該第一淺溝槽之深度大於該第二淺溝槽之深度，且該第一淺溝槽之側壁具有一階梯狀結構，將該第一淺溝槽區分為一上部份與一下部分，該上部分之寬度係大於該下部分之寬度。
於本發明之一實施例中，相鄰二該第一淺溝槽之距離係不大於相鄰二該磊晶柱之距離。
於本發明之一實施例中，該些第一淺溝槽及該些第二淺溝槽之兩側分別具有一源極區。
於本發明之一實施例中，於形成該些第一淺溝槽及該些第二淺溝槽之步驟包含：形成一圖案層於該第二磊晶層上，以定義該些第一淺溝槽及該些第二淺溝槽；透過該圖案層蝕刻該第二磊晶層，以形成複數個第一淺溝槽及該些第二淺溝槽；形成一保護層覆蓋該些第一淺溝槽之內壁及底部，並且填滿該些第二淺溝槽；蝕刻該保護層以使該些第一淺溝槽之底部裸露；以及透過剩餘之該保護層及該圖案層蝕刻該第二磊晶層，以形成複數個凹陷於該些第一淺溝槽之一下部分。
於本發明之一實施例中，該些第二淺溝槽係向下延伸至該第一磊晶層，該些第一淺溝槽與該些第二淺溝槽具有相同深度。
為充分瞭解本發明之目的、特徵及功效，茲藉由下述具體之實施例，並配合所附之圖式，對本發明做一詳細說明，說明如後：
本發明之任一實施例所指之第一導電型與第二導電型可為P型或N型，即當第一導電型為N型時，第二導電型即指P型；反之，當第一導電型為P型時，第二導電型即指N型。於本發明之實施例中係以第一導電型為N型，第二導電型為P型為示例。
此外，本發明之任一實施例中，N+ 及P+ 係分別指重摻雜的N及P區；N- 及P- 係分別指輕摻雜的N及P區。於此，重摻雜與輕摻雜係為相對之用語，並不為一種限制。
接下來將以第二A至二H圖所描述的示例性步驟來完成本發明之金氧半導體。第二A至二H圖係本發明一實施例中之金氧半導體於製程步驟中之部分剖面圖。
請參閱第二A圖，係顯示金氧半導體之一主動區101的部分剖面。首先，N- 型(第一導電型)摻雜的一第一磊晶層23磊晶成長(epi)於N+ 型(第一導電型)摻雜的一半導體基板21之一第一表面上。第一磊晶層23典型的厚度(即縱深)約為15～50微米，可適用於導通電阻介於2~10歐姆-公分且耐壓為400~600伏的半導體裝置，於本實施例中以第一磊晶層23之厚度為50微米並適用於導通電阻為2~6歐姆-公分且耐壓為400~600伏的半導體裝置來做說明。
接著，利用蝕刻製程於第一磊晶層23中形成複數個深溝槽25，該些深溝槽25的蝕刻深度係小於第一磊晶層23之厚度。蝕刻的方式可利用光罩進行乾式蝕刻，然亦可用其他熟悉該項技術者所知的其他蝕刻方式來達成。
在本實施例中，該些深溝槽25之深度小於該第一磊晶層23之厚度。不過，本發明並不限於此，形成於該第一磊晶層23之該些深溝槽25亦可貫穿該第一磊晶層23至該半導體基板21，此結構將於後述揭露，並繪示於第七圖。
接著請參閱第二B圖，於該些深溝槽25中磊晶成長具有P- 摻雜(第二導電型)的複數個磊晶柱27，接著可於該第一磊晶層23及該些深溝槽25之表面進行平坦化製程去除多餘的磊晶材料，最後再於其上形成N- 型(第一導電型)摻雜的一第二磊晶層29，以構成一半導體基底。
其中應注意的是，該第一磊晶層23與該些磊晶柱27具有之導電型係為相反，即該第一磊晶層23係為第一導電型時該些磊晶柱27為第二導電型；而該第一磊晶層23係為第二導電型時該些磊晶柱27為第一導電型，上述二種情況皆可適用本發明。
接著請參閱第二C圖，先於第二磊晶層29上形成一圖案層32，如：可沉積氮化矽硬質罩(hard mask)。隨後，再透過此圖案層32進行蝕刻製程以形成交替配置的複數個第一淺溝槽31及複數個第二淺溝槽33。如圖中所示，該些淺溝槽31與33具有相同的蝕刻深度，於實施例中約為1.0~3.0微米。其次，就一較佳實施例而言，相鄰之二該第一淺溝槽31之距離係不大於相鄰之二該磊晶柱27之距離。在本實施例中，相鄰二個第一淺溝槽31之距離等於相鄰二個磊晶柱27的距離。
接著請參閱第二D圖，於該圖案層32上及該些淺溝槽31與33之內壁及底部沉積一保護層34，如：可沉積一氮化矽層(SiNx )。相較於該第一淺溝槽31，該第二淺溝槽33的開口較小，因此，透過適當調整該保護層34的厚度，可以選擇性地填滿該第二淺溝槽33。
接著請參閱第二E圖，以非等向性蝕刻去除部分的保護層34，而於該些淺溝槽31與33中留下殘餘保護層34a。其中，由於該些第二淺溝槽33先前係被該保護層34所填滿，故經過非等向性蝕刻後，該些第二淺溝槽33之底部仍會被殘餘保護層34a所保護。相較之下，經過非等向性蝕刻後，該些第一淺溝槽31之底部則會裸露，殘餘保護層34a則是位於該些第一淺溝槽31之側壁形成襯邊(Spacer)，以利後續延伸溝槽的製作。接著以殘餘保護層34a及該圖案層32當做罩幕層，向下蝕刻該第二磊晶層29，使該些第一淺溝槽31底部產生凹陷並延伸至接觸該些磊晶柱27。經過此步驟，第一淺溝槽31之側邊形成一階梯狀結構，而將第一淺溝槽31區分為一上部分及一下部分(即凹陷的部分)，該上部分之寬度係大於該下部份之寬度。隨後，去除殘餘保護層34a及該圖案層32。
接著請參閱第二F圖，於該些第一淺溝槽31及該些第二淺溝槽33之內壁及底部沉積一第一介電質層35，其中位於該些第一淺溝槽31之底部之該第一介電質層35係與該些磊晶柱27接觸。隨後，再於該些第一淺溝槽31及該些第二淺溝槽33中填滿一多晶矽結構37。該第一介電質層35可為一氮化矽層或一氧化矽層。該些第一淺溝槽31內係分別定義為一閘極區。
接著請參閱第二G圖，進行離子佈植製程。首先，可利用硼元素進行離子佈植以形成井區。接著使用高溫長時間加熱對硼作驅入(drive-in)及退火(anneal)動作，最後形成如圖中所示之P型井區(P-well)。接著再進行源極區的製作，可利用砷元素進行離子佈植以形成重摻雜的N+ 源極區。其中，基體井區(P-body implant)或源極區內之摻雜可用全面性佈植(blanket implantation)的方式來植入，然亦可分別利用光罩來製作。於此，複數個源極區即被定義在該些第一淺溝槽31與該些第二淺溝槽33間之該第二磊晶層29中，即，該些第一淺溝槽31之兩側及該些第二淺溝槽33之兩側分別具有該源極區。接著沉積一第二介電質層39，該第二介電質層39可為一硼磷矽酸鹽玻璃(Boron-Phosphosilicate glass,BPSG)，再透過光罩微影製程形成一層圖案化的光阻層，並用來蝕刻部份之該第二介電質層39以暴露源極區。接著，於去除掉光阻後，以剩餘下來的該第二介電質層39當做罩幕層向下蝕刻該第二磊晶層29，其蝕刻的深度可做適當的調整，如此所形成的開口38即為源極接點區(Source contact)。
最後請參閱第二H圖，沉積與該些源極區接觸之一源極金屬導線41，以及於該半導體基板21之一第二表面形成一汲極金屬導線43完成金氧半導體之製程。
接著請參閱第三圖，係本發明一實施例中之金氧半導體包含終端區103之部分剖面圖。根據前述步驟，於該主動區101形成該些深溝槽25及該些磊晶柱27時亦於該金氧半導體之終端區103形成複數個終端區磊晶柱45，然後於該終端區103處上形成有該第二介電質層39及該源極金屬導線41。
接著請同時參閱第三及四圖，第四圖係本發明一實施例中之金氧半導體之俯視圖。第三圖之剖面圖係為第四圖中的AA’線段切面。於該終端區103所形成之結構其特徵在於：該些終端區磊晶柱45係為複數個同心環而包圍位於該主動區101中的該些磊晶柱27。因此，該主動區101內之該些磊晶柱27與閘極區即使未完全對準(如第五圖之X部位所示)，該些磊晶柱27亦可透過位於該終端區103之同心環，電性連接此金氧半導體之閘極或源極，以維持此金氧半導體之正常運作。
接著請再參閱第六A及六B圖，係本發明另一實施例之部分製程步驟的剖面圖。本發明於該半導體基板21上形成該些磊晶柱27的方法中，除了前述先於該半導體基板21上成長該第一磊晶層23，接著蝕刻該第一磊晶層23以形成該些深溝槽25，再於該些深溝槽25中磊晶成長該磊晶柱27之方法外，更可置換為：首先，於該半導體基板21上成長一磊晶柱層，接著蝕刻該磊晶柱層而形成該些磊晶柱27(見第六A圖)，最後於該些磊晶柱27間磊晶成長該第一磊晶層23(見第六C圖)。其中，於該終端區103亦以相同方法來形成該第一磊晶層23及該些磊晶柱27，而形成如第七圖之金氧半導體之結構。
在第二A至二H圖所示之實施例中，利用蝕刻方式在該第一磊晶層23中製作該些深溝槽25，然後再填入磊晶材料於該些深溝槽25中以形成該些磊晶柱27。受限於磊晶柱27之寬度，該些深溝槽25之開口尺寸不宜過大，因而導致蝕刻製作該些深溝槽25之步驟以及填入磊晶材料於該些深溝槽25之步驟的困難。相較之下，第六A至六B圖之實施例則是先形成該些磊晶柱27，然後再形成該第一磊晶層23於該些磊晶柱27之間。由於該些磊晶柱27之間具有較大的空間，因此，填入磊晶材料於該些磊晶柱27之間以形成該第一磊晶層23之步驟相對來說較為簡單。
前述實施例在完成該第一磊晶層23與該些磊晶柱27之製作後，在該第一磊晶層23上會形成一第二磊晶層29。然後，再進行源極與閘極之製作。不過，本發明並不限於此。就一較佳實施例而言，本發明於再一實施例之製作方法亦可在完成該第一磊晶層23與該些磊晶柱27之製作後，直接於經適當厚度選擇之該第一磊晶層23上製作該些源極區與閘極區，使本實施例中之該半導體基底係包含該半導體基板21、該第一磊晶層23及該些磊晶柱27。
舉例來說，前述直接於該第一磊晶層23上製作該些源極區與閘極區的步驟，其可直接以蝕刻方式，在該第一磊晶層23上製作交替之該些第一淺溝槽31與第二淺溝槽33。其中，該些第一淺溝槽31係直接製作於該些磊晶柱27上方。該些第一淺溝槽31之寬度大於該些第二淺溝槽33之寬度，並且，該些第一淺溝槽31之寬度大於該些磊晶柱27之寬度。隨後，如同第二C至二F圖之製作步驟，製作閘極區於該些第一淺溝槽31內。然後，如同第二G與二H圖所示，形成源極區於該些第一淺溝槽31與該些第二淺溝槽33之側邊，並且形成該第二介電質層39。接下來，形成該源極金屬導線41連接至源極區與井區。最後完成如第八圖所示之金氧半導體包含終端區之部分剖面結構。
本發明在上文中已以較佳實施例揭露，然熟習本項技術者應理解的是，該實施例僅用於描繪本發明，而不應解讀為限制本發明之範圍。應注意的是，舉凡與該實施例等效之變化與置換，均應設為涵蓋於本發明之範疇內。因此，本發明之保護範圍當以下文之申請專利範圍所界定者為準。
11．．．N++ 基板
13．．．N+ 柱層
15．．．P+ 柱層
21．．．半導體基板
23．．．第一磊晶層
25．．．深溝槽
27．．．磊晶柱
29．．．第二磊晶層
31．．．第一淺溝槽
32．．．圖案層
33．．．第二淺溝槽
34．．．保護層
34a．．．殘餘保護層
35．．．第一介電質層
37．．．多晶矽結構
38．．．開口
39．．．第二介電質層
41．．．源極金屬導線
43．．．汲極金屬導線
45．．．終端區磊晶柱
101．．．主動區
103．．．終端區
X．．．部位
第一圖為習知之超接面結構之金氧半導體部分剖面圖。
第二A至H圖為本發明一實施例中之金氧半導體於製程步驟中之部分剖面圖。
第三圖為本發明一實施例中之金氧半導體包含終端區之部分剖面圖。
第四圖為本發明一實施例中之金氧半導體之俯視圖。
第五圖為本發明另一實施例中之金氧半導體包含終端區之部分剖面圖。
第六A至B圖為本發明另一實施例之部分製程步驟的剖面圖。
第七圖為本發明另一實施例中之金氧半導體包含終端區之部分剖面圖。
第八圖為本發明再一實施例中之金氧半導體包含終端區之部分剖面圖。
21．．．半導體基板
23．．．第一磊晶層
27．．．磊晶柱
29．．．第二磊晶層
35．．．第一介電質層
37．．．多晶矽結構
39．．．第二介電質層
41．．．源極金屬導線
43．．．汲極金屬導線
45．．．終端區磊晶柱
101．．．主動區
103．．．終端區

Claims (24)

  1. 一種金氧半導體之結構，係具有一主動區，該主動區包含：一半導體基底，其包含：第一導電型之一半導體基板，該半導體基板係具有一第一表面及一第二表面；一第一磊晶層，係形成於該第一表面上，該第一磊晶層並具有複數個深溝槽；及複數個磊晶柱，係形成於該些深溝槽中，該磊晶柱之導電型與該第一磊晶層相反；複數個第一淺溝槽及複數個第二淺溝槽，係交替地形成於該半導體基底中，該些第一淺溝槽係向下延伸至相對應之該磊晶柱，並且，該第一淺溝槽之寬度大於該第二淺溝槽；複數個閘極區，係分別位於該些第一淺溝槽內；複數個源極區，係形成於該些第一淺溝槽與該些第二淺溝槽之間；及一源極金屬導線，係連接該些源極區。
  2. 如申請專利範圍第1項所述之金氧半導體之結構，其中，該半導體基底更包含第一導電型之一第二磊晶層，係形成於該些磊晶柱及該第一磊晶層上，該些第一淺溝槽及第二淺溝槽係交替地形成於該第二磊晶層中。
  3. 如申請專利範圍第1項所述之金氧半導體之結構，其中該第一磊晶層係為第一導電型。
  4. 如申請專利範圍第1項所述之金氧半導體之結構，其中該第一磊晶層係為第二導電型。
  5. 如申請專利範圍第1項所述之金氧半導體之結構，其中該些深溝槽之深度係小於該第一磊晶層之厚度。
  6. 如申請專利範圍第1項所述之金氧半導體之結構，其中於該半導體基板上更包含具有複數個終端區磊晶柱之一終端區，且該些終端區磊晶柱係呈複數個同心環而包圍位於該主動區中的該些磊晶柱。
  7. 如申請專利範圍第1項所述之金氧半導體之結構，其中該些第二淺溝槽係向下延伸至該第一磊晶層。
  8. 如申請專利範圍第1項所述之金氧半導體之結構，其中該第一淺溝槽之深度大於該第二淺溝槽之深度。
  9. 如申請專利範圍第8項所述之金氧半導體之結構，其中該第一淺溝槽之側壁具有一階梯狀結構，將該第一淺溝槽區分為一上部份與一下部分，該上部分之寬度係大於該下部分之寬度。
  10. 如申請專利範圍第1項所述之金氧半導體之結構，其中相鄰二該第一淺溝槽之距離係不大於相鄰二該磊晶柱之距離。
  11. 如申請專利範圍第1項所述之金氧半導體之結構，其中該第二淺溝槽之內壁及底部係覆蓋有一介電層。
  12. 如申請專利範圍第11項所述之金氧半導體之結構，其中該第二淺溝槽內係填入一多晶矽結構。
  13. 如申請專利範圍第1項所述之金氧半導體之結構，其中該些第一淺溝槽及該些第二淺溝槽之兩側分別具有一源極區。
  14. 一種金氧半導體之製造方法，係用於形成一主動區，其包含下列步驟：提供一第一導電型之半導體基板，其具有一第一表面及一第二表面；於該半導體基板之第一表面上形成一第一磊晶層；於該第一磊晶層中形成複數個深溝槽；於該些深溝槽中形成與該第一磊晶層之導電型相反之複數個磊晶柱；於該些磊晶柱及該第一磊晶層上方形成交替之複數個第一淺溝槽及複數個第二淺溝槽，其中，該第一淺溝槽之寬度係大於該第二淺溝槽之寬度，並且，該第一淺溝槽係向下延伸至相對應之該磊晶柱；於該些第一淺溝槽內分別形成一閘極區；於該些第一淺溝槽之兩側邊分別形成一源極區；及形成一源極金屬導線以連接該些源極區。
  15. 一種金氧半導體之製造方法，係用於形成一主動區，其包含下列步驟：提供一第一導電型之半導體基板，其具有一第一表面及一第二表面；於該半導體基板之第一表面上形成一磊晶柱層；蝕刻該磊晶柱層以形成複數個磊晶柱；於該些磊晶柱之間形成與該磊晶柱之導電型相反之一第一磊晶層；於該些磊晶柱及該第一磊晶層上方形成交替之複數個 第一淺溝槽及複數個第二淺溝槽，其中，該第一淺溝槽之寬度係大於該第二淺溝槽之寬度，並且，該第一淺溝槽係向下延伸至相對應之該磊晶柱；於該些第一淺溝槽內分別形成一閘極區；於該些第一淺溝槽之兩側邊分別形成一源極區；及形成一源極金屬導線以連接該些源極區。
  16. 如申請專利範圍第14或15項所述之金氧半導體之製造方法，其中，在形成該些磊晶柱與該第一磊晶層之後，更包括於該些磊晶柱及該第一磊晶層上形成一第一導電型之第二磊晶層，該些第一淺溝槽與該些第二淺溝槽係形成於該第二磊晶層中。
  17. 如申請專利範圍第14項所述之金氧半導體之製造方法，其中該些深溝槽之深度係小於該第一磊晶層之厚度。
  18. 如申請專利範圍第14或15項所述之金氧半導體之製造方法，其中於該主動區形成該些深溝槽與該些磊晶柱的同時，更包括於該金氧半導體之一終端區形成複數個終端區磊晶柱，呈同心環包圍位於該主動區中的該些磊晶柱。
  19. 如申請專利範圍第14或15項所述之金氧半導體之製造方法，其中該第一磊晶層可為第一導電型或第二導電型的其中一種。
  20. 如申請專利範圍第16項所述之金氧半導體之製造方法，其中，形成該些第一淺溝槽及該些第二淺溝槽之步驟包含：形成一圖案層於該第二磊晶層上，以定義該些第一淺溝槽及該些第二淺溝槽； 透過該圖案層蝕刻該第二磊晶層，以形成複數個第一淺溝槽及該些第二淺溝槽；形成一保護層覆蓋該些第一淺溝槽之內壁及底部，並且填滿該些第二淺溝槽；蝕刻該保護層以使該些第一淺溝槽之底部裸露；以及透過剩餘之該保護層及該圖案層蝕刻該第二磊晶層，以形成複數個凹陷於該些第一淺溝槽之該底部。
  21. 如申請專利範圍第14或15項所述之金氧半導體之製造方法，其中該些第一淺溝槽之深度係大於該些第二淺溝槽之深度。
  22. 如申請專利範圍第14或15項所述之金氧半導體之製造方法，其中於形成該閘極區於該些第一淺溝槽之步驟中，同時形成一多晶矽結構填滿該些第二淺溝槽。
  23. 如申請專利範圍第14或15項所述之金氧半導體之製造方法，其中於該些第一淺溝槽之兩側邊分別形成該源極區之步驟中，同時於該些第二淺溝槽之兩側邊分別形成一源極區。
  24. 如申請專利範圍第20項所述之金氧半導體之製造方法，其中該保護層係為一氮化矽層。
TW098114621A 2009-05-01 2009-05-01 The structure of gold-oxygen semiconductor and its manufacturing method TWI388059B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098114621A TWI388059B (zh) 2009-05-01 2009-05-01 The structure of gold-oxygen semiconductor and its manufacturing method
US12/567,194 US8399921B2 (en) 2009-05-01 2009-09-25 Metal oxide semiconductor (MOS) structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098114621A TWI388059B (zh) 2009-05-01 2009-05-01 The structure of gold-oxygen semiconductor and its manufacturing method

Publications (2)

Publication Number Publication Date
TW201041133A TW201041133A (en) 2010-11-16
TWI388059B true TWI388059B (zh) 2013-03-01

Family

ID=43029747

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098114621A TWI388059B (zh) 2009-05-01 2009-05-01 The structure of gold-oxygen semiconductor and its manufacturing method

Country Status (2)

Country Link
US (1) US8399921B2 (zh)
TW (1) TWI388059B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183628B2 (en) 2007-10-29 2012-05-22 Unisantis Electronics Singapore Pte Ltd. Semiconductor structure and method of fabricating the semiconductor structure
US8598650B2 (en) 2008-01-29 2013-12-03 Unisantis Electronics Singapore Pte Ltd. Semiconductor device and production method therefor
US8188537B2 (en) 2008-01-29 2012-05-29 Unisantis Electronics Singapore Pte Ltd. Semiconductor device and production method therefor
JP5317343B2 (ja) 2009-04-28 2013-10-16 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
JP5400405B2 (ja) * 2009-02-05 2014-01-29 株式会社東芝 半導体装置の製造方法
JP5356970B2 (ja) 2009-10-01 2013-12-04 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
KR101211442B1 (ko) * 2010-03-08 2012-12-12 유니산티스 일렉트로닉스 싱가포르 프라이빗 리미티드 고체 촬상 장치
US8487357B2 (en) 2010-03-12 2013-07-16 Unisantis Electronics Singapore Pte Ltd. Solid state imaging device having high sensitivity and high pixel density
JP5066590B2 (ja) 2010-06-09 2012-11-07 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置とその製造方法
JP5087655B2 (ja) 2010-06-15 2012-12-05 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
US8604542B2 (en) * 2011-08-23 2013-12-10 Nan Ya Technology Corporation Circuit structure with conductive and depletion regions to form tunable capacitors and resistors
US8564034B2 (en) 2011-09-08 2013-10-22 Unisantis Electronics Singapore Pte. Ltd. Solid-state imaging device
US8669601B2 (en) 2011-09-15 2014-03-11 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device having pillar-shaped semiconductor
US8916478B2 (en) 2011-12-19 2014-12-23 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US8772175B2 (en) 2011-12-19 2014-07-08 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US8748938B2 (en) 2012-02-20 2014-06-10 Unisantis Electronics Singapore Pte. Ltd. Solid-state imaging device
US9245754B2 (en) 2014-05-28 2016-01-26 Mark E. Granahan Simplified charge balance in a semiconductor device
TWI628791B (zh) * 2017-01-16 2018-07-01 通嘉科技股份有限公司 具有立體超接面的金氧半場效功率元件及其製造方法
WO2020084736A1 (ja) * 2018-10-25 2020-04-30 三菱電機株式会社 半導体装置、電力変換装置及び半導体装置の製造方法
CN114141879B (zh) * 2021-12-09 2025-08-26 北京燕东微电子科技有限公司 功率半导体器件及其制备方法
CN116525435B (zh) * 2022-09-05 2024-07-19 苏州华太电子技术股份有限公司 一种igbt器件的制备方法及igbt器件
US12507486B2 (en) 2022-09-15 2025-12-23 Globalfoundries U.S. Inc. Vertically integrated SCR structure with SOI-based raised trigger element
CN117894820A (zh) * 2024-03-15 2024-04-16 芯联越州集成电路制造（绍兴）有限公司 超结半导体器件及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4843843B2 (ja) * 2000-10-20 2011-12-21 富士電機株式会社 超接合半導体素子
US7446374B2 (en) * 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture

Also Published As

Publication number Publication date
US20100276750A1 (en) 2010-11-04
TW201041133A (en) 2010-11-16
US8399921B2 (en) 2013-03-19

Similar Documents

Publication Publication Date Title
TWI388059B (zh) The structure of gold-oxygen semiconductor and its manufacturing method
TWI676288B (zh) Lv/mv超接面溝槽功率mosfet元件及其製備方法
CN113745116B (zh) 超级结器件及其制造方法
CN101114583B (zh) 半导体功率器件及其制造工艺
TW201330250A (zh) 半導體裝置及其製造方法
JP6485034B2 (ja) 半導体装置の製造方法
TW201737356A (zh) 半導體裝置及其製造方法
JP2008103563A (ja) 超接合半導体装置の製造方法
CN107994076A (zh) 沟槽栅超结器件的制造方法
KR102400895B1 (ko) 반도체 장치 및 그 제조 방법
JP2008166490A (ja) 半導体装置の製造方法
TWI503983B (zh) 半導體裝置及其製造方法
CN111986997A (zh) 超级结器件的制造方法
US9406745B2 (en) Method of manufacturing super junction for semiconductor device
CN111900090B (zh) 超级结器件的制造方法
US12288817B2 (en) Semiconductor device and method for manufacturing the same
KR102554248B1 (ko) 수퍼 정션 반도체 장치 및 이의 제조 방법
KR100902585B1 (ko) 트렌치 게이트형 모스트랜지스터 및 그 제조방법
CN111900089B (zh) 超级结器件的制造方法
CN101924104B (zh) 金属氧化物半导体的结构及其制造方法
CN104037206B (zh) 超级结器件及制造方法
US20200279912A1 (en) Super junction semiconductor device and method of manufacturing the same
KR102777303B1 (ko) 수퍼 정션 반도체 장치 및 이의 제조 방법
CN103022087A (zh) 一种半导体晶片及其制造方法
CN117637837A (zh) 沟槽栅超结器件及其制造方法