[go: up one dir, main page]

TWI628791B - 具有立體超接面的金氧半場效功率元件及其製造方法 - Google Patents

具有立體超接面的金氧半場效功率元件及其製造方法 Download PDF

Info

Publication number
TWI628791B
TWI628791B TW106101322A TW106101322A TWI628791B TW I628791 B TWI628791 B TW I628791B TW 106101322 A TW106101322 A TW 106101322A TW 106101322 A TW106101322 A TW 106101322A TW I628791 B TWI628791 B TW I628791B
Authority
TW
Taiwan
Prior art keywords
trench
epitaxial layer
layer
wells
well
Prior art date
Application number
TW106101322A
Other languages
English (en)
Other versions
TW201828469A (zh
Inventor
熊志文
葉人豪
凃宜融
曾婉雯
Original Assignee
通嘉科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 通嘉科技股份有限公司 filed Critical 通嘉科技股份有限公司
Priority to TW106101322A priority Critical patent/TWI628791B/zh
Priority to US15/867,744 priority patent/US10269897B2/en
Application granted granted Critical
Publication of TWI628791B publication Critical patent/TWI628791B/zh
Publication of TW201828469A publication Critical patent/TW201828469A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/051—Forming charge compensation regions, e.g. superjunctions
    • H10D62/058—Forming charge compensation regions, e.g. superjunctions by using trenches, e.g. implanting into sidewalls of trenches or refilling trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H10P14/20—
    • H10P30/20—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

金氧半場效功率元件包含一第一金屬層、一基底層、一磊晶層、複數個第一溝槽井、複數個第二溝槽井、複數個基體結構層、複數個多晶矽層及一第二金屬層。該磊晶層具有一第一導電類型，且該複數個第一溝槽井和該複數個第二溝槽井具有一第二導電類型。每一第一溝槽井和該磊晶層之間以及對應該每一第一溝槽井的一基體結構層和該磊晶層之間形成一空乏區的部份，以及對應該每一第一溝槽井的一第二溝槽井和該磊晶層之間形成該空乏區的其餘部份。該複數個第二溝槽井是用以增加該金氧半場效功率元件的崩潰電壓和降低該金氧半場效功率元件的導通電阻。

Description

具有立體超接面的金氧半場效功率元件及其製造方法
本發明是有關於一種具有立體超接面的金氧半場效功率元件及其製造方法，尤指一種可增加該金氧半場效功率元件的崩潰電壓和降低該金氧半場效功率元件的導通電阻的金氧半場效功率元件及其製造方法。
在現有技術中，當具有超接面的金氧半場效功率元件(power metal-oxide-semiconductor field-effect transistor device)關閉時，該金氧半場效功率元件是利用該金氧半場效功率元件內的P型井和N型磊晶層之間的PN接面所形成空乏區來承受該金氧半場效功率元件汲極和源極之間的電壓。當該空乏區的寬度增加時，該空乏區可承受該金氧半場效功率元件汲極和源極之間的電壓也會隨該空乏區的寬度增加而增加。因為該空乏區是通過該P型井和該N型磊晶層之間的橫向擴散作用而形成，所以該空乏區的寬度將受限於該橫向擴散作用，導致該金氧半場效功率元件的崩潰電壓受限於該空乏區的寬度。因此，如何設計使該金氧半場效功率元件具有高崩潰電壓成為一項重要的課題。
本發明的一實施例提供一種具有立體超接面的金氧半場效功率元件包含一第一金屬層、一基底層、一磊晶層、複數個第一溝槽井、複數個第二溝槽井、複數個基體結構層、複數個多晶矽層及一第二金屬層。該基底層形成於該第一金屬層之上。該磊晶層形成於該基底層之上。該複數個第一溝槽井形成於該磊晶層之中。對應每一第一溝槽井的一基體結構層形成於該每一第一溝槽井之上和該磊晶層之中，且該每一第一溝槽井和該磊晶層之間以及該基體結構層和該磊晶層之間形成一空乏區的部份。對應該每一第一溝槽井的一第二溝槽井形成於該每一第一溝槽井之下，且該第二溝槽井和該磊晶層之間形成該空乏區的其餘部份。每一多晶矽層形成於兩相鄰基體結構層和該磊晶層之上，且該每一多晶矽層被一氧化層包覆。該第二金屬層，形成於該複數個基體結構層和複數個氧化層之上。該基底層和該磊晶層具有一第一導電類型，該複數個第一溝槽井和該複數個第二溝槽井具有一第二導電類型，以及該複數個第二溝槽井是用以增加該金氧半場效功率元件的崩潰電壓(breakdown voltage)和降低該金氧半場效功率元件的導通電阻。
本發明的另一實施例提供一種具有立體超接面的金氧半場效功率元件的製造方法。該製造方法包含形成一基底層於一第一金屬層之上；形成一磊晶層於該基底層之上，其中該磊晶層具有一第一導電類型；形成複數個第二溝槽於該磊晶層之中；填充具有一第二導電類型的第二磊晶至該複數個第二溝槽形成複數個第二溝槽井；再次沉積該磊晶層；形成複數個第一溝槽於該磊晶層之中；填充具有該第二導電類型的第一磊晶至該複數個第一溝槽形成複數個第一溝槽井，其中該複數個第一溝槽井中的每一第一溝槽井的離子摻雜濃度小於該複數個第二溝槽井中的一對應的第二溝槽井的離子摻雜濃度；形成複數個基體結構層於該複數個第一溝槽井之上和該磊晶層之中；形成複數個多晶矽層和一第二金屬層於該磊晶層和該複數個基體結構層之上；該每一第一溝槽井和該磊晶層之間以及對應該每一第一溝槽的一基體結構層和該磊晶層之間形成一空乏區的部份，且該對應的第二溝槽井和該磊晶層之間形成該空乏區的其餘部份，其中該複數個第二溝槽井是用以增加該金氧半場效功率元件的崩潰電壓和降低該金氧半場效功率元件的導通電阻。
本發明的另一實施例提供一種具有立體超接面的金氧半場效功率元件的製造方法。該製造方法包含形成一基底層於一第一金屬層之上；形成一磊晶層於該基底層之上，其中該磊晶層具有一第一導電類型；利用一離子植入方式形成複數個第二溝槽井於該磊晶層之中；利用一多層磊晶和離子植入方式形成該磊晶層的其餘部分及複數個第一溝槽井，其中該複數個第二溝槽井與該複數個第一溝槽井具有一第二導電類型，且每一第一溝槽井的離子摻雜濃度小於對應該每一第一溝槽的一第二溝槽井的離子摻雜濃度；形成複數個基體結構層於該複數個第一溝槽井之上和該磊晶層之中；形成複數個多晶矽層和一第二金屬層於該磊晶層和該複數個基體結構層之上；該每一第一溝槽井和該磊晶層之間以及對應該每一第一溝槽井的一基體結構層和該磊晶層之間形成一空乏區的部份，且該第二溝槽井和該磊晶層之間形成該空乏區的其餘部份，其中該複數個第二溝槽井是用以增加該金氧半場效功率元件的崩潰電壓和降低該金氧半場效功率元件的導通電阻。
本發明所提供的一種具有立體超接面的金氧半場效功率元件及其製造方法。該金氧半場效功率元件及該製造方法是使對應每一第一溝槽井的空乏區不僅可橫向形成於該每一第一溝槽井和一磊晶層之間，對應該每一第一溝槽井的基體結構層和該磊晶層之間，以及對應該每一第一溝槽井的第二溝槽井和該磊晶層之間，更可縱向形成於該第二溝槽井和該磊晶層之間。因此，相較於現有技術，本發明所提供的空乏區更大，導致該金氧半場效功率元件的崩潰電壓隨該空乏區增加而增加。另外，因為該金氧半場效功率元件的複數個第二溝槽井的離子摻雜濃度大於該金氧半場效功率元件的複數個第一溝槽井的離子摻雜濃度，且該複數個第二溝槽井的每一第二溝槽井的寬度小於該複數個第一溝槽井對應的第一溝槽井的寬度，所以當該金氧半場效功率元件開啟時，因為位於該複數個第二溝槽井間的該磊晶層的寬度增加，所以該金氧半場效功率元件的導通電阻可被降低。
請參照第1圖，第1圖是本發明的第一實施例所公開的一種具有立體超接面(three-dimensional super junction)的金氧半場效功率元件100的示意圖。如第1圖所示，金氧半場效功率元件100包含一第一金屬層102、一基底層104、一磊晶層106和一第二金屬層108。另外，第1圖僅顯示金氧半場效功率元件100的複數個第一溝槽井中的第一溝槽井110、112，金氧半場效功率元件100的複數個多晶矽層中的多晶矽層114、116、118，金氧半場效功率元件100的複數個第二溝槽井中的第二溝槽井120、122，以及金氧半場效功率元件100的複數個基體結構層中的基體結構層124、126，其中基底層104和磊晶層106具有一第一導電類型，該複數個第一溝槽井和該複數個第二溝槽井具有一第二導電類型，基底層104的離子摻雜濃度大於磊晶層106的離子摻雜濃度，以及該第一導電態樣是N型和該第二導電態樣是P型。但本發明並不受限於該第一導電態樣是N型和該第二導電態樣是P型。另外，第一金屬層102是金氧半場效功率元件100的汲極，該複數個多晶矽層是金氧半場效功率元件100的閘極，以及第二金屬層108是金氧半場效功率元件100的源極。如第1圖所示，基底層104形成於第一金屬層102之上，磊晶層106形成於基底層104之上，第一溝槽井110、112形成於磊晶層106之中，對應第一溝槽井110的第二溝槽井120形成於第一溝槽井110之下以及磊晶層106之中，對應第一溝槽井112的第二溝槽井122形成於第一溝槽井112之下以及磊晶層106之中，基體結構層124形成於第一溝槽井110之上和磊晶層106之中，基體結構層126形成於第一溝槽井112之上和磊晶層106之中，多晶矽層116形成於兩相鄰基體結構層(基體結構層124、126)和磊晶層106之上，以及第二金屬層108形成於該複數個基體結構層和複數個氧化層之上，其中該複數個第二溝槽井中的每一第二溝槽井的離子摻雜濃度大於該複數個第一溝槽井中一對應的第一溝槽井的離子摻雜濃度(例如第二溝槽井120的離子摻雜濃度大於第一溝槽井110的離子摻雜濃度)，以及該每一第二溝槽井的寬度小於該對應的第一溝槽井的寬度(例如第二溝槽井120的寬度小於第一溝槽井110的寬度)。另外，該複數個第一溝槽井和該複數個第二溝槽井是通過一深溝槽(deep trench)回填方式所產生，其中在該深溝槽回填方式中，該複數個第一溝槽井和該複數個第二溝槽井可通過磊晶或化學氣相沉積(chemical vapor deposition, CVD)等方式生成。另外，如第1圖所示，多晶矽層114、116、118分別被氧化層128、130、132包覆。
如第1圖所示，基體結構層124包含一基體1242、一摻雜井1244、一第一摻雜區1246及一第二摻雜區1248。基體1242具有該第二導電類型且形成於第一溝槽井110之上(其中基體1242的寬度大於第一溝槽井110的寬度)，摻雜井1244具有該第二導電類型且形成於基體1242之中，以及第一摻雜區1246及第二摻雜區1248具有該第一導電類型且形成於摻雜井1244和基體1242之中，其中基體1242的離子摻雜濃度大於第一溝槽井110的離子摻雜濃度，以及摻雜井1244的離子摻雜濃度大於基體1242的離子摻雜濃度。另外，基底層104、磊晶層106、基體1242、摻雜井1244、第一摻雜區1246及第二摻雜區1248是通過一離子植入方式而形成。另外，摻雜井1244作為基體1242的接觸(contact)。另外，基體結構層126的結構和基體結構層124的結構，在此不再贅述。
如第2圖所示，當金氧半場效功率元件100關閉時，該複數個第一溝槽井中的每一第一溝槽井和磊晶層106之間以及對應該每一第一溝槽井的一基體結構層和磊晶層106之間形成一空乏區的部份，以及該複數個第二溝槽井中對應該每一第一溝槽井的一第二溝槽井和磊晶層106之間形成該空乏區的其餘部份。例如當金氧半場效功率元件100關閉時，第一溝槽井110和磊晶層106之間以及基體結構層124和磊晶層106之間形成一空乏區134(用虛線表示)的部份，以及第二溝槽井120和磊晶層106之間形成空乏區134的其餘部份。因此，如第2圖所示，空乏區134不僅可橫向形成於第一溝槽井110和磊晶層106之間(箭頭202)，基體結構層124和磊晶層106之間(箭頭204)，以及第二溝槽井120和磊晶層106之間(箭頭206)，空乏區134更可縱向形成於第二溝槽井120和磊晶層106之間(箭頭208)。因為空乏區134更可縱向形成於第二溝槽井120和磊晶層106之間，所以相較於現有技術，空乏區134更大，導致金氧半場效功率元件100的崩潰電壓(breakdown voltage)隨空乏區134增加而增加。
另外，如第3圖所示，當金氧半場效功率元件100開啟時，第一摻雜區1246相對於第二摻雜區1248的一邊形成一第一通道136和第二摻雜區1248相對於第一摻雜區1246的一邊形成一第二通道138。因為該複數個第二溝槽井的離子摻雜濃度大於該複數個第一溝槽井的離子摻雜濃度，且該複數個第二溝槽井的每一第二溝槽井的寬度小於該複數個第一溝槽井中對應的第一溝槽井的寬度(例如第二溝槽井120的寬度小於第一溝槽井110的寬度)，所以當金氧半場效功率元件100開啟時，因為位於該複數個第二溝槽井間的磊晶層106的寬度增加，所以金氧半場效功率元件100的導通電阻可被降低。另外，金氧半場效功率元件100開啟和關閉操作原理是本領域具有熟知技藝者所熟知的技藝，在此不再贅述。
請參照第4圖，第4圖是本發明的第二實施例所公開的一種具有立體超接面的金氧半場效功率元件400的示意圖。如第4圖所示，金氧半場效功率元件400和金氧半場效功率元件100的差別在於金氧半場效功率元件400的每一第一溝槽井(例如第一溝槽井410、412)和一磊晶層406是通過多層磊晶和離子植入(multi-epitaxy & implantation)方式所產生，其中第一溝槽井410中的溝槽層4102-4108的離子摻雜濃度和寬度可相同或不同。例如在本發明的一實施例中，溝槽層4102-4108的離子摻雜濃度是由上往下逐漸增加且溝槽層4102-4108的寬度相同(如第4圖所示)。另外，在本發明的另一實施例中，溝槽層4102-4108的離子摻雜濃度是由上往下逐漸增加且溝槽層4102-4108的寬度是由上往下逐漸減少。另外，金氧半場效功率元件400增加空乏區和降低導通電阻的原理和金氧半場效功率元件100相同，在此不再贅述。
請參照第5-8圖，第5-8圖是本發明的不同實施例說明一金氧半場效功率元件的上視示意圖，其中第5-8圖僅顯示該金氧半場效功率元件的複數個第一溝槽井、複數個第二溝槽井、複數個多晶矽層和複數個接觸。如第5圖所示，該複數個第一溝槽井、該複數個第二溝槽井和該複數個多晶矽層為條狀(stripe)型態；如第6圖所示，該複數個第一溝槽井和該複數個多晶矽層為條狀型態，以及該複數個第二溝槽井為島狀(island)型態；如第7圖所示，該複數個第一溝槽井和該複數個多晶矽層為條狀型態，以及該複數個第二溝槽井為圓點狀(dot)型態；如第8圖所示，該複數個第一溝槽井和該複數個多晶矽層為交錯排列(cross arrangement)型態，以及該複數個第二溝槽井為矩形型態。另外，本發明並不受限於第5-8圖所示的該複數個第二溝槽井的型態，亦即只要該複數個第二溝槽井隨著該複數個第一溝槽井改變，且該複數個第二溝槽井的尺寸小於隨著該複數個第一溝槽井的尺寸即落入本發明的範圍。
請參照第2、9、10圖，第9圖是本發明的第三實施例所公開的一種具有立體超接面的金氧半場效功率元件的製造方法的流程圖。第9圖的製造方法是利用第10圖說明，詳細步驟如下：
步驟900： 開始；
步驟902： 形成基底層104於第一金屬層102之上；
步驟904： 形成磊晶層106於基底層104之上；
步驟906： 形成複數個第二溝槽於磊晶層106之中；
步驟908： 填充具有該第二導電類型的第二磊晶至該複數個第二溝槽形成複數個第二溝槽井；
步驟910： 再次沉積磊晶層106；
步驟912： 形成複數個第一溝槽於磊晶層106之中；
步驟914： 填充具有該第二導電類型的第一磊晶至該複數個第一溝槽形成複數個第一溝槽井；
步驟916： 完成金氧半場效功率元件100；
步驟918： 結束。
在步驟902和步驟904中，如第10(a)圖所示，基底層104形成於第一金屬層102之上，以及磊晶層106形成於基底層104之上。在步驟906中，在磊晶層106形成於基底層104之上後，在磊晶層106之中蝕刻出該複數個第二溝槽(如第10(b)圖所示的第二溝槽1002、1004)。在步驟908中，通過該深溝槽回填方式填充該第二磊晶至該複數個第二溝槽形成該複數個第二溝槽井(如第10(c)圖所示的第二溝槽井120、122)。在步驟910中，如第10(d)圖所示，再次沉積磊晶層106。在步驟912中，在磊晶層106之中蝕刻出該複數個第一溝槽(如第10(e)圖所示的第一溝槽1006、1008)。在步驟914中，通過該深溝槽回填方式填充該第一磊晶至該複數個第一溝槽形成該複數個第一溝槽井(如第10(f)圖所示的第一溝槽井110、112)。在步驟916中，如第10(g)圖所示，完成金氧半場效功率元件100，亦即形成該複數個基體結構層於該複數個第一溝槽井之上和磊晶層106之中，以及形成複數個多晶矽層和第二金屬層108於磊晶層106和該複數個基體結構層之上，其中形成該複數個基體結構層於該複數個第一溝槽井之上和磊晶層106之中，以及形成複數個多晶矽層和第二金屬層108於磊晶層106和該複數個基體結構層之上是本領域具有熟知技藝者所熟知的技藝，在此不再贅述。另外，基底層104的離子摻雜濃度大於磊晶層106的離子摻雜濃度，以及該第一導電態樣是N型和該第二導電態樣是P型。但本發明並不受限於該第一導電態樣是N型和該第二導電態樣是P型。另外，第一金屬層102是金氧半場效功率元件100的汲極，該複數個多晶矽層是金氧半場效功率元件100的閘極，以及第二金屬層108是金氧半場效功率元件100的源極。另外，該複數個第二溝槽井中的每一第二溝槽井的離子摻雜濃度大於該複數個第一溝槽井中一對應的第一溝槽井的離子摻雜濃度(例如第二溝槽井120的離子摻雜濃度大於第一溝槽井110的離子摻雜濃度)，以及該每一第二溝槽井的寬度小於該對應的第一溝槽井的寬度(例如第二溝槽井120的寬度小於第一溝槽井110的寬度)。
另外，如第2圖所示，當金氧半場效功率元件100關閉時，第一溝槽井110和磊晶層106之間以及基體結構層124和磊晶層106之間形成空乏區134(用虛線表示)的部份，以及第二溝槽井120和磊晶層106之間形成空乏區134的其餘部份。因此，如第2圖所示，空乏區134不僅可橫向形成於第一溝槽井110和磊晶層106之間(箭頭202)，基體結構層124和磊晶層106之間(箭頭204)，以及第二溝槽井120和磊晶層106之間(箭頭206)，空乏區134更可縱向形成於第二溝槽井120和磊晶層106之間(箭頭208)。因為空乏區134更可縱向形成於第二溝槽井120和磊晶層106之間，所以相較於現有技術，空乏區134更大，導致金氧半場效功率元件100的崩潰電壓隨空乏區134增加而增加。另外，因為該複數個第二溝槽井的離子摻雜濃度大於該複數個第一溝槽井的離子摻雜濃度，且該複數個第二溝槽井的每一第二溝槽井的寬度小於該複數個第一溝槽井中對應的第一溝槽井的寬度(例如第二溝槽井120的寬度小於第一溝槽井110的寬度)，所以當金氧半場效功率元件100開啟時，因為位於該複數個第二溝槽井間的磊晶層106的寬度增加，所以金氧半場效功率元件100的導通電阻可被降低。
請參照第11、12圖，第11圖是本發明的第四實施例所公開的一種具有立體超接面的金氧半場效功率元件的製造方法的流程圖。第11圖的製造方法是利用第12圖說明，詳細步驟如下：步驟1100：開始；步驟1102：形成基底層104於第一金屬層102之上；步驟1104：形成磊晶層406於基底層104之上；步驟1106：利用一離子植入方式形成複數個第二溝槽井於磊晶層406之中；步驟1108：利用一多層磊晶和離子植入方式形成磊晶層406的其餘部分及複數個第一溝槽井；步驟1110：完成金氧半場效功率元件400；步驟1112：結束。
第11圖的實施例和第9圖的實施例的差別在於在步驟1106中，如第12(b)圖所示，利用該離子植入方式將離子束1202射入磊晶層406之中形成該複數個第二溝槽井；在步驟1108中，如第12(c)、(d)、(e)圖所示，利用該多層磊晶和離子植入方式形成磊晶層406的其餘部分及該複數個第一溝槽井。如第12(f)圖所示，第一溝槽井410中的溝槽層4102-4108的離子摻雜濃度和寬度可相同或不同。例如在本發明的一實施例中，溝槽層4102-4108的離子摻雜濃度是由上往下逐漸增加且溝槽層4102-4108的寬度相同。另外，在本發明的另一實施例中，溝槽層4102-4108的離子摻雜濃度是由上往下逐漸增加且溝槽層4102-4108的寬度是由上往下逐漸減少。
綜上所述，本發明所提供的具有立體超接面的金氧半場效功率元件及其製造方法是使對應每一第一溝槽井的空乏區不僅可橫向形成於該每一第一溝槽井和該磊晶層之間，對應該每一第一溝槽井的基體結構層和該磊晶層之間，以及對應該每一第一溝槽井的第二溝槽井和該磊晶層之間，更可縱向形成於該第二溝槽井和該磊晶層之間。因此，相較於現有技術，本發明所提供的空乏區更大，導致該金氧半場效功率元件的崩潰電壓隨該空乏區增加而增加。另外，因為該複數個第二溝槽井的離子摻雜濃度大於該複數個第一溝槽井的離子摻雜濃度，且該複數個第二溝槽井的每一第二溝槽井的寬度小於該複數個第一溝槽井對應的第一溝槽井的寬度，所以當該金氧半場效功率元件開啟時，因為位於該複數個第二溝槽井間的該磊晶層的寬度增加，所以該金氧半場效功率元件的導通電阻可被降低。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、400‧‧‧金氧半場效功率元件
102‧‧‧第一金屬層
104‧‧‧基底層
106、406‧‧‧磊晶層
108‧‧‧第二金屬層
110、112、410、412‧‧‧第一溝槽井
114、116、118‧‧‧多晶矽層
120、122‧‧‧第二溝槽井
124、126‧‧‧基體結構層
128、130、132‧‧‧氧化層
134‧‧‧空乏區
136‧‧‧第一通道
138‧‧‧第二通道
1242‧‧‧基體
1244‧‧‧摻雜井
1246‧‧‧第一摻雜區
1248‧‧‧第二摻雜區
202、204、206、208‧‧‧箭頭
4102-4108‧‧‧溝槽層
1002、1004‧‧‧第二溝槽
1006、1008‧‧‧第一溝槽
1202‧‧‧離子束
900-918、1100-1112‧‧‧步驟
第1圖是本發明的第一實施例所公開的一種具有立體超接面的金氧半場效功率元件的示意圖。 第2圖是說明當金氧半場效功率元件關閉時，每一第一溝槽井和磊晶層之間，對應該每一第一溝槽井的基體結構層和磊晶層之間，以對應該每一第一溝槽井的第二溝槽井和磊晶層之間形成空乏區的示意圖。 第3圖是說明當金氧半場效功率元件開啟時，第一摻雜區相對於第二摻雜區的一邊形成第一通道和第二摻雜區相對於第一摻雜區的一邊形成第二通道的示意圖。 第4圖是本發明的第二實施例所公開的一種具有立體超接面的金氧半場效功率元件的示意圖。 第5-8圖是本發明的不同實施例說明一金氧半場效功率元件的上視示意圖。 第9圖是本發明的第三實施例所公開的一種具有立體超接面的金氧半場效功率元件的製造方法的流程圖。 第10圖是說明根據第9圖的製造方法所製造的金氧半場效功率元件的橫切面的示意圖。 第11圖是本發明的第四實施例所公開的一種具有立體超接面的金氧半場效功率元件的製造方法的流程圖。 第12圖是說明根據第11圖的製造方法所製造的金氧半場效功率元件的橫切面的示意圖。

Claims (16)

  1. 一種具有立體超接面(three-dimensional super junction)的金氧半場效功率元件，包含： 一第一金屬層； 一基底層，形成於該第一金屬層之上； 一磊晶層，形成於該基底層之上； 複數個第一溝槽井，形成於該磊晶層之中； 複數個基體結構層，其中對應每一第一溝槽井的一基體結構層形成於該每一第一溝槽井之上和該磊晶層之中，且該每一第一溝槽井和該磊晶層之間以及該基體結構層和該磊晶層之間形成一空乏區的部份； 複數個第二溝槽井，其中對應該每一第一溝槽井的一第二溝槽井形成於該每一第一溝槽井之下，且該第二溝槽井和該磊晶層之間形成該空乏區的其餘部份； 複數個多晶矽層，其中每一多晶矽層形成於兩相鄰基體結構層和該磊晶層之上，且該每一多晶矽層被一氧化層包覆；及 一第二金屬層，形成於該複數個基體結構層和複數個氧化層之上； 其中該基底層和該磊晶層具有一第一導電類型，該複數個第一溝槽井和該複數個第二溝槽井具有一第二導電類型，以及該複數個第二溝槽井是用以增加該金氧半場效功率元件的崩潰電壓(breakdown voltage)和降低該金氧半場效功率元件的導通電阻。
  2. 如請求項1所述的金氧半場效功率元件，其中該第二溝槽井和該基體結構層另形成於該磊晶層之中。
  3. 如請求項1所述的金氧半場效功率元件，其中該第二溝槽井的寬度小於該每一第一溝槽井的寬度。
  4. 如請求項1所述的金氧半場效功率元件，其中該第二溝槽井的離子摻雜濃度大於該每一第一溝槽井的離子摻雜濃度。
  5. 如請求項1所述的金氧半場效功率元件，其中該每一第一溝槽井是通過一深溝槽(deep trench)回填方式所產生。
  6. 如請求項1所述的金氧半場效功率元件，其中該基底層的離子摻雜濃度大於該磊晶層的離子摻雜濃度。
  7. 如請求項1所述的金氧半場效功率元件，其中該基體結構層包含： 一基體，具有該第二導電類型且形成於該每一第一溝槽井之上； 一摻雜井，具有該第二導電類型且形成於該基體之中； 一第一摻雜區，具有該第一導電類型且形成於該摻雜井和該基體之中；及 一第二摻雜區，具有該第一導電類型且形成於該摻雜井和該基體之中； 其中該基體的離子摻雜濃度大於該每一第一溝槽井的離子摻雜濃度，該摻雜井的離子摻雜濃度大於該基體的離子摻雜濃度，以及當該金氧半場效功率元件開啟時，該第一摻雜區相對於該第二摻雜區的一邊形成一第一通道和該第二摻雜區相對於該第一摻雜區的一邊形成一第二通道。
  8. 如請求項1所述的金氧半場效功率元件，其中該每一第一溝槽井和該磊晶層是通過多層磊晶和離子植入(multi-epitaxy & implantation)方式所產生。
  9. 如請求項8所述的金氧半場效功率元件，其中該每一第一溝槽井的離子摻雜濃度是由上往下逐漸增加。
  10. 如請求項1所述的金氧半場效功率元件，其中該第一導電態樣是N型，且該第二導電態樣是P型。
  11. 一種具有立體超接面的金氧半場效功率元件的製造方法，包含： 形成一基底層於一第一金屬層之上； 形成一磊晶層於該基底層之上，其中該磊晶層具有一第一導電類型； 形成複數個第二溝槽於該磊晶層之中； 填充具有一第二導電類型的第二磊晶至該複數個第二溝槽形成複數個第二溝槽井； 再次沉積該磊晶層； 形成複數個第一溝槽於該磊晶層之中； 填充具有該第二導電類型的第一磊晶至該複數個第一溝槽形成複數個第一溝槽井，其中該複數個第一溝槽井中的每一第一溝槽井的離子摻雜濃度小於該複數個第二溝槽井中的一對應的第二溝槽井的離子摻雜濃度； 形成複數個基體結構層於該複數個第一溝槽井之上和該磊晶層之中；及 形成複數個多晶矽層和一第二金屬層於該磊晶層和該複數個基體結構層之上； 其中該每一第一溝槽井和該磊晶層之間以及對應該每一第一溝槽的一基體結構層和該磊晶層之間形成一空乏區的部份，且該對應的第二溝槽井和該磊晶層之間形成該空乏區的其餘部份，其中該複數個第二溝槽井是用以增加該金氧半場效功率元件的崩潰電壓和降低該金氧半場效功率元件的導通電阻。
  12. 如請求項11所述的製造方法，其中該對應的第二溝槽井的寬度小於該每一第一溝槽井的寬度。
  13. 如請求項11所述的製造方法，其中該基底層的離子摻雜濃度大於該磊晶層的離子摻雜濃度。
  14. 如請求項11所述的製造方法，其中該第一導電態樣是N型，且該第二導電態樣是P型。
  15. 一種具有立體超接面的金氧半場效功率元件的製造方法，包含： 形成一基底層於一第一金屬層之上； 形成一磊晶層於該基底層之上，其中該磊晶層具有一第一導電類型； 利用一離子植入方式形成複數個第二溝槽井於該磊晶層之中； 利用一多層磊晶和離子植入方式形成該磊晶層的其餘部分及複數個第一溝槽井，其中該複數個第二溝槽井與該複數個第一溝槽井具有一第二導電類型，且每一第一溝槽井的離子摻雜濃度小於對應該每一第一溝槽的一第二溝槽井的離子摻雜濃度； 形成複數個基體結構層於該複數個第一溝槽井之上和該磊晶層之中；及 形成複數個多晶矽層和一第二金屬層於該磊晶層和該複數個基體結構層之上； 其中該每一第一溝槽井和該磊晶層之間以及對應該每一第一溝槽井的一基體結構層和該磊晶層之間形成一空乏區的部份，且該第二溝槽井和該磊晶層之間形成該空乏區的其餘部份，其中該複數個第二溝槽井是用以增加該金氧半場效功率元件的崩潰電壓和降低該金氧半場效功率元件的導通電阻。
  16. 如請求項15所述的製造方法，其中該每一第一溝槽井的離子摻雜濃度是由上往下逐漸增加。
TW106101322A 2017-01-16 2017-01-16 具有立體超接面的金氧半場效功率元件及其製造方法 TWI628791B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106101322A TWI628791B (zh) 2017-01-16 2017-01-16 具有立體超接面的金氧半場效功率元件及其製造方法
US15/867,744 US10269897B2 (en) 2017-01-16 2018-01-11 Power metal-oxide-semiconductor field-effect transistor device with three-dimensional super junction and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106101322A TWI628791B (zh) 2017-01-16 2017-01-16 具有立體超接面的金氧半場效功率元件及其製造方法

Publications (2)

Publication Number Publication Date
TWI628791B true TWI628791B (zh) 2018-07-01
TW201828469A TW201828469A (zh) 2018-08-01

Family

ID=62841090

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106101322A TWI628791B (zh) 2017-01-16 2017-01-16 具有立體超接面的金氧半場效功率元件及其製造方法

Country Status (2)

Country Link
US (1) US10269897B2 (zh)
TW (1) TWI628791B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113517334A (zh) * 2021-06-07 2021-10-19 西安电子科技大学 一种具有高k介电沟槽的功率mosfet器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201041133A (en) * 2009-05-01 2010-11-16 Niko Semiconductor Co Ltd Metal oxide semiconductor (MOS) structure and manufacturing method thereof
TW201207957A (en) * 2010-07-22 2012-02-16 Fairchild Semiconductor Trench superjunction MOSFET with thin EPI process

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011216587A (ja) * 2010-03-31 2011-10-27 Renesas Electronics Corp 半導体装置
JP2012054378A (ja) * 2010-09-01 2012-03-15 Renesas Electronics Corp 半導体装置
CN103413765B (zh) * 2013-08-27 2016-08-10 矽力杰半导体技术(杭州)有限公司 沟槽mosfet器件及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201041133A (en) * 2009-05-01 2010-11-16 Niko Semiconductor Co Ltd Metal oxide semiconductor (MOS) structure and manufacturing method thereof
TW201207957A (en) * 2010-07-22 2012-02-16 Fairchild Semiconductor Trench superjunction MOSFET with thin EPI process

Also Published As

Publication number Publication date
US10269897B2 (en) 2019-04-23
TW201828469A (zh) 2018-08-01
US20180204907A1 (en) 2018-07-19

Similar Documents

Publication Publication Date Title
US7928505B2 (en) Semiconductor device with vertical trench and lightly doped region
TWI463571B (zh) 半導體裝置的製造方法
US8445958B2 (en) Power semiconductor device with trench bottom polysilicon and fabrication method thereof
CN103828058A (zh) 包括垂直半导体元件的半导体器件
CN111180522B (zh) 具有超结和嵌氧硅层的半导体器件
CN112164719B (zh) 具有等势浮空槽的低阻器件及其制造方法
KR20130142789A (ko) 전력 ｍｏｓ 트랜지스터를 포함하는 반도체 소자
JP2015133380A (ja) 半導体装置
US20250015175A1 (en) Semiconductor device
CN110828561A (zh) 用于在垂直功率器件中减小接触注入物向外扩散的氧插入的Si层
CN118763119B (zh) 一种超结功率器件及其制造方法
US8569134B2 (en) Method to fabricate a closed cell trench power MOSFET structure
US8723256B1 (en) Semiconductor device and fabricating method thereof
US9570605B1 (en) Semiconductor device having a plurality of source lines being laid in both X and Y directions
CN101471381B (zh) 沟槽栅mosfet及其制造方法
CN113658999B (zh) 具有无结终端技术功率半导体器件及制造方法和应用
CN113659009B (zh) 体内异性掺杂的功率半导体器件及其制造方法
TWI628791B (zh) 具有立體超接面的金氧半場效功率元件及其製造方法
CN116978945A (zh) 绝缘体上硅横向器件及其制造方法
JP2022020769A (ja) 半導体装置
CN206401325U (zh) 具有立体超结的金属氧化半导体场效功率组件
CN104900697A (zh) 半导体装置及其制作方法
CN103545374A (zh) 半导体器件
JP2012174949A (ja) 半導体装置及びその製造方法
CN102412298B (zh) 半导体元件及该半导体元件的制造方法